機密性を要する半導体製品、特にスマートカード・チップ
機密性を要する半導体製品、特にスマートカード・チップを提供するため、チップ設計によって実現されうる電気的に活性な構造（２、３、４、５、６）が、例えばシリコンからなるウェーハ（１）内及びウェーハ（１）上に、回路機能の形態で製造されるだけでなく、残りの領域に、それらの下に置かれた機密性を要する回路構造を解析するリバース・エンジニアを大幅に妨げる、互いに絶縁された充てん構造のさらなる導電性部分（４２、６１、６２）（タイル）が設計プログラムによって形成される。形成された部分を説明された偶然の信号経路と連結するための形成された部分間のコンタクトは、「手で」、又は、当該設計プログラムと対応するルーティング・プログラムとの組合せによって配置されることができる。充てん導電性部分はさらに、さらなる回路機能（例えば解析回路）を提供するために、トランジスタ、ダイオード、抵抗器又はコンデンサなどの回路構成部品に接続されてもよい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタ、抵抗器、コンデンサなどの、チップ設計によって実現されうる活性構造だけでなく、残りの領域に形成されたさらなる電気的に不活性な導電性充てん構造（タイル）が半導体材料上に配置された、機密性を要する半導体製品、特にスマートカード・チップに関する。
【背景技術】
【０００２】
例えばスマートカード・チップなどの機密性を要する半導体製品に関しては、センサ回路及びソフトウェア・ルーチンによるアクティブな保護だけでなく、機械的及び光学的攻撃に対する保護の要求もある。構造化レベルごとに、このために必要とされる半導体プロセスは、できるだけ平坦な表面プロファイル及びそれぞれのレベルの部品によってもたらされる少なくとも最小量のカバレージを必要とする。これが与えられた場合、チップ設計によって実現されうる電気的に活性な構造が形成されるだけでなく、残りの領域に、電気的に活性ではなく、従って互いに電気的に接続されてもいないさらなる充てん構造（タイル）が形成されることが知られている。この場合、チップ設計によって実現されうる、例えばその中に回路が製造された電気的に活性な構造の一部が、シリコンでもよいウェーハ内に導電性構造として導入され、このような電気的に活性な構造の一部が、酸化物、多結晶シリコン、金属トラックなどによって形成されたさらなる層の形態でウェーハ上に製造される。チップ設計によって実現されうる電気的に活性な構造に対するさらなる構造であり、残りの領域に形成され、電気的に活性でなく、従って互いに電気的に接続されてもいないこれらの充てん構造（タイル）は、とりわけ金属からなる。水平に延びる複数のレベル上の充てん構造は、この場合では酸化シリコンによって絶縁されており、互いにある距離をおいて配置されており、その場合には、ポリシリコンからなる層からもこの距離が存在する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、欠点、特に機密性を要する半導体製品に対する欠点であることが証明されているいくつかの事項は、レイアウト及び接続構造が製品の平面構造から解析されうること、及び、残りの領域に形成されたタイルが、機密性を要する半導体製品、従ってスマートカードの他のいかなる機能も実行しないことである。
【０００４】
本発明の目的は、請求項１のプリアンブルに定義されている機密性を要する半導体製品、特にスマートカード・チップであって、平面構造からのレイアウト及び接続構造の解析を大幅に妨げるだけでなく、有用なさらなる回路の形成によってさらなる機能が組み込まれた機密性を要する半導体製品を提供することにある。
【課題を解決するための手段】
【０００５】
本発明によればこの目的は、特にスマートカード・チップなどの機密性を要する半導体製品において、形成され予め電気的に絶縁された充てん構造の部分間、及び、形成されたこれらの充てん構造とチップ設計の活性部品の間にさらなるコンタクトを挿入することによってさらなる信号経路が形成されることによって達成される。充てん構造のこれらのさらなる信号経路は、１つ又は複数の閉じられた電流経路が形成されるようにして、半導体チップの既存の回路の２つ以上のノード間に挿入される。この充てん構造へのさらなるコンタクトの挿入は、適当なルーティング・プログラムの使用によって自動化されることができる。
【０００６】
本発明の他の実施形態では、これらのコンタクトが、充てん構造の部分が水平及び垂直で任意に連結されることができるようにして配置される。このことの意味は、充てん構造のそれぞれの部分の後に配線レベルすなわち階層レベルの変更があるようにしてコンタクトが配置されるということである。しかし、コンタクトが配置されているときには同時に、充てん構造のそれぞれの部分の中で水平方向も相当に、すなわち可能な限り頻繁に変化することが許される。
【０００７】
顕微鏡で光学的に識別されることを防ぐために、金属からなる可能な限り多くの充てん構造が形成されるが、コンタクトが配置されているときには充てん構造の全てが信号経路に組み込まれるわけではなく、すなわち前記充てん構造の実質的に過半が信号経路に組み込まれ、このことは、互いに電気的に接続された充てん構造の活性部分から分離されたダミーの構造又はタイルである充てん構造の部分の隣に、充てん構造の電気的に接続された活性部分も置かれることができることを意味する。
【０００８】
本発明によって閉じられた信号経路が、現代の半導体プロセスで形成された充てん構造の電気的接続により形成されたときには、拡散領域、ポリシリコン構造、金属トラックなどのチップ設計において構造化される全てのレベルがこの信号経路に含まれることができ、その狙いは、信号が、可能な限り任意の経路に沿って導かれるようにすることである。
【０００９】
本発明の他の特徴によれば、全ての構造化レベル上の充てん構造の部分の電気的連結の結果として半導体の表面に対する機械的攻撃が妨げられるようにして、実行されたコンタクトの配置によって形成された閉じられた信号経路はさらに、他の適当な活性な電子回路に接続されることができる。
【００１０】
充てん構造を連結することによって形成された本発明に基づく信号経路を出発点とすると、前記信号経路は、極めて多様な応用を可能にする。このようにすると、互いに連結された充てん構造の部分を備える信号経路は、トランジスタ又はその他のダイオード、コンデンサなどの電子回路構成部品、光電構成部品を、互いに連結された充てん構造の部分を介して電源電圧に接続することによって、電源トラックとして使用されることができ、その場合、充てん構造のそれぞれの部分の後には配線レベルの変更があり、さらに、それぞれの配線レベル内で水平方向の可能な限り頻繁な変更がある。
【００１１】
しかし、互いに連結された充てん構造の部分が、電子回路の電源電圧と接地電位の間の導電性電流経路を形成するようにすることによって、互いに連結された充てん構造の部分を備える信号経路は、電源−接地経路としても使用されることができる。形成された信号経路のこの応用では、配置された２つのコンタクト間に同時に、電子解析回路に供給されても構わないピックオフがありうる。この場合でも、充てん構造のそれぞれの部分の後には配線レベルの変更がなければならず、水平方向も、それぞれの配線レベル内で可能な限り頻繁に変化しなければならない。
【００１２】
しかし、最後に、互いに連結された充てん構造の部分を含む信号経路は、抵抗性信号経路としても使用されることができ、その場合には、互いに連結された充てん構造の部分が、電子回路の電源電圧と接地電位の間に置かれ、配置されたコンタクトによってこの抵抗性信号経路に、例えば拡散抵抗器などの抵抗器がランダムな間隔で挿入される。この場合でも、ピックオフ、すなわち２つの抵抗器間に同時にピックオフがあっても構わず、これは電子解析回路に供給されても構わない。本発明によって形成された信号経路のこの応用でも、充てん構造のそれぞれの部分の後には配線レベルの変更がなければならず、水平方向は、それぞれの配線レベル内で可能な限り頻繁に変化しなければならない。
【００１３】
このように、本発明によって、有用なさらなる回路の形成の結果としてスマートカード・チップにさらなる機能が組み込まれる。
【００１４】
スマートカード・チップの電子回路の任意の光学的トレーシングは、互いに連結された充てん構造の部分のさまざまなサイズ及び位置によって大幅に妨げられる。
【００１５】
本発明の他の好ましい実施形態は、従属請求項の中に明記された残りの特徴から明らかである。
【００１６】
本発明のこれらの態様及び他の態様は、以下に記載される実施形態から明らかであり、それらの実施形態に関して説明される。
【発明を実施するための最良の形態】
【００１７】
図１は、例として、５つの金属配線レベルを有する一般的な半導体構造の概略断面を示す。この場合では、例えばトランジスタ、抵抗器、コンデンサなどの回路の活性部品の一部が、シリコンでもよいウェーハ１内に導電層２の形態で導入されており、活性部品の一部が、酸化物３、多結晶シリコン（４）などのさらなる層によってウェーハ上に製造されている。回路のこれらの活性部品は、コンタクト５及び金属トラック６によって互いに接続されている。これらの活性構造の他に、小さな充てん構造又はタイル４２、６１、６２が残りの領域に形成されており、構造化されたそれぞれのレベルに実質的に均一な表面プロファイルを与え、そのレベル上のこれらの部品による少なくとも最小のカバレージを与える。形成された充てん部分の一部４２、６２は通常、互いに電気的に接続されないが、形成された充てん部分のかなりの割合６１がさらなるコンタクト５１によって互いに接続され、一端がコンタクト５１を介してトランジスタ構造２１、３１、４１に接続された信号経路を形成する。これらの導電性構造間には、例えば酸化シリコンの絶縁層７、７１がある。これに加えて、これらの充てん部分は、その位置及びサイズの結果として、この電気回路が光学的にトレースされることを大幅に妨げる。
【００１８】
コンタクト５１が配置されているときには、充てん構造のそれぞれの部分６１の後で配線レベルが変化し、水平方向も、そのレベル内で可能な限り頻繁に変化することが許される。しかし、コンタクト５１が配置されているときにはこのほか、互いに電気的に接続された活性部分６１の少なくとも一部が、互いに電気的に接続されていない充てん構造の部分４２、６２の隣に置かれることも許され、従ってそれらが顕微鏡で光学的に見分けられることを非常に困難する。
【００１９】
図２は、図１に示されたスマートカード・チップにさらなる回路を製造し、従ってこのスマートカード・チップにさらなる機能を組み込む可能な異なる方法を示しており、ここでは、充てん構造の部分６１とトランジスタ９のソース領域との間にコンタクト５１を配置した結果として信号経路が電源トラックの働きをする。この場合には、充てん構造のそれぞれの部分６１の後で配線レベルが変化し、そのレベル内で水平方向が可能な限り頻繁に変化する。
【００２０】
一応用の他の例が図３に示されている。この場合には、コンタクト５１によって充てん構造の部分６１が接続されて閉じられた信号経路を形成し、この経路の一端が電源電圧ｖｄｄに接続され、他端が抵抗器を介して接地電位ｇｎｄに接続されている。部分６１に生じる電位は他のコンタクト１０を介して適当な解析回路に供給される。この図では、解析回路への入力が、ｐＭＯＳトランジスタ１１のゲート端子４１によって示されている。この応用でも、配線レベルが可能な限り頻繁に変化し、そのレベル内での方向も可能な限り頻繁に変化することが重要である。
【００２１】
図１に示されたスマートカード・チップにコンタクト５１を配置することにより、スマートカード・チップにさらなる機能を組み込むための前提条件として形成された信号経路の他の異なる応用が、図４から理解されることができる。この図に示されているとおり、この信号経路は抵抗性信号経路の働きをする。この場合もやはり、コンタクト５１によって充てん構造の部分６１が再び接続されて閉じられた信号経路を形成し、この経路の一端がやはり電源電圧ｖｄｄに接続され、他端が抵抗器を介して接地電位ｇｎｄに接続される。さらに、充てん構造の金属トラック６１間にコンタクト５１によって抵抗器１４が挿入されており、この場合にはこれらの抵抗器が拡散抵抗器でもよい。このようにして形成されるのは、交互に接続された抵抗器と充てん構造の部分とからなる信号経路である。
【００２２】
この抵抗性信号経路の場合、それぞれの２つの抵抗器間に別のコンタクト１５による電位ピックオフがある。次いでこの電位はやはり、コンタクト１５を介して、この場合ではｐＭＯＳトランジスタ１６として示されている適当な解析回路に供給される。
【００２３】
この応用でも、配線レベルが可能な限り頻繁に変化し、レベルの範囲内の方向も可能な限り頻繁に変化することが重要である。
【図面の簡単な説明】
【００２４】
【図１】互いに連結されたスマート・カードの充てん構造の部分の断面図である。
【図２】図１に示された充てん構造の部分によって形成され、電源トラックを形成した信号経路の回路図である。
【図３】図１に示された充てん構造の部分によって形成され、電源−接地経路を形成した信号経路の回路図である。
【図４】図１に示された充てん構造の部分によって形成され、抵抗性信号経路を形成した信号経路の回路図である。
【符号の説明】
【００２５】
１ ウェーハ
２ 導電層
３ 酸化物
４ 多結晶シリコン、ゲート端子
５ コンタクト
６ 金属トラック
７ 酸化物（絶縁物）
８ コンタクト
９ トランジスタ
１０ コンタクト
１１ トランジスタ
１２ コンタクト
１３ 抵抗器
１４ 抵抗器
１５ コンタクト
１６ トランジスタ
１７ コンタクト
１８ 抵抗器
２１ 導電層
３１ 酸化物
４１ 多結晶シリコン、ゲート端子
４２ 充てん部分、多結晶シリコン
５１ コンタクト
６１ 充てん部分、金属
６２ 充てん部分、金属
７１ 酸化物
ｇｎｄ 接地電位
ｖｄｄ 電源電圧
【技術分野】
【０００１】
本発明は、トランジスタ、抵抗器、コンデンサなどの、チップ設計によって実現されうる活性構造だけでなく、残りの領域に形成されたさらなる電気的に不活性な導電性充てん構造（タイル）が半導体材料上に配置された、機密性を要する半導体製品、特にスマートカード・チップに関する。
【背景技術】
【０００２】
例えばスマートカード・チップなどの機密性を要する半導体製品に関しては、センサ回路及びソフトウェア・ルーチンによるアクティブな保護だけでなく、機械的及び光学的攻撃に対する保護の要求もある。構造化レベルごとに、このために必要とされる半導体プロセスは、できるだけ平坦な表面プロファイル及びそれぞれのレベルの部品によってもたらされる少なくとも最小量のカバレージを必要とする。これが与えられた場合、チップ設計によって実現されうる電気的に活性な構造が形成されるだけでなく、残りの領域に、電気的に活性ではなく、従って互いに電気的に接続されてもいないさらなる充てん構造（タイル）が形成されることが知られている。この場合、チップ設計によって実現されうる、例えばその中に回路が製造された電気的に活性な構造の一部が、シリコンでもよいウェーハ内に導電性構造として導入され、このような電気的に活性な構造の一部が、酸化物、多結晶シリコン、金属トラックなどによって形成されたさらなる層の形態でウェーハ上に製造される。チップ設計によって実現されうる電気的に活性な構造に対するさらなる構造であり、残りの領域に形成され、電気的に活性でなく、従って互いに電気的に接続されてもいないこれらの充てん構造（タイル）は、とりわけ金属からなる。水平に延びる複数のレベル上の充てん構造は、この場合では酸化シリコンによって絶縁されており、互いにある距離をおいて配置されており、その場合には、ポリシリコンからなる層からもこの距離が存在する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、欠点、特に機密性を要する半導体製品に対する欠点であることが証明されているいくつかの事項は、レイアウト及び接続構造が製品の平面構造から解析されうること、及び、残りの領域に形成されたタイルが、機密性を要する半導体製品、従ってスマートカードの他のいかなる機能も実行しないことである。
【０００４】
本発明の目的は、請求項１のプリアンブルに定義されている機密性を要する半導体製品、特にスマートカード・チップであって、平面構造からのレイアウト及び接続構造の解析を大幅に妨げるだけでなく、有用なさらなる回路の形成によってさらなる機能が組み込まれた機密性を要する半導体製品を提供することにある。
【課題を解決するための手段】
【０００５】
本発明によればこの目的は、特にスマートカード・チップなどの機密性を要する半導体製品において、形成され予め電気的に絶縁された充てん構造の部分間、及び、形成されたこれらの充てん構造とチップ設計の活性部品の間にさらなるコンタクトを挿入することによってさらなる信号経路が形成されることによって達成される。充てん構造のこれらのさらなる信号経路は、１つ又は複数の閉じられた電流経路が形成されるようにして、半導体チップの既存の回路の２つ以上のノード間に挿入される。この充てん構造へのさらなるコンタクトの挿入は、適当なルーティング・プログラムの使用によって自動化されることができる。
【０００６】
本発明の他の実施形態では、これらのコンタクトが、充てん構造の部分が水平及び垂直で任意に連結されることができるようにして配置される。このことの意味は、充てん構造のそれぞれの部分の後に配線レベルすなわち階層レベルの変更があるようにしてコンタクトが配置されるということである。しかし、コンタクトが配置されているときには同時に、充てん構造のそれぞれの部分の中で水平方向も相当に、すなわち可能な限り頻繁に変化することが許される。
【０００７】
顕微鏡で光学的に識別されることを防ぐために、金属からなる可能な限り多くの充てん構造が形成されるが、コンタクトが配置されているときには充てん構造の全てが信号経路に組み込まれるわけではなく、すなわち前記充てん構造の実質的に過半が信号経路に組み込まれ、このことは、互いに電気的に接続された充てん構造の活性部分から分離されたダミーの構造又はタイルである充てん構造の部分の隣に、充てん構造の電気的に接続された活性部分も置かれることができることを意味する。
【０００８】
本発明によって閉じられた信号経路が、現代の半導体プロセスで形成された充てん構造の電気的接続により形成されたときには、拡散領域、ポリシリコン構造、金属トラックなどのチップ設計において構造化される全てのレベルがこの信号経路に含まれることができ、その狙いは、信号が、可能な限り任意の経路に沿って導かれるようにすることである。
【０００９】
本発明の他の特徴によれば、全ての構造化レベル上の充てん構造の部分の電気的連結の結果として半導体の表面に対する機械的攻撃が妨げられるようにして、実行されたコンタクトの配置によって形成された閉じられた信号経路はさらに、他の適当な活性な電子回路に接続されることができる。
【００１０】
充てん構造を連結することによって形成された本発明に基づく信号経路を出発点とすると、前記信号経路は、極めて多様な応用を可能にする。このようにすると、互いに連結された充てん構造の部分を備える信号経路は、トランジスタ又はその他のダイオード、コンデンサなどの電子回路構成部品、光電構成部品を、互いに連結された充てん構造の部分を介して電源電圧に接続することによって、電源トラックとして使用されることができ、その場合、充てん構造のそれぞれの部分の後には配線レベルの変更があり、さらに、それぞれの配線レベル内で水平方向の可能な限り頻繁な変更がある。
【００１１】
しかし、互いに連結された充てん構造の部分が、電子回路の電源電圧と接地電位の間の導電性電流経路を形成するようにすることによって、互いに連結された充てん構造の部分を備える信号経路は、電源−接地経路としても使用されることができる。形成された信号経路のこの応用では、配置された２つのコンタクト間に同時に、電子解析回路に供給されても構わないピックオフがありうる。この場合でも、充てん構造のそれぞれの部分の後には配線レベルの変更がなければならず、水平方向も、それぞれの配線レベル内で可能な限り頻繁に変化しなければならない。
【００１２】
しかし、最後に、互いに連結された充てん構造の部分を含む信号経路は、抵抗性信号経路としても使用されることができ、その場合には、互いに連結された充てん構造の部分が、電子回路の電源電圧と接地電位の間に置かれ、配置されたコンタクトによってこの抵抗性信号経路に、例えば拡散抵抗器などの抵抗器がランダムな間隔で挿入される。この場合でも、ピックオフ、すなわち２つの抵抗器間に同時にピックオフがあっても構わず、これは電子解析回路に供給されても構わない。本発明によって形成された信号経路のこの応用でも、充てん構造のそれぞれの部分の後には配線レベルの変更がなければならず、水平方向は、それぞれの配線レベル内で可能な限り頻繁に変化しなければならない。
【００１３】
このように、本発明によって、有用なさらなる回路の形成の結果としてスマートカード・チップにさらなる機能が組み込まれる。
【００１４】
スマートカード・チップの電子回路の任意の光学的トレーシングは、互いに連結された充てん構造の部分のさまざまなサイズ及び位置によって大幅に妨げられる。
【００１５】
本発明の他の好ましい実施形態は、従属請求項の中に明記された残りの特徴から明らかである。
【００１６】
本発明のこれらの態様及び他の態様は、以下に記載される実施形態から明らかであり、それらの実施形態に関して説明される。
【発明を実施するための最良の形態】
【００１７】
図１は、例として、５つの金属配線レベルを有する一般的な半導体構造の概略断面を示す。この場合では、例えばトランジスタ、抵抗器、コンデンサなどの回路の活性部品の一部が、シリコンでもよいウェーハ１内に導電層２の形態で導入されており、活性部品の一部が、酸化物３、多結晶シリコン（４）などのさらなる層によってウェーハ上に製造されている。回路のこれらの活性部品は、コンタクト５及び金属トラック６によって互いに接続されている。これらの活性構造の他に、小さな充てん構造又はタイル４２、６１、６２が残りの領域に形成されており、構造化されたそれぞれのレベルに実質的に均一な表面プロファイルを与え、そのレベル上のこれらの部品による少なくとも最小のカバレージを与える。形成された充てん部分の一部４２、６２は通常、互いに電気的に接続されないが、形成された充てん部分のかなりの割合６１がさらなるコンタクト５１によって互いに接続され、一端がコンタクト５１を介してトランジスタ構造２１、３１、４１に接続された信号経路を形成する。これらの導電性構造間には、例えば酸化シリコンの絶縁層７、７１がある。これに加えて、これらの充てん部分は、その位置及びサイズの結果として、この電気回路が光学的にトレースされることを大幅に妨げる。
【００１８】
コンタクト５１が配置されているときには、充てん構造のそれぞれの部分６１の後で配線レベルが変化し、水平方向も、そのレベル内で可能な限り頻繁に変化することが許される。しかし、コンタクト５１が配置されているときにはこのほか、互いに電気的に接続された活性部分６１の少なくとも一部が、互いに電気的に接続されていない充てん構造の部分４２、６２の隣に置かれることも許され、従ってそれらが顕微鏡で光学的に見分けられることを非常に困難する。
【００１９】
図２は、図１に示されたスマートカード・チップにさらなる回路を製造し、従ってこのスマートカード・チップにさらなる機能を組み込む可能な異なる方法を示しており、ここでは、充てん構造の部分６１とトランジスタ９のソース領域との間にコンタクト５１を配置した結果として信号経路が電源トラックの働きをする。この場合には、充てん構造のそれぞれの部分６１の後で配線レベルが変化し、そのレベル内で水平方向が可能な限り頻繁に変化する。
【００２０】
一応用の他の例が図３に示されている。この場合には、コンタクト５１によって充てん構造の部分６１が接続されて閉じられた信号経路を形成し、この経路の一端が電源電圧ｖｄｄに接続され、他端が抵抗器を介して接地電位ｇｎｄに接続されている。部分６１に生じる電位は他のコンタクト１０を介して適当な解析回路に供給される。この図では、解析回路への入力が、ｐＭＯＳトランジスタ１１のゲート端子４１によって示されている。この応用でも、配線レベルが可能な限り頻繁に変化し、そのレベル内での方向も可能な限り頻繁に変化することが重要である。
【００２１】
図１に示されたスマートカード・チップにコンタクト５１を配置することにより、スマートカード・チップにさらなる機能を組み込むための前提条件として形成された信号経路の他の異なる応用が、図４から理解されることができる。この図に示されているとおり、この信号経路は抵抗性信号経路の働きをする。この場合もやはり、コンタクト５１によって充てん構造の部分６１が再び接続されて閉じられた信号経路を形成し、この経路の一端がやはり電源電圧ｖｄｄに接続され、他端が抵抗器を介して接地電位ｇｎｄに接続される。さらに、充てん構造の金属トラック６１間にコンタクト５１によって抵抗器１４が挿入されており、この場合にはこれらの抵抗器が拡散抵抗器でもよい。このようにして形成されるのは、交互に接続された抵抗器と充てん構造の部分とからなる信号経路である。
【００２２】
この抵抗性信号経路の場合、それぞれの２つの抵抗器間に別のコンタクト１５による電位ピックオフがある。次いでこの電位はやはり、コンタクト１５を介して、この場合ではｐＭＯＳトランジスタ１６として示されている適当な解析回路に供給される。
【００２３】
この応用でも、配線レベルが可能な限り頻繁に変化し、レベルの範囲内の方向も可能な限り頻繁に変化することが重要である。
【図面の簡単な説明】
【００２４】
【図１】互いに連結されたスマート・カードの充てん構造の部分の断面図である。
【図２】図１に示された充てん構造の部分によって形成され、電源トラックを形成した信号経路の回路図である。
【図３】図１に示された充てん構造の部分によって形成され、電源−接地経路を形成した信号経路の回路図である。
【図４】図１に示された充てん構造の部分によって形成され、抵抗性信号経路を形成した信号経路の回路図である。
【符号の説明】
【００２５】
１ ウェーハ
２ 導電層
３ 酸化物
４ 多結晶シリコン、ゲート端子
５ コンタクト
６ 金属トラック
７ 酸化物（絶縁物）
８ コンタクト
９ トランジスタ
１０ コンタクト
１１ トランジスタ
１２ コンタクト
１３ 抵抗器
１４ 抵抗器
１５ コンタクト
１６ トランジスタ
１７ コンタクト
１８ 抵抗器
２１ 導電層
３１ 酸化物
４１ 多結晶シリコン、ゲート端子
４２ 充てん部分、多結晶シリコン
５１ コンタクト
６１ 充てん部分、金属
６２ 充てん部分、金属
７１ 酸化物
ｇｎｄ 接地電位
ｖｄｄ 電源電圧
【特許請求の範囲】
【請求項１】
チップ設計によって実現されうる電気的に活性な構造が、例えばシリコンでもよいウェーハ内及びウェーハ上に、回路機能の形態で製造されているだけではなく、互いに絶縁されたさらなる導電性部分（タイル）が充てん構造としてさらに形成されている、機密性を要する半導体製品、特にスマートカード・チップであって、回路のために製造された複数回路構造だけでなく、複数のさらなる回路機能が形成されるようにして、形成された前記複数充てん構造の前記複数部分が複数コンタクトと組み合わされていることを特徴とする機密性を要する半導体製品。
【請求項２】
形成された前記充てん構造の前記複数部分が、金属、多結晶シリコン、拡散領域又は前記半導体製品の他の複数導電材料からなることを特徴とする、請求項１に記載の機密性を要する半導体製品。
【請求項３】
前記複数コンタクトがさらに、チップ設計のための設計プログラムに属するルーティング・プログラムによって配置されたものであることを特徴とする、請求項２に記載の機密性を要する半導体製品。
【請求項４】
前記回路の活性回路の２つ以上のノード間に少なくとも１つの閉じられた信号経路が形成されるように、金属からなる複数受動充てん構造が互いに電気的に接続されていることを特徴とする、前記請求項のいずれかに記載の機密性を要する半導体製品。
【請求項５】
前記複数コンタクトが、前記複数充てん構造の前記部分の水平及び垂直の任意の連結が形成されるようにして配置されたものであることを特徴とする、前記請求項のいずれかに記載の機密性を要する半導体製品。
【請求項６】
前記複数コンタクトが、前記充てん構造のそれぞれの部分の後で配線レベルが変更され、前記レベル内で水平方向が変更されるようにして配置されたものであることを特徴とする、請求項５に記載の機密性を要する半導体製品。
【請求項７】
前記複数充てん構造の電気的に接続された活性部分から絶縁されたダミーの複数充てん構造の隣に、前記複数充てん構造の活性で電気的に接続された部分も置かれるように、形成された前記複数充てん構造の過半が実質的に前記信号経路に組み込まれていることを特徴とする、前記請求項のいずれかに記載の機密性を要する半導体製品。
【請求項８】
前記信号経路が、例えばトランジスタ、ダイオード、抵抗器、コンデンサなどの集積化された他の適当な複数電子回路構成部品に接続されていることを特徴とする、請求項７に記載の機密性を要する半導体製品。
【請求項９】
互いに連結された前記複数充てん構造の複数部分を介してトランジスタ、ダイオード、抵抗器、コンデンサなどの複数電子回路構成部品又は複数光電構成部品を電源電圧に接続することによって、互いに連結された前記複数充てん構造の前記複数部分からなる前記信号経路が、電源トラックとして使用されることを特徴とする、請求項８に記載の機密性を要する半導体製品。
【請求項１０】
互いに連結された前記複数充てん構造の複数部分が、前記電子回路の電源電圧と接地電位の間の導電性電流経路を形成するようにすることによって、互いに連結された前記複数充てん構造の前記複数部分からなる前記信号経路が、電源−接地経路として使用されることを特徴とする、請求項８に記載の機密性を要する半導体製品。
【請求項１１】
複数電子解析回路に供給されうるピックオフが、前記信号経路上の２つのコンタクト間に同時に生じることを特徴とする、請求項９に記載の機密性を要する半導体製品。
【請求項１２】
互いに連結された前記複数充てん構造の複数部分からなる前記信号経路が抵抗性信号経路として使用され、その場合に、互いに連結された前記複数充てん構造の前記複数部分が、前記電子回路の電源電圧と接地電位の間に接続されており、それだけではなく、配置された複数コンタクトによってこの経路に複数半導体抵抗器がランダムな間隔で挿入されていることを特徴とする、請求項１０に記載の機密性を要する半導体製品。
【請求項１３】
複数電子解析回路に供給されうるピックオフが、２つの抵抗器間に同時に生じることを特徴とする、請求項１１に記載の機密性を要する半導体製品。
【請求項１４】
複数の機密性を要する半導体製品及び特に複数スマートカード・チップの電子回路の光学的トレーシングが、複数充てん構造の前記連結された複数部分のサイズ及び位置によって大幅に妨げられることを特徴とする、請求項１２に記載の機密性を要する半導体製品。
【請求項１】
チップ設計によって実現されうる電気的に活性な構造が、例えばシリコンでもよいウェーハ内及びウェーハ上に、回路機能の形態で製造されているだけではなく、互いに絶縁されたさらなる導電性部分（タイル）が充てん構造としてさらに形成されている、機密性を要する半導体製品、特にスマートカード・チップであって、回路のために製造された複数回路構造だけでなく、複数のさらなる回路機能が形成されるようにして、形成された前記複数充てん構造の前記複数部分が複数コンタクトと組み合わされていることを特徴とする機密性を要する半導体製品。
【請求項２】
形成された前記充てん構造の前記複数部分が、金属、多結晶シリコン、拡散領域又は前記半導体製品の他の複数導電材料からなることを特徴とする、請求項１に記載の機密性を要する半導体製品。
【請求項３】
前記複数コンタクトがさらに、チップ設計のための設計プログラムに属するルーティング・プログラムによって配置されたものであることを特徴とする、請求項２に記載の機密性を要する半導体製品。
【請求項４】
前記回路の活性回路の２つ以上のノード間に少なくとも１つの閉じられた信号経路が形成されるように、金属からなる複数受動充てん構造が互いに電気的に接続されていることを特徴とする、前記請求項のいずれかに記載の機密性を要する半導体製品。
【請求項５】
前記複数コンタクトが、前記複数充てん構造の前記部分の水平及び垂直の任意の連結が形成されるようにして配置されたものであることを特徴とする、前記請求項のいずれかに記載の機密性を要する半導体製品。
【請求項６】
前記複数コンタクトが、前記充てん構造のそれぞれの部分の後で配線レベルが変更され、前記レベル内で水平方向が変更されるようにして配置されたものであることを特徴とする、請求項５に記載の機密性を要する半導体製品。
【請求項７】
前記複数充てん構造の電気的に接続された活性部分から絶縁されたダミーの複数充てん構造の隣に、前記複数充てん構造の活性で電気的に接続された部分も置かれるように、形成された前記複数充てん構造の過半が実質的に前記信号経路に組み込まれていることを特徴とする、前記請求項のいずれかに記載の機密性を要する半導体製品。
【請求項８】
前記信号経路が、例えばトランジスタ、ダイオード、抵抗器、コンデンサなどの集積化された他の適当な複数電子回路構成部品に接続されていることを特徴とする、請求項７に記載の機密性を要する半導体製品。
【請求項９】
互いに連結された前記複数充てん構造の複数部分を介してトランジスタ、ダイオード、抵抗器、コンデンサなどの複数電子回路構成部品又は複数光電構成部品を電源電圧に接続することによって、互いに連結された前記複数充てん構造の前記複数部分からなる前記信号経路が、電源トラックとして使用されることを特徴とする、請求項８に記載の機密性を要する半導体製品。
【請求項１０】
互いに連結された前記複数充てん構造の複数部分が、前記電子回路の電源電圧と接地電位の間の導電性電流経路を形成するようにすることによって、互いに連結された前記複数充てん構造の前記複数部分からなる前記信号経路が、電源−接地経路として使用されることを特徴とする、請求項８に記載の機密性を要する半導体製品。
【請求項１１】
複数電子解析回路に供給されうるピックオフが、前記信号経路上の２つのコンタクト間に同時に生じることを特徴とする、請求項９に記載の機密性を要する半導体製品。
【請求項１２】
互いに連結された前記複数充てん構造の複数部分からなる前記信号経路が抵抗性信号経路として使用され、その場合に、互いに連結された前記複数充てん構造の前記複数部分が、前記電子回路の電源電圧と接地電位の間に接続されており、それだけではなく、配置された複数コンタクトによってこの経路に複数半導体抵抗器がランダムな間隔で挿入されていることを特徴とする、請求項１０に記載の機密性を要する半導体製品。
【請求項１３】
複数電子解析回路に供給されうるピックオフが、２つの抵抗器間に同時に生じることを特徴とする、請求項１１に記載の機密性を要する半導体製品。
【請求項１４】
複数の機密性を要する半導体製品及び特に複数スマートカード・チップの電子回路の光学的トレーシングが、複数充てん構造の前記連結された複数部分のサイズ及び位置によって大幅に妨げられることを特徴とする、請求項１２に記載の機密性を要する半導体製品。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公表番号】特表２００７−５２８１２１（Ｐ２００７−５２８１２１Ａ）
【公表日】平成１９年１０月４日（２００７．１０．４）
【国際特許分類】
【出願番号】特願２００６−５２００５０（Ｐ２００６−５２００５０）
【出願日】平成１６年７月５日（２００４．７．５）
【国際出願番号】ＰＣＴ／ＩＢ２００４／０５１１１７
【国際公開番号】ＷＯ２００５／００６４３７
【国際公開日】平成１７年１月２０日（２００５．１．２０）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
【公表日】平成１９年１０月４日（２００７．１０．４）
【国際特許分類】
【出願日】平成１６年７月５日（２００４．７．５）
【国際出願番号】ＰＣＴ／ＩＢ２００４／０５１１１７
【国際公開番号】ＷＯ２００５／００６４３７
【国際公開日】平成１７年１月２０日（２００５．１．２０）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
[ Back to top ]