説明

Fターム[5F045DA52]の内容

気相成長(金属層を除く) (114,827) | 半導体成長層の構造 (3,415) | 半導体成長層の形状、構造 (2,125) | 多層成長層 (2,091)

Fターム[5F045DA52]の下位に属するFターム

Fターム[5F045DA52]に分類される特許

321 - 340 / 532


【課題】六方晶系の非極性面(a面、m面)または半極性面で結晶成長させたAlGaN混晶と、活性層に用いたAlGaN結晶のAlNとGaNのモル分率を最適化させ、発光効率を向上させ、低しきい値電流密度化を実現し、深紫外線波長のレーザ光を発生する。
【解決手段】m面基板10と、m面基板上に配置され,n型不純物をドープされたAlGaN層(12,14)と、AlGaN層上に配置され,AlXGa1-XN障壁層とAlYGa1-YN井戸層からなる量子井戸構造を有するAlXGa1-XN/AlXGa1-XN活性層16と、AlXGa1-XN/AlXGa1-XN活性層上に配置され,p型不純物をドープされたAlGaN層(18,20)とを備え、c軸が結晶成長の主面の法線方向から40°〜90°の範囲内で傾いた面を結晶成長の主面とし、光の電界成分Eが主にc軸と平行(E//c)なる偏光特性を示す紫外線窒化物半導体発光素子およびその製造方法。 (もっと読む)


【課題】優れた結晶性を有するIII族窒化物半導体層を形成できる製造装置を提供する。
【解決手段】基板11上にIII族窒化物半導体層をスパッタ法によって形成するための製造装置であって、チャンバ41と、チャンバ41内に配置されたIII族元素を含有するターゲット47と、ターゲット47をスパッタして原料粒子を基板11に供給する第1プラズマを発生させる第1プラズマ発生手段51と、窒素元素を含む第2プラズマを発生させる第2プラズマ発生手段52と、第1プラズマ発生手段51と第2プラズマ発生手段52とを制御して、チャンバ41内に第1プラズマと第2プラズマとを交互に発生させる制御手段とを備えるIII族窒化物半導体層の製造装置とする。 (もっと読む)


【課題】大幅なコスト増大を招くことなく処理室間でのガス混合を防止することができる基板処理装置を提供する。
【解決手段】基板W上に所定の処理を施すための複数の処理室240、基板Wを予熱するための予熱室230、基板Wを冷却するための冷却室250、及び前記各室間での基板Wの搬送を行うための共通搬送室220を備えた基板処理装置において、各処理室240はゲートバルブ241を介して共通搬送室220と連通可能に接続され、予熱室230及び冷却室250は共通搬送室220と常時連通した状態で接続されており、更に、冷却室250内へパージガスを導入するためのパージガス導入手段251,282,280と、冷却室250内に導入されたパージガスを共通搬送室220内を通過させた上で外部に排出する排気手段231,222,401とを設ける。 (もっと読む)


【課題】電気特性が優れた薄膜トランジスタ、及びそれを有する表示装置、ならびにそれらを作製する方法を提案する。
【解決手段】ゲート電極上に形成されるゲート絶縁膜と、ゲート絶縁膜上に形成される微結晶半導体膜と、微結晶半導体膜上に形成されるバッファ層と、バッファ層上に形成される一導電型を付与する不純物元素が添加された一対の半導体膜と、一導電型を付与する不純物元素が添加された一対の半導体膜上に形成される配線とを有し、ゲート絶縁膜の一部または全部、若しくは微結晶半導体膜の一部または全部にドナーとなる不純物元素を含む薄膜トランジスタである。 (もっと読む)


【課題】非極性面または半極性面を成長主面としたIII族窒化物半導体を用いて、偏光比の大きな発光が可能な半導体発光素子を提供する。
【解決手段】この発光ダイオードは、m面を主面とするGaN単結晶基板1上にIII族窒化物半導体層2を成長させて構成された素子本体を有している。III族窒化物半導体層2は、GaN単結晶基板1側から順に、n型コンタクト層21、n型圧縮応力印加層22、発光層としての多重量子井戸層23、GaNファイナルバリア層24、p型電子阻止層25およびp型コンタクト層26を積層した積層構造を有している。n型圧縮応力印加層22は、ストレインフリーのAlGaN層からなる。多重量子井戸層23、GaNファイナルバリア層24、p型電子阻止層25およびp型コンタクト層26は、n型圧縮応力印加層22に対してコヒーレントにエピタキシャル成長された層である。 (もっと読む)


【課題】 表示性能の優れたディスプレイパネルを安価に得るため、直接成長多結晶シリコン膜をチャネル層に用いたボトムゲート構造TFTを実現するために、ゲート絶縁膜中の固定電荷を低減し、かつ直接成長法による半導体多結晶膜の成膜温度を低温化する。
【解決手段】 シリコン酸窒化膜をゲート絶縁膜に用いることにより、膜全体の固定電荷密度を低減させるとともに半導体膜成膜時の原料原子の吸着をうながす。さらに、半導体膜成膜初期にゲルマニウムを含むガスを混合して表面吸着を促し成膜を促進する。これらにより半導体多結晶膜の成膜温度を下げる。 (もっと読む)


【課題】電気特性が優れ、信頼性の高い薄膜トランジスタ、及びそれを有する表示装置を作製する方法を提案する。
【解決手段】ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上にフッ化シラン及びシランを用いて結晶核を形成し、前記結晶核を種として結晶成長させて微結晶半導体膜を形成して、ゲート絶縁膜及び微結晶半導体膜の界面における結晶性を高める。次に、ゲート絶縁膜との界面における結晶性が高められた微結晶半導体膜をチャネル形成領域として用いて薄膜トランジスタを形成する。 (もっと読む)


【課題】基板搬送方向に複数の成膜反応室を並設した場合でも、装置を大型化することなく基板の有効成膜領域を拡大し歩留りを向上すること。
【解決手段】薄膜製造装置20は、真空容器21と、高周波電極30と、高周波電極30に給電する給電機構23と、高周波電極30に対向配置され、接地電位又は所定電位に接続される接地電極34と、高周波電極30及び接地電極34にて成膜反応室35を形成した際に接地電極34の一部を構成する接地電極枠33と、接地電極枠33を支持する金属製支持枠31とを備え、プラズマを形成して基板Sに薄膜を形成する薄膜製造装置20において、高周波電極30及び接地電極34の基板搬送方向の寸法と、接地電極枠33及び金属製支持枠31の基板搬送方向の寸法とを合わせ、接地電極枠33と高周波電極30とを重ねて、固定具45により接地電極枠33を高周波電極30を貫通して金属製支持枠31に固定した。 (もっと読む)


【課題】
ビルディングブロック方式では、電源ライン及びグランドラインの配置によって、半導体集積回路装置の微細化が困難であった。
【解決手段】
アナログ信号処理機能を担う電子回路ブロックが集積化された半導体集積回路装置であって、電源ラインは、電子回路ブロックを構成する半導体素子上の領域を含んで配置され、グランドラインは、電子回路ブロック間に位置する分離領域上に形成され、グランドラインは、コンタクト孔において分離領域とコンタクトされる。 (もっと読む)


【課題】水素終端化された高品質な多結晶Si膜を含む半導体薄膜を低温、高速成膜することで、良好な特性のTFTを安定して実現し、高品質、高画質の半導体装置および表示装置を提供する。
【解決手段】絶縁性基板上に形成したSi、Ge、F、Hを含有する半導体層4を、良好な結晶性が得られる反応熱CVD法で形成した多結晶SiGe膜または多結晶Si膜を第一層4aとその上層の第二層4bとの複数層の連続成膜で積層構造に構成し、該半導体層4中のH濃度を絶縁性基板1側に対して表面側にある第二層4bで高くした。 (もっと読む)


【課題】結晶性がよく且つクラックの低減された高品質の縦型窒化物半導体デバイスをシリコン基板上に安価に製造する方法を提供すること。
【解決手段】S301で、有機金属気相成長(MOVPE)装置において、このMOVPE装置の動作基板温度範囲に分解温度が属する炭素源を用いてシリコン基板201を炭化し、炭化珪素層202を形成する。S302で、継続してこのMOVPE装置において、炭化珪素層202上にAlGaNバッファ層203を形成する。そしてS303で、継続してこのMOVPE装置において、AlGaNバッファ層203上に窒化物半導体層204を積層する。S304で、電極の形成等を行う。本発明では、シリコン基板上の、結晶性がよく且つクラックの低減された高品質の縦型窒化物半導体デバイスも提供される。 (もっと読む)


【課題】可撓性基板の利用率を向上させることができる薄膜製造装置及び薄膜製造方法を提供すること。
【解決手段】長尺の可撓性基板111上の長手方向の複数の領域に対してそれぞれ成膜処理を施して複数の成膜領域を形成することにより、可撓性基板111上に複数の薄膜太陽電池を形成する薄膜製造装置100であって、複数の領域に対してそれぞれ成膜処理を施すことにより、長手方向に同じ長さの成膜領域をそれぞれ形成すると共に、成膜領域の長さL1の整数倍の間隔で配置された複数の成膜室131〜135と、可撓性基板111を成膜室131〜135の配置間隔ごとに順次ステップ送りする駆動手段とを具備する。 (もっと読む)


【課題】電気エネルギへの変換効率の向上が図られる化合物太陽電池とその製造方法を提供する。
【解決手段】GaAs基板1の表面に、エピタキシャル成長法によってトップセルTとなる各層が形成される。そのトップセルT上にボトムセルBとなる各層が形成される。次に、ボトムセルBの表面に裏面電極9が形成される。次に、ワックスによりガラス板と裏面電極とが張り合わされる。次に、ガラス基板に支持されたGaAs基板1をアルカリ溶液に浸漬することによって、GaAs基板1が除去される。その後、トップセルTの表面に表面電極が形成される。最後に、ガラス基板13が裏面電極から分離される。 (もっと読む)


【課題】水素濃度を減らしながら、半導体素子を容易に得ることができる、製造方法およびその方法で製造された半導体素子を提供する。
【解決手段】InP基板1上にN含有InGaAs系層3をMBE法で成長させ、その後、600℃以上800℃未満の熱処理を施し、上記の熱処理により、N含有InGaAs系層3の平均水素濃度を2×1017個/cm以下とする。 (もっと読む)


【課題】InP基板を用いた電界効果トランジスタ及びその製造方法を提供すること。
【解決手段】InP基板1と、このInP基板上に形成されたバッファ層2と、このバッファ層上に形成された電子走行層3と、この電子走行層上に形成されたスペーサ層4と、このスペーサ層上に形成された電子供給層5と、この電子供給層上に形成されたバリア層6と、このバリア層上に形成されたエッチストップ層7と、このエッチストップ層上に形成された高電子濃度コンタクト層8と、この高電子濃度コンタクト層上に形成された高電子濃度キャップ層9からなる多層膜構造を備え、電子走行層がInGaAsで、スペーサ層がInAlAsで、電子供給層の電子親和力が、電子供給層の下にあるスペーサ層よりも小さいInAlPで、かつ電子供給層の電子密度が、1×1019乃至3×1019/cm3の均一ドーピングを行なうことによって形成されている。 (もっと読む)


【課題】III族窒化物半導体の転位密度の更なる低減と同時に特に自立基板製造時のケミカルリフトオフ所要時間の大幅な短縮が可能な手法を提供する。
【解決手段】サファイア、SiC、Siのいずれかからなる基板上にAlN単結晶層を0.1μm以上10μm以下の厚みで形成したAlNテンプレート基板又はAlN単結晶基板の上に金属層を成膜する工程と、該金属層をアンモニア混合ガス雰囲気で加熱窒化処理を行ない、略三角錐ないし三角台形状の複数の微結晶を有する金属窒化物層を形成する工程と、該金属窒化層上にIII族窒化物半導体層を成膜する工程を有することを特徴とするIII族窒化物半導体の製造方法である。 (もっと読む)


【課題】バッチ式リアクタ内の基板上にTiN及びシリコンをインサイチュに蒸着するための実行可能な方法を提供する。
【解決手段】半導体ウェハのバッチをプロセスチャンバに挿入するステップ1と、前記プロセスチャンバ内の前記ウェハ上に、チタン窒化物(TiN)を蒸着するステップ2と、複数の前記蒸着するステップの間に、前記プロセスチャンバから前記ウェハを取り出すことなしに、前記プロセスチャンバ内の前記ウェハ上に、シリコンを蒸着する。好ましい実施形態では、TiNを蒸着する前記ステップ2およびシリコンを蒸着する前記ステップ3が両方とも、約400〜550℃以内であり、且つ、両方の温度差が100℃以内にある温度で行われる。 (もっと読む)


【課題】送電経路での送電ロスを低減し、熱的負荷を減少させることが可能な真空処理装置を提供する。
【解決手段】真空処理装置1は、第1電源部、第2電源部、第1整合器13a、第2整合器13b、放電電極3、保持電極を具備する。第1電源部は、第1高周波電力を供給する。第2電源部は、第1高周波電力と同じ周波数の第2高周波電力を供給する。第2電源部は、第1高周波電力の周波数の位相に対して、第2高周波電力の周波数に位相差を持たせて、第1高周波電力の周波数の位相に対して時間的に変化させる位相差の変調をさせ変調の振幅は高周波電力の波長λの1/4以上である。第1整合器13aは、第1高周波電力を第1出力側へ出力し、第2整合器13bは、第2高周波電力を第2出力側へ出力する。保持電極は、放電電極3と対面配置され、被処理基板8を保持する。 (もっと読む)


【課題】結晶欠陥の発生を低減すると共に反りの発生を防止することにより、品質と生産性に優れた窒化物半導体の製造方法を提供する。
【解決手段】GaNからなる基板1上に第一の窒化物半導体層10を成長させ、その第一の窒化物半導体層10に多数の微細なボイド2aを有する多孔質層2を形成した後、その上に第二の窒化物半導体層を成長させ、上記基板1或いは上記基板1及びボイドを有する多孔質層2を剥離する窒化物半導体の製造方法。 (もっと読む)


【課題】 ZnO系化合物半導体層のn型層とn側電極とのオーミックコンタクトを改良し、動作電圧を下げる半導体発光素子を提供する。
【解決手段】 基板1上に設けられ、少なくともn型層4を有するZnO系化合物半導体の積層により発光層を形成する発光層形成部11を有するZnO系化合物半導体素子であって、ZnO系化合物半導体のn型層4に接触して設けられるn側電極9は、n型層4に接する部分がAlを含まないTiまたはCrにより形成されている。 (もっと読む)


321 - 340 / 532