【課題】 一つの外部端子から多数の動作モードを設定可能としながら、電源電圧に関わらず安定した動作モード設定動作を確保し得る半導体装置を提供する。
【解決手段】 チップ１の外部端子に接続される外部抵抗Ｒｏと、外部抵抗Ｒｏに流れる電流に基づいて、設定信号ＳＧを生成する電流検出回路３と、設定信号ＳＧに基づいて内部回路２の動作モードを設定するモード設定回路４を備えた。 （もっと読む）

【課題】 個体やＩＣ面内のばらつきがあっても増幅回路の出力振幅を一定にする。
【解決手段】 増幅回路100からのパルス出力信号がコンパレータ１の−側入力端子とコンパレータ２の＋側入力端子、出力信号のハイレベルに対応するVref20がコンパレータ１の＋側入力端子、出力信号のロウレベルに対応するVref21が−側入力端子に接続される。/EX-OR３はコンパレータ１とコンパレータ２の出力が同レベルのときにハイレベルを出力する。LPF４は出力信号の振幅が小さ期間においては、/EX-OR３からのハイレベルが入力するとハイレベルとロウレベルの中間レベルに向かって進む信号を出力し、電圧参照回路５はLPF４の出力に応答して電流源の電流を増減するための参照電圧を電流源８に供給する。 （もっと読む）

【課題】 センサブリッジのオフセット電圧及びオフセット電圧の温度特性を低減可能なチョッパアンプ回路の提供。
【解決手段】 センサブリッジのオフセット電圧と等しい電圧を発生するオフセット調整電圧発生回路と、オフセット電圧の温度特性と等しい電圧を発生するオフセット温度特性調整電圧発生回路とを設け、これらの出力電圧をチョッパ変調して、チョッパ変調されたセンサブリッジの出力信号から減算する構成とした。 （もっと読む）

【課題】 スイッチ回路から出力されるオン／オフ信号を高精度に検出することが可能なスイッチ動作検出回路を提供できるようにする。
【解決手段】 スイッチ回路１からオン／オフ信号Ｓｉｎが入力されると、所定の短い期間よりも長く、かつ所定の長い期間よりも短い期間において、前記オン／オフ信号Ｓｉｎの電位反転が発生したか否かを検出する電位判定検出回路１８と、前記電位判定検出回路１８の検出結果に基づいて、予め設定された所定波形の開閉検出信号を生成して出力する開閉検出信号出力回路１７とを設け、オン／オフ信号Ｓｉｎを検出する精度を向上させることができるようにする。 （もっと読む）

【課題】 ノイズ除去用の外付けのフィルタなどを不要としながら、耐ノイズマージンを大幅に向上させる。
【解決手段】 半導体集積回路装置に設けられた入力バッファ部１４にＨｉ（ネゲート）固定のパワーオンリセット信号が入力されている場合、Ｈパルスディレイ回路１７は、シュミット入力バッファ１６から出力された信号を任意の時間遅延してＨパルスＲＣフィルタ回路１８に出力する。パワーオンリセット信号に重畳したノイズによってトランジスタＰＭ１がＯＮしても、ｎｏｄｅ５は、抵抗Ｒ１〜Ｒｎと静電容量素子Ｃ１〜Ｃｎとの回路時定数により、電圧レベルが徐々にしか上昇しないことになり、次段のシュミット入力バッファ１９には電圧レベルの変動がないＬｏ信号が出力される。 （もっと読む）

【課題】 電源電圧のレベルが低くなっても高周波数の多様なクロック信号を発生することが可能な位相同期ループ及び方法を提供すること。
【解決手段】 位相同期ループ回路は外部クロック信号と帰還クロック信号を受信し、外部クロック信号の位相が帰還クロック信号の位相より先行するとアップ信号を発生し、外部クロック信号の位相が帰還クロック信号の位相より遅れるとダウン信号を発生する位相検出器と、アップ信号に応答して制御電圧が増加し、ダウン信号に応答して制御電圧を減少するループフィルタ回路と、制御電圧を受信してｎ（ｎは４以上の整数）個の内部クロック信号を直接発生する電圧制御発振器回路とを含むこともできる。また、位相同期ループ回路は少なくとも４個のループを含み制御電圧を受信して複数の内部クロック信号を発生する電圧制御発振器回路も含むことができる。 （もっと読む）

【課題】 小さな回路面積で３逓倍波を生成する周波数逓倍器を提供する。
【解決手段】 周波数逓倍器１０は、方形波状の信号を出力する方形波出力回路１２と、ポリフェーズフィルタ１４を備えており、方形波出力回路１２から出力された信号がポリフェーズフィルタ１４に入力される。ポリフェーズフィルタ１４の周波数領域の極は、方形波状の信号に含まれる第１次成分に対応するように設定される。これにより、ポリフェーズフィルタ１４から、方形波状の信号の３倍の周波数を持つ正弦波を取り出すことができる。 （もっと読む）

【課題】 正確に変調周期分のサンプリングが可能で測定期間を短くすることができ、中心周波数を正確にテストすることでＳＳＣＧの変調機能の一つであるダウンスプレッドコントロールの機能テストを正確に行うことができるクロック生成回路のテスト回路を得る。
【解決手段】 コンパレータ２１で変調波生成回路１６からのアナログ変調波信号Ｓｍをデジタル信号Ｓｄに変換して出力し、該デジタル信号Ｓｄに応じて、カウンタ２２でクロック生成回路２から出力されたクロック信号Ｓｏの周期のカウントを行い、該カウント値とあらかじめ規格値メモリ２４に設定されたクロック信号Ｓｏの中心周波数の規格値とを比較回路２５で比較するようにした。 （もっと読む）

【課題】 入力クロックの周波数に対する出力クロックの周波数の比が分数であっても、周期が一定である出力クロックを小規模回路で生成するクロック周波数制御装置を提供する。
【解決手段】 クロック周波数制御装置１００は、第１のクロックＣＫ１の周波数と第２のクロックＣＫ２の設定周波数比ｆ２／ｆ１を、約分した後の除算の商ｍと剰余ｒと分母ｄとして記憶する周波数比率記憶部１と、剰余ｒの累積加算値が分母ｄ以上になることにその値からｄを減算するとともに桁上げ信号を出力する累積加算部２と、商ｍを累積加算部２からの桁上げ信号とともに累積加算する累積加算部３と、ＣＫ２の周波数を計数するカウンタ５と、累積加算部３の出力とカウンタ５の出力の差分を算出する差分算出部６と、その差分値に応じて発振周波数を制御するための差分値評価部７Ａと、差分値評価部７Ａの制御により発振周波数が制御されるＣＫ２出力用ＶＣＸＯ９とを有する。 （もっと読む）

【課題】複数の周波数成分を含む入力信号Ｘに対して特定周波数Ｆ付近の信号を抽出又は除去する場合に、時間遅れを低減することができる信号処理装置を提供する。
【解決手段】信号処理装置２は、信号入力部１１と、特定周波数抽出処理部１２と、信号出力部１３とから構成される。特定周波数抽出処理部１２は、入力信号Ｘに対して特定周波数Ｆ以上の周波数をカットオフ周波数とするローパスフィルタリング処理を行い、フィルタリング処理信号Ｘ_aを生成するローパスフィルタリング処理部２１と、フィルタリング処理信号Ｘ_aに対して微分演算して特定周波数Ｆに対応する角周波数ω_mにより除算する微分演算処理を行い、特定周波数Ｆ付近の周波数成分を主とする特定周波数成分信号Ｙを抽出する微分処理部２２とを有する。 （もっと読む）

【課題】
簡易な回路構成により、外部クロックの停止を効率よく検出できる検出回路及び半導体装置を提供すること。
【解決手段】
本発明にかかる半導体装置は、発振クロックを逓倍したＰＬＬ出力クロックを生成するＰＬＬ回路１１と、ＰＬＬ出力クロックに基づいて動作する内部回路１３と、発振クロックとＰＬＬ出力クロックに基づいて発振クロックの停止を検出し、検出した結果を内部回路１３へ出力する発振停止検出回路１２と、を有するものである。 （もっと読む）

【課題】回路構成が簡単であって、しかも高い信頼性を有し、低電圧で動作可能なチョッパ増幅回路を提供する。
【解決手段】チョッパ変調器１は入力信号を所定の制御信号に従ってチョッパ変調してチョッパ変調信号を出力する。スイッチドオペアンプ３の増幅回路はチョッパ変調器１から出力されるチョッパ変調信号を増幅して増幅されたチョッパ変調信号を出力する。スイッチドオペアンプ３のチョッパ復調器４は増幅回路から出力される増幅されたチョッパ変調信号を、制御信号に従ってチョッパ復調して復調された出力信号を出力端子からチョッパ増幅された出力信号として出力する。チョッパ変調器５はチョッパ復調器４から出力される復調された信号を、制御信号に従ってチョッパ変調してチョッパ変調信号を増幅手段の入力端子に出力する。 （もっと読む）

【課題】 チャージポンプ回路の出力電圧変動を抑制する。
【解決手段】 ＰＬＬ回路１は、位相比較器２、チャージポンプ回路・ＬＰＦ部３、ＶＣＯ４、及び分周器５から構成され、チャージポンプ回路・ＬＰＦ部３には、チャージポンプ回路６の充電電流及び放電電流を同一にするための補正チャージポンプ電流をチャージポンプ回路６に供給するチャージポンプ電流補正回路９が設けられている。 （もっと読む）

【課題】
商用電源の交流電圧に対する重畳ノイズ及び波形歪みに対して、ゼロクロスを定周期にかつ安定に検出することができるゼロクロス検出回路を実現する。
【解決手段】
交流電圧がゼロ電位をクロスするタイミングに同期したパルス信号を生成するゼロクロス検出回路において、前記交流電圧の正の半サイクル又は負の半サイクルの少なくともいずれかに同期した矩形波信号を生成する矩形波変換手段と、前記矩形波信号によりトリガされるモノステイブルマルチバイブレータ手段とを備える。 （もっと読む）

【課題】 容量電圧変換回路に利用可能なコンパレータ回路の消費電流を低減する。
【解決手段】 入力されるアナログの検出電圧Ｖｄｅｔと所定のしきい値電圧Ｖｔｈを比較するコンパレータ回路１０は、第１インバータ回路２０、第２インバータ回路２２を備える。第１インバータ回路２０は、検出電圧Ｖｄｅｔが入力される。第１インバータ回路２０は、第２抵抗Ｒ２は、電源電圧Ｖｄｄと接地電圧ＧＮＤ間に直列に接続された、第１抵抗Ｒ１と、ＰチャンネルＭＯＳトランジスタの第１トランジスタＭ１と、ＮチャンネルＭＯＳトランジスタの第２トランジスタＭ２と、第２抵抗Ｒ２を備える。第２インバータ回路２２は、第１インバータ回路２０の出力に接続され、第２インバータ回路２２のトランジスタサイズは、第１インバータ回路２０のトランジスタサイズより小さく設定される。 （もっと読む）

【課題】設計が容易、かつ変調プロファイルの変更も簡単であり、しかもプロセス、温度、電源電圧の変動に関わらず、常に一定の周波数変調を効率的に行うことができるスペクトラム拡散クロック生成回路を提供する。
【解決手段】スペクトラム拡散クロック生成回路は、電圧制御発振器から、基準クロックに位相同期され、その位相が各々９０°ずつずれた４相のクロックを出力するＰＬＬと、基準クロックに同期して動作し、４相のクロックの各々に対応して一定のパターンで周期的に繰り返し変化し、４相のクロックのうちの隣接する２相のクロックの間の重み付けを行うための制御信号を出力する位相補間制御回路と、隣接する２相のクロック毎に、制御信号に応じて隣接する２相のクロックの各々に重み付けをして合成し、両者の間を所定の段階に位相補間することを全ての隣接する２相のクロックについて行い、位相補間して得られたクロックをスペクトラム拡散クロックとして出力する位相補間器とを備える。 （もっと読む）

【課題】基準パルス列のパルス毎のエッジを所望位置に変更したパルス列を生成する。
【解決手段】パターン生成回路１０は、エッジを変更するための基準電圧を生成する基準電圧データと、基準パルス列を生成するパターン・データを記憶し、同期して端子Ｂ及びＡから夫々出力する。ＤＡＣ１４は、基準電圧データをデジタル・アナログ変換し、基準電圧を生成する。ＬＰＦ１２は、パターン・データから生成された基準パルス列のエッジをなまらせ傾斜させる。比較器１６は、基準電圧とＬＰＦ１２の出力を比較し、基準パルス列に比較してエッジ位置が変更されたパルス列を生成する。 （もっと読む）

【課題】 貫通電流の有無に基づいて、入力信号の有無又は状態を検出する信号検出方法、消費電力制御方法、信号検出装置及び消費電力制御装置を提供する。
【解決手段】 動作監視対象のオシレータ４の出力端子ＣＬから、パルス信号が出力されていることを検出し、所定時間の間にパルス信号が検出されない場合は消費電力低減信号を出力する消費電力制御装置１２において、前記出力端子ＣＬがゲートに接続されている直列接続されたｐ型トランジスタＭ２及びｎ型トランジスタＭ３と、前記ｐ型トランジスタＭ２及びｎ型トランジスタＭ３に流れる貫通電流を検出する検出手段（Ｍ０、Ｍ１、Ｃ１、Ｒ１）とを備え、所定時間の間に貫通電流が検出されない場合は消費電力低減信号を出力する。 （もっと読む）

【課題】 微小遅延部で発生させる遅延量を精密に制御することができるタイミング発生回路を得る。
【解決手段】 直列接続した粗遅延部及び微小遅延部と、粗遅延部に電源電圧を供給する第１のＤＬＬと、微小遅延部に電源電圧を供給する第２のＤＬＬとを設ける。そして、第１のＤＬＬ内のモニタ回路として用いる遅延部を粗遅延部と同じ回路形式とする。また、第２のＤＬＬ内のモニタ回路として用いる遅延部を微小遅延部と同じ回路形式とする。 （もっと読む）

【課題】小面積で計算速度が速い比較器を提供する。
【解決手段】比較器は、各々の入力端にクロック信号が共通して入力される第１及び第２遅延回路と各々の第１入力端に第１遅延回路の出力信号及び第２遅延端の出力信号が各々入力される第１及び第２論理ゲートを含む第１ラッチ回路、及び第１論理ゲートの出力端から出力される信号及び前記第２論理ゲートの出力端から出力される信号をラッチする第２ラッチ回路を備える。第１遅延回路の遅延時間は外部から入力される第１デジタル信号により制御される可変の遅延時間であり、前記第２遅延回路の遅延時間は外部から入力される第２デジタル信号により制御される可変の遅延時間である。 （もっと読む）