【課題】周囲温度や外部電源電圧の変化による高速ＯＣＯに与える参照電圧および参照電流の変動を防止し、電源モジュールの回路面積が小さい半導体装置を提供する。
【解決手段】高速ＯＣＯ１０は、参照電流および参照電圧で定まる大きさの高速クロックを出力する。温度センサ５は、高速ＯＣＯ１０の周囲温度を検出し、電圧センサ４は、高速ＯＣＯ１０の動作電圧を検出する。電源モジュール１２は、ＢＧＲを含み、ＢＧＲが出力する基準電圧に基づいて、参照電圧、参照電流、高速ＯＣＯの動作電圧を生成する。フラッシュメモリ８は、高速ＯＣＯ１０の周囲温度および動作電圧に対応する、参照電圧および参照電流のトリミングコードを定めたテーブルを記憶する。ロジック部１３は、検出された周囲温度および動作電圧に対応する参照電圧および参照電流のトリミングコードに基づいて、参照電流および参照電圧の値を調整する。 （もっと読む）

【課題】本発明は、従来の周波数逓倍器による悪い高調波抑圧比を改善し、又、周波数逓倍器からの発振周波数は、他の高調波に妨害されにくいため、周波数逓倍器装置及びその操作方法を提供することを目的とする。
【解決手段】本発明の周波数逓倍器装置は、高調波発生器、高調波抑制器及び特定高調波応用装置を含んでいる。前記高調波発生器は、基本周波数を有する入力信号を受信して、第一高調波信号成分及び第二高調波信号成分を含む高調波信号を発生させる。前記高調波抑制器は、前記高調波信号を受信して、前記第一高調波信号成分を抑制し、前記第二高調波信号成分を高める。前記周波数逓倍器装置は、高められた前記第二高調波信号成分を受信する。 （もっと読む）

【課題】本発明は、位相雑音の劣化原因によらず位相雑音を低減できる高周波二倍波発振器を提供することを目的とする。
【解決手段】トランジスタと、該トランジスタのベース側に接続された第一電気信号線路と、該第一電気信号線路に接続され他の端は接地された第一シャントキャパシタと、該トランジスタのコレクタ側に接続された第二電気信号線路と、該第二電気信号線路に接続され他の端は接地された第二シャントキャパシタと、該第一電気信号線路と該第二電気信号線路を接続する大容量キャパシタとを備える。該第一電気信号線路の線路長は、基本波信号の波長の１／４の値を奇数倍した長さから基本波信号の波長の１／１６の長さを減算した長さと、基本波信号の波長の１／４の値を奇数倍した長さに基本波信号の波長の１／１６の長さを加算した長さとの間の値である。 （もっと読む）

【課題】電圧制御発振回路の回路規模の増大を抑制する。
【解決手段】電圧制御発振回路は、発振信号を増幅する発振アンプ部３２と、発振信号の発振周波数を制御するＬＣ共振部３３と、負性抵抗成分を有する負性抵抗部３４と、を備える。ＬＣ共振部３３は、ループ状に接続されたｇｍセル２５，２６と、ループ上のノードに一端が接続された容量２８〜３１と、を有し、ｇｍセル２５，２６と容量２８，２９とに基づくインダクタンス値と、容量３０，３１の容量値と、に基づいて発振周波数を制御する。 （もっと読む）

【課題】マイクロストリップラインのトリミングによってＱ値の劣化を招くことなく、各種の周波数帯への調整を可能とする。
【解決手段】電圧制御発振器は、発振用トランジスタのベースに接続された共振回路を有しており、この共振回路には、バラクタダイオードとともにマイクロストリップライン１０が設けられている。マイクロストリップライン１０は、その一端が制御端子に接続されており、他端がビア７を介してグランド電極に接続されている。またマイクロストリップライン１０は、その一端に位置する入力導体部１０ｂから他端に位置する接地導体部１０ｅに至る導電路がスパイラル形状をなしており、導電路の途中が粗調用導電体１０ａを介してグランドに接続されている。 （もっと読む）

【課題】発振回路の発振周波数を広帯域に制御可能でＩＣ化に適した比較的小規模な発振回路を提供する。
【解決手段】一方の電源に接続される電流源と、他方の電源に接続されて誘導起電力によって電流を変動させる１組の負荷インダクタと、前記電流源と前記負荷インダクタとそれぞれに結合する１組の差動回路と、前記一方の差動回路の入力と前記他方の差動回路の出力との間に抵抗値を制御可能な可変抵抗を備えて正帰還が掛るように構成されて、前記可変抵抗の抵抗値に対応して発振周波数が定まる高周波発振回路である。 （もっと読む）

【課題】電源電圧に重畳されたノイズにより発生する発振器の位相雑音を低減することができ、しかも簡単な回路構成で実現でき、発振器の小型化を図ることのできる電圧制御発振器を提供すること。
【解決手段】この電圧制御発振器１は、直流電源端子１６にコレクタが接続された発振用トランジスタ１１と、発振用トランジスタ１１のエミッタ・接地間に接続された第１の抵抗２１と、発振用トランジスタ１１のベース・接地間に接続された共振回路２７と、発振用トランジスタ１１のエミッタと第１の抵抗２１との接続点と直流電源端子１６とを接続する結合ラインＬ１上に設けられた第１のキャパシタ２２とを具備することを特徴とする。 （もっと読む）

【課題】 電源雑音を除去し、低周波雑音の特性を良好にできる低雑音電圧制御発振回路を提供する。
【解決手段】 駆動用トランジスタＱ1 のベースとＧＮＤの間にコンデンサＣ11を設けることで、そのベースに入力される低周波ノイズを除去でき、駆動用トランジスタＱ1 をｈＦＥの低いトランジスタとすることで、電源から入力される低周波ノイズを除去することができ、発振用トランジスタＱ2 のエミッタ側に、コイルＬ3 を設けることで、周波数特性を広域化して位相雑音の周波数特性を良好にでき、発振用トランジスタＱ2 のエミッタ側に、コンデンサＣ7 とコイルＬ3 で構成される共振回路における共振周波数をＶＣＯの発振周波数帯域の中心辺りに設定することで、ノイズの影響を受けにくい発振周波数にすることができる低雑音電圧制御発振回路である。 （もっと読む）

【課題】電源ラインなどから入力する外来ノイズの影響を低減できる電圧制御発振器を提供すること。
【解決手段】
発振トランジスタ１１のベース・エミッタ間に第１の帰還コンデンサ１２を接続し、発振トランジスタ１１のエミッタ・コレクタ間に第２の帰還コンデンサ１３を接続し、発振トランジスタ１１のベース・コレクタ間にインダクタ１４を接続してコルピッツ発振回路を構成する。発振トランジスタ１１のコレクタと直流電源端子１８との間にコレクタバイアス抵抗３０を接続し、コンデンサ１９を介してコレクタバイアス抵抗３０の一端を接地する。発振トランジス１１のコレクタとベースとの間にチョークインダクタ３１とコンデンサ３２とが直列に接続されたフィルタ回路を接続する。 （もっと読む）

【課題】コンデンサへの充放電及び差動対を使用した発振回路において、回路規模や消費電力の増大を抑制しつつ安定した発振を可能とする。
【解決手段】トランジスタＭ１０は、トランジスタＭ１，Ｍ２からなる差動対に定電流ｉ１を供給する。Ｍ１には直列に抵抗Ｒ１が接続され、Ｍ１とＲ１との接続点の電位ＶＢがＭ２のゲートに印加される。一方、Ｍ１のゲートには、定電流ｉ２を生じるトランジスタＭ４と抵抗Ｒ２及びコンデンサＣ１の並列接続体との接続点の電位ＶＡが印加される。Ｍ４は、Ｍ２のオフ期間に定電流ｉ２を供給し、オン期間に定電流の供給を停止する。抵抗Ｒ２，Ｒ１それぞれの抵抗値をｒ２，ｒ１として、（ｒ１・ｉ１）＝（ｒ２・ｉ２）を満たすように設定する。 （もっと読む）

【課題】ウイーンブリッジ発振回路の自動利得制御回路を、低コストで実現する。
【解決手段】ウイーンブリッジ発振回路を構成するオペアンプの出力を、抵抗３により電流に変換してＮＰＮ型バイポーラトランジスタ１のベースに入力し、ＮＰＮ型バイポーラトランジスタ１のコレクタとエミッタ間の抵抗値を増減することにより、抵抗２と抵抗４とＮＰＮ型バイポーラトランジスタ１による合成抵抗を増減し、オペアンプの利得を増減する。 （もっと読む）

【課題】チャージポンプを用いずに、出力周波数の精度を高くすることのできる自動調整発振器を提供する。
【解決手段】発振器１０は、発振回路１１、第１電圧供給回路１３、第２電圧供給回路１４及び調整値生成回路１６を備えている。第１電圧供給回路１３は、基準時間で第１電圧Ｖ１が基準電圧Ｖrefに到達するような時定数となる抵抗値の抵抗器Ｒ１とキャパシタン
スのキャパシタＣ１とを備える。第２電圧供給回路１４は、発振回路１１の周波数に応じたパルス信号Ｓ１，Ｓ２によってスイッチングを行なう第１及び第２スイッチング手段ＳＷ１，ＳＷ２によって第２電圧Ｖ２を上昇させる。調整値生成回路１６は、第２電圧Ｖ２が第１電圧Ｖ１よりも先に基準電圧Ｖrefになった場合には、周波数を低くする調整値を
発振回路１１に供給し、第２電圧Ｖ２が第１電圧Ｖ１よりも遅れて基準電圧Ｖrefになっ
た場合には、周波数を高くする調整値を発振回路１１に供給する。 （もっと読む）

【課題】高価な誘電体共振器やバラクタダイオードを使用することなく、廉価に制作することができ、また回路面積が小さく小型化が可能となるようにする。
【解決手段】誘電体基板１上に形成されたマイクロストリップ線路２において、増幅素子３の入力端のゲートが入力端側線路２ａに接続され、出力端のドレインが出力端側線路２ｂに接続され、ソースが接地電極５を介して基板裏面の接地面７に接続される。そして、上記増幅素子３の上面に、例えば棒状の金属体１０を絶縁性接着剤９によって接着し、この金属体１０をマイクロストリップ線路２の伝送線路方向に配置することで、この金属体１０の一方端を入力端側線路２ａ、他方端を出力端側線路２ｂに容量性結合する。この金属体の結合は、一端のみでもよい。これによれば、増幅素子３からの出力が、容量Ｃ_１２、インダクタンスＬ、容量Ｃ_１１を通って入力端へ帰還し、発振が行われる。 （もっと読む）

【課題】安全なデータ伝送を行うスプリット遅延ライン発振器における装置、システム及び方法を提供すること。
【解決手段】安全なデータ伝送を行うスプリット遅延ライン発振器における本装置は、第１装置における第１の変調/復調ブロックを有し、その第１の変調/復調ブロックは、第１の可変遅延を設定し、第１の変調/復調ブロックを通過する共有キャリア信号の周波数を変調し、第２装置における第２の変調/復調ブロックは、第２の可変遅延を設定し、第２の変調/復調ブロックを通過する共有キャリア信号の周波数を変調し、第１及び第２装置は、周波数変調された共有キャリア信号にデータを与えることで、共有する秘密情報を作成する。 （もっと読む）

【課題】 信号振幅が大きい高調波信号を提供することができる発振器を提供する。
【解決手段】 一導電型又は逆導電型の第１のＭＯＳトランジスタ２０と、第１のＭＯＳトランジスタ２０のドレイン端子に接続された負荷素子３０と、第１のＭＯＳトランジスタ２０のソース端子に接続され、高調波信号を出力する基本発振器４０とを備え、第１のＭＯＳトランジスタ２０のドレイン端子から、基本発振器４０から出力される高調波信号の増幅信号を出力することを特徴とする発振回路。 （もっと読む）

【課題】高い発振周波数で動作する場合であっても、十分なストリップライン長を確保することができ、製造誤差によるバラつきを防止すると共に、Ｑの低下を防止すること。
【解決手段】発振器１０は、発振トランジスタ２と、前記発振トランジスタ２のベース−エミッタ間に設けられる第１の帰還コンデンサ４と、前記発振トランジスタ２のコレクタ−エミッタ間に設けられる第２の帰還コンデンサ５と、前記発振トランジスタ２のベースに一端が接続される共振用ストリップライン１３と、前記発振トランジスタ２のエミッタ−グラウンド間に設けられるトラップ回路２０と、を備え、前記共振用ストリップライン１３は、発振周波数において高次共振モードとなる長さを有し、前記トラップ回路２０は、前記高次共振モードより低次側の低次共振モードに相当する周波数の信号を減衰させるものである。 （もっと読む）

【課題】 構成が簡単で、高安定で、歪の小さな正弦波を出力するコレクタ同調発振器を提供する。
【解決手段】 トランス１次巻線のインダクタンスをコレクタ同調回路の同調インダクタンスとし、該トランスに出力取り出し用の二次巻線のほかに第３と第４の巻線を設け、第３巻線の電圧はトランジスタのベースに、第４の巻線の電圧はトランジスタのエミッタにそれぞれ正帰還し、ベース・エミッタ間をプッシュプル動作させる。
２つのトランジスタを用いるプッシュプル構成のコレクタ同調発振器では、トランスによる自己帰還はトランジスタのエミッタに、一方、トランジスタのベースには他方のトランジスタのコレクタからそれぞれ帰還し、ベース・エミッタ間をプッシュプル動作させる。 （もっと読む）

【課題】発振周波数を制御するＰＬＬ回路で生成可能な制御電圧の最大値を低電圧化しても、可変容量ダイオードに印加される電圧の可変範囲を広げることができ、しかも簡単な回路構成で実現でき、発振器の小型化を図ること。
【解決手段】この電圧制御発振回路１は、発振用トランジスタ２と、可変容量ダイオード１６を有し発振用トランジスタ２に接続された共振回路１３と、電源電圧が印加される電源端子Ｔ２とグラウンドとの間に介挿されると共に可変容量ダイオード１６に対して並列に接続されたコレクタ抵抗ＲＣと、コレクタ抵抗ＲＣのグラウンド側の端部とグラウンドとの間に介挿され発振周波数を制御する制御電圧が印加される制御用トランジスタ２１とを具備する。 （もっと読む）

【課題】ＰＬＬ回路において、アナログ回路のデジタル化によって生じる量子化雑音を抑制することができる技術を提供する。
【解決手段】基準信号ＲＥＦと分周後の信号ＤＩＶとの位相及び周波数を比較してデジタル値に変換するデジタル位相周波数比較器（ＤＰＦＤ）１０１と、デジタル位相周波数比較器１０１の出力から高周波雑音成分を除去するデジタルループフィルタ（ＤＬＦ）１０２と、デジタルループフィルタ１０２の出力のデジタル値をアナログ値に変換するデジタルアナログ変換器（ＤＡＣ）１０５と、デジタルアナログ変換器１０５の出力から高周波雑音成分を除去するアナログフィルタ（ＡｎＦ）１０６と、アナログフィルタ１０６の出力に基づいて周波数が制御される電圧制御発振器（ＶＣＯ）１０３と、電圧制御発振器１０３の出力を分周し、分周後の信号ＤＩＶを出力する分周器（ＤＩＶ）１０４とを備える。 （もっと読む）

【課題】双方の信号線路の遅延を容易に一致させることができると共に、不要信号を相殺することができる。
【解決手段】この電圧制御発振回路は、発振回路部１と、発振信号を分岐すると共に互いに位相の反転した第１及び第２の信号を別々に出力する出力分波回路２と、出力分波回路２の出力段に並列に接続され同一構成を有し、トラップ周波数が異なるトラップ回路３、４と、トラップ回路の出力を合成する出力再合成回路とを備える。発振回路部１の電圧制御信号をトラップ回路３、４のバラクタダイオード３２，３４に印加してトラップ回路３、４のトラップ周波数を発振周波数に連動させる。 （もっと読む）