発振回路
【課題】コンデンサへの充放電及び差動対を使用した発振回路において、回路規模や消費電力の増大を抑制しつつ安定した発振を可能とする。
【解決手段】トランジスタＭ１０は、トランジスタＭ１，Ｍ２からなる差動対に定電流ｉ１を供給する。Ｍ１には直列に抵抗Ｒ１が接続され、Ｍ１とＲ１との接続点の電位ＶＢがＭ２のゲートに印加される。一方、Ｍ１のゲートには、定電流ｉ２を生じるトランジスタＭ４と抵抗Ｒ２及びコンデンサＣ１の並列接続体との接続点の電位ＶＡが印加される。Ｍ４は、Ｍ２のオフ期間に定電流ｉ２を供給し、オン期間に定電流の供給を停止する。抵抗Ｒ２，Ｒ１それぞれの抵抗値をｒ２，ｒ１として、（ｒ１・ｉ１）＝（ｒ２・ｉ２）を満たすように設定する。
【解決手段】トランジスタＭ１０は、トランジスタＭ１，Ｍ２からなる差動対に定電流ｉ１を供給する。Ｍ１には直列に抵抗Ｒ１が接続され、Ｍ１とＲ１との接続点の電位ＶＢがＭ２のゲートに印加される。一方、Ｍ１のゲートには、定電流ｉ２を生じるトランジスタＭ４と抵抗Ｒ２及びコンデンサＣ１の並列接続体との接続点の電位ＶＡが印加される。Ｍ４は、Ｍ２のオフ期間に定電流ｉ２を供給し、オン期間に定電流の供給を停止する。抵抗Ｒ２，Ｒ１それぞれの抵抗値をｒ２，ｒ１として、（ｒ１・ｉ１）＝（ｒ２・ｉ２）を満たすように設定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサへの充放電を利用して所定周波数の発振信号を得る発振回路に関する。
【背景技術】
【０００２】
ＭＯＳトランジスタを用い集積回路として構成される発振回路として、従来、複数段のインバータを用いたリングオッシレータが存在する。
【０００３】
また、コンデンサへの充放電を使用した発振回路も知られている。図３は、コンデンサへの充放電を利用した従来の発振回路の回路図である（特許文献１参照）。当該発振回路はバイポーラトランジスタを用いて構成され、トランジスタＱ１，Ｑ２からなる差動対を有する。Ｑ２のベースには、Ｑ１のコレクタ電位が印加される。Ｑ１のコレクタは抵抗Ｒ１を介して接地電位ＧＮＤに接続される。Ｑ１のオン・オフに応じて抵抗Ｒ１の電流が変化すると、抵抗Ｒ１での電圧降下に応じてＱ１のコレクタ電位も変化する。Ｑ２はＱ１のオン期間でのコレクタ電位によりオフし、一方、Ｑ１のオフ期間でのコレクタ電位によりオンする。
【０００４】
Ｑ１のベースには、一方端を接地電位ＧＮＤに接続された抵抗Ｒ２の他方端が接続される。抵抗Ｒ２は、定電流源Ｉ２が発生する定電流をトランジスタＱ３，Ｑ４を用いたカレントミラー回路を介して供給される。当該カレントミラー回路はＱ２のオン期間ではオフし、一方、Ｑ２のオフ期間ではオンし、抵抗Ｒ２に流れる電流を変化させる。Ｒ２には並列にコンデンサＣ１が接続され、当該コンデンサＣ１がＲ２に流れる電流の変化に時定数を与える。これに応じて、Ｑ１のベース電位も時定数を有して変化し、Ｑ１はＱ２のオン期間において生じるベース電位によりオフし、一方、Ｑ２のオフ期間において生じるベース電位によりオンする。
【０００５】
上述のようにＱ１，Ｑ２の一方が互いに他方のオン・オフ状態を切り換えることにより、差動対は発振動作を行い、これにより生じる発振信号が取り出される。なお、定電流源Ｉ３の電流をＲ１に流れる電流に加えることで、電源投入時に安定した動作開始が図れる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−７６８５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
リングオッシレータは、例えば、ＭＯＳＦＥＴの閾値電圧Ｖthの２倍以下の電源電圧で動作させることが難しい。この点、図３に示した回路は低電圧で駆動でき、例えば、電源電圧は、単体の乾電池等で得られる１．５Ｖ程度とすることができる。
【０００８】
一方、電源電圧を低くすると、差動対への入力信号のダイナミックレンジが狭くなる。そのため、図３に示した回路を低電圧駆動とした場合、差動対を構成するトランジスタそれぞれへの入力信号の電圧範囲の差異によって、差動対が発振不可能となったり、発振動作が不安定となりやすい。
【０００９】
この点、図３に示されるように、例えば、トランジスタＱ２への入力信号を生成する抵抗Ｒ１に流れる電流を定電流源Ｉ３により調整することで、差動対への入力信号の電圧範囲を調節することができる。
【００１０】
しかし、定電流源Ｉ３のような調整用の追加回路を設けると、当該発振回路の回路規模が大きくなるという問題があった。特に、その調整に際しては、発振回路の他の部分の影響も受けるため、予め定電流源Ｉ３の好適な電流設計値を求めることが難しい。これに対応して、追加回路を電流値可変とすることが求められる。この点、集積回路では、予め半導体チップ上に例えば、複数の定電流源を並列に接続した回路を形成し、それをトリミングして電流量を調整するという手法が採られる。このような調整可能な追加回路は、回路規模の増大が顕著となる。
【００１１】
また、追加の定電流源は、消費電力の増加をもたらすという問題もある。
【００１２】
本発明は上記問題点を解決するためになされたものであり、回路規模や消費電力の増大を抑制しつつ安定した発振を可能とする発振回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明に係る発振回路は、第１定電流を供給する第１定電流源と、互いの電流チャネルを並行にして前記第１定電流源と基準電圧源との間に接続された第１および第２トランジスタからなる差動対と、前記第１トランジスタと前記基準電圧源との間に前記電流チャネルに直列に接続され、前記第１トランジスタとの接続点に生じる第１電位を前記第１トランジスタに流れる電流に応じて変化させる第１抵抗と、前記第２トランジスタのオフ期間に第２定電流を供給し、前記第２トランジスタのオン期間に前記第２定電流の供給を停止する第２定電流源と、前記第２定電流源と前記基準電圧源との間に接続された抵抗であって、これに流れる電流に応じて、前記第２定電流源との接続点に生じる第２電位を変化させる第２抵抗と、前記第２抵抗に並列に接続され、前記第２電位の変化に時定数を生じさせるコンデンサと、を有し、前記第１抵抗と前記第１定電流との積と、前記第２抵抗と前記第２定電流との積とは等しくなるように設定され、前記第１トランジスタはその電流制御端子に前記第２電位を印加され、前記第２トランジスタのオン期間において生じる前記第２電位によりオフし、前記第２トランジスタのオフ期間において生じる前記第２電位によりオンし、前記第２トランジスタはその電流制御端子に前記第１電位を印加され、前記第１トランジスタのオン期間において生じる前記第１電位によりオフし、前記第１トランジスタのオフ期間において生じる前記第１電位によりオンし、前記差動対が発振動作を行う。
【発明の効果】
【００１４】
本発明によれば、前記第１抵抗と前記第１定電流との積と、前記第２抵抗と前記第２定電流との積とを等しくなるように設定することで、差動対を構成する第１及び第２トランジスタそれぞれの電流制御端子への入力信号の電圧範囲が、発振が安定に行われるように設定される。すなわち本発明によれば、別途の定電流源回路の追加が不要であるので、回路規模や消費電力の増大を避けつつ、安定した発振回路が得られる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態の電圧制御発振回路の一例を示す図である。
【図２】差動対を構成するトランジスタそれぞれのゲート電圧の時間変化を示す模式的な信号波形図である。
【図３】コンデンサへの充放電を利用した従来の発振回路の回路図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１７】
図１は、実施形態の電圧制御発振回路の一例を示す図である。以下、ｎＭＯＳ，ｐＭＯＳとは、それぞれＮチャネル、ＰチャネルのＭＯＳ電界効果型トランジスタ（ＭＯＳＦＥＴ）を意味する。
【００１８】
本回路は、例えば、起電力が１．５Ｖ程度の電池ＢＴを基準電圧源Ｖ１として使用する。基準電圧源Ｖ１と接地電位ＧＮＤとの間には定電流ｉ０を供給する定電流源Ｉ０が設けられる。この定電流源Ｉ０と接地電位ＧＮＤとの間には、ｎＭＯＳであるトランジスタＭ１２が接続される。トランジスタＭ１２はｎＭＯＳであるトランジスタＭ１３，Ｍ１４それぞれとカレントミラー回路を構成し、トランジスタＭ１３，Ｍ１４にはそれぞれトランジスタＭ１２に流れる電流ｉ０に応じた電流が流れる。トランジスタＭ１２とのミラー比に応じてトランジスタＭ１３，Ｍ１４それぞれに流れる電流ｉ１，ｉ２は所望の値に設定することができる。
【００１９】
トランジスタＭ１３には、チャネルを直列にしてｐＭＯＳであるトランジスタＭ９が接続され、このトランジスタＭ９はｐＭＯＳであるトランジスタＭ１０とカレントミラー回路を構成する。これにより、トランジスタＭ１０は電流ｉ１を生じる定電流源（第１定電流源）として機能する。
【００２０】
ｐＭＯＳであるトランジスタＭ１（第１トランジスタ），Ｍ２（第２トランジスタ）は差動対を構成し、それらのソース同士が接続され、それらソースが上述のトランジスタＭ１０に接続される。トランジスタＭ１０はソースを基準電圧源Ｖ１に接続され、ドレインを差動対に接続され、当該差動対に定電流ｉ１を供給する。
【００２１】
トランジスタＭ１４と基準電圧源Ｖ１との間には、チャネルを直列にしてｐＭＯＳであるトランジスタＭ３が接続され、このトランジスタＭ３はｐＭＯＳであるトランジスタＭ４とカレントミラー回路を構成する。これにより、トランジスタＭ４は電流ｉ２を生じる定電流源（第２定電流源）として機能する。
【００２２】
トランジスタＭ４のソースは基準電圧源Ｖ１に接続され、ドレインは抵抗値ｒ２の抵抗Ｒ２（第２抵抗）を介して接地電位ＧＮＤに接続される。抵抗Ｒ２にはコンデンサＣ１（容量ｃ１）が並列接続される。抵抗Ｒ２のトランジスタＭ４側の端子Ａの電位ＶＡは抵抗Ｒ２に流れる電流に応じて変化する。コンデンサＣ１は、この抵抗Ｒ２に流れる電流及び電位ＶＡの変化に時定数を生じさせる。つまり、もし、コンデンサＣ１がなければ、トランジスタＭ４がオンして定電流ｉ２の供給を開始すると、抵抗Ｒ２には直ちに電流ｉ２が流れ、電位ＶＡは（ｒ２・ｉ２）に設定され、一方、トランジスタＭ４がオフして抵抗Ｒ２に流れる電流が０になれば、電位ＶＡは接地電位ＧＮＤに設定される。これに対して、コンデンサＣ１が抵抗Ｒ２に並列接続されていることで、トランジスタＭ４のオン時には、コンデンサＣ１の充電動作により電位ＶＡの上昇に時定数が与えられ、一方、トランジスタＭ４のオフ時には、コンデンサＣ１の放電動作により電位ＶＡの低下に時定数が与えられる（図２の信号波形３０参照）。
【００２３】
この電位ＶＡが差動対の入力信号として、トランジスタＭ１のゲートに印加される。トランジスタＭ１のドレインは抵抗値ｒ１を有する抵抗Ｒ１（第１抵抗）を介して接地電位ＧＮＤに接続されると共に、差動対の出力側のトランジスタＭ２のゲート（点Ｂ）にも接続される。
【００２４】
トランジスタＭ２のドレインは、ｎＭＯＳであるトランジスタＭ７のドレインに接続され、このトランジスタＭ７のソースは接地電位ＧＮＤに接続されている。
【００２５】
トランジスタＭ７は、ｎＭＯＳであるトランジスタＭ８，Ｍ１１とそれぞれカレントミラー回路を構成する。トランジスタＭ１１は抵抗Ｒ３と直列に基準電圧源Ｖ１と接地電位ＧＮＤとの間に接続され、トランジスタＭ１１のドレインと抵抗Ｒ３との接続点に設けられる出力端子ＯＵＴの電位Ｖoutを、差動対の一方トランジスタＭ２に流れる電流に応じて変化させる。
【００２６】
トランジスタＭ８のドレインと基準電圧源Ｖ１との間には、ｐＭＯＳであるトランジスタＭ６がチャネルを直列にして接続される。このトランジスタＭ６はｐＭＯＳであるトランジスタＭ５とカレントミラー回路を構成する。トランジスタＭ５は、ソースを基準電圧源Ｖ１に接続され、ドレインをトランジスタＭ３，Ｍ４のゲートに接続される。
【００２７】
上述の回路において、本発明では、定電流ｉ１と抵抗値ｒ１との積と、定電流ｉ２と抵抗値ｒ２との積とが等しくなるように構成する。
【００２８】
次に、本回路の動作について説明する。図２は、トランジスタＭ１のゲート電位となるＶＡと、トランジスタＭ２のゲート（点Ｂ）の電位ＶＢとの時間変化を示す模式的な信号波形図である。図２において、横軸は時間ｔであり、縦軸は電位ＶＡ，ＶＢである。信号波形３０は電位ＶＡの変化を表し、信号波形３２は電位ＶＢの変化を表している。
【００２９】
例えば、コンデンサＣ１が充電された状態にて、電池ＢＴからの電源供給を開始すると（時刻ｔ０）、この時点ではＶＡはｐＭＯＳであるトランジスタＭ１の閾値電圧Ｖtより高く、トランジスタＭ１がオフし、トランジスタＭ２はオン状態となる。
【００３０】
ここで、トランジスタＭ２に流れる電流は、トランジスタＭ７，Ｍ８からなるカレントミラー回路と、トランジスタＭ６，Ｍ５からなるカレントミラー回路とにより、トランジスタＭ５に複製される。
【００３１】
すなわち、トランジスタＭ２がオンすると、トランジスタＭ５もオンし、トランジスタＭ４のゲートには電圧Ｖ１が印加される。これにより、トランジスタＭ４はオフし、定電流ｉ２の供給は停止する。
【００３２】
定電流ｉ２が停止すると、コンデンサＣ１が抵抗Ｒ２を介して放電し、電位ＶＡが低下する。電位ＶＡが低下してＶtに近づくと、オフ状態にあるトランジスタＭ１のチャネル電流は増加し、また次第に増加の速度を速める。それに応じて電位ＶＢは接地電位ＧＮＤから上昇する。そして、電位ＶＡがＶtを下回ると、差動対を構成するトランジスタＭ１，Ｍ２のオン・オフ状態が反転する（時刻ｔ１）。すなわち、トランジスタＭ１がオンし、トランジスタＭ２がオフする。
【００３３】
トランジスタＭ２がオフ状態のとき、トランジスタＭ５もオフ状態となる。この場合、トランジスタＭ４はオン状態であることができ、定電流ｉ２を抵抗Ｒ２及びコンデンサＣ１に供給する。
【００３４】
定電流ｉ２の供給により、電位ＶＡは、抵抗値ｒ２と容量ｃ１とに応じた時定数で上昇する。電位ＶＡが上昇してＶtに近づくと、トランジスタＭ１のチャネル電流はｉ１から減少し、また次第に減少の速度を速める。それに応じて電位ＶＢは（ｒ１・ｉ１）から低下する。そして、電位ＶＡがＶtを上回ると、差動対を構成するトランジスタＭ１，Ｍ２のオン・オフ状態が反転する（時刻ｔ２）。すなわち、トランジスタＭ１がオフし、トランジスタＭ２がオンする。
【００３５】
すると、トランジスタＭ４がオフし、時刻ｔ０からｔ１までの動作と同様に、コンデンサＣ１が放電しＶＡが次第に降下して、時刻ｔ１と同様に、トランジスタＭ１がオンし、トランジスタＭ２がオフする（時刻ｔ３）。
【００３６】
以降、電位ＶＡがトランジスタＭ１のＶtの近傍での増減及び、それに応じたトランジスタＭ１，Ｍ２のオン・オフ状態の反転が繰り返され、この動作に同期して、電位ＶＢが（ｒ１・ｉ１）と０との間を振動する。すなわち、差動対が発振動作を行う。電位ＶＢに応じてトランジスタＭ２のチャネル電流も変化し、この電流はカレントミラー回路によりトランジスタＭ１１に複製される。その結果、出力端子ＯＵＴの電位Ｖoutは基本的に電位ＶＢと相似の変化を示し、出力端子ＯＵＴから発振信号が取り出される。
【００３７】
既に述べたように、本回路では、基本的に（ｒ１・ｉ１）＝（ｒ２・ｉ２）なる関係を満たすように構成される。ここで、（ｒ１・ｉ１）は電位ＶＢが変動可能な最大の幅を規定する。例えば、上述の回路で電位ＶＢの下限値は０であり、上限値は（ｒ１・ｉ１）である。一方、（ｒ２・ｉ２）は電位ＶＡが変動可能な最大の幅を規定する。例えば、上述の回路で電位ＶＡの下限値は０であり、上限値は（ｒ１・ｉ１）である。すなわち、（ｒ１・ｉ１）＝（ｒ２・ｉ２）とすることで、電位ＶＡ，ＶＢそれぞれの最大変動範囲が互いに一致する。
【００３８】
差動対は同じ共通の特性を有するトランジスタＭ１，Ｍ２を用いて対称に構成される。すなわちトランジスタＭ１，Ｍ２は共通のＶtを有する。ここで、差動対が発振動作を生じるには、電位ＶＡがＶtの上下に変動した場合に、電位ＶＢもＶtの上下に変動する必要がある。この条件は、電位ＶＡ，ＶＢそれぞれの最大変動範囲が互いに一致させる上述の設定により基本的に満たされるので、本発明の発振回路によれば安定した発振動作が実現できる。
【００３９】
ちなみに、上述のように回路が発振動作を行う場合、電位ＶＡは基本的に最大幅をフルに使わず、Ｖtを中心とした比較的狭い幅で振動し得る。一方、電位ＶＢは基本的に、電位ＶＡより大きな振幅を生じ、電位ＶＡの変動範囲を包含する範囲で変動する。すなわち、電位ＶＢの変動幅内にＶtが存在し、本回路は発振が可能な構成となる。
【００４０】
このように本発明によれば、（ｒ１・ｉ１）＝（ｒ２・ｉ２）となるように設定することで、差動対を構成するトランジスタＭ１，Ｍ２それぞれのゲートへの入力信号ＶＡ，ＶＢの電圧範囲が、発振が安定に行われるように設定される。また、この構成では、従来の回路とは相違し、定電流源Ｉ３が不要であるので、回路規模や消費電力の増大を避けつつ、安定した発振回路が得られる。
【００４１】
ここで、（ｒ１・ｉ１）＝（ｒ２・ｉ２）を満たす構成の１つは、ｒ１＝ｒ２、かつｉ１＝ｉ２である。１つの集積回路において、抵抗やトランジスタの特性を同じにすることは比較的容易である。よって、抵抗Ｒ１，Ｒ２を互いに同じ抵抗値に設計することでｒ１＝ｒ２を実現し、またトランジスタＭ１２，Ｍ１３，Ｍ１４を互いに同じに設計することでｉ０＝ｉ１＝ｉ２を実現することで、（ｒ１・ｉ１）＝（ｒ２・ｉ２）という条件を精度良く実現することができる。
【符号の説明】
【００４２】
Ｍ１〜Ｍ１４ トランジスタ、Ｒ１，Ｒ２ 抵抗、Ｃ１ コンデンサ、Ｉ０ 定電流源。
【技術分野】
【０００１】
本発明は、コンデンサへの充放電を利用して所定周波数の発振信号を得る発振回路に関する。
【背景技術】
【０００２】
ＭＯＳトランジスタを用い集積回路として構成される発振回路として、従来、複数段のインバータを用いたリングオッシレータが存在する。
【０００３】
また、コンデンサへの充放電を使用した発振回路も知られている。図３は、コンデンサへの充放電を利用した従来の発振回路の回路図である（特許文献１参照）。当該発振回路はバイポーラトランジスタを用いて構成され、トランジスタＱ１，Ｑ２からなる差動対を有する。Ｑ２のベースには、Ｑ１のコレクタ電位が印加される。Ｑ１のコレクタは抵抗Ｒ１を介して接地電位ＧＮＤに接続される。Ｑ１のオン・オフに応じて抵抗Ｒ１の電流が変化すると、抵抗Ｒ１での電圧降下に応じてＱ１のコレクタ電位も変化する。Ｑ２はＱ１のオン期間でのコレクタ電位によりオフし、一方、Ｑ１のオフ期間でのコレクタ電位によりオンする。
【０００４】
Ｑ１のベースには、一方端を接地電位ＧＮＤに接続された抵抗Ｒ２の他方端が接続される。抵抗Ｒ２は、定電流源Ｉ２が発生する定電流をトランジスタＱ３，Ｑ４を用いたカレントミラー回路を介して供給される。当該カレントミラー回路はＱ２のオン期間ではオフし、一方、Ｑ２のオフ期間ではオンし、抵抗Ｒ２に流れる電流を変化させる。Ｒ２には並列にコンデンサＣ１が接続され、当該コンデンサＣ１がＲ２に流れる電流の変化に時定数を与える。これに応じて、Ｑ１のベース電位も時定数を有して変化し、Ｑ１はＱ２のオン期間において生じるベース電位によりオフし、一方、Ｑ２のオフ期間において生じるベース電位によりオンする。
【０００５】
上述のようにＱ１，Ｑ２の一方が互いに他方のオン・オフ状態を切り換えることにより、差動対は発振動作を行い、これにより生じる発振信号が取り出される。なお、定電流源Ｉ３の電流をＲ１に流れる電流に加えることで、電源投入時に安定した動作開始が図れる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−７６８５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
リングオッシレータは、例えば、ＭＯＳＦＥＴの閾値電圧Ｖthの２倍以下の電源電圧で動作させることが難しい。この点、図３に示した回路は低電圧で駆動でき、例えば、電源電圧は、単体の乾電池等で得られる１．５Ｖ程度とすることができる。
【０００８】
一方、電源電圧を低くすると、差動対への入力信号のダイナミックレンジが狭くなる。そのため、図３に示した回路を低電圧駆動とした場合、差動対を構成するトランジスタそれぞれへの入力信号の電圧範囲の差異によって、差動対が発振不可能となったり、発振動作が不安定となりやすい。
【０００９】
この点、図３に示されるように、例えば、トランジスタＱ２への入力信号を生成する抵抗Ｒ１に流れる電流を定電流源Ｉ３により調整することで、差動対への入力信号の電圧範囲を調節することができる。
【００１０】
しかし、定電流源Ｉ３のような調整用の追加回路を設けると、当該発振回路の回路規模が大きくなるという問題があった。特に、その調整に際しては、発振回路の他の部分の影響も受けるため、予め定電流源Ｉ３の好適な電流設計値を求めることが難しい。これに対応して、追加回路を電流値可変とすることが求められる。この点、集積回路では、予め半導体チップ上に例えば、複数の定電流源を並列に接続した回路を形成し、それをトリミングして電流量を調整するという手法が採られる。このような調整可能な追加回路は、回路規模の増大が顕著となる。
【００１１】
また、追加の定電流源は、消費電力の増加をもたらすという問題もある。
【００１２】
本発明は上記問題点を解決するためになされたものであり、回路規模や消費電力の増大を抑制しつつ安定した発振を可能とする発振回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明に係る発振回路は、第１定電流を供給する第１定電流源と、互いの電流チャネルを並行にして前記第１定電流源と基準電圧源との間に接続された第１および第２トランジスタからなる差動対と、前記第１トランジスタと前記基準電圧源との間に前記電流チャネルに直列に接続され、前記第１トランジスタとの接続点に生じる第１電位を前記第１トランジスタに流れる電流に応じて変化させる第１抵抗と、前記第２トランジスタのオフ期間に第２定電流を供給し、前記第２トランジスタのオン期間に前記第２定電流の供給を停止する第２定電流源と、前記第２定電流源と前記基準電圧源との間に接続された抵抗であって、これに流れる電流に応じて、前記第２定電流源との接続点に生じる第２電位を変化させる第２抵抗と、前記第２抵抗に並列に接続され、前記第２電位の変化に時定数を生じさせるコンデンサと、を有し、前記第１抵抗と前記第１定電流との積と、前記第２抵抗と前記第２定電流との積とは等しくなるように設定され、前記第１トランジスタはその電流制御端子に前記第２電位を印加され、前記第２トランジスタのオン期間において生じる前記第２電位によりオフし、前記第２トランジスタのオフ期間において生じる前記第２電位によりオンし、前記第２トランジスタはその電流制御端子に前記第１電位を印加され、前記第１トランジスタのオン期間において生じる前記第１電位によりオフし、前記第１トランジスタのオフ期間において生じる前記第１電位によりオンし、前記差動対が発振動作を行う。
【発明の効果】
【００１４】
本発明によれば、前記第１抵抗と前記第１定電流との積と、前記第２抵抗と前記第２定電流との積とを等しくなるように設定することで、差動対を構成する第１及び第２トランジスタそれぞれの電流制御端子への入力信号の電圧範囲が、発振が安定に行われるように設定される。すなわち本発明によれば、別途の定電流源回路の追加が不要であるので、回路規模や消費電力の増大を避けつつ、安定した発振回路が得られる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態の電圧制御発振回路の一例を示す図である。
【図２】差動対を構成するトランジスタそれぞれのゲート電圧の時間変化を示す模式的な信号波形図である。
【図３】コンデンサへの充放電を利用した従来の発振回路の回路図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１７】
図１は、実施形態の電圧制御発振回路の一例を示す図である。以下、ｎＭＯＳ，ｐＭＯＳとは、それぞれＮチャネル、ＰチャネルのＭＯＳ電界効果型トランジスタ（ＭＯＳＦＥＴ）を意味する。
【００１８】
本回路は、例えば、起電力が１．５Ｖ程度の電池ＢＴを基準電圧源Ｖ１として使用する。基準電圧源Ｖ１と接地電位ＧＮＤとの間には定電流ｉ０を供給する定電流源Ｉ０が設けられる。この定電流源Ｉ０と接地電位ＧＮＤとの間には、ｎＭＯＳであるトランジスタＭ１２が接続される。トランジスタＭ１２はｎＭＯＳであるトランジスタＭ１３，Ｍ１４それぞれとカレントミラー回路を構成し、トランジスタＭ１３，Ｍ１４にはそれぞれトランジスタＭ１２に流れる電流ｉ０に応じた電流が流れる。トランジスタＭ１２とのミラー比に応じてトランジスタＭ１３，Ｍ１４それぞれに流れる電流ｉ１，ｉ２は所望の値に設定することができる。
【００１９】
トランジスタＭ１３には、チャネルを直列にしてｐＭＯＳであるトランジスタＭ９が接続され、このトランジスタＭ９はｐＭＯＳであるトランジスタＭ１０とカレントミラー回路を構成する。これにより、トランジスタＭ１０は電流ｉ１を生じる定電流源（第１定電流源）として機能する。
【００２０】
ｐＭＯＳであるトランジスタＭ１（第１トランジスタ），Ｍ２（第２トランジスタ）は差動対を構成し、それらのソース同士が接続され、それらソースが上述のトランジスタＭ１０に接続される。トランジスタＭ１０はソースを基準電圧源Ｖ１に接続され、ドレインを差動対に接続され、当該差動対に定電流ｉ１を供給する。
【００２１】
トランジスタＭ１４と基準電圧源Ｖ１との間には、チャネルを直列にしてｐＭＯＳであるトランジスタＭ３が接続され、このトランジスタＭ３はｐＭＯＳであるトランジスタＭ４とカレントミラー回路を構成する。これにより、トランジスタＭ４は電流ｉ２を生じる定電流源（第２定電流源）として機能する。
【００２２】
トランジスタＭ４のソースは基準電圧源Ｖ１に接続され、ドレインは抵抗値ｒ２の抵抗Ｒ２（第２抵抗）を介して接地電位ＧＮＤに接続される。抵抗Ｒ２にはコンデンサＣ１（容量ｃ１）が並列接続される。抵抗Ｒ２のトランジスタＭ４側の端子Ａの電位ＶＡは抵抗Ｒ２に流れる電流に応じて変化する。コンデンサＣ１は、この抵抗Ｒ２に流れる電流及び電位ＶＡの変化に時定数を生じさせる。つまり、もし、コンデンサＣ１がなければ、トランジスタＭ４がオンして定電流ｉ２の供給を開始すると、抵抗Ｒ２には直ちに電流ｉ２が流れ、電位ＶＡは（ｒ２・ｉ２）に設定され、一方、トランジスタＭ４がオフして抵抗Ｒ２に流れる電流が０になれば、電位ＶＡは接地電位ＧＮＤに設定される。これに対して、コンデンサＣ１が抵抗Ｒ２に並列接続されていることで、トランジスタＭ４のオン時には、コンデンサＣ１の充電動作により電位ＶＡの上昇に時定数が与えられ、一方、トランジスタＭ４のオフ時には、コンデンサＣ１の放電動作により電位ＶＡの低下に時定数が与えられる（図２の信号波形３０参照）。
【００２３】
この電位ＶＡが差動対の入力信号として、トランジスタＭ１のゲートに印加される。トランジスタＭ１のドレインは抵抗値ｒ１を有する抵抗Ｒ１（第１抵抗）を介して接地電位ＧＮＤに接続されると共に、差動対の出力側のトランジスタＭ２のゲート（点Ｂ）にも接続される。
【００２４】
トランジスタＭ２のドレインは、ｎＭＯＳであるトランジスタＭ７のドレインに接続され、このトランジスタＭ７のソースは接地電位ＧＮＤに接続されている。
【００２５】
トランジスタＭ７は、ｎＭＯＳであるトランジスタＭ８，Ｍ１１とそれぞれカレントミラー回路を構成する。トランジスタＭ１１は抵抗Ｒ３と直列に基準電圧源Ｖ１と接地電位ＧＮＤとの間に接続され、トランジスタＭ１１のドレインと抵抗Ｒ３との接続点に設けられる出力端子ＯＵＴの電位Ｖoutを、差動対の一方トランジスタＭ２に流れる電流に応じて変化させる。
【００２６】
トランジスタＭ８のドレインと基準電圧源Ｖ１との間には、ｐＭＯＳであるトランジスタＭ６がチャネルを直列にして接続される。このトランジスタＭ６はｐＭＯＳであるトランジスタＭ５とカレントミラー回路を構成する。トランジスタＭ５は、ソースを基準電圧源Ｖ１に接続され、ドレインをトランジスタＭ３，Ｍ４のゲートに接続される。
【００２７】
上述の回路において、本発明では、定電流ｉ１と抵抗値ｒ１との積と、定電流ｉ２と抵抗値ｒ２との積とが等しくなるように構成する。
【００２８】
次に、本回路の動作について説明する。図２は、トランジスタＭ１のゲート電位となるＶＡと、トランジスタＭ２のゲート（点Ｂ）の電位ＶＢとの時間変化を示す模式的な信号波形図である。図２において、横軸は時間ｔであり、縦軸は電位ＶＡ，ＶＢである。信号波形３０は電位ＶＡの変化を表し、信号波形３２は電位ＶＢの変化を表している。
【００２９】
例えば、コンデンサＣ１が充電された状態にて、電池ＢＴからの電源供給を開始すると（時刻ｔ０）、この時点ではＶＡはｐＭＯＳであるトランジスタＭ１の閾値電圧Ｖtより高く、トランジスタＭ１がオフし、トランジスタＭ２はオン状態となる。
【００３０】
ここで、トランジスタＭ２に流れる電流は、トランジスタＭ７，Ｍ８からなるカレントミラー回路と、トランジスタＭ６，Ｍ５からなるカレントミラー回路とにより、トランジスタＭ５に複製される。
【００３１】
すなわち、トランジスタＭ２がオンすると、トランジスタＭ５もオンし、トランジスタＭ４のゲートには電圧Ｖ１が印加される。これにより、トランジスタＭ４はオフし、定電流ｉ２の供給は停止する。
【００３２】
定電流ｉ２が停止すると、コンデンサＣ１が抵抗Ｒ２を介して放電し、電位ＶＡが低下する。電位ＶＡが低下してＶtに近づくと、オフ状態にあるトランジスタＭ１のチャネル電流は増加し、また次第に増加の速度を速める。それに応じて電位ＶＢは接地電位ＧＮＤから上昇する。そして、電位ＶＡがＶtを下回ると、差動対を構成するトランジスタＭ１，Ｍ２のオン・オフ状態が反転する（時刻ｔ１）。すなわち、トランジスタＭ１がオンし、トランジスタＭ２がオフする。
【００３３】
トランジスタＭ２がオフ状態のとき、トランジスタＭ５もオフ状態となる。この場合、トランジスタＭ４はオン状態であることができ、定電流ｉ２を抵抗Ｒ２及びコンデンサＣ１に供給する。
【００３４】
定電流ｉ２の供給により、電位ＶＡは、抵抗値ｒ２と容量ｃ１とに応じた時定数で上昇する。電位ＶＡが上昇してＶtに近づくと、トランジスタＭ１のチャネル電流はｉ１から減少し、また次第に減少の速度を速める。それに応じて電位ＶＢは（ｒ１・ｉ１）から低下する。そして、電位ＶＡがＶtを上回ると、差動対を構成するトランジスタＭ１，Ｍ２のオン・オフ状態が反転する（時刻ｔ２）。すなわち、トランジスタＭ１がオフし、トランジスタＭ２がオンする。
【００３５】
すると、トランジスタＭ４がオフし、時刻ｔ０からｔ１までの動作と同様に、コンデンサＣ１が放電しＶＡが次第に降下して、時刻ｔ１と同様に、トランジスタＭ１がオンし、トランジスタＭ２がオフする（時刻ｔ３）。
【００３６】
以降、電位ＶＡがトランジスタＭ１のＶtの近傍での増減及び、それに応じたトランジスタＭ１，Ｍ２のオン・オフ状態の反転が繰り返され、この動作に同期して、電位ＶＢが（ｒ１・ｉ１）と０との間を振動する。すなわち、差動対が発振動作を行う。電位ＶＢに応じてトランジスタＭ２のチャネル電流も変化し、この電流はカレントミラー回路によりトランジスタＭ１１に複製される。その結果、出力端子ＯＵＴの電位Ｖoutは基本的に電位ＶＢと相似の変化を示し、出力端子ＯＵＴから発振信号が取り出される。
【００３７】
既に述べたように、本回路では、基本的に（ｒ１・ｉ１）＝（ｒ２・ｉ２）なる関係を満たすように構成される。ここで、（ｒ１・ｉ１）は電位ＶＢが変動可能な最大の幅を規定する。例えば、上述の回路で電位ＶＢの下限値は０であり、上限値は（ｒ１・ｉ１）である。一方、（ｒ２・ｉ２）は電位ＶＡが変動可能な最大の幅を規定する。例えば、上述の回路で電位ＶＡの下限値は０であり、上限値は（ｒ１・ｉ１）である。すなわち、（ｒ１・ｉ１）＝（ｒ２・ｉ２）とすることで、電位ＶＡ，ＶＢそれぞれの最大変動範囲が互いに一致する。
【００３８】
差動対は同じ共通の特性を有するトランジスタＭ１，Ｍ２を用いて対称に構成される。すなわちトランジスタＭ１，Ｍ２は共通のＶtを有する。ここで、差動対が発振動作を生じるには、電位ＶＡがＶtの上下に変動した場合に、電位ＶＢもＶtの上下に変動する必要がある。この条件は、電位ＶＡ，ＶＢそれぞれの最大変動範囲が互いに一致させる上述の設定により基本的に満たされるので、本発明の発振回路によれば安定した発振動作が実現できる。
【００３９】
ちなみに、上述のように回路が発振動作を行う場合、電位ＶＡは基本的に最大幅をフルに使わず、Ｖtを中心とした比較的狭い幅で振動し得る。一方、電位ＶＢは基本的に、電位ＶＡより大きな振幅を生じ、電位ＶＡの変動範囲を包含する範囲で変動する。すなわち、電位ＶＢの変動幅内にＶtが存在し、本回路は発振が可能な構成となる。
【００４０】
このように本発明によれば、（ｒ１・ｉ１）＝（ｒ２・ｉ２）となるように設定することで、差動対を構成するトランジスタＭ１，Ｍ２それぞれのゲートへの入力信号ＶＡ，ＶＢの電圧範囲が、発振が安定に行われるように設定される。また、この構成では、従来の回路とは相違し、定電流源Ｉ３が不要であるので、回路規模や消費電力の増大を避けつつ、安定した発振回路が得られる。
【００４１】
ここで、（ｒ１・ｉ１）＝（ｒ２・ｉ２）を満たす構成の１つは、ｒ１＝ｒ２、かつｉ１＝ｉ２である。１つの集積回路において、抵抗やトランジスタの特性を同じにすることは比較的容易である。よって、抵抗Ｒ１，Ｒ２を互いに同じ抵抗値に設計することでｒ１＝ｒ２を実現し、またトランジスタＭ１２，Ｍ１３，Ｍ１４を互いに同じに設計することでｉ０＝ｉ１＝ｉ２を実現することで、（ｒ１・ｉ１）＝（ｒ２・ｉ２）という条件を精度良く実現することができる。
【符号の説明】
【００４２】
Ｍ１〜Ｍ１４ トランジスタ、Ｒ１，Ｒ２ 抵抗、Ｃ１ コンデンサ、Ｉ０ 定電流源。
【特許請求の範囲】
【請求項１】
第１定電流を供給する第１定電流源と、
互いの電流チャネルを並行にして前記第１定電流源と基準電圧源との間に接続された第１および第２トランジスタからなる差動対と、
前記第１トランジスタと前記基準電圧源との間に前記電流チャネルに直列に接続され、前記第１トランジスタとの接続点に生じる第１電位を前記第１トランジスタに流れる電流に応じて変化させる第１抵抗と、
前記第２トランジスタのオフ期間に第２定電流を供給し、前記第２トランジスタのオン期間に前記第２定電流の供給を停止する第２定電流源と、
前記第２定電流源と前記基準電圧源との間に接続された抵抗であって、これに流れる電流に応じて、前記第２定電流源との接続点に生じる第２電位を変化させる第２抵抗と、
前記第２抵抗に並列に接続され、前記第２電位の変化に時定数を生じさせるコンデンサと、
を有し、
前記第１抵抗と前記第１定電流との積と、前記第２抵抗と前記第２定電流との積とは等しくなるように設定され、
前記第１トランジスタはその電流制御端子に前記第２電位を印加され、前記第２トランジスタのオン期間において生じる前記第２電位によりオフし、前記第２トランジスタのオフ期間において生じる前記第２電位によりオンし、
前記第２トランジスタはその電流制御端子に前記第１電位を印加され、前記第１トランジスタのオン期間において生じる前記第１電位によりオフし、前記第１トランジスタのオフ期間において生じる前記第１電位によりオンし、
前記差動対が発振動作を行うことを特徴とする発振回路。
【請求項２】
請求項１に記載の発振回路において、
前記第１定電流及び前記第２定電流は、それぞれカレントミラー回路を用いて、互いに共通の基準定電流源に基づいて生成されること、を特徴とする発振回路。
【請求項１】
第１定電流を供給する第１定電流源と、
互いの電流チャネルを並行にして前記第１定電流源と基準電圧源との間に接続された第１および第２トランジスタからなる差動対と、
前記第１トランジスタと前記基準電圧源との間に前記電流チャネルに直列に接続され、前記第１トランジスタとの接続点に生じる第１電位を前記第１トランジスタに流れる電流に応じて変化させる第１抵抗と、
前記第２トランジスタのオフ期間に第２定電流を供給し、前記第２トランジスタのオン期間に前記第２定電流の供給を停止する第２定電流源と、
前記第２定電流源と前記基準電圧源との間に接続された抵抗であって、これに流れる電流に応じて、前記第２定電流源との接続点に生じる第２電位を変化させる第２抵抗と、
前記第２抵抗に並列に接続され、前記第２電位の変化に時定数を生じさせるコンデンサと、
を有し、
前記第１抵抗と前記第１定電流との積と、前記第２抵抗と前記第２定電流との積とは等しくなるように設定され、
前記第１トランジスタはその電流制御端子に前記第２電位を印加され、前記第２トランジスタのオン期間において生じる前記第２電位によりオフし、前記第２トランジスタのオフ期間において生じる前記第２電位によりオンし、
前記第２トランジスタはその電流制御端子に前記第１電位を印加され、前記第１トランジスタのオン期間において生じる前記第１電位によりオフし、前記第１トランジスタのオフ期間において生じる前記第１電位によりオンし、
前記差動対が発振動作を行うことを特徴とする発振回路。
【請求項２】
請求項１に記載の発振回路において、
前記第１定電流及び前記第２定電流は、それぞれカレントミラー回路を用いて、互いに共通の基準定電流源に基づいて生成されること、を特徴とする発振回路。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１０−２７８８５３（Ｐ２０１０−２７８８５３Ａ）
【公開日】平成２２年１２月９日（２０１０．１２．９）
【国際特許分類】
【出願番号】特願２００９−１３０２６９（Ｐ２００９−１３０２６９）
【出願日】平成２１年５月２９日（２００９．５．２９）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【出願人】（５０６２２７８８４）三洋半導体株式会社 (1,155)
【Ｆターム（参考）】
【公開日】平成２２年１２月９日（２０１０．１２．９）
【国際特許分類】
【出願日】平成２１年５月２９日（２００９．５．２９）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【出願人】（５０６２２７８８４）三洋半導体株式会社 (1,155)
【Ｆターム（参考）】
[ Back to top ]