【課題】スペクトルの抑圧効果の高い変調波形を得ることができ、Ｈｅｒｓｈｅｙ−ｋｉｓｓによる変調方式と比べ、回路規模を小さくするクロック生成回路の提供。
【解決手段】変調波形生成部２０は、ＳＳＣＧ変調波形として、ｔａｎ波形またはｔａｎ＋三角波を生成し、ＰＬＬループの低域パスフィルタ１４の出力に、該ＳＳＣＧ変調波形を合成した信号を発振器（ＶＣＯ）１５に与える。 （もっと読む）

【課題】入力データと再生クロックの同期を保ったまま、再生クロックの適切なジッタ量と適切なバースト応答時間とを両立させる。
【解決手段】ＣＤＲ回路は、入力データが遷移したときにパルスを出力するゲーティング回路２と、ゲーティング回路２の出力パルスのタイミングに合うように出力クロックの位相を調整するＧ−ＶＣＯ３と、Ｇ−ＶＣＯ３から出力されるクロックのタイミングに合うように出力クロックの位相を調整するＶＣＯ４と、入力データのデータ識別をＶＣＯ４から出力される再生クロックに基づいて行うフリップフロップ１と、Ｇ−ＶＣＯ３の出力端子とＶＣＯ４の入力端子との間に設けられたバッファ増幅器６ａとを備える。バッファ増幅器６ａの駆動力は、ＣＤＲ回路のバースト応答時間が仕様の範囲内で最大となるように予め設定される。 （もっと読む）

【課題】 位相ノイズを低減し、設計が容易なＰＬＬ回路を提供する。
【解決手段】 ＰＬＬ３が、基準周波数とＶＣ−ＴＣＸＯ４からの出力を入力し、ロック動作を行い、ロック状態となると、セレクタ６は基準周波数を分周する第１の分周器２の出力を選択し、ＰＬＬ３が、基準周波数入力断又はロック外れを検出すると、アラーム信号をセレクタ６に出力し、セレクタ６が、ＰＬＬ３からのアラーム信号が入力されると、第１の分周器２の出力から、ＶＣ−ＴＣＸＯ４の出力を分周する第２の分周器５の出力に切り替えて出力し、ＰＬＬ７が、セレクタ６の出力とＶＣＸＯ８の出力とを入力し、ロック動作を行うＰＬＬ回路である。 （もっと読む）

【課題】低速ディジタル回路において発生するノイズがアナログ回路に与える影響を小さくし、回路ブロック毎のレイアウト変更を容易にする。
【解決手段】半導体集積回路は、（ａ）第１及び第２のＶＣＯと、第１及び第２のＶＣＯによって生成される信号を分周する第１及び第２の分周回路と、２つの分周信号の内の一方を選択する選択回路と、選択された分周信号に基づいて制御電圧を生成する制御電圧生成回路とを含むアナログ回路ブロックと、（ｂ）変復調回路を含む第１のディジタル回路ブロックと、（ｃ）制御回路を含む第２のディジタル回路ブロックとを備え、アナログ回路ブロックが、基板の第１及び第２の辺に沿って配置され、第２のディジタル回路ブロックが、基板の第３及び第４の辺に沿って配置され、第１のディジタル回路ブロックが、アナログ回路ブロックと第２のディジタル回路ブロックとの間に配置されている。 （もっと読む）

【課題】入力データと再生クロックの確実な同期と再生クロックの適切なジッタ低減とを両立させる。
【解決手段】ＣＤＲ回路は、入力データが遷移したときにパルスを出力するゲーティング回路２と、ゲーティング回路２の出力パルスのタイミングに合うように出力クロックの位相を調整するＧ−ＶＣＯ３と、Ｇ−ＶＣＯ３から出力されるクロックのタイミングに合うように出力クロックの位相を調整するＶＣＯ４と、入力データのデータ識別をＶＣＯ４から出力される再生クロックに基づいて行うフリップフロップ１と、Ｇ−ＶＣＯ３の出力端子とＶＣＯ４の入力端子との間に設けられたバッファ増幅器６ａとを備える。バッファ増幅器６ａは、外部から入力される駆動力制御信号に応じて駆動力が調整される駆動力調整機能付きバッファ増幅器である。 （もっと読む）

【課題】複数の無線通信チャンネルについて、ＰＬＬ回路全体の動作特性に基づいて電圧制御発振器の精密なキャリブレーションを行う。
【解決手段】半導体集積回路は、高周波信号を生成する電圧制御発振器を含むＰＬＬ回路と、電圧制御発振器のトランジスタに選択的に負荷される複数のキャパシタと、複数の無線通信チャンネルについて電圧制御発振器の発振周波数を補正するためのキャパシタに関する情報を格納する格納部と、キャリブレーションモードにおいて、複数の無線通信チャンネルについてＰＬＬ回路のループ特性を測定することにより補正用キャパシタに関する情報を格納部に格納し、通常動作モードにおいて、選択された無線通信チャンネルに従って、格納部に格納されている情報を読み出すことにより補正用キャパシタを決定するキャリブレーション回路とを具備する。 （もっと読む）

【課題】製造ばらつき・温度変動に依存することなく、受信状態又は送信状態を良好に保つ事が出来る通信システムを提供すること。
【解決手段】電圧制御発振部（１０６）の発振周波数を制御するように、位相同期回路（１００）からの周波数制御信号（ｃ１）を用いて、第２のＬＣタンク回路及び第３のＬＣタンク回路の少なくとも１つの同調周波数を制御することで、受信周波数の同調を行い、Ｑ値制御回路（１１０）からのＱ値制御信号（ｂ１）を用いて第２のＬＣタンク回路及び第３のＬＣタンク回路の少なくとも１つのＱ値制御用可変抵抗の抵抗値を可変することにより、第２のＬＣタンク回路及び第３のＬＣタンク回路の少なくとも１つのＱ値を制御して、受信帯域の最適化を行う。 （もっと読む）

【課題】ｇｍ−Ｃ型ＶＣＯを用いたＰＬＬ回路において、ＶＣＯをｇｍセルのトランスコンダクタンス（α・ｇｍ）と、キャパシタの容量値Ｃの比で定まる発振周波数で確実に発振させる。
【解決手段】ｇｍ−Ｃ型ＶＣＯ１０は、入力された制御電圧Ｖｔｕｎｅに応じた周波数で発振する。分周器４は、ｇｍ−Ｃ型ＶＣＯ１０から出力される発振信号Ｖ_ｏｓｃを分周する。位相比較信号生成部５は、分周器４により分周された発振信号Ｖ_ｏｓｃ’と、基準クロック信号ＣＬＫの位相差に応じた位相差信号Ｖｐｄを発生する。ループフィルタ６は、位相差信号Ｖｐｄをフィルタリングし、制御電圧Ｖｔｕｎｅを生成する。スタートアップ回路８は、制御電圧Ｖｔｕｎｅに応じた検出信号Ｖｓのレベルにもとづいたタイミングにおいて、ｇｍ−Ｃ型ＶＣＯ１０にシードパルスＳ３を注入する。 （もっと読む）

【課題】ｎ（ｎは１以上の整数）次の関数で表現される温度特性を持った信号のｎ−１次の温度係数を調整する際に、ｎ次の温度係数の影響を軽減し、且つコストの増大を抑えることができる、温度特性の調整データを生成する方法を提供する。
【解決手段】温度特性調整データ生成方法は、ｎ（ｎは１以上の整数）次の関数で表現される温度特性を持った信号を生成する回路を有する半導体装置の温度特性を調整するデータ（８０３）を、プログラム処理装置（６、１０）を用いて生成する方法であって、ｎ＋１よりも少ない数の温度における前記信号の値を、前記信号に関する目標値に所定の補正値を加えた値（６０１）に近づけるように温度特性を調整するデータを生成するデータ生成処理を含む。 （もっと読む）

【課題】周波数安定度が高くジッタの少ない再生クロックを生成する。
【解決手段】ＣＤＲ回路は、入力データ４が遷移したときにパルスを出力するゲーティング回路１０と、位相同期ループ中に配置されたＶＣＯ１２と、ゲーティング回路１０の出力パルスのタイミングに合うように再生クロック７の位相を調整することにより、入力データ４とタイミングの合った再生クロック７を出力するＧ−ＶＣＯ１３と、入力データ４のデータ識別を再生クロック７に基づいて行うフリップフロップ３とを備える。入力データ４のデータレートと等しい周波数の参照クロック５またはＶＣＯ１２の出力クロックは、注入信号９としてＧ−ＶＣＯ１３に入力される。 （もっと読む）

【課題】長時間にわたって基準周波数周波数の周波数安定度を維持可能で、かつ安価な基準周波数発生装置を提供する。
【解決手段】基準周波数発生装置１は、ルビジウム発振器１１と、ルビジウム発振器１１より周波数安定度が低い水晶発振器２１と、判定部４２と、切替スイッチ５１ａ〜５１ｆと、を備える。判定部４２は、ルビジウム発振器１１が正常な出力信号を出力している正常状態か、正常な出力信号を出力していない故障状態か、を判定する。切替スイッチ５１ｃ，５１ｄは、ルビジウム発振器１１が正常状態であると判定部４２が判定しているときは、第１ＰＬＬ回路を構成するように設定を行い、ルビジウム発振器１１が故障状態であると判定部４２が判定しているときは、第２ＰＬＬ回路を構成するように設定を行う。 （もっと読む）

【課題】ＭＡＣからの制御信号なしでも瞬時に入力データとの同期を確立し、周波数安定度が高くジッタの少ない再生クロックを生成する。
【解決手段】ＣＤＲ回路は、入力データ４が遷移したときにパルスを出力するゲーティング回路１０と、ゲーティング回路１０の出力パルスのタイミングに合うように再生クロック７の位相を調整することにより、入力データ４とタイミングの合った再生クロック７を出力するＶＣＯ１１と、入力データ４のデータ識別を再生クロック７に基づいて行うフリップフロップ３と、ゲーティング回路１０とＶＣＯ１１との間に設けられた、所望のデータレート周波数の信号を通過させるバンドパスフィルタ４０とを備える。 （もっと読む）

【課題】 ＤＤＳを用いて高速スイープを可能にすると共に、周波数設定を容易に行うことができる周波数ジェネレータを提供する。
【解決手段】 スイープ制御部１が、スタート周波数やスイープ周波数ステップ設定値等の周波数設定値を入力して十進数の周波数設定データを出力し、周波数設定データ変換部２が、スイープ制御部１から入力された十進数に、動作周波数、ＤＤＳ３への入力設定データのビット数、スイープ周波数のステップ設定値に基づく係数をスイープ制御部から入力される十進数の周波数設定データに乗算することで二進数に変換するｂｉｔデータ変換部２１と、丸め処理を行う丸め処理部２２とを備え、ＤＤＳ３が、入力された二進数の周波数設定データに従って周波数信号を生成して出力する周波数ジェネレータである。 （もっと読む）

【課題】 小さいばらつきで電圧制御回路から供給される温度補償された電圧によって制御される電圧制御発振器を介して接続された増幅器の出力電力を、精度良く増減させ出力端子から出力する位相同期発振装置を得る。
【解決手段】 発振周波数を制御する周波数制御電圧入力端子と発振電力を制御する電圧入力端子とを有する電圧制御発振器と、この電圧制御発振器から出力される高周波信号を増幅して出力する温度特性を有する増幅器と、温度センサを有し、この温度センサの出力信号で基準電圧から変化する電圧を前記電圧制御発振器の電圧入力端子に入力し、前記電圧制御発振器を介して前記増幅器の電力非飽和領域の電力を増減する電圧制御回路とを備えている。 （もっと読む）

【課題】複数のクロック信号を出力するＰＬＬ回路において、その特性を問わず、リセットを従来よりも適切なタイミングで行うことを目的とする。
【解決手段】クロック装置は複数のクロック信号を出力するクロック回路を備え、出力するクロック信号を使用して動作している複数の周辺回路からエラー信号を受信し、受信したエラー情報を用いて、前記クロック回路をリセットするか否かを判定し、リセットすると判定した場合に、前記クロック回路をリセットする。 （もっと読む）

【課題】比較器が出力する追従誤差に応じて適切な制御を行い、外乱の影響によっても基準周波数信号の精度が低下しない構成の基準周波数発生装置を提供する。
【解決手段】基準周波数発生装置は、電圧制御発振器と、位相比較器と、制御器と、ファジィ補償器と、を備える。電圧制御発振器は、基準周波数信号を出力する。位相比較器は、基準周波数信号を分周した信号と、リファレンス信号と、を比較して位相差を算出する。制御器は、位相差を考慮して制御電圧信号を電圧制御発振器に出力する。ファジィ補償器は、位相差が急激な変動をしているか否かを、ファジィ理論を用いて判定する。そして、ファジィ補償器は、位相差が急激な変動をしていると判定した場合は、当該位相差が基準周波数信号に影響を及ぼさないように補償値を決定する。 （もっと読む）

【課題】フィルタ内のオンチップ部品サイズを低減するデュアルチャージポンプおよび対応する二重信号経路を有し、低減されたループフィルタ部品を備えた位相ロックループ（ＰＬＬ）の提供。
【解決手段】二重経路は、電圧制御発振器内のデュアルバラクタを介して有利に結合され、ループフィルタ部品をさらに低減する。ＰＬＬは、二重経路構成を加算するために通常用いられる回路によってもたらされるノイズの欠点をなくす。 （もっと読む）

【課題】プログラマブルロジックデバイス上またはこれと結合して設けられるクロックデータリカバリ回路の提供
【解決手段】プログラマブルロジックデバイス（“ＰＬＤ”）が多数のＣＤＲシグナリングプロトコルのうちの任意のものによって交信することを可能にするため、このＰＬＤにプログラマブルクロックデータ復元（“ＣＤＲ”）回路を装備する。ＣＤＲ回路は、ＰＬＤ内に内蔵するか、完全あるいは部分的に独立した集積回路とすることができる。この回路は、ＣＤＲ入力、ＣＤＲ出力、またはそれらの両方を行うことができる。ＣＤＲ機能は、例えば非ＣＤＲ低電圧作動シグナリング（“ＬＶＤＳ”）等のその他の非ＣＤＲシグナリング機能と組合わせて提供することができる。この回路は、大規模なシステムの一部とすることができる。 （もっと読む）

【課題】回路規模、消費電力が小さく、ＥＭＩ特性に優れるクロックデータリカバリ回路の提供。
【解決手段】２倍オーバーサンプリングにより、入力データをサンプリングするサンプリング回路ＳＣと、サンプリング回路ＳＣによりサンプリングされた入力データとリカバリクロックとの周波数差を検出する周波数検出回路ＦＤと、サンプリング回路ＳＣによりサンプリングされた入力データとリカバリクロックとの位相差を検出する位相検出回路ＰＤと、少なくとも位相検出回路ＰＤにより検出された位相差に基づいて、サンプリング回路ＳＣに対し、リカバリクロックを出力する電圧制御発振回路ＶＣＯと、入力データとして表示データを受信している間、周波数検出回路ＦＤの動作を停止する周波数検出制御回路ＦＤＣと、を備えるクロックデータリカバリ回路。 （もっと読む）

フェーズロックループや低周波温度安定形発振器を必要としない信号生成回路（６００）および方法が開示される。この方法は、振動出力信号の周波数を制御するフィードバック信号（６０８）に応じて振動出力信号（ＣＬＫ１〜ＣＬＫＮ）を生成することと、振動出力信号の周波数に対応する大きさを有する電流出力信号を生成することと、フィードバック信号を生成するために電流出力信号を基準信号（６５４）と比較することとを含んでよい。信号生成回路（６００）は、フィードバック信号（６０８）に反応する発振回路（６０２）と、振動出力信号の周波数に対応する周波数依存性電流信号を生成する周波数−電流変換回路（６２０）とを含んでよい。発振回路へ向けてフィードバック信号（６０８）を生成するため、フィードバック変換回路（６１２）は出力信号を基準信号（６５４）と比較する。
（もっと読む）