【課題】
超高温から極低温までの温度変動が極めて大きい環境に設置される無線機器に適用できる発信周波数の安定化方法を提供する。
【解決手段】
複数の発信回路を備え、筐体内の温度を測定する筐体内温度測定ステップと、測定した筐体内温度Ｔと予め定められた温度Ｔ０、Ｔ１、・、Ｔｋ、・Ｔｎとの大小関係から測定した温度範囲を判定する温度範囲判定ステップと、 温度範囲判定ステップが判定した温度範囲に応じて複数の発信回路のいずれかを選択する回路選択ステップとを有し、筐体内温度ＴがＴｋ−１≦Ｔ＜Ｔｋの範囲であった場合に、回路選択ステップは当該温度範囲において、発信器の発信周波数が希望の範囲に納まるように予め調整されている発信回路等を選択する。 （もっと読む）

【課題】クロック周波数の設定を変えた場合でも電源や温度などに変動があっても、高精度なクロック信号を生成する。
【解決手段】周波数電圧変換回路１３は、スイッチＳＷ１，ＳＷ２から構成されるスイッチ部、静電容量素子Ｃ，Ｃ１０〜Ｃ１３、およびスイッチＣＳＷ０〜ＣＳＷ３から構成されている。静電容量素子Ｃ１０〜Ｃ１３は、容量の絶対値が異なるもので構成され、設計者が意図する周波数範囲をカバーするよう設ける。静電容量値は、たとえば、２の重み付けがされている静電容量素子Ｃ１１〜Ｃ１３は、たとえば、４ビットの周波数調整制御信号ＳＥＬＣ０〜ＳＥＬＣ３に基づいて、スイッチＣＳＷ０〜ＣＳＷ３が選択し、周波数の切り替えを行う。 （もっと読む）

【課題】位相同期回路においてロックアップを高速化する。
【解決手段】位相同期回路１００は、基準信号の周波数にＸを乗じて得られる出力周波数を有し、基準信号源１８０と、電圧制御発振器１１０と、位相比較器１２０と、第１チャージポンプ１３０と、ループフィルタ１５０と、カウンタ１６１と、第２チャージポンプ１７０と、制御回路１６４とを備える。電圧制御発振器１１０は、第１信号、および逆相の第２信号を生成する。スイッチ１４０は、第１チャージポンプ１３０で生成された電流信号をループフィルタ１５０に供給する。カウンタ１６１は、基準信号の１周期期間に含まれる、第２信号のサイクル数をカウントする。第２チャージポンプ１７０は、互いに反対符号の第１電流信号と第２電流信号をループフィルタ１５０に供給可能である。制御回路１６４は、サイクル数とＸの値との比較に基づき、スイッチ１４０および第２チャージポンプ１７０を制御する。 （もっと読む）

【課題】基準クロックの周波数を低くして消費電力を抑制することのできる位相同期回路を提供する。
【解決手段】第１の位相比較器と第２の位相比較器とに、それぞれ帰還クロックの少なくとも１周期分異なる位相差をつけた分周クロックを入力して基準クロックとの位相比較を行い、受信信号と帰還クロックとの位相比較の結果で第１と第２の位相比較器の出力の重みづけを行い、重みづけされた出力により帰還クロックの位相調節を行う。 （もっと読む）

【課題】２点変調を採用するフェーズロックドループを用いた通信システムを提供する。
【解決手段】フェーズロックドループは、位相検出器１０６の第１の入力に動作可能に接続された出力を有する主発振器１００、位相検出器１０６の第２の入力に動作可能に接続された出力を有する従発振器１０２、及び位相検出器１０６の生誤り端末に動作可能に接続されたフォワード利得適応モジュールを含む。フォワード利得適応モジュールは、位相検出器１０６の生誤り端末と動作可能に接続された、フォワード利得適応モジュールの可変利得増幅器２００と、前記フォワード利得適応モジュールの可変利得増幅器２００と前記従発振器１０２とに動作可能に接続された、フォワード利得適応モジュールの積分器２０２とを具備する。 （もっと読む）

【課題】周波数補正ミスをなくせ、電圧対周波数変換利得Ｋvcoを低く抑えることが可能で、ＰＬＬ位相ノイズ設計を緩和できる位相同期回路および無線通信装置を提供する。
【解決手段】キャリブレーション部１９０は、電圧制御発振器１８４の出力発振信号の周波数をカウントするカウンタ回路１９１と、カウンタ回路のカウント結果を保持しておくための第１および第２の記憶回路１９３，１９４と、カウンタ回路とターゲット周波数を比較し大小を判定する比較回路１９５と、比較回路の結果を受けカウンタ回路のカウント結果と第１の記憶回路の保持結果を比較し、電圧制御発振器の容量バンクを制御する制御回路１０６と、電圧制御発振器にキャリブレーション電圧を生成し与える電圧生成回路１９７と、カウンタ回路のカウント結果と第１および第２の記憶回路の結果より演算を行い、演算結果に応じて電圧生成回路を制御する処理回路１９８と、を含む。 （もっと読む）

【課題】クロック生成回路の回路規模を抑制しつつ、クロック信号の周波数スペクトルを好適に拡散する。
【解決手段】クロック生成回路１の電流制御発振部１３は、供給される電流に応じた遅延量で信号を遅延する複数の電流制御遅延回路１１を含む閉ループ１２によりクロック信号を生成する。位相制御部１５〜１８は、クロック信号と基準信号とを比較する比較器１５を有し、これらの信号の位相差を減らすように変化する制御電流を、複数の電流制御遅延回路１１に供給する電流として出力する。拡散電流生成部１９は、複数の電流制御遅延回路１１の一部に対して、制御電流の替わりに、制御電流と異なる電流値のスペクトラム拡散電流を供給する。 （もっと読む）

【課題】２つの結合されたＬＣＶＣＯにおいて生じる多相クロック信号の位相誤差を改善し、制御可能な位相オフセットでクロック信号を生成する方法を提供する。
【解決手段】方法は、ＬＣＶＣＯによって第１のＬＣタンクの共振周波数に基づく第１の位相を有する第１の周期信号を生成するステップと、第２のＬＣＶＣＯによって第２のＬＣタンクの共振周波数に基づく第２の位相を有する第２の周期信号を生成するステップと、第１及び第２の周期信号に基づいて第１及び第２のＬＣタンクの間の位相オフセットを決定するステップと、決定された位相オフセットに基づいて第１及び第２の出力信号を生成するステップと、所定の位相オフセットと略等しくなるよう位相オフセットを調整するステップとを有する。調整ステップは、第１の出力信号に基づいて第１のＬＣタンクの第１のインピーダンスを変調するステップ、及び／又は、第２の出力信号に基づいて第２のＬＣタンクの第２のインピーダンスを変調するステップを有する。 （もっと読む）

【課題】２つの変調経路を有する周波数シンセサイザ装置において、ＤＡＣから電圧制御発振器に出力される制御電圧の振幅を適切に調整することができる。
【解決手段】周波数シンセサイザ装置１０は、入力電圧に応じた発振周波数で発振する電圧制御発振器１４、電圧制御発振器１４からの信号を分周するプログラマブル分周器２０、分周信号と基準クロックとの位相差を電圧制御発振器１４に出力する周波数位相比較器２２、送信データに応じて目標周波数変位分周波数を変位させる場合の調整電圧を電圧制御発振器１４に出力するＤＡＣ１２、調整電圧の校正時に、電圧制御発振器１４を基準電圧電源に接続するスイッチ３２、任意の送信データをＤＡＣ１２に出力して発振させた状態で分周信号の周波数をカウントしたカウント値に基づいて、目標周波数変位に対応する調整電圧に対応した調整データを設定する変調周波数変位校正回路３０を備える。 （もっと読む）

【課題】従来のノイズ除去手段にはノイズ原因となる一定の高調波成分を有するパルス信号を一旦生成してから、ノイズ除去のための変調をかける為、ノイズ除去のための変調をかける前の信号がノイズの原因となる。
【解決手段】電圧制御発振回路１０を、車両に設置された電子機器に供給する交流電圧を出力する電圧制御発振回路１０であって、電圧制御発振回路１０は入力信号の電圧に応じた周波数の交流電圧を出力し入力信号は三角波かまたは正弦波であることを特徴とするものとする。 （もっと読む）

【課題】チップサイズの増大を抑え、広帯域の発振周波数帯域を有するＰＬＬ回路等を提供する。
【解決手段】ＶＣＯ３４は、制御電圧ＶＴに応じた発振周波数ｆＶＣＯを有する出力クロック信号ＣＬＫＯを生成する。ＰＬＬブロック２は、制御電圧ＶＴを生成する。ロック検出器２４は、発振周波数ｆＶＣＯが設定周波数ｆＳにロックされているか否かを検出する。ＶＴ電圧検出部３１は、バラクタＶＡ１ないしＶＡ３のうちの何れを選択するかを決定する。セレクタ部３２は、出力クロック信号ＣＬＫＯの粗調整段階においてはバラクタＶＡ０を選択する。また、粗調整段階においてロック検出された旨をロック検出器２４から受信することに応じて、微調整段階へ移行する。微調整段階においては、移行時点におけるＶＴ電圧検出部３１によって選択されていたバラクタの選択を維持する。 （もっと読む）

【課題】位相固定ループのロッキングタイムを減らすことができる、特にターゲット値（出力クロックの目標周波数）が変化しても常に短いロッキングタイムを有する位相固定ループ及びその動作方法を提供する。
【解決手段】位相固定ループは、入力クロックＣＬＫ＿ＩＮの位相とフィードバッククロックＣＬＫ＿ＦＢの位相とを比較する位相比較部３１０と、位相比較部３１０の比較結果ＵＰ，ＤＮに応じて周波数制御信号ＤＣＯ＿ＣＯＮＴＲＯＬ＿ＳＩＧＮＡＬＳを生成する制御部３３０と、周波数制御信号ＤＣＯ＿ＣＯＮＴＲＯＬ＿ＳＩＧＮＡＬＳに応答して出力クロックＣＬＫ＿ＯＵＴを生成するオシレータ部３４０と、入力クロックＣＬＫ＿ＩＮの周波数を検出して、検出結果に応じて初期値ＩＮＩＴ＿ＶＡＬＵＥを制御部３３０に提供する初期値提供部３５０とを備える。 （もっと読む）

【課題】 想定外の伝送レートの入力信号が入力されても、次の入力信号に対するクロックとデータの再生を適切かつ高速に行えるようにする。
【解決手段】 本発明は、位相ロックループと周波数ロックループのうちのいずれか一方に切り替え可能なデュアルループ方式のクロックデータ再生回路５０に関する。この再生回路５０は、各ループのうちのいずれか一方を選択的に動作させるセレクタ５３と、各ループにおいてそれぞれ制御電圧を発生させ、周波数ロックループの動作中に制御電圧をいったん入力信号の到来前の中立状態に戻す電圧発生回路５４と、を備える。 （もっと読む）

【課題】送信機の出力スペクトルをフィルタリングするための効率的な方法及びシステムを提供する。
【解決手段】本明細書に開示する方法は、位相同期回路の出力を位相同期回路の入力で受け取った信号と同期させることを備える。方法は、更に、位相同期回路の第１利得及び第１抵抗の内の少なくとも１つを、潜在的に問題のあるチャネルにおける通信に適用することによって、潜在的に問題のあるチャネルにおけるエミッションを抑制することを備え、第１利得及び第１抵抗の内の少なくとも１つは、潜在的に問題のあるチャネル以外のチャネルにおける通信に適用される第２利得及び第２抵抗とは異なっている。 （もっと読む）

【課題】調整可能な外部発振器を校正固定することにより、固定周波数を生成して出力する周波数校正固定装置及び周波数校正固定方法を提供する。
【解決手段】周波数校正固定装置２０は、発振周波数ＯＳＣと正確な外部クロック信号ＥＣＬＫとを比較して周波数誤差値を生成し、周波数誤差値に基づき、対応する校正信号ＣＳを生成する処理ユニット２４と、校正信号ＣＳ及び発振周波数ＯＳＣに基づき、発振周波数ＯＳＣを所定の周波数に校正固定するのに使用される固定電圧を生成する周波数調整ユニット２６とを備える。 （もっと読む）

【課題】被駆動部材となる可動部とそれを駆動する駆動部とを備えて成るアクチュエータをＰＬＬ回路で駆動し、機械共振駆動を行わせる駆動装置において、短時間でかつ確実な位相引き込み動作を可能にし、さらに回路規模の増大やコストアップを抑える。
【解決手段】ＰＬＬ回路のループフィルタ部１４ａを、位相比較器１３の位相比較信号Ｖｐｄを平滑化してＶＣＯ１１へ制御電圧Ｖｃとして与えるＬＰＦとしての機能を実現する積分回路２１に、基準電圧源２２とリセット手段としての短絡スイッチ２３とを設ける。したがって、前記制御電圧Ｖｃは、積分動作に伴い、基準電圧Ｖｒｅｆから共振周波数の目標電圧付近に滑らかに移行するので、オーバーシュートやリンギングの発生がなく、短時間でかつ確実な位相引き込み動作（位相ロックイン）を行うことができる。また、ＰＬＬループの外部に、制御信号を掃引するための特別な構成を設ける必要もない。 （もっと読む）

【課題】基準クロック信号と比較対象となるクロック信号の両者の位相を比較する位相比較器から位相差信号が出力され続けるＰＬＬ回路又はＤＬＬ回路にあって、両信号の同期を適切に検出して低ジッタ動作を実現する。
【解決手段】同期判定回路（１５）は、基準クロック信号（Ｒ）の位相を基準として帰還クロック信号（Ｖ）の位相が進相又は遅相であるかを検出し、両信号の位相差の期間、進相検出信号（ＤＯＷＮ）又は遅相検出信号（ＵＰ）を出力する進相及び遅相検出部（１５８）と、進相検出信号（ＤＯＷＮ）が出力されている期間、初期値からの計数を開始する進相期間計数部（１５５）と、遅相検出信号ＵＰが出力されている期間、初期値からの計数を開始する遅相期間計数部（１５６）と、進相期間計数部又は遅相期間計数部の計数値が第１の規定値に到達しない回数が第２の規定値を上回ったとき、位相同期検出信号（Ｐ＿ＤＥＴ）を出力する位相同期判定部（１５７）と、を備える。 （もっと読む）

【課題】接地電位が変動した場合においても、通信品質の劣化が生じない周波数制御回路及び出力周波数制御方法を提供すること
【解決手段】本発明にかかる周波数制御回路は、入力電圧に応じて出力周波数を変化させる電圧制御発振器１０と、電圧制御発振器１０から出力される出力周波数と基準周波数との位相差を検出し、当該位相差に応じて出力電圧を変化させる位相検出器１１と、電圧制御発振器１０における接地電位と位相検出器１１における基準接地電位との間に発生する抵抗によって生じる電位差を、出力電圧に加算して電圧制御発振器１０へ出力する加算器１２と、を備えるものである。 （もっと読む）

【課題】ＰＬＬ回路の回路構成を単純化することが可能となり、調整箇所の削減と低消費
電力化を実現した原子発振器を提供する。
【解決手段】この原子発振器４０のＰＬＬ回路４は、ＶＣＸＯ２の出力周波数を１／Ｒに
分周する１／Ｒ分周器５と、ＶＣＸＯ２に同期したマイクロ波周波数を生成する電圧制御
発振器６と、ＶＣＯ６から出力されるマイクロ波周波数を分周する１／Ｍプリスケーラ７
と、１／Ｍプリスケーラ７の出力周波数をＫ／Ｌに分周するＫ／Ｌ分周器８と、１／Ｒ分
周器５の出力とＫ／Ｌ分周器８の出力との位相差を出力する位相比較器９と、位相比較器
９の出力に基づいて直流分を取り出すＬＰＦ１０と、を備えて構成されている。 （もっと読む）

【課題】周波数、位相差が同期された発振器アレーにおいて、構成の簡素化、低コスト化を実現すること。
【解決手段】発振器アレーは、１次元アレー状に接続されたＮ個（Ｎは２以上の自然数）のプッシュプッシュ発振器１と、プッシュプッシュ発振器１間にそれぞれ挿入された（Ｎ−１）個の非対称結合回路２と、によって構成されている。非対称結合回路２は、一方の端子Ａからの信号入力に対する反射特性と、他方の端子Ｂからの信号入力に対する反射特性とが異なる非対称な特性を有した複共振接合回路である。端子Ａから入力される信号は、その信号の大部分を一定の反射係数で反射されて再び端子Ａから出力され、残りの一部分は透過して端子Ｂから出力され、周波数同期を行う。一方、端子Ｂから入力される信号は、反射係数が一定量変化されて反射され、端子Ｂから出力される。 （もっと読む）