【課題】ジッタが小さく、面積が小さなクロック再生回路を提供する。
【解決手段】このクロック再生回路は、各ＵＧにおける外部データ信号列Ｄｉｎの最初の立ち上がりエッジに応答して論理レベルが反転される信号ＰＤ＿Ｄｉｎと、内部クロック信号ＶＣＯＣＬＫに同期したクロック信号ＰＤ＿Ｃｉｎとを生成するエッジ抽出回路１と、信号ＰＤ＿Ｄｉｎとクロック信号ＰＤ＿Ｃｉｎの位相を比較し、比較結果を示す信号ＵＰ，ＤＮを出力する位相比較器６とを備える。したがって、各ＵＧで１回だけ位相比較を行なうので、データパターンに依存するジッタを抑制できる。 （もっと読む）

【課題】無線通信エレメントの発振器に於いて、共振器の温度依存性に対する処理の変動を補償する発振器の提供。
【解決手段】発振器２１０は、アクティブ・エレメント３１２と並列に共振器３１０を含み、共振器は、可変静電容量を有する可変コンデンサ３１４に結合し、発振器の出力周波数同調を可能にする。所定の温度補償算出器３２４は温度センサ３２２からの温度信号に基づき、共振器のロットに対して行われる特徴付けデータを参照して、温度ベースの周波数補償信号を出力する。又、周波数推定器３２６からの周波数推定信号に基づき、処理補償算出器３２８は共振器の処理依存性補償を算出して処理ベースの補償信号を出力し、乗算器３３０は前記周波数補償信号及び前記補償信号に基づき乗算器出力信号を出力し、制御モジュール３３２は、乗算器出力信号に基づき、制御信号を可変コンデンサに供給し、共振器における温度、処理ベースの変動を補償する。 （もっと読む）

【課題】位相雑音を改善する注入同期発振装置を得る。
【解決手段】基準発振器１の出力波を所定の電力に調整する電力調整手段２と、電力調整された電波を分配する同相分配手段３と、分配された電波が各々入力され、入力される周波数の自然数倍の周波数で発振する複数の注入同期発振器４と、複数の注入同期発振器４の各々の出力を合成して出力する同相合成手段５とを備えた。
低離調周波数では、注入同期発振器４の出力波が、低離調周波数で位相雑音特性が良い基準発振器１の出力波に同期するので、位相雑音が改善される。一方、高離調周波数では、各々の注入同期発振器４の出力波の位相雑音が無相関のため、同相合成手段５により各々の注入同期発振器４の出力波を合成することで、位相雑音が改善される。
したがって、低離調周波数および高離調周波数の全離調周波数において位相雑音を改善することができる。 （もっと読む）

【課題】基準周波数信号を用いることなく、温度変動、電源電圧変動および回路定数のばらつきにかかわらず高精度な発振周波数を得る。
【解決手段】出荷検査時において、発振動作の環境温度と電源電圧を変化させながら発振周波数が目標周波数に一致するのに必要な抵抗５の抵抗値を順次求め、環境温度と電源電圧に対して当該抵抗値を対応付けたデータテーブルをメモリ１８に記憶する。ＣＲ発振回路の実際の使用状態では、制御回路１７は、所定の制御周期ごとに温度検出回路１５と電源電圧検出回路１６から電圧Ｖａ、Ｖｂを入力しＡ／Ｄ変換する。メモリ１８に予め記憶されたデータテーブルから電圧Ｖａ、Ｖｂに対応した抵抗５の抵抗値を読み出し、抵抗５の抵抗値Ｒが当該読み出した指定値に等しくなるようにスイッチ７ａ〜７ｃを切り替える。 （もっと読む）

【課題】スペクトラム拡散クロックを画像データにより変調した信号を用いて画像を描画する場合に、スペクトラム拡散クロックの生成に用いる変調信号の周期性が画像に与える影響を小さくする。
【解決手段】画像形成装置は水平同期信号として機能するＢＤ信号を生成するＢＤ信号生成部と、スペクトラム拡散クロックＣＬＫ２を生成するクロック生成部３０１とを備える。クロック生成部３０１はＰＬＬ回路に変調信号生成部４１を加えた構成を有する。変調信号生成部４１は変調信号ＳＧ１の周期Ｔ１とＢＤ信号の周期Ｔ２とが下記式を満たす変調信号ＳＧ１を生成する。
Ｔ２＝Ｔ１×(ｎ＋０．５)
ｎは正の整数 （もっと読む）

【課題】位相雑音の劣化を抑制することができる高周波発振源を得ることを目的とする。
【解決手段】所定の周波数で発振する基準発振器１と、その基準発振器の出力波が注入されていない場合の発振周波数が、その基準発振器の出力波の周波数の整数倍に設定されている（または設定される）注入同期発振器とを備え、その基準発振器から注入同期発振器に注入される電力を、注入同期発振器の低離調周波数の位相雑音が基準発振器の位相雑音と(同じ周波数で比較した場合に)等しくなるように、かつ高離調周波数の位相雑音が注入電力がない時の注入同期発振器の位相雑音と(同じ周波数で比較した場合に)等しくなるように適切な注入電力とする電力調整手段を設ける。 （もっと読む）

【課題】改良された電圧制御発振器を提供する。
【解決手段】電圧制御発振器（１６）は複数の直列に接続された合成利得段（４２、４４、４６）を含む。合成利得段はトランスコンダクタンス段（４８）及びトランスインピーダンス段（５０）を含む。トランスコンダクタンス段は第１電源電圧端子から第２電源電圧端子への第１電流経路（５２、５６、６４）及び第２電流経路（５４、５８、６６）を有する。第１可変抵抗（６２）は第１電流経路と第２電流経路との間に接続される。トランスインピーダンス段は、第１電流経路の出力に接続された入力端子と、出力端子とを有する第１インバータ（６８、７２）及び第２電流経路の出力に接続された入力端子と、出力端子とを有する第２インバータ（７０、７４）を有する。第２可変抵抗（７６）は第１インバータの入力端子と出力端子との間に、第３可変抵抗（７８）は第２インバータの入力端子と出力端子との間に接続される。 （もっと読む）

【課題】風による水晶発振器の出力周波数特性への影響を抑える。
【解決手段】少なくとも恒温槽１０と恒温槽１０内に設けられた水晶振動子１１を内部に有する水晶発振器１００と、水晶発振器１００の外部に設けられた風速センサー２０と、水晶発振器１００の外部に設けられた補助ヒーター回路２１を有する水晶発振器１００の温度制御装置である。風速センサー２０により一定値以上の風速を検出したときに、補助ヒーター回路２１により水晶発振器１００に対して熱を加える。 （もっと読む）

【課題】ロックポイント付近におけるサンプリングクロックの位相の調整と、イコライザ部の制御とを安定させ、ジッタトレランスを高める。
【解決手段】位相比較部は、サンプリングタイミングとサンプリングタイミングよりも第一の所定位相分前のタイミングとの間の第一区間に、等化信号ＥＱＤＡＴＡのエッジが存在するか否かを示す位相比較信号ＬＡＧ（ｎ）を出力するとともに、サンプリングタイミングとサンプリングタイミングよりも第二の所定位相分後のタイミングとの間の第二区間に、等化信号ＥＱＤＡＴＡのエッジが存在するか否かを示す位相比較信号ＬＥＡＤ（ｎ）を出力する。判定部は、検出データパターンの各ビットに対応する位相比較信号ＬＡＧ（ｎ），ＬＥＡＤ（ｎ）の出力パターンを所定の比較対象パターンと比較し、合致するか否かに基づいて、等化信号ＥＱＤＡＴＡの１ビットがサンプリングクロックＣＫの１周期よりも長いか短いかを判定する。 （もっと読む）

【課題】簡単な構成で位相同期を行うことができるデジタル位相同期回路および物理量検出センサを提供する。
【解決手段】位相比較部は、サンプリング値の符号情報を示す符号クロックＣＬＫ１と分周器の分周クロックＣＬＫ２との位相差を算出する。このとき、位相比較部は、符号クロックＣＬＫ１による立上りタイミングからダウンカウントし、分周器の分周クロックＣＬＫ２による立下りタイミングにてアップカウントし、符号クロックＣＬＫ１による立上りタイミングにて得られたカウント値を位相比較カウント値として出力する。そして、加算器が、位相比較カウント値に位相補正部の位相補正値を加算してループフィルタに出力する。 （もっと読む）

【課題】アナログ特性を容易な設計で高速なデジタルアシストが可能な位相同期装置および位相同期回路の周波数キャリブレーション方法、並びにプログラムを提供する。
【解決手段】デジタルアシストキャリブレーション回路は、探索範囲を所定の値から順番に検索値を変更して、検索値と目的値との大小関係を確認する順次探索と、探索範囲の検索値の中央値と上記目的値との大小関係を確認し、目的値が含まれる側の半分の検索範囲に対してのみその半分の検索範囲の検索値の中央値と目的値との大小関係を確認して、目的値を検索していく二分探索と、を選択的に処理可能で、検索過程における最初の過程と最後の過程のうち、少なくとも最初の過程と最後の過程のいずれかにおいて二分探索を行い、残りの過程では順次探索処理を行う。 （もっと読む）

【課題】冗長構成を有するとともにクロックの同期が確実に行えるクロック生成装置、及び、クロック同期方法を提供する。
【解決手段】クロック生成装置は、クロックＣ１、クロックＣ２をそれぞれ出力するＶＣＸＯ１４、２４と、クロックＣ１又はクロックＣ２が供給されるとともに主たる機能に使用される主機能部３１に設けられ、クロックＣ１及びクロックＣ２の位相を比較し、クロックＣ１及びクロックＣ２の位相ずれの情報を含む位相差情報を生成する位相比較器３３と、この位相差情報に基づいてＶＣＸＯ２４に出力する制御電圧を調整し、クロックＣ１の位相にクロックＣ２の位相を同期させる第２制御部２２と、を有する。 （もっと読む）

【課題】短時間でかつ正確に、所望の周波数の発振信号にロック可能なＰＬＬ回路を提供する。
【解決手段】ＰＬＬ回路は、粗調整ループ部と微調整ループ部を有する。前記粗調整ループ部は、前記複数の第１切替部の切替情報を記憶する切替情報記憶部と、複数の第１切替部の新たな切替情報を設定する切替情報設定部と、切替情報設定部で設定した複数の第１切替部の切替情報に基づいて調整した電圧制御型発振器の発振信号を分周した分周信号を生成する分周器と、分周信号の周波数と基準信号の周波数とを比較した結果に基づいて、切替情報設定部に対して切替情報の再設定を指示する発振周波数調整部と、切替情報設定部で設定した切替情報と、切替情報記憶部に記憶されている切替情報と、の差分情報を生成し、該差分情報が所定の閾値範囲内であれば、ループ制御部に粗調整の終了を報知し、差分情報が閾値範囲外の場合には、切替情報設定部に対して切替情報の再設定を指示する比較器と、を有する。 （もっと読む）

【課題】ＰＬＬ回路をベースとしたＣＤＲ回路を使用したトランシーバ間において、再同期を高速に行うことを目的とする。
【解決手段】ＰＬＬ回路により構成されるクロック抽出部１６に、受信信号を受信していない非受信状態の場合には、受信信号を受信している受信状態から非受信状態へ移行する時点におけるクロック信号の位相を示す位相情報を保持しておく受信側位相保持部２２を追加する。データ送信時には、受信側位相保持部２２が保持した位相情報を用いて生成されたクロック信号を用いて送信データを送信する。 （もっと読む）

【課題】前段の光受信装置のスケルチ機能の有無に関係なく汎用的に使用可能なＣＤＲ回路を提供する。
【解決手段】ＣＤＲ回路は、入力データ１に同期した再生クロック２を出力するＧ−ＶＣＯ１４と、入力データ１の識別再生を再生クロック２に基づいて行うフリップフロップ回路１２と、Ｇ−ＶＣＯ１４と同一周波数のクロックを出力するサブＶＣＯ１５と、再生クロック２とサブＶＣＯ１５の出力クロック４のいずれかを選択する選択回路１７と、選択回路１７の出力クロック８と参照クロック６とを周波数比較しその周波数差に応じた周波数制御信号５を出力する周波数比較器１６とを備える。選択回路１７は、少なくとも入力データ１が無信号である期間においてサブＶＣＯ１５の出力クロック４を選択し、残りの期間において再生クロック２を選択する。 （もっと読む）

【課題】同期信号の検出が困難なときにも正確な発振周波数のクロック信号を生成できるようにした発振周波数補正装置を提供する。
【解決手段】電源投入時の劣化検出タイミングにおいて、定電流源２３から抵抗器２２に通電して得られたＡ／Ｄ変換器６のＡＤ変換値（抵抗器２２の端子電圧Ｖ_Ｒ）に基づいて、ＣＰＵ２が逓倍数設定値ＦＭＵＬＲを補正する。この場合、定電流源２０を用いることなく定電流源２３が作動して抵抗器２２に通電する。ＣＰＵ２は、抵抗器２２の端子電圧を測定することでＣＲ発振器１４内の抵抗器Ｒ１の抵抗値の経年変化を反映し、この変化に基づいてＣＲ発振回路８のクロック信号ＣＬＫの逓倍数設定値ＦＭＵＬＲを補正する。 （もっと読む）

【課題】位相差検出値の範囲の制限により引き込み動作が影響されることのないデジタルＰＬＬ回路を提供する。
【解決手段】デジタルＰＬＬ回路は、マスタクロックとスレーブクロックとの位相差を検出し、長さが２πの範囲内の値をとる位相差検出値を出力するデジタル位相比較器１０と、位相差検出値と閾値とを比較した結果に応じて、位相差検出値を範囲に限定されない位相値に補正する補正部１１と、補正部の出力する位相値に応じてスレーブクロックを生成するスレーブクロック生成部１５とを含む。 （もっと読む）

【課題】ばらつき条件（温度、電源電圧、経年変化等）下の安定動作を補償しかつ低ゲインの電圧−周波数特性を実現できる位相同期回路を提供する。
【解決手段】バラクタアレイを有するＶＣＯ１０１と、ＶＣＯ１０１の特性をモニターするモニター回路１０２と、モニター結果に応じてバラクタアレイに供給するオフセット量を切り替えるオフセット発生回路１０３とを備える。ばらつき条件下のＶＣＯの特性をモニターした結果からバラクタアレイのオフセット量を調整することで、位相同期回路の動作不良を防ぐ。 （もっと読む）

【課題】電圧制御発振器の制御利得を発振周波数に対して比較的一定に維持し、位相ノイズを低減したプログラマブルバラクタ装置を提供する。
【解決手段】プログラマブルバラクタ装置１００は、複数のデジタルバラクタビットＢ０、Ｂ１、Ｂ２によって制御される複数のバイナリ重み付けバラクタ１０４，１０６，１０８を含み得る。プログラマブルバラクタ装置は、複数のバイナリ重み付けバラクタと、プログラマブルバラクタ装置の実効容量を低減するために複数のバイナリ重み付けバラクタの１つまたはそれ以上を選択的にディセーブルとする制御とを含み得る。プログラマブルバラクタ装置の実効容量を変化させる方法は、複数のバイナリ重み付けバラクタを設けることと、プログラマブルバラクタ装置の実効容量を低減するために複数のバイナリ重み付けバラクタの１つまたはそれ以上を選択的にディセーブルとすることとを含み得る。 （もっと読む）

【課題】大きな電圧制御オシレータ（ＶＣＯ）利得を効率的に取り扱うための技術の提供。
【解決手段】ＶＣＯの中心周波数を調節する平均制御電流を供給するための低速高利得パス、及び通常動作の間ＶＣＯ周波数を調節する瞬間的な制御電流を供給するための高速低利得パス、を利用する。１つのデザインでは、ＶＣＯは、電圧−電流コンバータ２５２、電流増幅器２５４、総和器２５６、及び電流制御オシレータ（ＩＣＯ）２６０を含む。電圧−電流コンバータは、制御電圧ＶＣＴＲＬを受け取り、そして第１電流Ｉ_１と第２電流Ｉ_２とを発生する。電流増幅器は、第１電流を増幅しそしてフィルタし、そして第３電流Ｉ_３を発生する。総和器は、第２電流と第３電流を合算し、そして制御電流を発生する。ＩＣＯは、制御電流ＣＴＲＬを受け取り、そして制御電流により決定される周波数を有するオシレータ信号を発生する。 （もっと読む）