【課題】ＡＤＰＬＬ環境下またはＡＤＰＬＬ環境に近い環境下において、ＡＢＳの精度向上手段を提供し、ＡＢＳの処理時間短縮を実現する。
【解決手段】ＡＢＳ１０３中のデジタル周波数比較器１０３−１に、ＤＰＦＤ１０２の出力するＤＰＥ信号の初期位相差を格納するＤＦＦを用意する。ＡＢＳ動作開始直後に、ＤＰＦＤ１０２が出力するＤＰＥ信号はＤＰＦＤ１０２の内部回路の初期位相差を表すものであるとしてＤＦＦに記録する。以後デジタル周波数比較器１０３−１は入力されるＤＰＥ信号からＤＦＦに記録された初期位相誤差を引いたものでＡＢＳを行い、高速かつ安定したＡＢＳ動作の実現を図る。 （もっと読む）

【課題】基準クロックに位相同期したクロックを出力するクロック位相同期回路に関し、長期間安定化及び入力擾乱影響を緩和する。
【解決手段】リファレンス入力ａ位相に同期した電圧制御発振器１の出力信号ｄを得る為のクロック位相同期回路であって、リファレンス入力ａの周波数と電圧制御発振器１の出力信号ｄの周波数とを一致させて位相比較器３により所定のタイミング毎に位相比較した位相差検出信号ｂを入力し、それを所定期間順次記憶するメモリ等の記憶手段と、所定期間毎の位相差検出信号の差を位相変動量として求め、位相変動量が許容範囲内の場合は、その位相変動量に対応した電圧制御発振器１の制御電圧に変換し、許容範囲内でない場合は、前回の位相変動量に対応した制御電圧又は自走状態となる制御電圧として、電圧制御発振器１に制御電圧ｃを入力する演算処理手段とを備えている。 （もっと読む）

【課題】ＧＰＳ衛星電波が受信出来ない時も正確に同期タイミング信号を出力する時刻同期装置およびその時刻同期補正方法を提供する。
【解決手段】内蔵発振器１は、ＧＰＳ受信器Ｒからの１ｐｐｓ信号と出力するクロックと間の位相差信号を発振制御部３へ出力し、この位相差を無くす発振周波数制御信号が発振制御部３内蔵発振器１へ出力される。１ｐｐｓ信号が断となった場合、発振制御部３は、ログ部ＬＧのドリフト記録部５と信号断時間記録部６から、予め測定記録していた単位時間あたりの内蔵発振器１の周波数のドリフト量からドリフトを補正する発振周波数制御信号を生成して内蔵発振器１へ出力し、タイミング信号発生部２は、内蔵発振器１からのクロックにより生成した同期タイミング信号を外部へ出力する。 （もっと読む）

【課題】比較的簡易な回路構成で、制御時定数を短くしても超高安定な位相同期を実現する。
【解決手段】基準クロックを１／ｍ分周器１２で１／ｍ倍し、ＶＣＸＯ１１で発生される発振クロックを１／ｎ分周器１３で１／ｎ倍し、両クロックを量子化位相比較器１４に送り、両クロックのずれ量に相当する量子化位相差δを取得して予測制御器１５に送る。予測制御器１５では、入力された量子化位相差を、その極性が負から正に反転してから再び負に反転するまで、または正から負に反転してから再び正に反転するまで積分し、この積分値に-0.5倍〜-0.05倍の予測係数を掛けた値を予測重み値として求め、この予測重み値を積分値に加算して制御電圧値を予測する。この予測制御器１５で予測された制御電圧値を、Ｄ／Ａ変換器１６でアナログ電圧に変換し、ＬＰＦ１７によって決まるループ時定数でフィルタリングして、周波数制御電圧としてＶＣＸＯ１１に送る。 （もっと読む）

【課題】所定のクロック信号の周波数を短時間で変更するとともに、クロック信号の周波数の変更時にクロック信号の供給先の動作が不安定になることを防止又は軽減するクロック信号生成装置等を提供する。
【解決手段】クロック信号生成装置等は、目標周波数が変更されると、第１制御部の代わりに、予め設定されている期間内に予め設定されている間隔かつ予め設定されている変更値で、クロック信号生成部に印加する電圧を順次変更し、クロック信号生成部が新たに生成するクロック信号の周波数を目標周波数に近づかせる第２制御部を備える。 （もっと読む）

【課題】バイアス抵抗の抵抗値を大きい値に維持して省電力化及び発振効率の向上を図りつつ、広帯域の変調信号に対応することができる電圧制御発振器及びそれを備えた無線通信装置を提供すること。
【解決手段】
印加される電圧に応じて静電容量値が変化するバラクタＭ１，Ｍ２を有し、当該バラクタＭ１，Ｍ２に制御端子Ｔ２を介して印加される制御信号に応じて共振周波数が変化する共振回路３０と、共振回路３０と並列に接続された負性抵抗回路４０とを備え、制御信号の逆相信号が制御端子Ｔ３を介して印加されるキャパシタＣ３、Ｃ４をバラクタＭ１，Ｍ２に接続した。 （もっと読む）

【課題】安定したデータ送信ができる無線回路、集積回路装置及び電子機器等を提供すること。
【解決手段】無線回路１００は、電圧制御発振回路を有するＰＬＬ回路１２０を有し送信信号を生成して出力する送信信号生成回路１１０と、送信信号を増幅するパワーアンプ１３０と、周波数測定回路１４０とを含む。ＰＬＬ回路１２０は、送信データ出力期間の前の期間ではクローズドループ動作に設定され、送信データ出力期間ではオープンループ動作に設定される。周波数測定回路１４０は、クローズドループ動作からオープンループ動作への切り換え時における送信信号の搬送波信号の周波数シフト量、及び送信データ出力期間における搬送波信号の周波数ドリフト量の少なくとも一方を測定する。 （もっと読む）

【課題】制御電圧入力端子の個数を減少させることができる新規な可変インダクタならびにその新規な可変インダクタを備える電圧制御発振器、複合型ＰＬＬ回路、フィルタ回路および増幅回路を提供する。
【解決手段】本発明の可変インダクタ５においては、複数のインダクタンス素子６１、６２、６３、６４におけるそれぞれの接続点とグランド１０との間にそれぞれ接続された複数のスイッチダイオード７Ａ、７Ｂ、７Ｃのそれぞれの一端側に対して、複数の定電圧入力端子８Ａ、８Ｂ、８Ｃを介して、互いに異なる定電圧がそれぞれ供給されている。また、本実施形態の可変インダクタ５においては、複数のスイッチダイオード７Ａ、７Ｂ、７Ｃにおけるそれぞれの他端側に対して、１個の制御電圧入力端子９を介して、制御電圧が供給されている。 （もっと読む）

【課題】安定したデータ送信ができる送信回路、集積回路装置及び電子機器等を提供すること。
【解決手段】送信回路１００は、電圧制御発振回路１９０を有し、搬送波の信号を生成するＰＬＬ回路１１０と、送信データＤＴＸに基づいて、電圧制御発振回路１９０の変調用制御電圧信号入力ノードＮＢに対して、変調用制御電圧信号ＶＭを出力する変調用制御電圧生成回路１２０と、電圧制御発振回路１９０の出力信号を増幅するパワーアンプ２１０とを含む。変調用制御電圧生成回路１２０は、送信データ出力期間の前の擬似信号出力期間に、擬似制御電圧信号を変調用制御電圧信号ＶＭとして出力する。 （もっと読む）

【課題】透過光強度が最小となる点に直流バイアス電流を追い込むことが可能な原子発振
器を提供する。
【解決手段】アルカリ金属原子に電磁誘起透過現象を発生させるための共鳴光対を生成す
る半導体レーザー１と、アルカリ金属原子を封入したｃｅｌｌ２と、ｃｅｌｌ２を透過し
た共鳴光対を検出するＰＤ３と、ＰＤ３の出力信号をデジタル信号に変換するＡ／Ｄコン
バーター４と、Ａ／Ｄコンバーター４により変換されたデジタル信号を記憶するメモリ６
と、メモリ６へデジタル信号を書き込み、メモリ６に記憶されたデジタル信号を読み出す
メモリ制御部５と、メモリ６に既に記憶されているデジタルデータとＡ／Ｄコンバーター
４により変換されたデジタル信号とを比較する比較部７と、比較結果に基づき半導体レー
ザー１に与える直流バイアス電流を制御する電流源制御部８と、半導体レーザー１に直流
バイアス電流を供給する電流源９と、を備えて構成されている。 （もっと読む）

【課題】 起動直後から安定した振動波形を有する出力信号を得ることができる発振回路を提供する。
【解決手段】 発振回路１Ａは、入力電圧に基づいて振動波形を有する振動出力電圧を出力する主発振回路２Ａと、主発振回路２Ａの振動出力電圧に応じた出力信号と予め定められた周波数を有するクロック同期信号ＳＹＮＣとが入力され、出力信号及びクロック同期信号ＳＹＮＣの位相差に応じた電圧を出力する位相比較器３と、位相比較器３の出力電圧を平滑化する第１ローパスフィルタ４と、第１ローパスフィルタ４の出力電圧が基準電圧Ｖｒｅｆ１以上の場合、第１ローパスフィルタ４の出力電圧を主発振回路２Ａに入力し、第１ローパスフィルタ４の出力電圧が基準電圧Ｖｒｅｆ１より低い場合、基準電圧Ｖｒｅｆ１を主発振回路２Ａに入力する切替回路５Ａとを備えている。 （もっと読む）

【課題】チップサイズの増大を抑え、広帯域の発振周波数帯域を有することが可能なＰＬＬ回路等を提供すること。
【解決手段】ＶＣＯ３４は、制御電圧ＶＴに応じた発振周波数ｆＶＣＯを有する出力クロック信号ＣＬＫＯを生成する。ＰＬＬブロック２は、制御電圧ＶＴを生成する。ロック検出器２４は、発振周波数ｆＶＣＯが設定周波数ｆＳにロックされているか否かを検出する。ＶＴ電圧検出部３１は、バラクタＶＡ１ないしＶＡ３のうちの何れを選択するかを決定する。セレクタ部３２は、出力クロック信号ＣＬＫＯの粗調整段階においてはバラクタＶＡ０を選択する。また、粗調整段階においてロック検出された旨をロック検出器２４から受信することに応じて、微調整段階へ移行する。微調整段階においては、移行時点におけるＶＴ電圧検出部３１によって選択されていたバラクタの選択を維持する。 （もっと読む）

【課題】
被測定クロックの周期または周波数を高精度に計測する周波数計測回路を提供する。
【解決手段】
周波数測定回路は，被測定クロックの被測定エッジをカウントするカウンタと，基準クロックの基準エッジに応答して，前記カウンタのカウント値を記憶するカウンタラッチ回路と，直列に接続された複数の基本遅延回路を有し，前記被測定クロックを初段の前記基本遅延回路に入力して伝搬させる遅延回路と，前記基準エッジに応答して，前記遅延回路の複数の基本遅延回路の出力をそれぞれラッチする複数の遅延ラッチ回路と，前記遅延ラッチ回路がラッチした前記複数の基本遅延回路の出力に基づいて，前記被測定クロックの前記被測定エッジの前記遅延回路内での位置を検出するエッジ検出回路と，２つの基準エッジ間の前記カウント値と，前記２つの基準エッジでの前記第１のエッジ検出回路が検出する前記被測定エッジの位置情報とから，前記被測定クロックの周期または周波数を演算する演算器とを有する。 （もっと読む）

【課題】ＰＬＬ回路の回路規模の増大を抑制しながら、安定性と周波数引込み速さとを独立に設定可能にする。
【解決手段】ＰＬＬ回路１は、信号を遅延する遅延閉ループ１９により発振信号を生成するリング発振部２と、位相比較部３、チャージポンプ４、平滑フィルタ５、平滑電流源６、遅れ成分フィルタ７、および補正電流源８を有する。遅れ成分フィルタ７は、平滑フィルタ５と並列にチャージポンプ４の出力に接続され、チャージポンプ４の出力信号に含まれる応答遅れ成分を抽出する。リング発振部２は、遅延閉ループ１９において信号を遅延する遅延部として、平滑電流源６および補正電流源８の少なくとも一方の電流源から供給される電流により動作して信号を遅延する遅延部１１を有する。 （もっと読む）

【課題】ホールドオーバ期間中の温度特性と経年変化に対する影響を抑え、周波数の高安定性を維持するホールドオーバ機能を有するデジタル位相同期回路を得る。
【解決手段】電圧制御型クロック発振手段の周辺の温度を測定する温度測定手段と、同期対象と同期している間、デジタルフィルタ手段からの出力で電圧制御型クロック発振手段を制御するとともにデジタルフィルタ手段からの出力と電圧制御型クロック発振手段の周辺の温度、経過時問の履歴から経過時間と電圧制御型クロック発振手段の周辺の温度と項に持つ２元多項式を求め、同期対象と同期していない間、同期対象に同期しなくなってからの経過時間および電圧制御型クロック発振手段の周辺の温度から２元多項式で電圧制御型クロック発振手段を制御する制御信号を推定するとともに推定した制御信号で電圧制御型クロック発振手段を制御するホールドオーバ手段と、を有する。 （もっと読む）

【課題】同期伝送装置及びジッタ抑圧方法に関し、入力クロックとシステムクロックの周波数偏差のゼロ交叉点付近で発生するピークジッタを抑圧する。
【解決手段】入力クロックを自装置内のシステムクロックでリタイミングした基準クロックを生成するディジタル回路１５＿１と、基準クロックに同期した出力クロックを生成するＰＬＬ回路１５＿２と、入力クロックの周波数偏差とシステムクロックの周波数偏差との接近を検出する周波数偏差接近検出部１＿１と、該周波数偏差の接近が検出されたとき、該周波数偏差の差が増大するよう、システムクロックの発振器１＿３の発振周波数を調整する周波数調整部１＿２を備える。 （もっと読む）

【解決手段】周波数分周器は、複数のインジェクションロックリング発振器（ＩＬＲＯ）を含む。第１ＩＬＲＯは、クロスカップルされたＮチャネルトランジスタの対、負荷抵抗の対、インテグレイトキャパシタ、及び電流注入回路を含む。各トランジスタのドレインは、他方のトランジスタのゲートに結合される。各負荷抵抗は、各トランジスタのドレインを回路電圧源に結合する。インテグレイトキャパシタは、各トランジスタのソースに結合する。電流注入回路は、第１周波数の発振入力信号に応答して、各トランジスタのソースから回路グランドへのパスを交互にオープン及びクローズする。これに応答して、各トランジスタのドレインの電圧状態は交互にラッチ及びトグルされて、２分周された発振信号の差動対が生成される。逆位相で駆動される第１及び第２ＩＬＲＯは、位相直交する２つの差動出力信号を生成する。 （もっと読む）

【課題】 エージング特性を自動補正し、外部基準信号の未接続又はアンロック時に出力周波数変動を小さくできるＰＬＬ回路を提供する。
【解決手段】 基準信号が適正範囲内でロック状態の場合に、初期調整時に、チャージポンプ出力電圧（Ａ）の初期電圧を温度情報Ｔと共に読み取り、自走周波数設定用電圧（Ｂ）が電圧（Ａ）となるようのＤＡコンバータ又はＰＷＭ出力回路９の設定値を調整し、温度特性初期テーブルを生成し、運用中に、温度情報Ｔにおける電圧（Ａ）の最新電圧に対応する設定値を、温度特性初期テーブルを参照して特定し、初期電圧と最新電圧の設定値の差分で当該テーブルをオフセット補正して自走用温度補正テーブルを生成し、アンロック状態等になると特定された設定値による自走周波数設定用電圧（Ｂ）で自走するＰＬＬ回路である。 （もっと読む）

【課題】電圧制御型発振器を用いた受信部等において、温度補償用に容量素子を増やすことなく、温度変化による電圧制御型発振器の周波数特性を補償する。
【解決手段】本発明の受信部／局側装置は、受信信号からクロック信号及びデータ信号を再生するクロック・データ再生回路１１を含むものであって、クロック・データ再生回路１１に含まれる電圧制御型発振器１７の発振周波数を校正する校正器１６と、信号受信のスケジュールを管理する機能を有し、クロック信号及びデータ信号を再生すべき受信信号（上り信号）が無い状態の持続時間が校正器１６による校正の所要時間を満たす時を選んで校正器１６に対してリセット信号（校正指令信号）を出力する管理部１０４とを備えたものである。 （もっと読む）

【課題】クロックデータリカバリにおいて擬似ロック発生の検出に要する時間を短縮すること。
【解決手段】クロックデータリカバリ回路は、レシーバ回路と、ＰＬＬ回路と、擬似ロック検出回路とを備える。レシーバ回路は、所定のパターンを含むシリアルデータを受け取り、クロック信号に同期してシリアルデータをサンプリングしてサンプルドデータを生成する。ＰＬＬ回路は、サンプルドデータに基づいてクロックデータリカバリを行い、クロック信号を生成する。ここで、擬似ロックパターンとは、ＰＬＬ回路の擬似ロックが発生している場合にレシーバ回路が上記所定のパターンをサンプリングする結果得られるパターンである。擬似ロック検出回路は、サンプルドデータに含まれる擬似ロックパターンを検出することによって、ＰＬＬ回路の擬似ロックを検出する。 （もっと読む）