位相同期回路および無線通信装置
【課題】周波数補正ミスをなくせ、電圧対周波数変換利得Kvcoを低く抑えることが可能で、PLL位相ノイズ設計を緩和できる位相同期回路および無線通信装置を提供する。
【解決手段】キャリブレーション部190は、電圧制御発振器184の出力発振信号の周波数をカウントするカウンタ回路191と、カウンタ回路のカウント結果を保持しておくための第1および第2の記憶回路193,194と、カウンタ回路とターゲット周波数を比較し大小を判定する比較回路195と、比較回路の結果を受けカウンタ回路のカウント結果と第1の記憶回路の保持結果を比較し、電圧制御発振器の容量バンクを制御する制御回路106と、電圧制御発振器にキャリブレーション電圧を生成し与える電圧生成回路197と、カウンタ回路のカウント結果と第1および第2の記憶回路の結果より演算を行い、演算結果に応じて電圧生成回路を制御する処理回路198と、を含む。
【解決手段】キャリブレーション部190は、電圧制御発振器184の出力発振信号の周波数をカウントするカウンタ回路191と、カウンタ回路のカウント結果を保持しておくための第1および第2の記憶回路193,194と、カウンタ回路とターゲット周波数を比較し大小を判定する比較回路195と、比較回路の結果を受けカウンタ回路のカウント結果と第1の記憶回路の保持結果を比較し、電圧制御発振器の容量バンクを制御する制御回路106と、電圧制御発振器にキャリブレーション電圧を生成し与える電圧生成回路197と、カウンタ回路のカウント結果と第1および第2の記憶回路の結果より演算を行い、演算結果に応じて電圧生成回路を制御する処理回路198と、を含む。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電圧制御発振器に適切なキャリブレーション電圧を与えるための電圧補正機能を有するキャリブレーション回路を有する位相同期回路および無線通信装置に関するものである。
【背景技術】
【0002】
現在、RFトランシーバでは高精度な出力周波数を実現可能な局部発振器として周波数シンセサイザが必要不可欠となっている。
【0003】
図1は、RFトランシーバの一般的な構成を示す図である。
図2は、図1中のPLL(周波数シンセサイザー)の一般的な構成を示す図である。
【0004】
図1のRFトランシーバ1は、アンテナ2、低雑音増幅器(Low Noise Amplifier:LNA)3、電力増幅器(Power Amplifier:PA)4、フィルタ5,6、ミキサ7,8、および周波数シンセサイザとしての位相同期回路(PLL:Phase Locked Loop)9を有する。
【0005】
図2のPLL9は、位相比較器(Phase Frequency Detector:PFD)10、チャージポンプ(Charge Pump:CP)11、ループフィルタ(Loop Filter:LF)12を有する。
PLL9は、さらに、電圧制御発振器(Voltage Controlled Oscillator:VCO)13、および分周器(Divider:N)14により構成される。
また、RFトランシーバ1は高精度な変復調クロックが必要であるため、図2中のVCOは一般的にインダクタLとキャパシタCを用いたLC−VCOが用いられている。
【0006】
図3は、LC−VCOの一般的な構成を示す図である。
【0007】
図3に示すように、LC−VCOはインダクタL、オフセット容量COS、バラクタ容量CVAR、負性抵抗を実現するためのトランジスタTR、および回路のバイアス抵抗RTOP、RBTMを含んで構成される。
ここで、図3中の端子TVCTLおよび端子TOUTはそれぞれ図2中の端子TVCTLおよび端子TOUTを示している。
【0008】
ここで、VCO13にLC−VCOを用いたPLLの動作を簡単に説明する。
まず、リファレンス信号REFとPLL9の出力OUTを分周した信号FBの位相差をPFD10で位相差情報として検出しCP11にわたす。
その位相差に応じた電流をCP11がLF12に流し込み、LF12が電圧情報へと変換する。その電圧VCTLをVCO13が受け取り、バラクタ容量CVARの容量を変化させ、発振周波数を変化させる。
このようにリファレンス信号REFと信号FBの位相(周波数)が同一になるまでフィードバックが行われることで、リファレンス信号REFに同期したクロックが生成される。
【0009】
図4は、LC−VCOのコントロール電圧対周波数特性を示す図である。
【0010】
一般的にLC−VCOの発振周波数可変レンジは実用性能上大きくても2倍程度であり、図4中に符号Aで示すように周波数を変化させる。
これは、バラクタ容量CVARとオフセット容量COSを数ビット(bit)設け、段階(デジタル)的に容量を変え、その間をバラクタ容量CVARで連続(アナログ)的に変化させることで実現される。
たとえば、図4中に符号Bで示すような特性も考えられるが、LC−VCOで実現することは非常に困難であり、実現できたとしてもVCO13の電圧対周波数変換利得Kvcoが大きくなってしまう。
電圧対周波数変換利得Kvcoが大きくなってしまうとCP11の電流ノイズやLF12の抵抗ノイズ等がこのKvco倍されてVCO13の出力位相ノイズに変換されてしまう。
よって、電圧対周波数変換利得Kvcoは一般的に小さいほうが良く、この電圧対周波数変換利得Kvcoをできるだけ小さくすることでPLL全体としての位相ノイズ設計を緩和できる。
つまり、図4中の特性曲線Aで示すように発振周波数を変化させるのが一般的であり、それなりに広い周波数レンジを低いKvcoでカバー可能である。
【0011】
このデジタル的に切り替えた1つの周波数カバーレンジを“バンド”と呼ぶことにする。
ここで非常に重要なのは、各バンド間に周波数冗長性を持たせておくことであり、この周波数冗長性のことを“バンドオーバーラップ”と呼ぶことにする。
後の説明のためにもこのバンドオーバーラップの定義をしておくことにする。
【0012】
図5は、バンドオーバーラップの定義について説明するための図である。
図5に示すバンドBand1に注目すると、バンドオーバーラップは2つのバンド間の周波数冗長性であるため、バンドBand2との間のバンドオーバーラップBOLH、バンドBand0との間のバンドオーバーラップBOLLが存在する。
バンドオーバーラップBOLHの定義は、周波数キャリブレーション電圧VcalにおけるバンドBand1とバンドBand2のそれぞれの周波数F1とF2の中間周波数F12cに対してどれだけのマージンをもっているかである。
具体的には、中間周波数F12cに対して、バンドBand1に最大コントロール電圧Vdrhを与えたときの発振周波数F1hがどれだけマージンを持っているかであり、以下のように表される。
【0013】
【数1】
【0014】
ここで、中間周波数f12cは以下の式で求められる。
【0015】
【数2】
【0016】
同様に、バンドオーバーラップBOLHは周波数キャリブレーション電圧VcalにおけるバンドBand0とバンドBand1のそれぞれの周波数F1とF0の中間周波数F01cに対してどれだけのマージンをもっているかである。
具体的には、中間周波数F01cに対して、バンドBand1の最小コントロール電圧Vdrlを与えたときの発振周波数F1minがどれだけマージンを持っているかであり、以下のように表される。
【0017】
【数3】
【0018】
中間周波数F01cは次式で求められる。
【0019】
【数4】
【0020】
このバンドオーバーラップが無いと、ちょうどバンドとバンドの周波数の切れ目にターゲット周波数があった場合、PLLは周波数ロックできないことになる。
しかし、バンドオーバーラップを大きく取るということはKvcoを高くすることと等価であり、PLL位相ノイズ設計とのトレードオフとなるため、できるだけバンドオーバーラップを小さく設計したいというのが一般的である。
また、上記説明中にあった電圧VdrhとVdrlはそれぞれCPが性能を保証できる出力ダイナミックレンジの最大値と最小値である。
よって、この電圧により周波数可変レンジが制限されるため、先端の低電圧プロセスでは、同じビット数で同様の周波数変化を実現する場合、Kvcoが高くなってしまい設計が厳しくなる。
さらに、システムの要求仕様としてターゲット周波数にロックさせ、その周波数に対して±数%周波数を変動させファインチューニングを行いたいという場合がある。このような場合にもバンドオーバーラップは大切な指標となる。
【0021】
上記説明のようにバンドで周波数カバーレンジが限定されているため、PLLとしてターゲット周波数にロックするために適切なバンドを選択する必要があり、周波数キャリブレーションを行う必要がある。
このため、図6に示すようにPLL本体以外に周波数キャリブレーションを行うための回路が必要となる。
図6は、PLL本体とキャリブレーション回路を示す図である。
【0022】
キャリブレーション回路20は、周波数カウンタ(Frequency Counter:FC)21、ターゲット周波数記憶回路(REGTG)22、周波数カウンタのカウンタ値保持回路(REGFC)23を有する。
キャリブレーション回路20は、ターゲット周波数に対してFC21がカウントした値を比較する比較回路(COMP)24を有する。
キャリブレーション回路20は、COMP24の比較結果を判定し、VCO13に制御信号を供給するコントロール回路(CTL)25、およびVCO13のコントロール電圧端子に電圧を与えるバイアス回路(VBIAS)26を有する。
【0023】
図7は、一般的なキャリブレーションシーケンスを示す図である。
次に、一般的なキャリブレーションシーケンスを図7に関連付けて説明する。
【0024】
まず、図6に示すCTL25が、VCO13が最も遅い周波数で発振するように制御信号SCTLを出力し、VBIAS26でコントロール電圧値を与える(ST1)。
ここでは、NはSCTLコードを示しており、最大にすることで容量を全てON状態にして発振周波数が最も遅くなる状態を仮定している。その状態で外部基準クロックREFCLKを規定カウント時間としてVCO13の発振周波数をFC21がカウントする(ST2)。
そのFC21のカウント結果をCOMP24がREGTG22に保持されているターゲット周波数と比較し、ターゲット周波数より低ければ結果をREGFC23に保持する。再度CTL25がSCTLを変化させVCO13の発振周波数が上がるように制御し、発振周波数がターゲット周波数を超えるまで上記シーケンスを繰り返す。
もし、発振周波数がターゲット周波数を超えたら、現在のカウント値とREGFC23に保持されている1つ前の状態のカウント値でどちらがよりターゲット値に近いかを比較し、どちらのバンドを採用するかを判定してキャリブレーションシーケンスが終了となる。
【0025】
この周波数キャリブレーションで極めて重要なのは、選択すべきバンドを間違えないことである。
バンド選択を誤ってしまう原因は図6のうちVBIASで示されるキャリブレーション時に与える電圧とその電圧対VCO発振周波数の関係によるものである。
図8にこの現象の例を示す。
図8(A)および(B)は、キャリブレーション電圧による周波数キャリブレーションミスを説明するためのVCOのコントロール電圧対周波数特性を示す図である。
【0026】
図8(A)はキャリブレーション成功の例を示している。
この例ではVCO13のコントロール電圧の上限Vdrhと下限Vdrlのちょうど中間にキャリブレーション電圧Vcalがあり、各バンドはVdrl−Vdrh間でVcalとの交点に対して点対称である。
2つのバンドBand1とバンドBand2に対して、線Xで示すようにターゲット周波数Ftgがあるとする。また、VcalをバンドBand1、Band2にそれぞれ与えたときの周波数がそれぞれF1c、F2cとして示されており、その中間周波数がFcである。
先述のキャリブレーションシーケンスの説明から、Ftg<Fcであることからキャリブレーション回路はバンドBand1を選択する。
よって、キャリブレーションシーケンスが終了して、PLLとして動作させるとPLLのコントロール電圧が変化し、Vctl=VlfでFtgにロックすることとなる。このとき周波数F1hはFtgより十分高く、マージンがあることが分かる。
【0027】
これに対して、図8(B)はキャリブレーションミスの例を示している。
この例では電圧Vdrl、Vcal、およびVdrhの関係は同じであるが、各バンドはVdrl−Vdrh間でVcalに対して非対称である。
この図8(B)から、Ftg<Fcであるため、周波数キャリブレーション回路20はバンドBand1を選択する。キャリブレーションシーケンスを終了してPLL動作に移り、コントロール電圧を変化させバンドBand1の最高周波数F1hにしてもFtgに到達しない。
つまり図8(B)に示すVcalで周波数キャリブレーションを行った場合、PLLはFtgにロックすることができず、誤ったバンドを選択していることになる。
【発明の概要】
【発明が解決しようとする課題】
【0028】
上記のようにVCO13のコントロール電圧対周波数特性は非線形であり、非対称であり、この非線形性および非対称性は製造プロセスや温度等で変化する。
よって、上記説明のような固定電圧を周波数キャリブレーションに用いるとターゲット周波数に届かないバンドを選択してしまう可能性がある。
このキャリブレーションミスを防ぐため、バラクタ容量を大きくし、周波数変動量を増加させることでバンドオーバーラップを増加させ、確実にターゲット周波数をカバーできるように設計する。
しかし先述した通り、バンドオーバーラップを大きくとるということはkvcoを大きくするのと等価であり、PLLの位相ノイズ設計とのトレードオフが問題となる。
【0029】
本発明は、適切な周波数補正時の電圧を生成することができ、周波数補正ミスをなくすことができ、電圧対周波数変換利得Kvcoを低く抑えることが可能で、PLL位相ノイズ設計を緩和することが可能な位相同期回路および無線通信装置を提供することにある。
【課題を解決するための手段】
【0030】
本発明の第1の観点の位相同期回路は、容量バンクを有し電圧情報に応じて発振周波数を変化させる電圧制御発振器を含み、上記電圧制御発振器の発振信号を基準信号に位相同期させる位相同期部と、電圧制御発振器の周波数キャリブレーションを行うに当たり上記電圧制御発振器に適切なキャリブレーション電圧を与えるための電圧補正機能を含むキャリブレーション部と、を有し、上記キャリブレーション部は、上記電圧制御発振器の出力発振信号の周波数をカウントするカウンタ回路と、上記カウンタ回路のカウント結果を保持しておくための第1の記憶回路および第2の記憶回路と、上記カウンタ回路とターゲット周波数を比較し大小を判定する比較回路と、上記比較回路の結果を受け上記カウンタ回路のカウント結果と前記第1の記憶回路の保持結果を比較し、上記電圧制御発振器の容量バンクを制御する制御回路と、上記電圧制御発振器にキャリブレーション電圧を生成し与える電圧生成回路と、上記カウンタ回路のカウント結果と上記第1および第2の記憶回路の結果より演算を行い、演算結果に応じて上記電圧生成回路を制御する処理回路と、を含む。
【0031】
本発明の第2の観点の無線通信装置は、無線信号を受信するアンテナと、基準信号に位相同期した発振信号を出力する位相同期回路と、アンテナで受信した受信信号の利得を制御する低雑音増幅器と、上記低雑音増幅器を介した受信信号を上記位相同期回路の発振信号を受けて周波数変換する第1の周波数変換部と、送信信号を上記位相同期回路の発振信号を受けて周波数変換する第2の周波数変換部と、上記第2の周波数変換部による送信信号を増幅し、上記アンテナ側に出力する電力増幅器と、を有し、上記位相同期回路は、容量バンクを有し電圧情報に応じて発振周波数を変化させる電圧制御発振器を含み、上記電圧制御発振器の発振信号を基準信号に位相同期させる位相同期部と、電圧制御発振器の周波数キャリブレーションを行うに当たり上記電圧制御発振器に適切なキャリブレーション電圧を与えるための電圧補正機能を含むキャリブレーション部と、を有し、上記キャリブレーション部は、上記電圧制御発振器の出力発振信号の周波数をカウントするカウンタ回路と、上記カウンタ回路のカウント結果を保持しておくための第1の記憶回路および第2の記憶回路と、上記カウンタ回路とターゲット周波数を比較し大小を判定する比較回路と、上記比較回路の結果を受け上記カウンタ回路のカウント結果と前記第1の記憶回路の保持結果を比較し、上記電圧制御発振器の容量バンクを制御する制御回路と、上記電圧制御発振器にキャリブレーション電圧を生成し与える電圧生成回路と、上記カウンタ回路のカウント結果と上記第1および第2の記憶回路の結果より演算を行い、演算結果に応じて上記電圧生成回路を制御する処理回路と、を含む。
【発明の効果】
【0032】
本発明によれば、適切な周波数補正時の電圧を生成することができ、周波数補正ミスをなくすことができ、電圧対周波数変換利得Kvcoを低く抑えることが可能で、PLL位相ノイズ設計を緩和することできる。
【図面の簡単な説明】
【0033】
【図1】RFトランシーバの一般的な構成を示す図である。
【図2】図1中のPLL(周波数シンセサイザー)の一般的な構成を示す図である。
【図3】LC−VCOの一般的な構成を示す図である。
【図4】LC−VCOのコントロール電圧対周波数特性を示す図である。
【図5】バンドオーバーラップの定義について説明するための図である。
【図6】PLL本体とキャリブレーション回路を示す図である。
【図7】一般的なキャリブレーションシーケンスを示す図である。
【図8】キャリブレーション電圧による周波数キャリブレーションミスを説明するためのVCOのコントロール電圧対周波数特性を示す図である。
【図9】本発明の実施形態に係る無線通信装置としてのRFトランシーバの構成例を示す図である。
【図10】本発明の実施形態に係るキャリブレーション回路を含むPLL(周波数シンセサイザー)の構成例を示す図である。
【図11】LC−VCOの構成例を示す図である。
【図12】本実施形態に係るキャリブレーションシーケンスを示す図である。
【図13】本実施形態に係る周波数キャリブレーションを説明するためのコントロール電圧対周波数特性を示す図である。
【図14】電圧生成回路としてのバイアス回路の構成例を示す図である。
【発明を実施するための形態】
【0034】
以下、本発明の実施形態を図面に関連付けて説明する。
なお、説明は次の順番で行う。
1.RFトランシーバ(無線通信装置)およびPLLの基本構成
2.周波数キャリブレーション回路の構成およびキャリブレーションシーケンス
【0035】
<1.RFトランシーバ(無線通信装置)およびPLLの基本構成>
図9は、本発明の実施形態に係る無線通信装置としてのRFトランシーバの構成例を示す図である。
図10は、本発明の実施形態に係るキャリブレーション回路を含むPLL(周波数シンセサイザー)の構成例を示す図である。
【0036】
図9のRFトランシーバ100は、アンテナ110、LNA(Low Noise Amplifier:低雑音増幅器)120、PA(Power Amplifier:電力増幅器)130、およびフィルタ140,150を有する。
RFトランシーバ100は、第1の周波数変換部としてのミキサ160、第2の周波数変換部としてのミキサ170、および周波数シンセサイザとしてのPLL(PLL:Phase Locked Loop:位相同期回路)180を有する。PLLは位相同期部を形成する。
【0037】
RFトランシーバ100において、アンテナ110で受信された受信信号は、LNA120で利得制御され、フィルタ140を介してミキサ160に供給される。
ミキサ160では、PLL180により局部発振信号により周波数差が導出され、後段の処理系に出力される。
また、ミキサ170でPLL180により供給される局部発振信号を受けて混合処理が施され、フィルタ150を介してPA130で増幅され、アンテナ110を通して無線により送信される。
そして、PLL180は、図10に示すように、周波数キャリブレーション回路190を含んで構成される。
【0038】
図10のPLL180は、PFD(Phase Frequency Detector:位相比較器)181、CP(Charge Pump:チャージポンプ)182、LF(Loop Filter:ループフィルタ)183を有する。
PLL180、さらに、VCO(Voltage Controlled Oscillator:電圧制御発振器)184、およびDN(Divider:分周器)185により構成される。
また、RFトランシーバ100は高精度な変復調クロックが必要であるため、図10中のVCO184はインダクタLとキャパシタCを用いたLC−VCOが用いられる。
【0039】
図11は、LC−VCOの構成例を示す図である。
【0040】
図11に示すように、LC−VCOはインダクタL1、オフセット容量COS1、バラクタ容量CVAR1、負性抵抗を実現するためのトランジスタTR1、および回路のバイアス抵抗RTOP1、RBTM1を含んで構成される。
ここで、図11中の端子TVCTLおよび端子TOUTはそれぞれ図10中の端子TVCTLおよび端子TOUTを示している。
【0041】
ここで、VCO184にLC−VCOを用いたPLLの動作を簡単に説明する。
まず、リファレンス信号REFとPLL180の出力OUTを分周した信号FBの位相差をPFD181で位相差情報として検出しCP182にわたす。
その位相差に応じた電流をCP182がLF183に流し込み、LF83が電圧情報へと変換する。その電圧VCTLをVCO184が受け取り、バラクタ容量CVAR1の容量を変化させ、発振周波数を変化させる。
このようにリファレンス信号REFと信号FBの位相(周波数)が同一になるまでフィードバックが行われることで、リファレンス信号REFに同期したクロックが生成される。
【0042】
本実施形態のPLL180は、製造プロセスコーナーが変動しても適切な周波数キャリブレーション時にVCO184にキャリブレーション電圧を与える。
これにより、バンドオーバーラップを確保し、必要以上に電圧対周波数変換利得Kvcoを大きくしないことでPLLの定数設計とのトレードオフを緩和することが可能に構成される。
以下、周波数キャリブレーション回路の構成およびキャリブレーションシーケンスについて説明する
【0043】
<2.周波数キャリブレーション回路の構成およびキャリブレーションシーケンス>
【0044】
キャリブレーション回路190は、周波数カウンタ(Frequency Counter:FC)191、ターゲット周波数記憶回路(REGTG)192、周波数カウンタ(FC)191のカウンタ値保持回路(REGFC,REGFC2)193,194を有する。
キャリブレーション回路190は、ターゲット周波数に対してFC191がカウントした値を比較する比較回路(COMP)195を有する。
キャリブレーション回路190は、COMP195の比較結果を判定し、VCO184に制御信号を供給するコントロール回路(CTL)196、VCO184のコントロール電圧端子にキャリブレーション電圧を与えるバイアス回路(VBIAS)197を有する。VBIAS197は電圧生成回路を構成する。
キャリブレーション回路190は、カウンタ値保持回路(REGFC)193,194の保持値に応じてFC191のカウント結果と2つの保持回路193,194の結果より演算をし、VBIAS197を制御するための処理回路(CALC)198を有する。
【0045】
図12は、本実施形態に係るキャリブレーションシーケンスを示す図である。
図13(A)および(B)は、本実施形態に係る周波数キャリブレーションを説明するためのコントロール電圧対周波数特性を示す図である。
図13(A)は(中間周波数Fc)>(バンドBand1の周波数F1)の場合、図13(B)はFc<F1の場合である。
次に、本実施形態に係るキャリブレーションシーケンスを図12および図13に関連付けて説明する。
【0046】
キャリブレーションを開始したら、まずCTL196が制御信号SCTLコード最大(N=max)で容量バンクの容量を全てONし、VCO184が最も遅く動作する状態にする(ST11)。
また、VBIAS197でVCTLとして電圧V(M)、M=0,1,2の3種類を生成するが、まず第1の電圧V(0)(図13に示すV0に相当)に設定し、VCO184に与える。
その時の第1の周波数F0をFC191でカウントし、その値をREGFC193に格納する。
次に、第2の電圧V(1)(図13に示すV1に相当)に設定し、VCOに184与え、上記と同様に第2の周波数F1をFC191でカウントし、その結果をREGFC(2)194に格納する。
次に、第3の電圧V(2)(図13のV2に相当)に設定し、VCO184に与え、同様に第3の周波数F2をFC191でカウントする(ST12〜ST14)。
個々でV1はV0とV2の間で任意に選択可能であるが、電源グランドの中間電圧を用いるのが生成し易い等の観点から望ましい。よって、以下ではV1をV0とV2の中間電圧に選んだとして以下説明する。
【0047】
次に上記の測定した3つの周波数データをCALC(処理回路、演算器)197に供給し、以下のような演算を行う(ST15)。
第1の周波数F0と第3の周波数F2から下記式5で中間周波数Fcを求める。
【0048】
【数5】
【0049】
次に、第2の周波数F1が中間周波数Fcより高いか低いかを判定、場合分けし、図13に示すようなそれぞれの場合の1次近似関数F(v)を求め、FcとなるときのキャPリブレーション電圧Vcalを近似的に求める。
もしFc>F1であれば関数F(v)は下記式6のように求められ、
【0050】
【数6】
【0051】
電圧Vcalは下記式7のように算出できる。
【0052】
【数7】
【0053】
同様に、Fc<F1のとき電圧Vcalは下記式8のようになる。
【0054】
【数8】
【0055】
この演算結果からCALC198がVBIAS197を制御し、その結果に応じた電圧をVBIAS197が出力する(ST16)。
【0056】
以下、ステップST17〜ST23の処理が行われる(基本的に図7の処理と同様である)。
外部基準クロックREFCLKを規定カウント時間としてVCO184の発振周波数をFC21がカウントする(ST17〜ST19)。
そのFC191のカウント結果をCOMP195がREGTG22に保持されているターゲット周波数と比較し、ターゲット周波数より低ければ結果をREGFC193に保持する。再度CTL25がSCTLを変化させVCO184の発振周波数が上がるように制御し、発振周波数がターゲット周波数を超えるまで上記シーケンスを繰り返す。
もし、発振周波数がターゲット周波数を超えたら、現在のカウント値とREGFC193に保持されている1つ前の状態のカウント値でどちらがよりターゲット値に近いかを比較し、どちらのバンドを採用するかを判定しキャリブレーションシーケンスが終了となる。
【0057】
ここで、図14に電圧発生回路としてのVBIASの構成例を示す。
VBIAS197は、図14に示すように、抵抗R0〜RN+1とスイッチSw0〜SwNから成り、スイッチSwがCALC198からの信号で切替え、そのコードに応じた電圧を出力する。
この抵抗ラダーで生成する電圧の中に図13に示すV0、V1、およびV2に相当する電圧も生成できるようにしておけばよい。
このようなキャリブレーション電圧を決定するためのシーケンスを行う。
その後に周波数キャリブレーションを行うことでVCO184を構成する素子がどのようにバラつこうと、常にバンドオーバーラップBOLHとBOLLが最大に取れる電圧にVcalが補正される。
上記から必要以上に電圧対周波数変換利得Kvcoをあげる必要が無いため、バラクタ容量を大きくする必要が無い。つまり小面積化の可能性がある。
さらに、電圧対周波数変換利得Kvcoを抑えられるためPLLの位相ノイズ設計とのトレードオフ緩和ができ、設計の容易化にも繋がる。
【0058】
以上説明したように、本実施形態によれば、以下の効果を得ることができる。
製造ばらつきに依存せず、簡単な回路構成でバンドオーバーラップを最大化可能である。
必要以上にバラクタ容量を大きくする必要が無いため回路面積の削減が期待できる。
必要以上にバラクタ容量を大きくする必要が無いため電圧対周波数変換利得Kvcoを下げられ、PLLとしての位相ノイズ設計緩和が期待できる。
【符号の説明】
【0059】
100・・・RFトランシーバ、110・・・アンテナ、120・・・LNA(Low Noise Amplifier:低雑音増幅器)、130・・・PA(Power Amplifier:電力増幅器)、140,150・・・フィルタ、160,170・・・ミキサ、180・・・PLL(PLL:Phase Locked Loop:位相同期回路)、181・・・PFD(Phase Frequency Detector:位相比較器)、182・・・CP(Charge Pump:チャージポンプ)、183・・・LF(Loop Filter:ループフィルタ)、184・・・VCO(Voltage Controlled Oscillator:電圧制御発振器)、185・・・DV(Divider:分周器)、190・・・周波数キャリブレーション回路、191・・・周波数カウンタ(Frequency Counter:FC)、192・・・ターゲット周波数記憶回路(REGTG)、193,194・・・カウンタ値保持回路(REGFC,REGFC2)、195・・・比較回路(COMP)、196・・・コントロール回路(CTL)、197・・・バイアス回路(VBIAS)、198・・・処理回路(CALC)。
【技術分野】
【0001】
本発明は、電圧制御発振器に適切なキャリブレーション電圧を与えるための電圧補正機能を有するキャリブレーション回路を有する位相同期回路および無線通信装置に関するものである。
【背景技術】
【0002】
現在、RFトランシーバでは高精度な出力周波数を実現可能な局部発振器として周波数シンセサイザが必要不可欠となっている。
【0003】
図1は、RFトランシーバの一般的な構成を示す図である。
図2は、図1中のPLL(周波数シンセサイザー)の一般的な構成を示す図である。
【0004】
図1のRFトランシーバ1は、アンテナ2、低雑音増幅器(Low Noise Amplifier:LNA)3、電力増幅器(Power Amplifier:PA)4、フィルタ5,6、ミキサ7,8、および周波数シンセサイザとしての位相同期回路(PLL:Phase Locked Loop)9を有する。
【0005】
図2のPLL9は、位相比較器(Phase Frequency Detector:PFD)10、チャージポンプ(Charge Pump:CP)11、ループフィルタ(Loop Filter:LF)12を有する。
PLL9は、さらに、電圧制御発振器(Voltage Controlled Oscillator:VCO)13、および分周器(Divider:N)14により構成される。
また、RFトランシーバ1は高精度な変復調クロックが必要であるため、図2中のVCOは一般的にインダクタLとキャパシタCを用いたLC−VCOが用いられている。
【0006】
図3は、LC−VCOの一般的な構成を示す図である。
【0007】
図3に示すように、LC−VCOはインダクタL、オフセット容量COS、バラクタ容量CVAR、負性抵抗を実現するためのトランジスタTR、および回路のバイアス抵抗RTOP、RBTMを含んで構成される。
ここで、図3中の端子TVCTLおよび端子TOUTはそれぞれ図2中の端子TVCTLおよび端子TOUTを示している。
【0008】
ここで、VCO13にLC−VCOを用いたPLLの動作を簡単に説明する。
まず、リファレンス信号REFとPLL9の出力OUTを分周した信号FBの位相差をPFD10で位相差情報として検出しCP11にわたす。
その位相差に応じた電流をCP11がLF12に流し込み、LF12が電圧情報へと変換する。その電圧VCTLをVCO13が受け取り、バラクタ容量CVARの容量を変化させ、発振周波数を変化させる。
このようにリファレンス信号REFと信号FBの位相(周波数)が同一になるまでフィードバックが行われることで、リファレンス信号REFに同期したクロックが生成される。
【0009】
図4は、LC−VCOのコントロール電圧対周波数特性を示す図である。
【0010】
一般的にLC−VCOの発振周波数可変レンジは実用性能上大きくても2倍程度であり、図4中に符号Aで示すように周波数を変化させる。
これは、バラクタ容量CVARとオフセット容量COSを数ビット(bit)設け、段階(デジタル)的に容量を変え、その間をバラクタ容量CVARで連続(アナログ)的に変化させることで実現される。
たとえば、図4中に符号Bで示すような特性も考えられるが、LC−VCOで実現することは非常に困難であり、実現できたとしてもVCO13の電圧対周波数変換利得Kvcoが大きくなってしまう。
電圧対周波数変換利得Kvcoが大きくなってしまうとCP11の電流ノイズやLF12の抵抗ノイズ等がこのKvco倍されてVCO13の出力位相ノイズに変換されてしまう。
よって、電圧対周波数変換利得Kvcoは一般的に小さいほうが良く、この電圧対周波数変換利得Kvcoをできるだけ小さくすることでPLL全体としての位相ノイズ設計を緩和できる。
つまり、図4中の特性曲線Aで示すように発振周波数を変化させるのが一般的であり、それなりに広い周波数レンジを低いKvcoでカバー可能である。
【0011】
このデジタル的に切り替えた1つの周波数カバーレンジを“バンド”と呼ぶことにする。
ここで非常に重要なのは、各バンド間に周波数冗長性を持たせておくことであり、この周波数冗長性のことを“バンドオーバーラップ”と呼ぶことにする。
後の説明のためにもこのバンドオーバーラップの定義をしておくことにする。
【0012】
図5は、バンドオーバーラップの定義について説明するための図である。
図5に示すバンドBand1に注目すると、バンドオーバーラップは2つのバンド間の周波数冗長性であるため、バンドBand2との間のバンドオーバーラップBOLH、バンドBand0との間のバンドオーバーラップBOLLが存在する。
バンドオーバーラップBOLHの定義は、周波数キャリブレーション電圧VcalにおけるバンドBand1とバンドBand2のそれぞれの周波数F1とF2の中間周波数F12cに対してどれだけのマージンをもっているかである。
具体的には、中間周波数F12cに対して、バンドBand1に最大コントロール電圧Vdrhを与えたときの発振周波数F1hがどれだけマージンを持っているかであり、以下のように表される。
【0013】
【数1】
【0014】
ここで、中間周波数f12cは以下の式で求められる。
【0015】
【数2】
【0016】
同様に、バンドオーバーラップBOLHは周波数キャリブレーション電圧VcalにおけるバンドBand0とバンドBand1のそれぞれの周波数F1とF0の中間周波数F01cに対してどれだけのマージンをもっているかである。
具体的には、中間周波数F01cに対して、バンドBand1の最小コントロール電圧Vdrlを与えたときの発振周波数F1minがどれだけマージンを持っているかであり、以下のように表される。
【0017】
【数3】
【0018】
中間周波数F01cは次式で求められる。
【0019】
【数4】
【0020】
このバンドオーバーラップが無いと、ちょうどバンドとバンドの周波数の切れ目にターゲット周波数があった場合、PLLは周波数ロックできないことになる。
しかし、バンドオーバーラップを大きく取るということはKvcoを高くすることと等価であり、PLL位相ノイズ設計とのトレードオフとなるため、できるだけバンドオーバーラップを小さく設計したいというのが一般的である。
また、上記説明中にあった電圧VdrhとVdrlはそれぞれCPが性能を保証できる出力ダイナミックレンジの最大値と最小値である。
よって、この電圧により周波数可変レンジが制限されるため、先端の低電圧プロセスでは、同じビット数で同様の周波数変化を実現する場合、Kvcoが高くなってしまい設計が厳しくなる。
さらに、システムの要求仕様としてターゲット周波数にロックさせ、その周波数に対して±数%周波数を変動させファインチューニングを行いたいという場合がある。このような場合にもバンドオーバーラップは大切な指標となる。
【0021】
上記説明のようにバンドで周波数カバーレンジが限定されているため、PLLとしてターゲット周波数にロックするために適切なバンドを選択する必要があり、周波数キャリブレーションを行う必要がある。
このため、図6に示すようにPLL本体以外に周波数キャリブレーションを行うための回路が必要となる。
図6は、PLL本体とキャリブレーション回路を示す図である。
【0022】
キャリブレーション回路20は、周波数カウンタ(Frequency Counter:FC)21、ターゲット周波数記憶回路(REGTG)22、周波数カウンタのカウンタ値保持回路(REGFC)23を有する。
キャリブレーション回路20は、ターゲット周波数に対してFC21がカウントした値を比較する比較回路(COMP)24を有する。
キャリブレーション回路20は、COMP24の比較結果を判定し、VCO13に制御信号を供給するコントロール回路(CTL)25、およびVCO13のコントロール電圧端子に電圧を与えるバイアス回路(VBIAS)26を有する。
【0023】
図7は、一般的なキャリブレーションシーケンスを示す図である。
次に、一般的なキャリブレーションシーケンスを図7に関連付けて説明する。
【0024】
まず、図6に示すCTL25が、VCO13が最も遅い周波数で発振するように制御信号SCTLを出力し、VBIAS26でコントロール電圧値を与える(ST1)。
ここでは、NはSCTLコードを示しており、最大にすることで容量を全てON状態にして発振周波数が最も遅くなる状態を仮定している。その状態で外部基準クロックREFCLKを規定カウント時間としてVCO13の発振周波数をFC21がカウントする(ST2)。
そのFC21のカウント結果をCOMP24がREGTG22に保持されているターゲット周波数と比較し、ターゲット周波数より低ければ結果をREGFC23に保持する。再度CTL25がSCTLを変化させVCO13の発振周波数が上がるように制御し、発振周波数がターゲット周波数を超えるまで上記シーケンスを繰り返す。
もし、発振周波数がターゲット周波数を超えたら、現在のカウント値とREGFC23に保持されている1つ前の状態のカウント値でどちらがよりターゲット値に近いかを比較し、どちらのバンドを採用するかを判定してキャリブレーションシーケンスが終了となる。
【0025】
この周波数キャリブレーションで極めて重要なのは、選択すべきバンドを間違えないことである。
バンド選択を誤ってしまう原因は図6のうちVBIASで示されるキャリブレーション時に与える電圧とその電圧対VCO発振周波数の関係によるものである。
図8にこの現象の例を示す。
図8(A)および(B)は、キャリブレーション電圧による周波数キャリブレーションミスを説明するためのVCOのコントロール電圧対周波数特性を示す図である。
【0026】
図8(A)はキャリブレーション成功の例を示している。
この例ではVCO13のコントロール電圧の上限Vdrhと下限Vdrlのちょうど中間にキャリブレーション電圧Vcalがあり、各バンドはVdrl−Vdrh間でVcalとの交点に対して点対称である。
2つのバンドBand1とバンドBand2に対して、線Xで示すようにターゲット周波数Ftgがあるとする。また、VcalをバンドBand1、Band2にそれぞれ与えたときの周波数がそれぞれF1c、F2cとして示されており、その中間周波数がFcである。
先述のキャリブレーションシーケンスの説明から、Ftg<Fcであることからキャリブレーション回路はバンドBand1を選択する。
よって、キャリブレーションシーケンスが終了して、PLLとして動作させるとPLLのコントロール電圧が変化し、Vctl=VlfでFtgにロックすることとなる。このとき周波数F1hはFtgより十分高く、マージンがあることが分かる。
【0027】
これに対して、図8(B)はキャリブレーションミスの例を示している。
この例では電圧Vdrl、Vcal、およびVdrhの関係は同じであるが、各バンドはVdrl−Vdrh間でVcalに対して非対称である。
この図8(B)から、Ftg<Fcであるため、周波数キャリブレーション回路20はバンドBand1を選択する。キャリブレーションシーケンスを終了してPLL動作に移り、コントロール電圧を変化させバンドBand1の最高周波数F1hにしてもFtgに到達しない。
つまり図8(B)に示すVcalで周波数キャリブレーションを行った場合、PLLはFtgにロックすることができず、誤ったバンドを選択していることになる。
【発明の概要】
【発明が解決しようとする課題】
【0028】
上記のようにVCO13のコントロール電圧対周波数特性は非線形であり、非対称であり、この非線形性および非対称性は製造プロセスや温度等で変化する。
よって、上記説明のような固定電圧を周波数キャリブレーションに用いるとターゲット周波数に届かないバンドを選択してしまう可能性がある。
このキャリブレーションミスを防ぐため、バラクタ容量を大きくし、周波数変動量を増加させることでバンドオーバーラップを増加させ、確実にターゲット周波数をカバーできるように設計する。
しかし先述した通り、バンドオーバーラップを大きくとるということはkvcoを大きくするのと等価であり、PLLの位相ノイズ設計とのトレードオフが問題となる。
【0029】
本発明は、適切な周波数補正時の電圧を生成することができ、周波数補正ミスをなくすことができ、電圧対周波数変換利得Kvcoを低く抑えることが可能で、PLL位相ノイズ設計を緩和することが可能な位相同期回路および無線通信装置を提供することにある。
【課題を解決するための手段】
【0030】
本発明の第1の観点の位相同期回路は、容量バンクを有し電圧情報に応じて発振周波数を変化させる電圧制御発振器を含み、上記電圧制御発振器の発振信号を基準信号に位相同期させる位相同期部と、電圧制御発振器の周波数キャリブレーションを行うに当たり上記電圧制御発振器に適切なキャリブレーション電圧を与えるための電圧補正機能を含むキャリブレーション部と、を有し、上記キャリブレーション部は、上記電圧制御発振器の出力発振信号の周波数をカウントするカウンタ回路と、上記カウンタ回路のカウント結果を保持しておくための第1の記憶回路および第2の記憶回路と、上記カウンタ回路とターゲット周波数を比較し大小を判定する比較回路と、上記比較回路の結果を受け上記カウンタ回路のカウント結果と前記第1の記憶回路の保持結果を比較し、上記電圧制御発振器の容量バンクを制御する制御回路と、上記電圧制御発振器にキャリブレーション電圧を生成し与える電圧生成回路と、上記カウンタ回路のカウント結果と上記第1および第2の記憶回路の結果より演算を行い、演算結果に応じて上記電圧生成回路を制御する処理回路と、を含む。
【0031】
本発明の第2の観点の無線通信装置は、無線信号を受信するアンテナと、基準信号に位相同期した発振信号を出力する位相同期回路と、アンテナで受信した受信信号の利得を制御する低雑音増幅器と、上記低雑音増幅器を介した受信信号を上記位相同期回路の発振信号を受けて周波数変換する第1の周波数変換部と、送信信号を上記位相同期回路の発振信号を受けて周波数変換する第2の周波数変換部と、上記第2の周波数変換部による送信信号を増幅し、上記アンテナ側に出力する電力増幅器と、を有し、上記位相同期回路は、容量バンクを有し電圧情報に応じて発振周波数を変化させる電圧制御発振器を含み、上記電圧制御発振器の発振信号を基準信号に位相同期させる位相同期部と、電圧制御発振器の周波数キャリブレーションを行うに当たり上記電圧制御発振器に適切なキャリブレーション電圧を与えるための電圧補正機能を含むキャリブレーション部と、を有し、上記キャリブレーション部は、上記電圧制御発振器の出力発振信号の周波数をカウントするカウンタ回路と、上記カウンタ回路のカウント結果を保持しておくための第1の記憶回路および第2の記憶回路と、上記カウンタ回路とターゲット周波数を比較し大小を判定する比較回路と、上記比較回路の結果を受け上記カウンタ回路のカウント結果と前記第1の記憶回路の保持結果を比較し、上記電圧制御発振器の容量バンクを制御する制御回路と、上記電圧制御発振器にキャリブレーション電圧を生成し与える電圧生成回路と、上記カウンタ回路のカウント結果と上記第1および第2の記憶回路の結果より演算を行い、演算結果に応じて上記電圧生成回路を制御する処理回路と、を含む。
【発明の効果】
【0032】
本発明によれば、適切な周波数補正時の電圧を生成することができ、周波数補正ミスをなくすことができ、電圧対周波数変換利得Kvcoを低く抑えることが可能で、PLL位相ノイズ設計を緩和することできる。
【図面の簡単な説明】
【0033】
【図1】RFトランシーバの一般的な構成を示す図である。
【図2】図1中のPLL(周波数シンセサイザー)の一般的な構成を示す図である。
【図3】LC−VCOの一般的な構成を示す図である。
【図4】LC−VCOのコントロール電圧対周波数特性を示す図である。
【図5】バンドオーバーラップの定義について説明するための図である。
【図6】PLL本体とキャリブレーション回路を示す図である。
【図7】一般的なキャリブレーションシーケンスを示す図である。
【図8】キャリブレーション電圧による周波数キャリブレーションミスを説明するためのVCOのコントロール電圧対周波数特性を示す図である。
【図9】本発明の実施形態に係る無線通信装置としてのRFトランシーバの構成例を示す図である。
【図10】本発明の実施形態に係るキャリブレーション回路を含むPLL(周波数シンセサイザー)の構成例を示す図である。
【図11】LC−VCOの構成例を示す図である。
【図12】本実施形態に係るキャリブレーションシーケンスを示す図である。
【図13】本実施形態に係る周波数キャリブレーションを説明するためのコントロール電圧対周波数特性を示す図である。
【図14】電圧生成回路としてのバイアス回路の構成例を示す図である。
【発明を実施するための形態】
【0034】
以下、本発明の実施形態を図面に関連付けて説明する。
なお、説明は次の順番で行う。
1.RFトランシーバ(無線通信装置)およびPLLの基本構成
2.周波数キャリブレーション回路の構成およびキャリブレーションシーケンス
【0035】
<1.RFトランシーバ(無線通信装置)およびPLLの基本構成>
図9は、本発明の実施形態に係る無線通信装置としてのRFトランシーバの構成例を示す図である。
図10は、本発明の実施形態に係るキャリブレーション回路を含むPLL(周波数シンセサイザー)の構成例を示す図である。
【0036】
図9のRFトランシーバ100は、アンテナ110、LNA(Low Noise Amplifier:低雑音増幅器)120、PA(Power Amplifier:電力増幅器)130、およびフィルタ140,150を有する。
RFトランシーバ100は、第1の周波数変換部としてのミキサ160、第2の周波数変換部としてのミキサ170、および周波数シンセサイザとしてのPLL(PLL:Phase Locked Loop:位相同期回路)180を有する。PLLは位相同期部を形成する。
【0037】
RFトランシーバ100において、アンテナ110で受信された受信信号は、LNA120で利得制御され、フィルタ140を介してミキサ160に供給される。
ミキサ160では、PLL180により局部発振信号により周波数差が導出され、後段の処理系に出力される。
また、ミキサ170でPLL180により供給される局部発振信号を受けて混合処理が施され、フィルタ150を介してPA130で増幅され、アンテナ110を通して無線により送信される。
そして、PLL180は、図10に示すように、周波数キャリブレーション回路190を含んで構成される。
【0038】
図10のPLL180は、PFD(Phase Frequency Detector:位相比較器)181、CP(Charge Pump:チャージポンプ)182、LF(Loop Filter:ループフィルタ)183を有する。
PLL180、さらに、VCO(Voltage Controlled Oscillator:電圧制御発振器)184、およびDN(Divider:分周器)185により構成される。
また、RFトランシーバ100は高精度な変復調クロックが必要であるため、図10中のVCO184はインダクタLとキャパシタCを用いたLC−VCOが用いられる。
【0039】
図11は、LC−VCOの構成例を示す図である。
【0040】
図11に示すように、LC−VCOはインダクタL1、オフセット容量COS1、バラクタ容量CVAR1、負性抵抗を実現するためのトランジスタTR1、および回路のバイアス抵抗RTOP1、RBTM1を含んで構成される。
ここで、図11中の端子TVCTLおよび端子TOUTはそれぞれ図10中の端子TVCTLおよび端子TOUTを示している。
【0041】
ここで、VCO184にLC−VCOを用いたPLLの動作を簡単に説明する。
まず、リファレンス信号REFとPLL180の出力OUTを分周した信号FBの位相差をPFD181で位相差情報として検出しCP182にわたす。
その位相差に応じた電流をCP182がLF183に流し込み、LF83が電圧情報へと変換する。その電圧VCTLをVCO184が受け取り、バラクタ容量CVAR1の容量を変化させ、発振周波数を変化させる。
このようにリファレンス信号REFと信号FBの位相(周波数)が同一になるまでフィードバックが行われることで、リファレンス信号REFに同期したクロックが生成される。
【0042】
本実施形態のPLL180は、製造プロセスコーナーが変動しても適切な周波数キャリブレーション時にVCO184にキャリブレーション電圧を与える。
これにより、バンドオーバーラップを確保し、必要以上に電圧対周波数変換利得Kvcoを大きくしないことでPLLの定数設計とのトレードオフを緩和することが可能に構成される。
以下、周波数キャリブレーション回路の構成およびキャリブレーションシーケンスについて説明する
【0043】
<2.周波数キャリブレーション回路の構成およびキャリブレーションシーケンス>
【0044】
キャリブレーション回路190は、周波数カウンタ(Frequency Counter:FC)191、ターゲット周波数記憶回路(REGTG)192、周波数カウンタ(FC)191のカウンタ値保持回路(REGFC,REGFC2)193,194を有する。
キャリブレーション回路190は、ターゲット周波数に対してFC191がカウントした値を比較する比較回路(COMP)195を有する。
キャリブレーション回路190は、COMP195の比較結果を判定し、VCO184に制御信号を供給するコントロール回路(CTL)196、VCO184のコントロール電圧端子にキャリブレーション電圧を与えるバイアス回路(VBIAS)197を有する。VBIAS197は電圧生成回路を構成する。
キャリブレーション回路190は、カウンタ値保持回路(REGFC)193,194の保持値に応じてFC191のカウント結果と2つの保持回路193,194の結果より演算をし、VBIAS197を制御するための処理回路(CALC)198を有する。
【0045】
図12は、本実施形態に係るキャリブレーションシーケンスを示す図である。
図13(A)および(B)は、本実施形態に係る周波数キャリブレーションを説明するためのコントロール電圧対周波数特性を示す図である。
図13(A)は(中間周波数Fc)>(バンドBand1の周波数F1)の場合、図13(B)はFc<F1の場合である。
次に、本実施形態に係るキャリブレーションシーケンスを図12および図13に関連付けて説明する。
【0046】
キャリブレーションを開始したら、まずCTL196が制御信号SCTLコード最大(N=max)で容量バンクの容量を全てONし、VCO184が最も遅く動作する状態にする(ST11)。
また、VBIAS197でVCTLとして電圧V(M)、M=0,1,2の3種類を生成するが、まず第1の電圧V(0)(図13に示すV0に相当)に設定し、VCO184に与える。
その時の第1の周波数F0をFC191でカウントし、その値をREGFC193に格納する。
次に、第2の電圧V(1)(図13に示すV1に相当)に設定し、VCOに184与え、上記と同様に第2の周波数F1をFC191でカウントし、その結果をREGFC(2)194に格納する。
次に、第3の電圧V(2)(図13のV2に相当)に設定し、VCO184に与え、同様に第3の周波数F2をFC191でカウントする(ST12〜ST14)。
個々でV1はV0とV2の間で任意に選択可能であるが、電源グランドの中間電圧を用いるのが生成し易い等の観点から望ましい。よって、以下ではV1をV0とV2の中間電圧に選んだとして以下説明する。
【0047】
次に上記の測定した3つの周波数データをCALC(処理回路、演算器)197に供給し、以下のような演算を行う(ST15)。
第1の周波数F0と第3の周波数F2から下記式5で中間周波数Fcを求める。
【0048】
【数5】
【0049】
次に、第2の周波数F1が中間周波数Fcより高いか低いかを判定、場合分けし、図13に示すようなそれぞれの場合の1次近似関数F(v)を求め、FcとなるときのキャPリブレーション電圧Vcalを近似的に求める。
もしFc>F1であれば関数F(v)は下記式6のように求められ、
【0050】
【数6】
【0051】
電圧Vcalは下記式7のように算出できる。
【0052】
【数7】
【0053】
同様に、Fc<F1のとき電圧Vcalは下記式8のようになる。
【0054】
【数8】
【0055】
この演算結果からCALC198がVBIAS197を制御し、その結果に応じた電圧をVBIAS197が出力する(ST16)。
【0056】
以下、ステップST17〜ST23の処理が行われる(基本的に図7の処理と同様である)。
外部基準クロックREFCLKを規定カウント時間としてVCO184の発振周波数をFC21がカウントする(ST17〜ST19)。
そのFC191のカウント結果をCOMP195がREGTG22に保持されているターゲット周波数と比較し、ターゲット周波数より低ければ結果をREGFC193に保持する。再度CTL25がSCTLを変化させVCO184の発振周波数が上がるように制御し、発振周波数がターゲット周波数を超えるまで上記シーケンスを繰り返す。
もし、発振周波数がターゲット周波数を超えたら、現在のカウント値とREGFC193に保持されている1つ前の状態のカウント値でどちらがよりターゲット値に近いかを比較し、どちらのバンドを採用するかを判定しキャリブレーションシーケンスが終了となる。
【0057】
ここで、図14に電圧発生回路としてのVBIASの構成例を示す。
VBIAS197は、図14に示すように、抵抗R0〜RN+1とスイッチSw0〜SwNから成り、スイッチSwがCALC198からの信号で切替え、そのコードに応じた電圧を出力する。
この抵抗ラダーで生成する電圧の中に図13に示すV0、V1、およびV2に相当する電圧も生成できるようにしておけばよい。
このようなキャリブレーション電圧を決定するためのシーケンスを行う。
その後に周波数キャリブレーションを行うことでVCO184を構成する素子がどのようにバラつこうと、常にバンドオーバーラップBOLHとBOLLが最大に取れる電圧にVcalが補正される。
上記から必要以上に電圧対周波数変換利得Kvcoをあげる必要が無いため、バラクタ容量を大きくする必要が無い。つまり小面積化の可能性がある。
さらに、電圧対周波数変換利得Kvcoを抑えられるためPLLの位相ノイズ設計とのトレードオフ緩和ができ、設計の容易化にも繋がる。
【0058】
以上説明したように、本実施形態によれば、以下の効果を得ることができる。
製造ばらつきに依存せず、簡単な回路構成でバンドオーバーラップを最大化可能である。
必要以上にバラクタ容量を大きくする必要が無いため回路面積の削減が期待できる。
必要以上にバラクタ容量を大きくする必要が無いため電圧対周波数変換利得Kvcoを下げられ、PLLとしての位相ノイズ設計緩和が期待できる。
【符号の説明】
【0059】
100・・・RFトランシーバ、110・・・アンテナ、120・・・LNA(Low Noise Amplifier:低雑音増幅器)、130・・・PA(Power Amplifier:電力増幅器)、140,150・・・フィルタ、160,170・・・ミキサ、180・・・PLL(PLL:Phase Locked Loop:位相同期回路)、181・・・PFD(Phase Frequency Detector:位相比較器)、182・・・CP(Charge Pump:チャージポンプ)、183・・・LF(Loop Filter:ループフィルタ)、184・・・VCO(Voltage Controlled Oscillator:電圧制御発振器)、185・・・DV(Divider:分周器)、190・・・周波数キャリブレーション回路、191・・・周波数カウンタ(Frequency Counter:FC)、192・・・ターゲット周波数記憶回路(REGTG)、193,194・・・カウンタ値保持回路(REGFC,REGFC2)、195・・・比較回路(COMP)、196・・・コントロール回路(CTL)、197・・・バイアス回路(VBIAS)、198・・・処理回路(CALC)。
【特許請求の範囲】
【請求項1】
容量バンクを有し電圧情報に応じて発振周波数を変化させる電圧制御発振器を含み、上記電圧制御発振器の発振信号を基準信号に位相同期させる位相同期部と、
電圧制御発振器の周波数キャリブレーションを行うに当たり上記電圧制御発振器に適切なキャリブレーション電圧を与えるための電圧補正機能を含むキャリブレーション部と、を有し、
上記キャリブレーション部は、
上記電圧制御発振器の出力発振信号の周波数をカウントするカウンタ回路と、
上記カウンタ回路のカウント結果を保持しておくための第1の記憶回路および第2の記憶回路と、
上記カウンタ回路とターゲット周波数を比較し大小を判定する比較回路と、
上記比較回路の結果を受け上記カウンタ回路のカウント結果と前記第1の記憶回路の保持結果を比較し、上記電圧制御発振器の容量バンクを制御する制御回路と、
上記電圧制御発振器にキャリブレーション電圧を生成し与える電圧生成回路と、
上記カウンタ回路のカウント結果と上記第1および第2の記憶回路の結果より演算を行い、演算結果に応じて上記電圧生成回路を制御する処理回路と、を含む
位相同期回路。
【請求項2】
上記キャリブレーション部の処理回路は、
上記電圧生成回路により3つの異なる第1の電圧、第2の電圧、および第3の電圧を上記電圧制御発振器の与えたときの第1の電圧のときの第1の周波数、第2の電圧のときの第2の周波数、第3の電圧のときの第3の周波数の3つの周波数データにより上記演算を行う
請求項1記載の位相同期回路。
【請求項3】
上記処理回路は、
上記第1の周波数と第3の周波数から中間周波数を求め、上記第2の周波数が上記中間周波数より高いか低いかを判定して場合分けし、それぞれの場合の電圧対周波数の1次近似関数を求め、中間周波数となる電圧を近似的に求め、当該電圧に応じた電圧を生成するように上記電圧生成回路を制御する
請求項2記載の位相同期回路。
【請求項4】
上記位相同期部は、
上記基準信号と上記電圧制御発振器の出力発振信号との位相を比較する位相比較器と、
上記位相比較器の位相比較情報を電流に変換するチャージポンプと、
上記チャージポンプから電流を流し込み、電流情報を電圧情報に変換し上記電圧制御発振器に供給するループフィルタと、を含む
請求項1から3のいずれか一に記載の位相同期回路。
【請求項5】
無線信号を受信するアンテナと、
基準信号に位相同期した発振信号を出力する位相同期回路と、
アンテナで受信した受信信号の利得を制御する低雑音増幅器と、
上記低雑音増幅器を介した受信信号を上記位相同期回路の発振信号を受けて周波数変換する第1の周波数変換部と、
送信信号を上記位相同期回路の発振信号を受けて周波数変換する第2の周波数変換部と、
上記第2の周波数変換部による送信信号を増幅し、上記アンテナ側に出力する電力増幅器と、を有し、
上記位相同期回路は、
容量バンクを有し電圧情報に応じて発振周波数を変化させる電圧制御発振器を含み、上記電圧制御発振器の発振信号を基準信号に位相同期させる位相同期部と、
電圧制御発振器の周波数キャリブレーションを行うに当たり上記電圧制御発振器に適切なキャリブレーション電圧を与えるための電圧補正機能を含むキャリブレーション部と、を有し、
上記キャリブレーション部は、
上記電圧制御発振器の出力発振信号の周波数をカウントするカウンタ回路と、
上記カウンタ回路のカウント結果を保持しておくための第1の記憶回路および第2の記憶回路と、
上記カウンタ回路とターゲット周波数を比較し大小を判定する比較回路と、
上記比較回路の結果を受け上記カウンタ回路のカウント結果と前記第1の記憶回路の保持結果を比較し、上記電圧制御発振器の容量バンクを制御する制御回路と、
上記電圧制御発振器にキャリブレーション電圧を生成し与える電圧生成回路と、
上記カウンタ回路のカウント結果と上記第1および第2の記憶回路の結果より演算を行い、演算結果に応じて上記電圧生成回路を制御する処理回路と、を含む
無線通信装置。
【請求項6】
上記キャリブレーション部の処理回路は、
上記電圧生成回路により3つの異なる第1の電圧、第2の電圧、および第3の電圧を上記電圧制御発振器の与えたときの第1の電圧のときの第1の周波数、第2の電圧のときの第2の周波数、第3の電圧のときの第3の周波数の3つの周波数データにより上記演算を行う
請求項5記載の無線通信装置。
【請求項7】
上記処理回路は、
上記第1の周波数と第3の周波数から中間周波数を求め、上記第2の周波数が上記中間周波数より高いか低いかを判定して場合分けし、それぞれの場合の電圧対周波数の1次近似関数を求め、中間周波数となる電圧を近似的に求め、当該電圧に応じた電圧を生成するように上記電圧生成回路を制御する
請求項6記載の無線通信装置。
【請求項8】
上記位相同期部は、
上記基準信号と上記電圧制御発振器の出力発振信号との位相を比較する位相比較器と、
上記位相比較器の位相比較情報を電流に変換するチャージポンプと、
上記チャージポンプから電流を流し込み、電流情報を電圧情報に変換し上記電圧制御発振器に供給するループフィルタと、を含む
請求項5から7のいずれか一に記載の無線通信装置。
【請求項1】
容量バンクを有し電圧情報に応じて発振周波数を変化させる電圧制御発振器を含み、上記電圧制御発振器の発振信号を基準信号に位相同期させる位相同期部と、
電圧制御発振器の周波数キャリブレーションを行うに当たり上記電圧制御発振器に適切なキャリブレーション電圧を与えるための電圧補正機能を含むキャリブレーション部と、を有し、
上記キャリブレーション部は、
上記電圧制御発振器の出力発振信号の周波数をカウントするカウンタ回路と、
上記カウンタ回路のカウント結果を保持しておくための第1の記憶回路および第2の記憶回路と、
上記カウンタ回路とターゲット周波数を比較し大小を判定する比較回路と、
上記比較回路の結果を受け上記カウンタ回路のカウント結果と前記第1の記憶回路の保持結果を比較し、上記電圧制御発振器の容量バンクを制御する制御回路と、
上記電圧制御発振器にキャリブレーション電圧を生成し与える電圧生成回路と、
上記カウンタ回路のカウント結果と上記第1および第2の記憶回路の結果より演算を行い、演算結果に応じて上記電圧生成回路を制御する処理回路と、を含む
位相同期回路。
【請求項2】
上記キャリブレーション部の処理回路は、
上記電圧生成回路により3つの異なる第1の電圧、第2の電圧、および第3の電圧を上記電圧制御発振器の与えたときの第1の電圧のときの第1の周波数、第2の電圧のときの第2の周波数、第3の電圧のときの第3の周波数の3つの周波数データにより上記演算を行う
請求項1記載の位相同期回路。
【請求項3】
上記処理回路は、
上記第1の周波数と第3の周波数から中間周波数を求め、上記第2の周波数が上記中間周波数より高いか低いかを判定して場合分けし、それぞれの場合の電圧対周波数の1次近似関数を求め、中間周波数となる電圧を近似的に求め、当該電圧に応じた電圧を生成するように上記電圧生成回路を制御する
請求項2記載の位相同期回路。
【請求項4】
上記位相同期部は、
上記基準信号と上記電圧制御発振器の出力発振信号との位相を比較する位相比較器と、
上記位相比較器の位相比較情報を電流に変換するチャージポンプと、
上記チャージポンプから電流を流し込み、電流情報を電圧情報に変換し上記電圧制御発振器に供給するループフィルタと、を含む
請求項1から3のいずれか一に記載の位相同期回路。
【請求項5】
無線信号を受信するアンテナと、
基準信号に位相同期した発振信号を出力する位相同期回路と、
アンテナで受信した受信信号の利得を制御する低雑音増幅器と、
上記低雑音増幅器を介した受信信号を上記位相同期回路の発振信号を受けて周波数変換する第1の周波数変換部と、
送信信号を上記位相同期回路の発振信号を受けて周波数変換する第2の周波数変換部と、
上記第2の周波数変換部による送信信号を増幅し、上記アンテナ側に出力する電力増幅器と、を有し、
上記位相同期回路は、
容量バンクを有し電圧情報に応じて発振周波数を変化させる電圧制御発振器を含み、上記電圧制御発振器の発振信号を基準信号に位相同期させる位相同期部と、
電圧制御発振器の周波数キャリブレーションを行うに当たり上記電圧制御発振器に適切なキャリブレーション電圧を与えるための電圧補正機能を含むキャリブレーション部と、を有し、
上記キャリブレーション部は、
上記電圧制御発振器の出力発振信号の周波数をカウントするカウンタ回路と、
上記カウンタ回路のカウント結果を保持しておくための第1の記憶回路および第2の記憶回路と、
上記カウンタ回路とターゲット周波数を比較し大小を判定する比較回路と、
上記比較回路の結果を受け上記カウンタ回路のカウント結果と前記第1の記憶回路の保持結果を比較し、上記電圧制御発振器の容量バンクを制御する制御回路と、
上記電圧制御発振器にキャリブレーション電圧を生成し与える電圧生成回路と、
上記カウンタ回路のカウント結果と上記第1および第2の記憶回路の結果より演算を行い、演算結果に応じて上記電圧生成回路を制御する処理回路と、を含む
無線通信装置。
【請求項6】
上記キャリブレーション部の処理回路は、
上記電圧生成回路により3つの異なる第1の電圧、第2の電圧、および第3の電圧を上記電圧制御発振器の与えたときの第1の電圧のときの第1の周波数、第2の電圧のときの第2の周波数、第3の電圧のときの第3の周波数の3つの周波数データにより上記演算を行う
請求項5記載の無線通信装置。
【請求項7】
上記処理回路は、
上記第1の周波数と第3の周波数から中間周波数を求め、上記第2の周波数が上記中間周波数より高いか低いかを判定して場合分けし、それぞれの場合の電圧対周波数の1次近似関数を求め、中間周波数となる電圧を近似的に求め、当該電圧に応じた電圧を生成するように上記電圧生成回路を制御する
請求項6記載の無線通信装置。
【請求項8】
上記位相同期部は、
上記基準信号と上記電圧制御発振器の出力発振信号との位相を比較する位相比較器と、
上記位相比較器の位相比較情報を電流に変換するチャージポンプと、
上記チャージポンプから電流を流し込み、電流情報を電圧情報に変換し上記電圧制御発振器に供給するループフィルタと、を含む
請求項5から7のいずれか一に記載の無線通信装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2012−44274(P2012−44274A)
【公開日】平成24年3月1日(2012.3.1)
【国際特許分類】
【出願番号】特願2010−181247(P2010−181247)
【出願日】平成22年8月13日(2010.8.13)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成24年3月1日(2012.3.1)
【国際特許分類】
【出願日】平成22年8月13日(2010.8.13)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]