シリコン・フォトニクスプラットフォーム上でのフォトニックデバイスの共集積化
【課題】Siベースのフォトニクスプラットフォーム上で、フォトニックデバイス、Ge導波路一体型光検出器、およびハイブリッドIII−V/Siレーザの共集積化のための方法を提供する。
【解決手段】パターン化したSi導波路構造を含むSiデバイスを備えたSiベースのフォトニクス基板を用意する工程、誘電体層、例えば、SiO2層を、平坦化したSiベースのフォトニクス基板の上部に堆積する工程、適切なエッチング深さで溝を誘電体層にエッチング形成して、フォトニクス基板のパターン化したSi導波路構造を露出させる工程、露出した導波路を選択エッチングして、Ge成長用のテンプレートを作成し、薄いSi層をGe成長用のシード層として残す工程、意図的なGe過成長を伴って、シード層からGeを選択成長させる工程、Ge表面を平坦化し、100nm〜500nmの減少した厚さを持つGe層を残す工程を含む。
【解決手段】パターン化したSi導波路構造を含むSiデバイスを備えたSiベースのフォトニクス基板を用意する工程、誘電体層、例えば、SiO2層を、平坦化したSiベースのフォトニクス基板の上部に堆積する工程、適切なエッチング深さで溝を誘電体層にエッチング形成して、フォトニクス基板のパターン化したSi導波路構造を露出させる工程、露出した導波路を選択エッチングして、Ge成長用のテンプレートを作成し、薄いSi層をGe成長用のシード層として残す工程、意図的なGe過成長を伴って、シード層からGeを選択成長させる工程、Ge表面を平坦化し、100nm〜500nmの減少した厚さを持つGe層を残す工程を含む。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、シリコン・フォトニクスプラットフォーム、例えば、SOIベースのフォトニクス・プラットフォームにおける、高性能の導波路一体型光検出器、例えば、Ge導波路一体型光検出器と、他のフォトニックデバイスとの集積化のための方法に関する。
【背景技術】
【0002】
完全なシリコンベースのフォトニクスプラットフォームの実現は、例えば、ポリ・オン・SOI(poly-on-SOI)を用いた先進の受動フォトニックデバイス、例えば、高性能の隆起型(raised)グレーティングカプラ、フィルタ、偏光ローテータ及び/又は導波路と、先進の電気光学変調器およびスイッチ、例えば、ポリとSOIの間にあるゲート酸化物キャパシタンス、及び/又は、キャリア空乏および注入のためのp−nダイオードを採用したSOSCAP(半導体−酸化物−半導体)変調器と、接合技術を用いたハイブリッドIII−V/Siレーザおよび増幅器と、GeオンSi(Ge-on-Si)導波路光検出器と、の共集積化(co-integration)を必要とする。
【0003】
ハイブリッドIII−V/シリコン・レーザおよび増幅器では、最初に別の基板上にエピタキシャル成長し、そして、例えば、SOI基板に接合した低欠陥のIII−V層の中で光学利得が達成される。シリコン層とIII−V層との間で効率的なエバネセント結合を可能にするため、両方の層は、好ましくは100nm未満の距離で近接している。III−V層と薄い界面層との接合は、低い凹凸形状を持つ平坦な表面を必要とする。
【0004】
共集積化したGeオンSi導波路光検出器は、好ましくは、良好な性能、例えば、低い暗電流(低欠陥密度の貫通転位(107個/cm2未満)未満を必要とする)、1A/Wのオーダーの高い応答性(シリコンとゲルマニウムとの間の効率的な光学結合、金属コンタクトでの低い寄生吸収、および効率的なキャリア収集を必要とする)、例えば、10GHz〜40GHzの高速性(薄い層および小さな設置面積を必要とする)を有する。
【0005】
Ge導波路光検出器は、例えば、結晶性ゲルマニウム膜をシリコンベース(例えば、SOI)のウエハに移送してウエハ接合を行い、移送した膜に光検出器を製作することによって、シリコン・フォトニクスプラットフォームとともに集積化できる。ウエハ接合の手法を用いることは、比較的高価であり、他の光学電子コンポーネントとの共集積化、特に、近接したIII−V層とシリコン導波路との接合を必要とするハイブリッドIII−V/シリコン・レーザとの共集積化を困難にする。
【0006】
Ge導波路光検出器は、Ge層をシリコン導波路の上部に(例えば、エピタキシャル)成長させ、Ge光検出器を製作することによって、シリコン・フォトニクスプラットフォームとの集積化も可能である。他の光学電子コンポーネント、例えば、ハイブリッドレーザとの共集積化を可能にするために、プレーナ・トポロジーが必要であり、例えば、光検出器用の薄いゲルマニウム膜(好ましくは、300nmより薄い)が必要になる。
【0007】
しかしながら、こうした薄膜の上部での金属コンタクトは、光電流に寄与しない余分な光吸収を引き起こすことが知られており、それ自体、光検出器の応答速度に悪影響を及ぼす。さらに、シリコン上部にエピタキシャル成長した薄いGe層内の欠陥による光検出器の応答速度への悪影響は、より厚いGe層よりかなり顕著である。
【発明の概要】
【発明が解決しようとする課題】
【0008】
本開示の実施形態の目的は、シリコンベースのフォトニクスプラットフォーム上で、フォトニック能動および受動デバイス、高性能のGe導波路一体型光検出器、およびハイブリッドIII−V/Siレーザの共集積化のための方法を提供することである。
【課題を解決するための手段】
【0009】
上記目的は、本開示に係る方法およびデバイスによって達成される。
【0010】
本開示は、パターン化したシリコン構造、例えば、導波路構造を含むシリコンデバイスを備えた、平坦化したシリコンベースのフォトニクス基板上における、先進の能動および受動フォトニックデバイス、ハイブリッドIII−V/シリコンレーザおよび、GeオンSi(Ge-on-Si)導波路光検出器の共集積化のための方法を提供する。
【0011】
該方法は、誘電体層、例えば、SiO2層を、平坦化したシリコンベースのフォトニクス基板の上部に堆積することと、適切なエッチング深さで溝を誘電体層にエッチング形成して、フォトニクス基板のパターン化したシリコン導波路構造を露出させることと、露出した導波路を選択エッチングして、Ge成長用のテンプレートを作成し、薄いシリコン層をGe成長用のシード(seed)層として残すことと、意図的なGe過成長(overgrowth)、例えば、約1マイクロメータのGe過成長を伴って、シード層からGeを選択成長させることと、必要に応じて、好都合ではあるが、成長後(post-growth)アニールを行って、Ge層中の欠陥密度を減少させることと、例えば、CMP(化学機械研磨)によって平坦化し、例えば、100nm〜500nm、例えば、250nm〜300nmのオーダーの厚さを持つGe層を残すこととを含む。本開示の方法は、例えば、注入(implantation)によってドープ領域をGe層の中に作成すること、およびGe領域およびSi領域の両方のシリサイド化を含む、Ge光検出器の処理をさらに含む。さらに、III−V層を、ハイブリッドIII−Vシリコンレーザの集積化のための基板に接合できる。レーザ処理の後、一般のBEOL(Back-End Of Line: 配線工程)プロセスが、レーザ、Ge光検出器およびシリコンデバイスを接触させるために実施できる。
【0012】
シリコンベースのフォトニクス基板またはシリコンベースのフォトニクスプラットフォームは、フォトニック構造およびフォトニックデバイス、例えば、導波路構造、グレーティングカプラ、フィルタ及び/又は変調器を備え、この場合、シリコン/誘電体材料系が光学的機能を実現するために用いられる。それは、例えば、SOI(シリコン・オン・インシュレータ)ウエハ上に設けたSi/SiO2材料系とすることができる。このシリコンベースのフォトニクス基板は、好ましくは平坦化され、即ち、好ましくはほぼ平坦な表面を有する。
【0013】
本開示の実施形態では、Ge成長用のテンプレートは、良好な性能、即ち、高い応答性、低い暗電流、高速性を備えた薄いGe光検出器の製造が可能なように選択される。第1態様において、Ge成長用テンプレートは、例えば、100nm〜500nm厚、好ましくは、250nm〜300nm厚の光学活性領域を備えた「反転リブ(rib)」(T字状)Ge層が得られるように選択される。光学活性領域は、より薄い(例えば、50nm厚)横方向張り出し部を備え、その上に金属コンタクトが設けられる。動作の際、光が光学活性領域内に閉じ込められ、金属コンタクトから遠くに保たれおり、金属コンタクトでの吸収損失を実質的に制限している。
【0014】
第2の態様において、Ge成長用のテンプレートは、「横方向過成長」(L字状)Ge層が得られるように選択され、Ge内の光学活性領域(100nm〜500nm、例えば、250nm〜300nmのオーダーの厚さを有する)は、シリコン導波路上での横方向過成長によって形成され、シリコン導波路とGe光検出器の光学活性領域の間に薄い誘電体層を備える。Geの光学活性領域は、横方向に配置され、例えば、シード層から横方向距離(例えば、300nm〜1000nm)に、こうしてシード層近くの欠陥からある横方向距離に配置され、例えば、低い暗電流が得られ、暗電流は、例えば、所定の閾値未満になる。Ge光検出器への金属コンタクトは、好ましくは、光学活性領域からある距離(例えば、50nmまたはそれ以上)に設けられ、その結果、コンタクトでの吸収損失を制限でき、例えば、所定の閾値未満に制限できる。
【0015】
本開示の方法において、Ge光検出器を処理した後、プレーナトポロジーが得られる。この方法は、ハイブリッドIII−Vシリコン・レーザの集積化のための基板へのIII−V層の接合をさらに含んでもよい。100nm未満、好ましくは、50nm未満の厚さ、例えば、30nmの薄い酸化物層を有する薄い誘電体層が、この平坦な表面上に設置でき、その後、例えば、下地のシリコン構造との良好な結合を備えたIII−V/Siハイブリッドレーザを製造するために、例えば、これらのIII−V層の接合が行われる。本発明の好ましい実施形態によれば、III−V層は、フォトニクス基板のシリコン導波路構造からある垂直な距離、例えば、100nmより小さい、または50nmより小さい、または30nmより小さい距離に設けられる。
【0016】
好ましい実施形態によれば、該方法は、単一の一般的なBEOL(Back-End Of Line)プロセスを実施して、III−V/シリコンハイブリッドレーザ、Ge光検出器およびシリコンデバイスを接触させることをさらに含む。
【0017】
好ましい実施形態によれば、平坦化したシリコンベースのフォトニクス基板を用意することは、シリコンベースのダミー構造をシリコンベースのフォトニクス基板の上に設けることと、シリコンベースのフォトニクス基板をCMPによって平坦化することとを含む。こうした好ましい実施形態では、少なくとも相当な量のシリコンベースのダミー構造がGe成長用のシード層として使用でき、これによりGe密度を基板に渡って平均化するGeベースのダミー構造(またはGeダミー)を作成でき、そしてCMPを用いてGe層の良好な平坦化を可能にする。利点は、シリコンベースのダミー構造は、Geベースのダミー構造を作成するために再使用できることである。
【0018】
本開示の方法の利点は、既存のフレームワークに収まること、CMOS互換性があること、III−V/Siレーザの集積化と組み合わせて良好な高性能のGe光検出器が得られることである。利点は、Ge導波路一体型光検出器の集積後、シリコン導波路の上部に薄い誘電体層(100nm未満、好ましくは50nm未満の厚さ)だけを備えたプレーナトポロジーが得られることである。これにより後続のハイブリッドIII−V/Siレーザの集積化が可能になり、これはシリコンとIII−V層の間にある薄い界面誘電体層に依存して、最適なレーザ性能が得られる。
【0019】
利点は、本開示のプロセスが、シリコンベースのフォトニクスプロセスのための既存のプラットフォームまたはフレームワークに収まること、そして、全てのデバイス(レーザ、Ge光検出器、シリコンデバイス)間のコンタクトモジュールの共有が可能になり、コスト低減をもたらす可能性があることである。
【0020】
本開示および、先行技術に対して達成される利点を要約する目的で、本開示の一定の目的および利点を上述している。当然ながら、こうした目的または利点の全てが本開示のいずれか特定の実施形態に従って必ず達成されるわけではないことは理解すべきである。こうして、例えば、本開示が、ここで教示したような1つの利点または複数の利点を達成または最適化するような方法で、ここで教示または提示したような他の目的または利点を必ずしも達成することなく、具体化または実施できることは、当業者は認識するであろう。さらに、この要約は一例に過ぎず、本開示の範囲を限定することを意図していないことが理解される。本開示は、添付図面を参照しながら読んだ場合、構成および動作方法の両方にとって、これらの特徴および利点とともに、下記の詳細な説明を参照して最もよく理解できるてあろう。
【図面の簡単な説明】
【0021】
【図1】本開示に係る例示の方法の処理ステップを概略的に示す。
【図2】本開示に係る例示の方法の処理ステップを概略的に示す。
【図3】本開示に係る例示の方法の処理ステップを概略的に示す。
【図4】本開示に係る例示の方法の処理ステップを概略的に示す。
【図5】本開示に係る例示の方法の処理ステップを概略的に示す。
【図6】本開示に係る例示の方法の処理ステップを概略的に示す。
【図7】本開示に係る例示の方法の処理ステップを概略的に示す。
【図8】本開示に係る例示の方法の処理ステップを概略的に示す。
【図9】本開示に係るハイブリッドIII−Vシリコンレーザの集積化を示す。
【図10】「反転リブ」Ge構造のTEM断面を示す。
【図11】本開示の実施形態において使用可能な「反転リブ」Ge導波路一体型光検出器について種々のデバイス構成を示す。
【図12】先行技術のGe導波路一体型光検出器(図12(b))、および本開示の実施形態に係る「反転リブ」Ge導波路一体型光検出器(図12(a))のシミュレーション結果を示す。
【図13A】本開示に係る例示の方法の処理ステップを概略的に示す。
【図13B】本開示に係る例示の方法の処理ステップを概略的に示す。
【図14】本開示の実施形態において使用可能な「横方向過成長」Ge導波路一体型光検出器について種々のデバイス構成を示す。
【図15】先行技術のGe光検出器と本開示の実施形態に係るGe光検出器とを比較した実験結果を示す。
【図16】先行技術のGe光検出器と本開示の実施形態に係るGe光検出器とを比較した実験結果を示す。
【0022】
請求項中のいずれの参照符号も、本開示の範囲を限定するものとして解釈すべきでない。異なる図面において、同じ参照符号は同じまたは類似の要素を参照する。
【発明を実施するための形態】
【0023】
下記の詳細な説明では、本開示および特定の実施形態でどのように実用化されるかの深い理解を提供するために、多数の具体的な詳細を説明している。しかしながら、本開示は、これらの具体的な詳細なしで実施してもよいことは理解されよう。別の例では、本開示を曖昧にしないために、周知の方法、手順および技法は詳細には示していない。本開示は、特定の実施形態に関して、一定の図面を参照しながら説明しているが、本開示はこれによって限定されない。ここに含まれ記載した図面は概略的であり、本開示の範囲を限定するものでない。図面において、幾つかの要素のサイズは強調していることがあり、説明目的のため、スケールどおりに描いていないことに留意する。
【0024】
さらに、説明および請求項での用語「第1」「第2」「第3」などは、類似の要素を区別するために使用しており、必ずしも時間的または空間的な順番をランキングや他の方法で記述するためではない。ここで使用した用語は、適切な状況下で交換可能であり、ここで説明した本開示の実施形態は、ここで説明したり図示したものとは別の順番で動作可能であると理解すべきである。
【0025】
さらに、説明および請求項での用語「上(top)」、「下(bottom)」、「の上に(over)」、「の下に(under)」等は、説明目的で使用しており、必ずしも相対的な位置を記述するためのものでない。こうして用いた用語は、適切な状況下で交換可能であって、ここで説明した本開示の実施形態がここで説明または図示した以外の他の向きで動作可能であると理解すべきである。
【0026】
用語「備える、含む(comprising)」は、それ以降に列挙された手段に限定されるものと解釈すべきでなく、他の要素またはステップを除外していないことに留意する。記述した特徴、整数、ステップまたは構成要素の存在を、参照したように特定するように解釈する必要があるが、1つ又はそれ以上の他の特徴、整数、ステップまたは構成要素、あるいはこれらのグループの存在または追加を除外していない。こうして表現「手段A,Bを備えるデバイス」の範囲は、構成要素A,Bのみから成るデバイスに限定すべきでない。
【0027】
本開示は、集積化プロセスを提供するものであり、単一のシリコンベースのフォトニクスプラットフォーム上で、フォトニック能動および受動デバイス、高性能の導波路一体型光検出器、例えば、高性能のGe導波路一体型光検出器、および光源のハイブリッド集積化、例えば、ハイブリッドIII−V/Siレーザの共集積化を可能にする。
【0028】
こうした共集積化は、プレーナ技術を必要とし、Ge光検出器を形成するために用いられるGe層の厚さは、好ましくは300nm未満である。
【0029】
本開示の方法は、誘電体層を、パターン化したシリコン構造を備えた、平坦化したシリコンベースのフォトニクス基板の上部に堆積することと、適切なエッチング深さで溝を誘電体層にエッチング形成して、フォトニクス基板のパターン化したシリコン導波路構造を露出させることと、露出した導波路を選択エッチングして、Ge成長用のテンプレートを作成し、薄いシリコン層をGe成長用のシード(seed)層として残すことと、意図的なGe過成長(overgrowth)とともに、エッチングした導波路の露出したシリコンをシード層として用いて、Geを選択成長させることと、成長後アニールを行って、Ge層中の欠陥密度を減少させることと、GeのCMP(化学機械研磨)を行って、表面を平坦化し、その結果、プレーナ構造が得られ、例えば、250nm〜300nmのオーダーの厚さを持つGe層を残すことと、を含む。本開示の方法は、例えば、注入(implantation)によってドープ領域をGe層の中に作成することを含む、Ge光検出器の処理をさらに含む。
【0030】
本開示の実施形態では、Ge成長用のテンプレートは、良好な性能、即ち、高い応答性、低い暗電流、高速性を備えた薄いGe光検出器の製造が可能なように選択される。第1の態様において、こうした薄いGe膜上の金属コンタクトが過剰な光学吸収損失を引き起こし、低性能のGe光検出器をもたらすことを回避するために、金属コンタクトを光学活性領域からある距離に設けた設計が提案される。これは、「反転リブ(rib)」Ge光検出器を設けることによって得られ、この場合、Geは、光学活性領域(例えば、100nm〜500nm厚、例えば、250nm〜300nm厚)と、横方向張り出し要素または部分(例えば、約50nm厚)とを含むようにパターン化されて、T字状のものが得られ、金属コンタクトがこれらの張り出し要素の上に設けられる。
【0031】
横方向張り出し部は、薄く、例えば、50nmのオーダーであり、光学モードをより厚い、例えば、250nm〜300nm厚の光学活性領域に閉じ込める。金属コンタクトは、Ge光学活性領域と横方向接続されたこれらの薄いGe層の上に設けられる。光は、主としてより厚いGe領域に閉じ込められ、金属コンタクトから遠くに保たれ、これによりコンタクトでの吸収損失を大きく制限している。
【0032】
第2の態様において、シリコンシード層の上部に成長した薄いGe層内の欠陥の影響をさらに最小化するために、「横方向過成長」Ge導波路一体型光検出器がシリコン導波路の上部に設けられる。この態様では、光学活性Ge領域は、シリコン導波路の上に横方向過成長によって形成され、薄い(100nm未満)誘電体層が横方向過成長Ge層とシリコン導波路層の間に存在する。Ge層の光学活性領域は、シード層から所定の横方向距離の場所にあり、光学活性領域は、シード層近くの欠陥からある横方向距離の場所にある。さらに、金属コンタクトは、好ましくは光学活性領域からある距離に設けられ、金属コンタクトでの吸収損失を最小化している。
【0033】
本開示によれば、「反転リブ」Ge構造および「横方向過成長」Ge構造が、適切なエッチング深さおよびプロファイルを持つ酸化物溝の底部においてシリコン層からシード成長した選択的Ge成長によって形成される。上述のように、酸化物溝は、Ge成長用のテンプレートを形成し、エッチングされたシリコン導波路がシード層として用いられる。
【0034】
Ge光検出器の集積後、プレーナ構造が得られる。プロセスの後の段階で、例えば、集積III−V/シリコンハイブリッドレーザを製造するために、III−V層がこのプレーナ構造に接合できる。レーザプロセスの後、一般のBEOL(Back-End Of Line)手法が、レーザ、Ge光検出器およびシリコンデバイスを接触させるために使用できる。
【0035】
本開示のプロセスが、シリコン・フォトニクスプロセス用の既存のフレームワークまたはプラットフォームに収まる。それはCMOS互換であり、III−V/Siレーザの集積化と組み合わせた良好なGe光検出器を得ることを可能にする。Ge導波路一体型光検出器の集積後、プレーナトポロジーが得られ、シリコン導波路の上部に薄い誘電体層(100nm未満、好ましくは50nm未満の厚さ)を備える。これによりハイブリッドIII−V/Siレーザの次の集積化が可能になり、これはシリコンとIII−Vレーザとの間の薄い界面誘電体層に依存して、最適なレーザ性能が得られる。本開示のプロセスにおいて、全てのデバイス(レーザ、Ge光検出器、シリコンデバイス)間でのコンタクトモジュールの共有が可能になり、低コストプロセスをもたらす可能性がある。
【0036】
本開示の方法は、例示の処理フローについて、Ge光検出器を形成するための処理ステップに着目してさらに説明する。しかしながら、本開示はこれに限定されない。例えば、異なる処理ステップでは、他の適切な材料、他の適切な処理パラメータ(例えば、温度、処理時間、…)、他の適切な寸法が使用できる。説明したもの以外の他のデバイスも集積化が可能である。
【0037】
本開示の一実施形態に係る例示の処理フローの処理ステップを図1〜図8に概略的に示す。これらの図面において、本開示のプロセスは、導波路/グレーティングカプラ(FC)、隆起型(raised)グレーティングカプラ(RFC)、GeオンSi(Ge-on-Si)光検出器(PD)、Si MOSCAP変調器、Siダイオード変調器がシリコンベースのフォトニクスプラットフォームに集積化された例について説明している。
【0038】
図示した例では、フォトニクスSOIウエハを用いており、SOIウエハは、2000nm厚のBOX(埋め込み酸化物)層と、その上に、軽くドープした220nm厚のシリコン層とを備える。図1は、既存のシリコン・フォトニクスプラットフォームに従って処理された、平坦化したシリコンベースのフォトニクス基板の断面を示す(例えば、文献(D. Vermeulen et al, "High-efficiency fiber-to-chip grating couplers realized using an advanced CMOS-compatible Silicon-On-Insulator platform", Optics Express, Vol. 18 No. 17, 16 August 2010, pp 18278-18283.)で報告されている)。図1は、2000nm厚のBOX層1と、形成すべきフォトニクスデバイスを実現するのに必要な場所にドープされたパターン化(220nm厚)シリコン層2とを示し、シリコン構造2、ゲート酸化物層4、ポリ構造5の間に酸化物領域3を備え、そして、平坦な表面を有する酸化物層6を示す。
【0039】
下記のステップでは、Ge成長用のテンプレートが形成される。図2は、酸化物層6を通る溝7のエッチングを示しており、その結果、Ge光検出器を形成するためのGe成長が開始する場所で、下地のポリ層5が露出している。図3は、ポリ層5を通るエッチングを行い(ゲート酸化物層4の上で停止)、ゲート酸化物層4をエッチングし、下地の結晶シリコン構造2の中に、例えば、70nm〜150nmの範囲の深さまでエッチングした後、得られた構造を示す。こうしてGe成長用のテンプレート8が形成される。
【0040】
次に、クリーニングステップを行い、HF浸漬と、その場(in-situ)H2焼成(bake)を850℃で行う。そして、約50nmのシリコンについてその場(in-situ)HCl気相エッチングを行って、良好なシード層表面を有する。このプロセスでは、好ましくは、フォトレジスト(パターニングステップ用に使用)は、シリコン層を露出することなく、ポリのエッチング後、ゲート酸化物のエッチング前に除去される。これは、シリコンシード層表面の清浄度にとって有利である。
【0041】
プロセスでの次のステップは、Ge層9の選択成長であり、露出したシリコンをシード層として用い(図4)、段差形状の溝8(図3)をテンプレートとして用いる。Ge層9の厚さは、例えば、1マイクロメータ〜2マイクロメータのオーダーにできる。より発展したデバイスでは、シリコンエピタキシャル成長及び/又はその場(in-situ)ドーピングのニーズがさらに存在するであろう。
【0042】
欠陥の数を低減するためのGeの成長後(post-growth)アニール(例えば、3分間、850℃、窒素雰囲気)の後、シリコン酸化物層6で停止するGe CMPステップを行う(図5)。Ge CMPプロセスをより良く制御するために、Ge密度を基板に渡って平均化するGeベースのダミー構造またはGeダミーが設置できる。これらのGeダミーは、例えば、図1に示す平坦化したシリコンベースのフォトニクス基板の製造プロセスで用いられたシリコンベースのダミー構造の場所に形成できる。例えば、Geダミーは、シリコンベースのダミー構造をGe成長用のシード層として用いて、製造できる。Ge CMP後、残りのGe層10の厚さは、例えば、100nm〜500nmの範囲、好ましくは250nm〜300nmのオーダーである。
【0043】
このステップに続いて、図6に示すように、20nm厚のSi0.50Ge0.50キャップ層11の成長(酸化物層6に対して選択的)を行い、後の処理ステップにおいてシリコンデバイスとの集団シリサイド化を可能にする。これに続いて、100nm未満、好ましくは50nm未満、例えば、約30nmの厚さを有するPECVD酸化物ライナー12の成長を行う(図7)。次に、Ge層内にn+注入(implant)13(例えば、リン)及び/又はp+注入(例えば、ボロン)を行い、続いて活性化アニールを行い、光検出器構造(図8に示す例では、垂直p−i−n)を形成する。図8に示す例では、Ge光検出器は、「反転リブ(rib)」構造を有する。こうした「反転リブ」構造のTEM断面を図10に示す。
【0044】
プロセスのこの段階では、シリコン・フォトニクスプラットフォーム上に、フォトニックデバイスと、集積化したGe光検出器とを備えたプレーナ構造が得られる。上部酸化物層12は、薄く、例えば、30nmの薄さであり、例えば、下地のシリコン・フォトニクス構造との良好な結合を備えたIII−V/Siハイブリッドレーザの集積化をさらに可能にする。
【0045】
III−Vデバイスの集積化を図9に概略的に示ており、下地のシリコン導波路構造16との良好な光結合を可能にする、集積化III−Vレーザ14を示している。更なる処理ステップは、III−Vレーザの結合後、主としてレーザプロセスおよびコンタクトおよび相互接続の形成に関係する。本開示のあるプロセスでは、単一コンタクトモジュールが、シリコンデバイス、Ge光検出器およびハイブリッドレーザとのコンタクトを形成するために使用できる(図9)。図9に判るように、図示した例では、Ge層10の形状は、薄い横方向張り出し要素を含む「反転リブ」Ge構造であり、その上に金属コンタクト15が設けられる。これは、Ge光検出器の異なる電気設計の変形について図11にも示している。図11(a)は、垂直方向p−i−n構造を示し、図11(b)は、横方向p−i−n構造を示し、図11(c)は、横方向の金属−半導体−金属の構造を示す。金属コンタクトは、Ge構造の薄い横方向張り出し部分の上に、光学活性領域から遠くに設けられ、その結果、金属コンタクトの場所での光学損失は大きく減少し、Ge光検出器の高い応答性をもたらす。
【0046】
図12は、上述のような本開示に係る「反転リブ」Ge光検出器(図12(a))、およびGe光検出器の光学活性領域の上部に金属コンタクトを備えた先行技術のGe導波路一体型光検出器(図12(b))について行ったシミュレーション結果を示す。シミュレーションは、1.5マイクロメータの波長で行い、幅が1マイクロメータ、厚さが0.21マイクロメータのGe導波路を想定した。シミュレーションは、「反転リブ」Ge光検出器の場合、光学モードの吸収係数が約4400/cmであり、その吸収は主にゲルマニウムで生じており、100%に近い最大量子効率をもたらすことを明らかにした。先行技術のGe光検出器の場合、シミュレーションは、光学モードの吸収係数が約7400/cmであり、その3000/cmが金属での吸収に関係しており、60%未満の最大量子効率が得られることを示している。
【0047】
図13は、本開示の製造プロセスを概略的に示しており、第1態様に係る「反転リブ」Ge導波路一体型光検出器の製造、および第2態様に係る「横方向過成長」Ge導波路一体型光検出器の製造を示している。図13(a)の基礎は、平坦化したシリコンベースのフォトニクスプラットフォームである。このプラットフォームは、シリコン・オン・インシュレータ(SOI)基板の上に、ゲート酸化物4/多結晶シリコン5のスタックを備える(典型的な厚さ:160nm多結晶シリコン5/5nmゲート酸化物4。例えば、220nm厚のシリコン2および2ミクロン厚の埋め込み酸化物(Box)1を備えたSOI基板の上部に位置する)。
【0048】
典型的には4つまたは5つのレベルのパターニングを行い、例えば、多結晶シリコンのリソグラフィ及び/又はエッチング/シリコンエッチングを含んでおり、先進の光学特徴部または構造をシリコン内に規定する。シリコンのパターニングステップ後、シリコンベースのフォトニクスプラットフォームを製造するプロセスは、酸化物を堆積し、例えば、化学機械研磨(CMP)によって、堆積した酸化物の平坦化するステップをさらに含む。このCMPステップは、パターン化した多結晶シリコンの上部にあるSiN層で停止できる。好ましくは、SiNで覆われたダミー多結晶シリコン構造が基板全体に設けられ、多結晶シリコン構造の密度をウエハ全体で平均化し、これにより良好なCMPプロセス制御を可能にしている。
【0049】
CMPの後、SiN層は除去され、SiN構造の間にある酸化物はエッチバックされ、その結果、プレーナ表面が得られる。次に、酸化物層、例えば、150nm厚の酸化物層が表面全体に堆積される。得られたシリコンベースのフォトニクスプラットフォームは、図1にも示している。
【0050】
図13(a)は、酸化物層にGe成長用テンプレートを形成するステップ直前のプロセス段階を示す。図13(a)は、例えば、リソグラフィ手法を用いて酸化物テンプレートを規定するためのパターン化レジスト層21の設置を示す。図13(b)は、酸化物層6を通る溝のエッチングを示し、その結果、下地の多結晶シリコン層5が露出し、その場所でGe光検出器を形成するためのGe成長が開始することになる。好ましくは、これは、時間限定(timed)の酸化物エッチングであり、多結晶シリコン構造5を露出して、エッチング時間は、シリコン導波路構造2の上部に残る酸化物の厚さを決定する。図示した例では、左側の溝は、「反転リブ」Ge構造を実現するための形状であり、右側の溝は、シリコン導波路の上に位置し、「横方向過成長」Ge構造を実現することを意図している。
【0051】
図13(c)は、多結晶シリコン層5を通るエッチングのステップ(例えば、ゲート酸化物4の上で停止する)を示す。これにより酸化物の中に段差状テンプレートが生成され、下地のSi導波路構造の上に配置できる。レジスト層を剥離した後(図13(d))、ゲート酸化物層は、選択的にエッチングされ(図13(e))、続いてその場(in-situ)クリーニングおよび、多結晶シリコン層の中に、例えば、70nm〜150nmの範囲の深さまでの任意のエッチングを行う(図13(f))。プロセスの次のステップは、露出したシリコンをシード層として用い、段差状の酸化物溝をテンプレートとして用いて、例えば、0.5〜5ミクロンの厚さに達する選択的Ge成長である(図13(g))。
【0052】
好都合には、転位欠陥を除去するために成長後(post-growth)アニールを行う。これにより欠陥の除去は、典型的には、薄い層よりも厚い層でより良好になる。その後、Ge CMPを行う(図13(h))。Ge層の最終厚さは、100nm〜500nmの範囲内、典型的には約300nmに見積もられる。図示した例では、「反転リブ」構造(左側)および「横方向過成長」構造(右側)の両方が得られる。Ge CMPプロセス制御は、ウエハ全体で等しいGeアイランド密度を必要とし、これはGeダミー構造をウエハ全体に設けることによって取得できる。単一で一般の配線工程(BEOL)コンタクトプロセスまたは方策が、同じ基板上にあるGeデバイスおよびSi光学デバイスのために実施できる。
【0053】
一例として、図14は、本開示の実施形態において「横方向過成長」Ge導波路一体型光検出器として使用できる2つの異なるデバイス構成を示す。
【0054】
「標準」または先行技術(図15)および「反転リブ」(図16)のGe光検出器構造の両方について、1.5マイクロメータの波長で、デバイスの機能として測定した応答性に関する実験結果を提示している。Ge層の最終厚さは約200nmであった。10マイクロメータの長さ(L10)を持つデバイスについて、異なる幅(それぞれW=1.4ミクロン、2ミクロン、3ミクロン、1ミクロン、2ミクロン)についての結果を示す。同じデバイスサイズでは、本発明の態様に係る反転リブ構造は、「標準」Ge光検出器と比べて明らかにより良好な応答性が得られることが結論付けられる。また、反転リブ構造の場合、先行技術の構造と比べて、応答性はデバイス幅による影響をあまり受けないことが結論付けられる。
【0055】
開示した実施形態の他の変形例が、図面、本開示および添付の請求項の研究から、請求項の発明を実施する際に当業者によって理解、実施できる。請求項において、用語「備える、含む(comprising)」は、他の要素またはステップを除外していない。不定冠詞"a"または"an"は、複数を除外してない。ある手段が互いに異なる従属請求項に記載されていることだけでは、これらの手段の組合せが好都合に使用できないことを示すものではない。請求項中のいずれの参照符号も、本開示の範囲を限定するものとして解釈すべきでない。
【0056】
上述の説明は、本発明の一定の実施形態を詳説している。しかしながら、上述の説明が文章にどんなに詳細に記述されていても、本発明は多くの方法で実施できることは理解されよう。特定の用語の使用は、本発明の一定の特徴または態様を説明する場合、その用語は、当該用語が関連した、本発明の特徴または態様のいずれか特定の特性を含むように限定されるものとしてここで再定義されることを意味すると理解すべきではないことに留意すべきである。
【技術分野】
【0001】
本開示は、シリコン・フォトニクスプラットフォーム、例えば、SOIベースのフォトニクス・プラットフォームにおける、高性能の導波路一体型光検出器、例えば、Ge導波路一体型光検出器と、他のフォトニックデバイスとの集積化のための方法に関する。
【背景技術】
【0002】
完全なシリコンベースのフォトニクスプラットフォームの実現は、例えば、ポリ・オン・SOI(poly-on-SOI)を用いた先進の受動フォトニックデバイス、例えば、高性能の隆起型(raised)グレーティングカプラ、フィルタ、偏光ローテータ及び/又は導波路と、先進の電気光学変調器およびスイッチ、例えば、ポリとSOIの間にあるゲート酸化物キャパシタンス、及び/又は、キャリア空乏および注入のためのp−nダイオードを採用したSOSCAP(半導体−酸化物−半導体)変調器と、接合技術を用いたハイブリッドIII−V/Siレーザおよび増幅器と、GeオンSi(Ge-on-Si)導波路光検出器と、の共集積化(co-integration)を必要とする。
【0003】
ハイブリッドIII−V/シリコン・レーザおよび増幅器では、最初に別の基板上にエピタキシャル成長し、そして、例えば、SOI基板に接合した低欠陥のIII−V層の中で光学利得が達成される。シリコン層とIII−V層との間で効率的なエバネセント結合を可能にするため、両方の層は、好ましくは100nm未満の距離で近接している。III−V層と薄い界面層との接合は、低い凹凸形状を持つ平坦な表面を必要とする。
【0004】
共集積化したGeオンSi導波路光検出器は、好ましくは、良好な性能、例えば、低い暗電流(低欠陥密度の貫通転位(107個/cm2未満)未満を必要とする)、1A/Wのオーダーの高い応答性(シリコンとゲルマニウムとの間の効率的な光学結合、金属コンタクトでの低い寄生吸収、および効率的なキャリア収集を必要とする)、例えば、10GHz〜40GHzの高速性(薄い層および小さな設置面積を必要とする)を有する。
【0005】
Ge導波路光検出器は、例えば、結晶性ゲルマニウム膜をシリコンベース(例えば、SOI)のウエハに移送してウエハ接合を行い、移送した膜に光検出器を製作することによって、シリコン・フォトニクスプラットフォームとともに集積化できる。ウエハ接合の手法を用いることは、比較的高価であり、他の光学電子コンポーネントとの共集積化、特に、近接したIII−V層とシリコン導波路との接合を必要とするハイブリッドIII−V/シリコン・レーザとの共集積化を困難にする。
【0006】
Ge導波路光検出器は、Ge層をシリコン導波路の上部に(例えば、エピタキシャル)成長させ、Ge光検出器を製作することによって、シリコン・フォトニクスプラットフォームとの集積化も可能である。他の光学電子コンポーネント、例えば、ハイブリッドレーザとの共集積化を可能にするために、プレーナ・トポロジーが必要であり、例えば、光検出器用の薄いゲルマニウム膜(好ましくは、300nmより薄い)が必要になる。
【0007】
しかしながら、こうした薄膜の上部での金属コンタクトは、光電流に寄与しない余分な光吸収を引き起こすことが知られており、それ自体、光検出器の応答速度に悪影響を及ぼす。さらに、シリコン上部にエピタキシャル成長した薄いGe層内の欠陥による光検出器の応答速度への悪影響は、より厚いGe層よりかなり顕著である。
【発明の概要】
【発明が解決しようとする課題】
【0008】
本開示の実施形態の目的は、シリコンベースのフォトニクスプラットフォーム上で、フォトニック能動および受動デバイス、高性能のGe導波路一体型光検出器、およびハイブリッドIII−V/Siレーザの共集積化のための方法を提供することである。
【課題を解決するための手段】
【0009】
上記目的は、本開示に係る方法およびデバイスによって達成される。
【0010】
本開示は、パターン化したシリコン構造、例えば、導波路構造を含むシリコンデバイスを備えた、平坦化したシリコンベースのフォトニクス基板上における、先進の能動および受動フォトニックデバイス、ハイブリッドIII−V/シリコンレーザおよび、GeオンSi(Ge-on-Si)導波路光検出器の共集積化のための方法を提供する。
【0011】
該方法は、誘電体層、例えば、SiO2層を、平坦化したシリコンベースのフォトニクス基板の上部に堆積することと、適切なエッチング深さで溝を誘電体層にエッチング形成して、フォトニクス基板のパターン化したシリコン導波路構造を露出させることと、露出した導波路を選択エッチングして、Ge成長用のテンプレートを作成し、薄いシリコン層をGe成長用のシード(seed)層として残すことと、意図的なGe過成長(overgrowth)、例えば、約1マイクロメータのGe過成長を伴って、シード層からGeを選択成長させることと、必要に応じて、好都合ではあるが、成長後(post-growth)アニールを行って、Ge層中の欠陥密度を減少させることと、例えば、CMP(化学機械研磨)によって平坦化し、例えば、100nm〜500nm、例えば、250nm〜300nmのオーダーの厚さを持つGe層を残すこととを含む。本開示の方法は、例えば、注入(implantation)によってドープ領域をGe層の中に作成すること、およびGe領域およびSi領域の両方のシリサイド化を含む、Ge光検出器の処理をさらに含む。さらに、III−V層を、ハイブリッドIII−Vシリコンレーザの集積化のための基板に接合できる。レーザ処理の後、一般のBEOL(Back-End Of Line: 配線工程)プロセスが、レーザ、Ge光検出器およびシリコンデバイスを接触させるために実施できる。
【0012】
シリコンベースのフォトニクス基板またはシリコンベースのフォトニクスプラットフォームは、フォトニック構造およびフォトニックデバイス、例えば、導波路構造、グレーティングカプラ、フィルタ及び/又は変調器を備え、この場合、シリコン/誘電体材料系が光学的機能を実現するために用いられる。それは、例えば、SOI(シリコン・オン・インシュレータ)ウエハ上に設けたSi/SiO2材料系とすることができる。このシリコンベースのフォトニクス基板は、好ましくは平坦化され、即ち、好ましくはほぼ平坦な表面を有する。
【0013】
本開示の実施形態では、Ge成長用のテンプレートは、良好な性能、即ち、高い応答性、低い暗電流、高速性を備えた薄いGe光検出器の製造が可能なように選択される。第1態様において、Ge成長用テンプレートは、例えば、100nm〜500nm厚、好ましくは、250nm〜300nm厚の光学活性領域を備えた「反転リブ(rib)」(T字状)Ge層が得られるように選択される。光学活性領域は、より薄い(例えば、50nm厚)横方向張り出し部を備え、その上に金属コンタクトが設けられる。動作の際、光が光学活性領域内に閉じ込められ、金属コンタクトから遠くに保たれおり、金属コンタクトでの吸収損失を実質的に制限している。
【0014】
第2の態様において、Ge成長用のテンプレートは、「横方向過成長」(L字状)Ge層が得られるように選択され、Ge内の光学活性領域(100nm〜500nm、例えば、250nm〜300nmのオーダーの厚さを有する)は、シリコン導波路上での横方向過成長によって形成され、シリコン導波路とGe光検出器の光学活性領域の間に薄い誘電体層を備える。Geの光学活性領域は、横方向に配置され、例えば、シード層から横方向距離(例えば、300nm〜1000nm)に、こうしてシード層近くの欠陥からある横方向距離に配置され、例えば、低い暗電流が得られ、暗電流は、例えば、所定の閾値未満になる。Ge光検出器への金属コンタクトは、好ましくは、光学活性領域からある距離(例えば、50nmまたはそれ以上)に設けられ、その結果、コンタクトでの吸収損失を制限でき、例えば、所定の閾値未満に制限できる。
【0015】
本開示の方法において、Ge光検出器を処理した後、プレーナトポロジーが得られる。この方法は、ハイブリッドIII−Vシリコン・レーザの集積化のための基板へのIII−V層の接合をさらに含んでもよい。100nm未満、好ましくは、50nm未満の厚さ、例えば、30nmの薄い酸化物層を有する薄い誘電体層が、この平坦な表面上に設置でき、その後、例えば、下地のシリコン構造との良好な結合を備えたIII−V/Siハイブリッドレーザを製造するために、例えば、これらのIII−V層の接合が行われる。本発明の好ましい実施形態によれば、III−V層は、フォトニクス基板のシリコン導波路構造からある垂直な距離、例えば、100nmより小さい、または50nmより小さい、または30nmより小さい距離に設けられる。
【0016】
好ましい実施形態によれば、該方法は、単一の一般的なBEOL(Back-End Of Line)プロセスを実施して、III−V/シリコンハイブリッドレーザ、Ge光検出器およびシリコンデバイスを接触させることをさらに含む。
【0017】
好ましい実施形態によれば、平坦化したシリコンベースのフォトニクス基板を用意することは、シリコンベースのダミー構造をシリコンベースのフォトニクス基板の上に設けることと、シリコンベースのフォトニクス基板をCMPによって平坦化することとを含む。こうした好ましい実施形態では、少なくとも相当な量のシリコンベースのダミー構造がGe成長用のシード層として使用でき、これによりGe密度を基板に渡って平均化するGeベースのダミー構造(またはGeダミー)を作成でき、そしてCMPを用いてGe層の良好な平坦化を可能にする。利点は、シリコンベースのダミー構造は、Geベースのダミー構造を作成するために再使用できることである。
【0018】
本開示の方法の利点は、既存のフレームワークに収まること、CMOS互換性があること、III−V/Siレーザの集積化と組み合わせて良好な高性能のGe光検出器が得られることである。利点は、Ge導波路一体型光検出器の集積後、シリコン導波路の上部に薄い誘電体層(100nm未満、好ましくは50nm未満の厚さ)だけを備えたプレーナトポロジーが得られることである。これにより後続のハイブリッドIII−V/Siレーザの集積化が可能になり、これはシリコンとIII−V層の間にある薄い界面誘電体層に依存して、最適なレーザ性能が得られる。
【0019】
利点は、本開示のプロセスが、シリコンベースのフォトニクスプロセスのための既存のプラットフォームまたはフレームワークに収まること、そして、全てのデバイス(レーザ、Ge光検出器、シリコンデバイス)間のコンタクトモジュールの共有が可能になり、コスト低減をもたらす可能性があることである。
【0020】
本開示および、先行技術に対して達成される利点を要約する目的で、本開示の一定の目的および利点を上述している。当然ながら、こうした目的または利点の全てが本開示のいずれか特定の実施形態に従って必ず達成されるわけではないことは理解すべきである。こうして、例えば、本開示が、ここで教示したような1つの利点または複数の利点を達成または最適化するような方法で、ここで教示または提示したような他の目的または利点を必ずしも達成することなく、具体化または実施できることは、当業者は認識するであろう。さらに、この要約は一例に過ぎず、本開示の範囲を限定することを意図していないことが理解される。本開示は、添付図面を参照しながら読んだ場合、構成および動作方法の両方にとって、これらの特徴および利点とともに、下記の詳細な説明を参照して最もよく理解できるてあろう。
【図面の簡単な説明】
【0021】
【図1】本開示に係る例示の方法の処理ステップを概略的に示す。
【図2】本開示に係る例示の方法の処理ステップを概略的に示す。
【図3】本開示に係る例示の方法の処理ステップを概略的に示す。
【図4】本開示に係る例示の方法の処理ステップを概略的に示す。
【図5】本開示に係る例示の方法の処理ステップを概略的に示す。
【図6】本開示に係る例示の方法の処理ステップを概略的に示す。
【図7】本開示に係る例示の方法の処理ステップを概略的に示す。
【図8】本開示に係る例示の方法の処理ステップを概略的に示す。
【図9】本開示に係るハイブリッドIII−Vシリコンレーザの集積化を示す。
【図10】「反転リブ」Ge構造のTEM断面を示す。
【図11】本開示の実施形態において使用可能な「反転リブ」Ge導波路一体型光検出器について種々のデバイス構成を示す。
【図12】先行技術のGe導波路一体型光検出器(図12(b))、および本開示の実施形態に係る「反転リブ」Ge導波路一体型光検出器(図12(a))のシミュレーション結果を示す。
【図13A】本開示に係る例示の方法の処理ステップを概略的に示す。
【図13B】本開示に係る例示の方法の処理ステップを概略的に示す。
【図14】本開示の実施形態において使用可能な「横方向過成長」Ge導波路一体型光検出器について種々のデバイス構成を示す。
【図15】先行技術のGe光検出器と本開示の実施形態に係るGe光検出器とを比較した実験結果を示す。
【図16】先行技術のGe光検出器と本開示の実施形態に係るGe光検出器とを比較した実験結果を示す。
【0022】
請求項中のいずれの参照符号も、本開示の範囲を限定するものとして解釈すべきでない。異なる図面において、同じ参照符号は同じまたは類似の要素を参照する。
【発明を実施するための形態】
【0023】
下記の詳細な説明では、本開示および特定の実施形態でどのように実用化されるかの深い理解を提供するために、多数の具体的な詳細を説明している。しかしながら、本開示は、これらの具体的な詳細なしで実施してもよいことは理解されよう。別の例では、本開示を曖昧にしないために、周知の方法、手順および技法は詳細には示していない。本開示は、特定の実施形態に関して、一定の図面を参照しながら説明しているが、本開示はこれによって限定されない。ここに含まれ記載した図面は概略的であり、本開示の範囲を限定するものでない。図面において、幾つかの要素のサイズは強調していることがあり、説明目的のため、スケールどおりに描いていないことに留意する。
【0024】
さらに、説明および請求項での用語「第1」「第2」「第3」などは、類似の要素を区別するために使用しており、必ずしも時間的または空間的な順番をランキングや他の方法で記述するためではない。ここで使用した用語は、適切な状況下で交換可能であり、ここで説明した本開示の実施形態は、ここで説明したり図示したものとは別の順番で動作可能であると理解すべきである。
【0025】
さらに、説明および請求項での用語「上(top)」、「下(bottom)」、「の上に(over)」、「の下に(under)」等は、説明目的で使用しており、必ずしも相対的な位置を記述するためのものでない。こうして用いた用語は、適切な状況下で交換可能であって、ここで説明した本開示の実施形態がここで説明または図示した以外の他の向きで動作可能であると理解すべきである。
【0026】
用語「備える、含む(comprising)」は、それ以降に列挙された手段に限定されるものと解釈すべきでなく、他の要素またはステップを除外していないことに留意する。記述した特徴、整数、ステップまたは構成要素の存在を、参照したように特定するように解釈する必要があるが、1つ又はそれ以上の他の特徴、整数、ステップまたは構成要素、あるいはこれらのグループの存在または追加を除外していない。こうして表現「手段A,Bを備えるデバイス」の範囲は、構成要素A,Bのみから成るデバイスに限定すべきでない。
【0027】
本開示は、集積化プロセスを提供するものであり、単一のシリコンベースのフォトニクスプラットフォーム上で、フォトニック能動および受動デバイス、高性能の導波路一体型光検出器、例えば、高性能のGe導波路一体型光検出器、および光源のハイブリッド集積化、例えば、ハイブリッドIII−V/Siレーザの共集積化を可能にする。
【0028】
こうした共集積化は、プレーナ技術を必要とし、Ge光検出器を形成するために用いられるGe層の厚さは、好ましくは300nm未満である。
【0029】
本開示の方法は、誘電体層を、パターン化したシリコン構造を備えた、平坦化したシリコンベースのフォトニクス基板の上部に堆積することと、適切なエッチング深さで溝を誘電体層にエッチング形成して、フォトニクス基板のパターン化したシリコン導波路構造を露出させることと、露出した導波路を選択エッチングして、Ge成長用のテンプレートを作成し、薄いシリコン層をGe成長用のシード(seed)層として残すことと、意図的なGe過成長(overgrowth)とともに、エッチングした導波路の露出したシリコンをシード層として用いて、Geを選択成長させることと、成長後アニールを行って、Ge層中の欠陥密度を減少させることと、GeのCMP(化学機械研磨)を行って、表面を平坦化し、その結果、プレーナ構造が得られ、例えば、250nm〜300nmのオーダーの厚さを持つGe層を残すことと、を含む。本開示の方法は、例えば、注入(implantation)によってドープ領域をGe層の中に作成することを含む、Ge光検出器の処理をさらに含む。
【0030】
本開示の実施形態では、Ge成長用のテンプレートは、良好な性能、即ち、高い応答性、低い暗電流、高速性を備えた薄いGe光検出器の製造が可能なように選択される。第1の態様において、こうした薄いGe膜上の金属コンタクトが過剰な光学吸収損失を引き起こし、低性能のGe光検出器をもたらすことを回避するために、金属コンタクトを光学活性領域からある距離に設けた設計が提案される。これは、「反転リブ(rib)」Ge光検出器を設けることによって得られ、この場合、Geは、光学活性領域(例えば、100nm〜500nm厚、例えば、250nm〜300nm厚)と、横方向張り出し要素または部分(例えば、約50nm厚)とを含むようにパターン化されて、T字状のものが得られ、金属コンタクトがこれらの張り出し要素の上に設けられる。
【0031】
横方向張り出し部は、薄く、例えば、50nmのオーダーであり、光学モードをより厚い、例えば、250nm〜300nm厚の光学活性領域に閉じ込める。金属コンタクトは、Ge光学活性領域と横方向接続されたこれらの薄いGe層の上に設けられる。光は、主としてより厚いGe領域に閉じ込められ、金属コンタクトから遠くに保たれ、これによりコンタクトでの吸収損失を大きく制限している。
【0032】
第2の態様において、シリコンシード層の上部に成長した薄いGe層内の欠陥の影響をさらに最小化するために、「横方向過成長」Ge導波路一体型光検出器がシリコン導波路の上部に設けられる。この態様では、光学活性Ge領域は、シリコン導波路の上に横方向過成長によって形成され、薄い(100nm未満)誘電体層が横方向過成長Ge層とシリコン導波路層の間に存在する。Ge層の光学活性領域は、シード層から所定の横方向距離の場所にあり、光学活性領域は、シード層近くの欠陥からある横方向距離の場所にある。さらに、金属コンタクトは、好ましくは光学活性領域からある距離に設けられ、金属コンタクトでの吸収損失を最小化している。
【0033】
本開示によれば、「反転リブ」Ge構造および「横方向過成長」Ge構造が、適切なエッチング深さおよびプロファイルを持つ酸化物溝の底部においてシリコン層からシード成長した選択的Ge成長によって形成される。上述のように、酸化物溝は、Ge成長用のテンプレートを形成し、エッチングされたシリコン導波路がシード層として用いられる。
【0034】
Ge光検出器の集積後、プレーナ構造が得られる。プロセスの後の段階で、例えば、集積III−V/シリコンハイブリッドレーザを製造するために、III−V層がこのプレーナ構造に接合できる。レーザプロセスの後、一般のBEOL(Back-End Of Line)手法が、レーザ、Ge光検出器およびシリコンデバイスを接触させるために使用できる。
【0035】
本開示のプロセスが、シリコン・フォトニクスプロセス用の既存のフレームワークまたはプラットフォームに収まる。それはCMOS互換であり、III−V/Siレーザの集積化と組み合わせた良好なGe光検出器を得ることを可能にする。Ge導波路一体型光検出器の集積後、プレーナトポロジーが得られ、シリコン導波路の上部に薄い誘電体層(100nm未満、好ましくは50nm未満の厚さ)を備える。これによりハイブリッドIII−V/Siレーザの次の集積化が可能になり、これはシリコンとIII−Vレーザとの間の薄い界面誘電体層に依存して、最適なレーザ性能が得られる。本開示のプロセスにおいて、全てのデバイス(レーザ、Ge光検出器、シリコンデバイス)間でのコンタクトモジュールの共有が可能になり、低コストプロセスをもたらす可能性がある。
【0036】
本開示の方法は、例示の処理フローについて、Ge光検出器を形成するための処理ステップに着目してさらに説明する。しかしながら、本開示はこれに限定されない。例えば、異なる処理ステップでは、他の適切な材料、他の適切な処理パラメータ(例えば、温度、処理時間、…)、他の適切な寸法が使用できる。説明したもの以外の他のデバイスも集積化が可能である。
【0037】
本開示の一実施形態に係る例示の処理フローの処理ステップを図1〜図8に概略的に示す。これらの図面において、本開示のプロセスは、導波路/グレーティングカプラ(FC)、隆起型(raised)グレーティングカプラ(RFC)、GeオンSi(Ge-on-Si)光検出器(PD)、Si MOSCAP変調器、Siダイオード変調器がシリコンベースのフォトニクスプラットフォームに集積化された例について説明している。
【0038】
図示した例では、フォトニクスSOIウエハを用いており、SOIウエハは、2000nm厚のBOX(埋め込み酸化物)層と、その上に、軽くドープした220nm厚のシリコン層とを備える。図1は、既存のシリコン・フォトニクスプラットフォームに従って処理された、平坦化したシリコンベースのフォトニクス基板の断面を示す(例えば、文献(D. Vermeulen et al, "High-efficiency fiber-to-chip grating couplers realized using an advanced CMOS-compatible Silicon-On-Insulator platform", Optics Express, Vol. 18 No. 17, 16 August 2010, pp 18278-18283.)で報告されている)。図1は、2000nm厚のBOX層1と、形成すべきフォトニクスデバイスを実現するのに必要な場所にドープされたパターン化(220nm厚)シリコン層2とを示し、シリコン構造2、ゲート酸化物層4、ポリ構造5の間に酸化物領域3を備え、そして、平坦な表面を有する酸化物層6を示す。
【0039】
下記のステップでは、Ge成長用のテンプレートが形成される。図2は、酸化物層6を通る溝7のエッチングを示しており、その結果、Ge光検出器を形成するためのGe成長が開始する場所で、下地のポリ層5が露出している。図3は、ポリ層5を通るエッチングを行い(ゲート酸化物層4の上で停止)、ゲート酸化物層4をエッチングし、下地の結晶シリコン構造2の中に、例えば、70nm〜150nmの範囲の深さまでエッチングした後、得られた構造を示す。こうしてGe成長用のテンプレート8が形成される。
【0040】
次に、クリーニングステップを行い、HF浸漬と、その場(in-situ)H2焼成(bake)を850℃で行う。そして、約50nmのシリコンについてその場(in-situ)HCl気相エッチングを行って、良好なシード層表面を有する。このプロセスでは、好ましくは、フォトレジスト(パターニングステップ用に使用)は、シリコン層を露出することなく、ポリのエッチング後、ゲート酸化物のエッチング前に除去される。これは、シリコンシード層表面の清浄度にとって有利である。
【0041】
プロセスでの次のステップは、Ge層9の選択成長であり、露出したシリコンをシード層として用い(図4)、段差形状の溝8(図3)をテンプレートとして用いる。Ge層9の厚さは、例えば、1マイクロメータ〜2マイクロメータのオーダーにできる。より発展したデバイスでは、シリコンエピタキシャル成長及び/又はその場(in-situ)ドーピングのニーズがさらに存在するであろう。
【0042】
欠陥の数を低減するためのGeの成長後(post-growth)アニール(例えば、3分間、850℃、窒素雰囲気)の後、シリコン酸化物層6で停止するGe CMPステップを行う(図5)。Ge CMPプロセスをより良く制御するために、Ge密度を基板に渡って平均化するGeベースのダミー構造またはGeダミーが設置できる。これらのGeダミーは、例えば、図1に示す平坦化したシリコンベースのフォトニクス基板の製造プロセスで用いられたシリコンベースのダミー構造の場所に形成できる。例えば、Geダミーは、シリコンベースのダミー構造をGe成長用のシード層として用いて、製造できる。Ge CMP後、残りのGe層10の厚さは、例えば、100nm〜500nmの範囲、好ましくは250nm〜300nmのオーダーである。
【0043】
このステップに続いて、図6に示すように、20nm厚のSi0.50Ge0.50キャップ層11の成長(酸化物層6に対して選択的)を行い、後の処理ステップにおいてシリコンデバイスとの集団シリサイド化を可能にする。これに続いて、100nm未満、好ましくは50nm未満、例えば、約30nmの厚さを有するPECVD酸化物ライナー12の成長を行う(図7)。次に、Ge層内にn+注入(implant)13(例えば、リン)及び/又はp+注入(例えば、ボロン)を行い、続いて活性化アニールを行い、光検出器構造(図8に示す例では、垂直p−i−n)を形成する。図8に示す例では、Ge光検出器は、「反転リブ(rib)」構造を有する。こうした「反転リブ」構造のTEM断面を図10に示す。
【0044】
プロセスのこの段階では、シリコン・フォトニクスプラットフォーム上に、フォトニックデバイスと、集積化したGe光検出器とを備えたプレーナ構造が得られる。上部酸化物層12は、薄く、例えば、30nmの薄さであり、例えば、下地のシリコン・フォトニクス構造との良好な結合を備えたIII−V/Siハイブリッドレーザの集積化をさらに可能にする。
【0045】
III−Vデバイスの集積化を図9に概略的に示ており、下地のシリコン導波路構造16との良好な光結合を可能にする、集積化III−Vレーザ14を示している。更なる処理ステップは、III−Vレーザの結合後、主としてレーザプロセスおよびコンタクトおよび相互接続の形成に関係する。本開示のあるプロセスでは、単一コンタクトモジュールが、シリコンデバイス、Ge光検出器およびハイブリッドレーザとのコンタクトを形成するために使用できる(図9)。図9に判るように、図示した例では、Ge層10の形状は、薄い横方向張り出し要素を含む「反転リブ」Ge構造であり、その上に金属コンタクト15が設けられる。これは、Ge光検出器の異なる電気設計の変形について図11にも示している。図11(a)は、垂直方向p−i−n構造を示し、図11(b)は、横方向p−i−n構造を示し、図11(c)は、横方向の金属−半導体−金属の構造を示す。金属コンタクトは、Ge構造の薄い横方向張り出し部分の上に、光学活性領域から遠くに設けられ、その結果、金属コンタクトの場所での光学損失は大きく減少し、Ge光検出器の高い応答性をもたらす。
【0046】
図12は、上述のような本開示に係る「反転リブ」Ge光検出器(図12(a))、およびGe光検出器の光学活性領域の上部に金属コンタクトを備えた先行技術のGe導波路一体型光検出器(図12(b))について行ったシミュレーション結果を示す。シミュレーションは、1.5マイクロメータの波長で行い、幅が1マイクロメータ、厚さが0.21マイクロメータのGe導波路を想定した。シミュレーションは、「反転リブ」Ge光検出器の場合、光学モードの吸収係数が約4400/cmであり、その吸収は主にゲルマニウムで生じており、100%に近い最大量子効率をもたらすことを明らかにした。先行技術のGe光検出器の場合、シミュレーションは、光学モードの吸収係数が約7400/cmであり、その3000/cmが金属での吸収に関係しており、60%未満の最大量子効率が得られることを示している。
【0047】
図13は、本開示の製造プロセスを概略的に示しており、第1態様に係る「反転リブ」Ge導波路一体型光検出器の製造、および第2態様に係る「横方向過成長」Ge導波路一体型光検出器の製造を示している。図13(a)の基礎は、平坦化したシリコンベースのフォトニクスプラットフォームである。このプラットフォームは、シリコン・オン・インシュレータ(SOI)基板の上に、ゲート酸化物4/多結晶シリコン5のスタックを備える(典型的な厚さ:160nm多結晶シリコン5/5nmゲート酸化物4。例えば、220nm厚のシリコン2および2ミクロン厚の埋め込み酸化物(Box)1を備えたSOI基板の上部に位置する)。
【0048】
典型的には4つまたは5つのレベルのパターニングを行い、例えば、多結晶シリコンのリソグラフィ及び/又はエッチング/シリコンエッチングを含んでおり、先進の光学特徴部または構造をシリコン内に規定する。シリコンのパターニングステップ後、シリコンベースのフォトニクスプラットフォームを製造するプロセスは、酸化物を堆積し、例えば、化学機械研磨(CMP)によって、堆積した酸化物の平坦化するステップをさらに含む。このCMPステップは、パターン化した多結晶シリコンの上部にあるSiN層で停止できる。好ましくは、SiNで覆われたダミー多結晶シリコン構造が基板全体に設けられ、多結晶シリコン構造の密度をウエハ全体で平均化し、これにより良好なCMPプロセス制御を可能にしている。
【0049】
CMPの後、SiN層は除去され、SiN構造の間にある酸化物はエッチバックされ、その結果、プレーナ表面が得られる。次に、酸化物層、例えば、150nm厚の酸化物層が表面全体に堆積される。得られたシリコンベースのフォトニクスプラットフォームは、図1にも示している。
【0050】
図13(a)は、酸化物層にGe成長用テンプレートを形成するステップ直前のプロセス段階を示す。図13(a)は、例えば、リソグラフィ手法を用いて酸化物テンプレートを規定するためのパターン化レジスト層21の設置を示す。図13(b)は、酸化物層6を通る溝のエッチングを示し、その結果、下地の多結晶シリコン層5が露出し、その場所でGe光検出器を形成するためのGe成長が開始することになる。好ましくは、これは、時間限定(timed)の酸化物エッチングであり、多結晶シリコン構造5を露出して、エッチング時間は、シリコン導波路構造2の上部に残る酸化物の厚さを決定する。図示した例では、左側の溝は、「反転リブ」Ge構造を実現するための形状であり、右側の溝は、シリコン導波路の上に位置し、「横方向過成長」Ge構造を実現することを意図している。
【0051】
図13(c)は、多結晶シリコン層5を通るエッチングのステップ(例えば、ゲート酸化物4の上で停止する)を示す。これにより酸化物の中に段差状テンプレートが生成され、下地のSi導波路構造の上に配置できる。レジスト層を剥離した後(図13(d))、ゲート酸化物層は、選択的にエッチングされ(図13(e))、続いてその場(in-situ)クリーニングおよび、多結晶シリコン層の中に、例えば、70nm〜150nmの範囲の深さまでの任意のエッチングを行う(図13(f))。プロセスの次のステップは、露出したシリコンをシード層として用い、段差状の酸化物溝をテンプレートとして用いて、例えば、0.5〜5ミクロンの厚さに達する選択的Ge成長である(図13(g))。
【0052】
好都合には、転位欠陥を除去するために成長後(post-growth)アニールを行う。これにより欠陥の除去は、典型的には、薄い層よりも厚い層でより良好になる。その後、Ge CMPを行う(図13(h))。Ge層の最終厚さは、100nm〜500nmの範囲内、典型的には約300nmに見積もられる。図示した例では、「反転リブ」構造(左側)および「横方向過成長」構造(右側)の両方が得られる。Ge CMPプロセス制御は、ウエハ全体で等しいGeアイランド密度を必要とし、これはGeダミー構造をウエハ全体に設けることによって取得できる。単一で一般の配線工程(BEOL)コンタクトプロセスまたは方策が、同じ基板上にあるGeデバイスおよびSi光学デバイスのために実施できる。
【0053】
一例として、図14は、本開示の実施形態において「横方向過成長」Ge導波路一体型光検出器として使用できる2つの異なるデバイス構成を示す。
【0054】
「標準」または先行技術(図15)および「反転リブ」(図16)のGe光検出器構造の両方について、1.5マイクロメータの波長で、デバイスの機能として測定した応答性に関する実験結果を提示している。Ge層の最終厚さは約200nmであった。10マイクロメータの長さ(L10)を持つデバイスについて、異なる幅(それぞれW=1.4ミクロン、2ミクロン、3ミクロン、1ミクロン、2ミクロン)についての結果を示す。同じデバイスサイズでは、本発明の態様に係る反転リブ構造は、「標準」Ge光検出器と比べて明らかにより良好な応答性が得られることが結論付けられる。また、反転リブ構造の場合、先行技術の構造と比べて、応答性はデバイス幅による影響をあまり受けないことが結論付けられる。
【0055】
開示した実施形態の他の変形例が、図面、本開示および添付の請求項の研究から、請求項の発明を実施する際に当業者によって理解、実施できる。請求項において、用語「備える、含む(comprising)」は、他の要素またはステップを除外していない。不定冠詞"a"または"an"は、複数を除外してない。ある手段が互いに異なる従属請求項に記載されていることだけでは、これらの手段の組合せが好都合に使用できないことを示すものではない。請求項中のいずれの参照符号も、本開示の範囲を限定するものとして解釈すべきでない。
【0056】
上述の説明は、本発明の一定の実施形態を詳説している。しかしながら、上述の説明が文章にどんなに詳細に記述されていても、本発明は多くの方法で実施できることは理解されよう。特定の用語の使用は、本発明の一定の特徴または態様を説明する場合、その用語は、当該用語が関連した、本発明の特徴または態様のいずれか特定の特性を含むように限定されるものとしてここで再定義されることを意味すると理解すべきではないことに留意すべきである。
【特許請求の範囲】
【請求項1】
シリコンベースのフォトニクスプラットフォーム上で、フォトニックデバイス、Ge導波路一体型光検出器、およびハイブリッドIII−V/Siレーザの共集積化のための方法であって、
・パターン化したシリコン導波路構造を含むシリコンデバイスを備えた、平坦化したシリコンベースのフォトニクス基板を用意することと、
・誘電体層、例えば、SiO2層を、平坦化したシリコンベースのフォトニクス基板の上部に堆積することと、
・適切なエッチング深さで溝を前記誘電体層にエッチング形成して、前記フォトニクス基板のパターン化したシリコン導波路構造を露出させることと、
・露出した導波路を選択エッチングして、Ge成長用のテンプレートを作成し、薄いシリコン層をGe成長用のシード層として残すことと、
・意図的なGe過成長を伴って、前記シード層からGeを選択成長させることと、
・Ge表面を平坦化し、減少した厚さを持つGe層を残すことと、を含む方法。
【請求項2】
前記Ge表面を平坦化する前に、成長後アニールを行って、Ge層中の欠陥密度を減少させることをさらに含む請求項1記載の方法。
【請求項3】
減少した厚さを持つ前記Ge層は、100nm〜500nmの厚さを有する請求項1または2記載の方法。
【請求項4】
前記Ge表面を平坦化することは、CMPプロセスを含む請求項1〜3のいずれかに記載の方法。
【請求項5】
Ge光検出器の処理をさらに含む請求項1〜4のいずれかに記載の方法。
【請求項6】
Ge光検出器への金属コンタクトを、光学活性領域からある距離に設けて、その結果、コンタクトでの吸収損失を所定の閾値未満に制限することをさらに含む請求項1〜5のいずれかに記載の方法。
【請求項7】
「反転リブ」(T字状)Ge層が得られるように、Ge成長用のテンプレートを選択することをさらに含む請求項1〜6のいずれかに記載の方法。
【請求項8】
前記「反転リブ」は、250nm〜300nm厚の光学活性領域を備え、光学活性領域は、より薄い横方向張り出し部を備え、横方向張り出し部の上に金属コンタクトが設けられる請求項8記載の方法。
【請求項9】
Ge成長用のテンプレートは、「横方向過成長」(L字状)Ge層が得られるように選択され、
Ge内の光学活性領域は、シリコン導波路上での横方向過成長によって形成される請求項1〜8のいずれかに記載の方法。
【請求項10】
Ge成長用のテンプレートは、Geの光学活性領域がシード層から横方向に配置されるように選択され、こうしてシード層近くの欠陥から充分に大きな横方向距離に配置され、暗電流を所定の閾値未満に低減している請求項9記載の方法。
【請求項11】
ハイブリッドIII−Vシリコン・レーザの集積化のための基板に、III−V層を接合することをさらに含む請求項1〜10のいずれかに記載の方法。
【請求項12】
前記III−V層は、前記フォトニクス基板のシリコン導波路構造から、100nm未満の垂直距離に設けられる請求項11記載の方法。
【請求項13】
単一の一般的なBEOL(Back-End Of Line)プロセスを実施して、ハイブリッドIII−Vシリコンレーザ、Ge光検出器およびシリコンデバイスを接触させることをさらに含む請求項11または12記載の方法。
【請求項14】
前記平坦化したシリコンベースのフォトニクス基板を用意することは、ダミー構造を前記シリコンベースのフォトニクス基板の上に設けることと、前記シリコンベースのフォトニクス基板をCMPによって平坦化することとを含み、
前記ダミー構造は、Ge成長用のシード層として使用され、これによりGeベースのダミー構造を作成でき、CMPを用いてGe層の良好な平坦化を可能にする請求項1〜13のいずれかに記載の方法。
【請求項1】
シリコンベースのフォトニクスプラットフォーム上で、フォトニックデバイス、Ge導波路一体型光検出器、およびハイブリッドIII−V/Siレーザの共集積化のための方法であって、
・パターン化したシリコン導波路構造を含むシリコンデバイスを備えた、平坦化したシリコンベースのフォトニクス基板を用意することと、
・誘電体層、例えば、SiO2層を、平坦化したシリコンベースのフォトニクス基板の上部に堆積することと、
・適切なエッチング深さで溝を前記誘電体層にエッチング形成して、前記フォトニクス基板のパターン化したシリコン導波路構造を露出させることと、
・露出した導波路を選択エッチングして、Ge成長用のテンプレートを作成し、薄いシリコン層をGe成長用のシード層として残すことと、
・意図的なGe過成長を伴って、前記シード層からGeを選択成長させることと、
・Ge表面を平坦化し、減少した厚さを持つGe層を残すことと、を含む方法。
【請求項2】
前記Ge表面を平坦化する前に、成長後アニールを行って、Ge層中の欠陥密度を減少させることをさらに含む請求項1記載の方法。
【請求項3】
減少した厚さを持つ前記Ge層は、100nm〜500nmの厚さを有する請求項1または2記載の方法。
【請求項4】
前記Ge表面を平坦化することは、CMPプロセスを含む請求項1〜3のいずれかに記載の方法。
【請求項5】
Ge光検出器の処理をさらに含む請求項1〜4のいずれかに記載の方法。
【請求項6】
Ge光検出器への金属コンタクトを、光学活性領域からある距離に設けて、その結果、コンタクトでの吸収損失を所定の閾値未満に制限することをさらに含む請求項1〜5のいずれかに記載の方法。
【請求項7】
「反転リブ」(T字状)Ge層が得られるように、Ge成長用のテンプレートを選択することをさらに含む請求項1〜6のいずれかに記載の方法。
【請求項8】
前記「反転リブ」は、250nm〜300nm厚の光学活性領域を備え、光学活性領域は、より薄い横方向張り出し部を備え、横方向張り出し部の上に金属コンタクトが設けられる請求項8記載の方法。
【請求項9】
Ge成長用のテンプレートは、「横方向過成長」(L字状)Ge層が得られるように選択され、
Ge内の光学活性領域は、シリコン導波路上での横方向過成長によって形成される請求項1〜8のいずれかに記載の方法。
【請求項10】
Ge成長用のテンプレートは、Geの光学活性領域がシード層から横方向に配置されるように選択され、こうしてシード層近くの欠陥から充分に大きな横方向距離に配置され、暗電流を所定の閾値未満に低減している請求項9記載の方法。
【請求項11】
ハイブリッドIII−Vシリコン・レーザの集積化のための基板に、III−V層を接合することをさらに含む請求項1〜10のいずれかに記載の方法。
【請求項12】
前記III−V層は、前記フォトニクス基板のシリコン導波路構造から、100nm未満の垂直距離に設けられる請求項11記載の方法。
【請求項13】
単一の一般的なBEOL(Back-End Of Line)プロセスを実施して、ハイブリッドIII−Vシリコンレーザ、Ge光検出器およびシリコンデバイスを接触させることをさらに含む請求項11または12記載の方法。
【請求項14】
前記平坦化したシリコンベースのフォトニクス基板を用意することは、ダミー構造を前記シリコンベースのフォトニクス基板の上に設けることと、前記シリコンベースのフォトニクス基板をCMPによって平坦化することとを含み、
前記ダミー構造は、Ge成長用のシード層として使用され、これによりGeベースのダミー構造を作成でき、CMPを用いてGe層の良好な平坦化を可能にする請求項1〜13のいずれかに記載の方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13A】
【図13B】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13A】
【図13B】
【図14】
【図15】
【図16】
【公開番号】特開2012−256869(P2012−256869A)
【公開日】平成24年12月27日(2012.12.27)
【国際特許分類】
【外国語出願】
【出願番号】特願2012−106604(P2012−106604)
【出願日】平成24年5月8日(2012.5.8)
【出願人】(591060898)アイメック (302)
【氏名又は名称原語表記】IMEC
【出願人】(500454769)ウニフェルジテイト・ヘント (9)
【氏名又は名称原語表記】Universiteit Gent
【Fターム(参考)】
【公開日】平成24年12月27日(2012.12.27)
【国際特許分類】
【出願番号】特願2012−106604(P2012−106604)
【出願日】平成24年5月8日(2012.5.8)
【出願人】(591060898)アイメック (302)
【氏名又は名称原語表記】IMEC
【出願人】(500454769)ウニフェルジテイト・ヘント (9)
【氏名又は名称原語表記】Universiteit Gent
【Fターム(参考)】
[ Back to top ]