ディスプレイデバイス内のチップレット間のピクセルの分割
ディスプレイデバイスが、基板と、基板上に形成される複数のピクセルであって、各ピクセルは２つ以上のサブピクセルを含み、該複数のピクセルは表示エリアを画定する、複数のピクセルと、表示エリア内の基板上に配置される複数のチップレットであって、各チップレットは少なくとも２つの隣接するピクセルのサブピクセルを制御する、複数のチップレットと、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はピクセルアレイを制御するための分散し、独立したチップレットを備える基板を有するディスプレイデバイスに関し、より詳細には、アレイ内の各ピクセルのサブピクセルの制御に関する。
【背景技術】
【０００２】
フラットパネルディスプレイデバイスは、コンピューティングデバイスと共に、そしてポータブルデバイスにおいて、そしてテレビのような娯楽デバイス用に広く用いられている。そのようなディスプレイは通常、基板上に分散配置される複数のピクセルを用いて画像を表示する。各ピクセルは、各画素又は各ピクセルを表すために、通常赤色光、緑色光、及び青色光を放射する、一般的にサブピクセルと呼ばれるいくつかの異なる色の発光素子を組み込んでいる。種々のフラットパネルディスプレイ技術、たとえば、プラズマディスプレイ、液晶ディスプレイ、及び発光ダイオード（ＬＥＤ）ディスプレイが知られている。
【０００３】
発光素子を形成する発光材料の薄膜を組み込んだ発光ダイオード（ＬＥＤ）は、フラットパネルディスプレイデバイスにおいて数多くの利点を有し、光学システムにおいて有用である。Tang他に対して２００２年５月７日に発行された特許文献１は、有機ＬＥＤ（ＯＬＥＤ）発光素子のアレイを含む有機ＬＥＤカラーディスプレイを示している。代替的には、無機材料を用いることができ、無機材料は多結晶半導体マトリックス内に燐光性結晶又は量子ドットを含むことができる。有機材料又は無機材料の他の薄膜を用いて、発光薄膜材料への電荷の注入、輸送、又は遮断を制御することもでき、そのような薄膜が当該技術分野において知られている。それらの材料は基板上において電極間に配置され、封入カバー層又はプレートを備える。発光材料に電流が通電するときに、ピクセルから光が放射される。放射される光の周波数は、用いられる材料の特性に依存する。そのようなディスプレイでは、基板を通じて（ボトムエミッター）、又は封入カバーを通じて（トップエミッター）、又はその両方を通じて光を放射することができる。
【０００４】
ＬＥＤデバイスは、パターニングされた発光層を備えることができ、材料に電流が通電するときに異なる色の光を放射させるために、そのパターンにおいて異なる材料が用いられる。代替的には、Cokによる「Stacked OLED Display having Improved Efficiency」という題名の特許文献２において教示されているように、フルカラーディスプレイを形成するために、カラーフィルターと共に単一の発光層、たとえば、白色エミッターを用いることができる。たとえば、Cok他による「Color OLED Display with Improved Power Efficiency」という題名の特許文献３において教示されているように、カラーフィルターを含まない白色サブピクセルを用いることも知られている。デバイスの効率を改善するために、赤色、緑色、及び青色のカラーフィルター及びサブピクセルと、フィルターを備えていない白色サブピクセルとを含む４色ピクセルと共に、パターニングされていない白色エミッターを用いる設計が教示されている（たとえば、Miller他に対して２００７年６月１２日に発行された特許文献４を参照されたい）。
【０００５】
ピクセルはサブピクセルの種々の配列を用いることができる。たとえば、１つの配列は、ピクセルのサブピクセルを１行に並べて配置し、列方向においてカラーストライプを形成する。いくつかの設計では、隣接する行をオフセットして、デルタパターンを形成する。ピクセル内に４つのサブピクセルを用いる設計では、４つのサブピクセルを２×２アレイに配列することができ、それはクワッドパターンとしても知られる。通常、サブピクセルは等間隔で配置され、かつ基板上に均一に分散されて、等間隔に配置されたピクセルの規則的なアレイを形成する。
【０００６】
フラットパネルディスプレイデバイス内のピクセルを制御するための２つの異なる方法、すなわち、アクティブマトリックス制御及びパッシブマトリックス制御が一般的に知られている。パッシブマトリックスデバイスでは、基板は能動電子素子（たとえば、トランジスタ）を含まない。行電極アレイ及び別の層内にある直交する列電極アレイが基板上に形成される。行電極と列電極との間の重なり合う交差部は発光ダイオードの電極を形成する。その際、外部ドライバーチップが、各行（又は列）に電流を順次に供給し、その間、直交する列（又は行）が、その行（又は列）内の各発光ダイオードを流れる電流を駆動するのに適した電圧を供給する。各サブピクセルは別々に制御される素子として扱われる。
【０００７】
アクティブマトリックスデバイスでは、フラットパネル基板上にコーティングされた半導体材料、たとえば、アモルファスシリコン又は多結晶シリコンの薄膜から能動制御素子が形成される。半導体材料は、フォトリソグラフィ工程を通じて薄膜トランジスタ及びキャパシタに形成される。アモルファスシリコン又は多結晶シリコンから作製される薄膜トランジスタ（ＴＦＴ）は、結晶シリコンウェハーにおいて作製される従来のトランジスタと比較して相対的に大きく、かつ性能が低い。さらに、そのような薄膜デバイスは通常、ガラス基板全体にわたって局所的な又は広域の不均一性を示し、結果として、そのような材料を用いるディスプレイの電気性能及び外観に不均一性が生じる。
【０００８】
通常、各サブピクセルは１つの制御素子によって制御され、各制御素子は少なくとも１つのトランジスタを含む。たとえば、簡単なアクティブマトリックス有機発光（ＯＬＥＤ）ディスプレイでは、各制御素子は２つのトランジスタ（選択トランジスタ及びパワートランジスタ）と、サブピクセルの輝度を指定する電荷を蓄えるための１つのキャパシタとを含む。各発光素子は通常、独立した制御電極及び電気的に共通に接続された電極を用いる。発光素子の制御は通常、データ信号線、選択信号線、電源接続、及びグラウンド接続を通して提供される。設計者は通常、アクティブマトリックス回路及びサブピクセル素子が基板上に均一に分散されるのを確実にする。各サブピクセルは別々に制御される素子として扱われる。
【０００９】
代替的な制御技法を用いるものとして、Matsumura他は、特許文献５において、ＬＣＤディスプレイの駆動に用いられるディスプレイ基板とは別の結晶シリコン基板を記述している。その出願は、第１の半導体基板から作製されるピクセル制御デバイスを第２の平坦なディスプレイ基板上に選択的に移送し、固定するための方法を記述している。ピクセル制御デバイス内の配線相互接続、並びにバス及び制御電極からピクセル制御デバイスへの接続が示されている。アクティブマトリックス回路と比べて、チップレットは相対的に大きいものの、代替の薄膜アクティブマトリックス回路よりもチップレットは相対的に少なくすることができる。そのより大きなチップレットは、ディスプレイの画像品質に悪影響を及ぼす可能性がある。サブピクセル及びピクセルの最適化された配列は開示されていない。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許第６，３８４，５２９号明細書
【特許文献２】米国特許第６，９８７，３５５号明細書
【特許文献３】米国特許第６，９１９，６８１号明細書
【特許文献４】米国特許第７，２３０，５９４号明細書
【特許文献５】米国特許出願公開第２００６／００５５８６４号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ディスプレイ基板とは別のシリコン基板を有する駆動回路を用いるディスプレイにおいて改善されたサブピクセル配列が必要とされている。
【課題を解決するための手段】
【００１２】
本発明によれば、
ａ）基板と、
ｂ）前記基板上に形成され、各ピクセルは２つ以上のサブピクセルを含み、該複数のピクセルは表示エリアを画定する、複数のピクセルと、
ｃ）前記表示エリア内において前記基板上に配置され、各チップレットは少なくとも２つの隣接するピクセルのサブピクセルを制御する、複数のチップレットと、
を備える、ディスプレイデバイスが提供される。
【発明の効果】
【００１３】
本発明は、２つ以上のチップレットによって制御されるサブピクセルを有するピクセルを設けることによって、改善された混色及びピクセル均一性が達成されるという利点を有する。
【図面の簡単な説明】
【００１４】
【図１】本発明を理解する際に役に立つ、個々のチップレットによって制御されるクワッドピクセルを有するディスプレイ部分を示す概略図である。
【図２】本発明の一実施形態による、２つの異なる行内に２つの異なるチップレットによって制御されるサブピクセルを有するクワッドピクセルを示す概略図である。
【図３】本発明の一実施形態による、２つの異なる列内に２つの異なるチップレットによって制御されるサブピクセルを有するクワッドピクセルを示す概略図である。
【図４】本発明の別の実施形態による、２つの異なる行内及び２つの異なる列内に４つの異なるチップレットによって制御されるサブピクセルを有するクワッドピクセルを示す概略図である。
【図５】本発明を理解する際に役に立つ、個々のチップレットによって制御されるクワッドピクセルを示す概略図である。
【図６】本発明の一実施形態による、２つの異なる行内に２つの異なるチップレットによって制御されるサブピクセルを有するクワッドピクセルを示す概略図である。
【図７】本発明の一実施形態による、２つの異なる列内に２つの異なるチップレットによって制御されるサブピクセルを有するクワッドピクセルを示す概略図である。
【図８】本発明の別の実施形態による、２つの異なる行内及び２つの異なる列内に４つの異なるチップレットによって制御されるサブピクセルを有するクワッドピクセルを示す概略図である。
【図９】本発明を理解する際に役に立つ、個々のチップレットによって制御されるストライプピクセルを有するディスプレイ部分を示す概略図である。
【図１０】本発明の一実施形態による、２つの異なる行内に２つの異なるチップレットによって制御されるサブピクセルを有するクワッドピクセルを示す概略図である。
【図１１】本発明の一実施形態による、２つの異なる行内及び２つの異なる列内に４つの異なるチップレットによって制御されるサブピクセルを有するクワッドピクセルを示す概略図である。
【図１２】本発明を理解する際に役に立つ、個々のチップレットによって制御されるサブピクセルを有するストライプピクセルを示す概略図である。
【図１３】本発明の一実施形態による、２つの異なる列内の２つの異なるチップレットによって制御されるサブピクセルを有するストライプピクセルを示す概略図である。
【図１４】本発明を理解する際に役に立つ、４つのサブピクセルを有するピクセルを制御するチップレットを示す概略図である。
【図１５】本発明を理解する際に役に立つ、個々のチップレットによって制御される４つのピクセルを有するディスプレイ部分を示す概略図である。
【発明を実施するための形態】
【００１５】
図面内の種々の層及び素子は非常に異なるサイズを有するので、図面は一定の縮尺で描かれていない。
【００１６】
従来のアクティブマトリックスディスプレイは、基板上に堆積されたアモルファス薄膜又はポリシリコン薄膜を含む薄膜トランジスタ回路を用いて、ディスプレイ素子を制御する。しかしながら、これらの薄膜トランジスタは、集積回路において通常用いられる結晶シリコンデバイスよりもはるかに低い性能を有する。アクティブマトリックスデバイスための代替の制御方法は、ディスプレイの発光エリア内の基板上に配置される複数のチップレットを用いる。各チップレットはディスプレイ基板から独立した基板上に形成され、ディスプレイ内の発光素子又は光制御素子の電極を駆動し、ディスプレイの外部にあるコントローラーからの信号に応答するための回路部及び接続パッドを含む。
【００１７】
図１を参照すると、ディスプレイデバイスの部分概略図が、発光表示エリアを画定する４つのサブピクセルを含む、複数のピクセル１０を示す。そのディスプレイデバイスは、サブピクセル（たとえば、赤色サブピクセル１２、緑色サブピクセル１６、青色サブピクセル１８及び白色サブピクセル１４）を制御するためにディスプレイ基板上の表示エリアにわたって配置される複数のチップレット２０をさらに含む。この図において、各４素子ピクセル１０は、４つの異なる色の光を放射する４つのサブピクセルをさらに含む。それらのサブピクセルは、２×２、すなわち、クワッド構成において配列される。各チップレット２０は、１つのピクセル１０を構成する４つのサブピクセルを制御し、水平サイズＨ、垂直サイズＶ、及びＨとＶとの積であるピクセルエリアを有する。放射エリアがピクセルエリアよりも小さくなるように、ピクセルエリアは、発光サブピクセル間の非放射空間を含むことに留意されたい。ピクセルエリアは、本明細書において用いられるとき、ピクセル内のサブピクセル間の非発光空間を含めて、ピクセルが占有し、ピクセルのサイズを画定する、基板上の全エリアを指している。各ピクセル１０の中心１１はピクセル内の各サブピクセルから等距離にある点とすることができ、それはピクセル内のサブピクセルの配列による。代替的には、中心１１は、サブピクセルの発光エリアの全てを含む、各ピクセル１０の中央、すなわち、ピクセルの質量中心と見なすことができる。この例では、各チップレットは、ピクセル内の全てのサブピクセルを制御する。この配列は、２００８年８月１４日に出願された、同じ譲受人に譲渡された同時係属の米国特許出願第１２／１９１，４７８号において教示されている。
【００１８】
図１４を参照すると、チップレット２０、及びチップレット２０によって制御されるサブピクセル１２、１４、１６、１８がさらに詳細に示される。各チップレット２０は、サブピクセルを制御するか、又は外部コントローラーからのバス線２２、２６上の信号を受信するための接続パッド２４を含む。図に示されるように、発光エリアを増やすために、バス２２、２６は共にグループ化され、長いチップレット方向におけるチップレット２０の端部に接続されるか（２６）、又はチップレットの中心に接続される（２２）。導体２８（たとえば、金属ワイヤ）がチップレット接続パッドをサブピクセル、たとえば、有機発光ダイオード（ＯＬＥＤ）のような発光ダイオードの電極に電気的に接続する。バス２２は、導体、たとえば、金属ワイヤを含むことができる。各バス内に、複数のそのような導電性ワイヤを含むことができる。
【００１９】
図１の設計は簡単な配列である。しかしながら、フラットパネルディスプレイでは、視認者が適切な視認距離においてピクセル内の個々のサブピクセルを解像できないほど各ピクセルが十分に小さく、それにより、ピクセル内の色が完全に混合されて、見掛け上フルカラーの単一の光エミッターを提供することが重要である。ピクセルの間隔が大きすぎる場合には、視認者はサブピクセルを区別することができ、それにより、画像品質が低下する。非常に大きなピクセル間隔の場合、視認者には画像を認識できない可能性がある。さらに、チップレット２０及びサポートするバス２２、２６は、たとえば、従来のアクティブマトリックスディスプレイ内の個々の薄膜回路に比べて相対的に大きな面積を占有する可能性がある。これらの大きな面積は、発光サブピクセル間で必ずしも均一に分散されず、それにより、ディスプレイにおいて画像アーティファクトを引き起こす。さらに、ピクセルの中心はディスプレイにおいて均一に分散されない場合がある。チップレットを基にするディスプレイにおけるこれらの欠陥が、本発明によって克服される。
【００２０】
図２を参照すると、本発明の一実施形態において、ディスプレイデバイスが、基板８と、基板８上に形成される複数のピクセルとを含み、ピクセルはそれぞれ２つ以上のサブピクセル１２、１４、１６、１８を含み、複数のピクセルが表示エリア６を画定する。複数のチップレットが表示エリア６内の基板８上に配置され、チップレットはそれぞれ少なくとも２つの隣接するピクセル内のサブピクセルを制御する。基板上の隣接するピクセルは直に隣り合うピクセルである。本発明のいくつかの実施形態では、チップレットはピクセル間に配置することができる。ピクセルの少なくとも１つのサブピクセルは、第１のチップレットによって制御され、同じピクセルの少なくとも１つの他のピクセルは第２のチップレットによって制御される。導体２８がサブピクセルをチップレットに接続し、チップレットによって制御されるサブピクセルを指示する。たとえば、チップレット２０Ｂは、そのチップレットが接続される白色（Ｗ）、青色（Ｂ）、赤色（Ｒ）及び緑色（Ｇ）のサブピクセルを制御し、チップレット２０Ｃは、そのチップレットが接続される白色（Ｗ）、青色（Ｂ）、赤色（Ｒ）及び緑色（Ｇ）のサブピクセルを制御する。各ピクセル１０は４つのサブピクセルを含む。この例では、ピクセル１０Ａは、チップレット２０Ａによって制御されるＷサブピクセル及びＢサブピクセル、並びにチップレット２０Ｂによって制御されるＲサブピクセル及びＧサブピクセルを含む。ピクセル１０Ｂはチップレット２０Ｂによって制御されるＷサブピクセル及びＢサブピクセル、並びにチップレット２０Ｃによって制御されるＲサブピクセル及びＧサブピクセルを含む。それゆえ、１つのピクセルのサブピクセルＷ及びＢは或るチップレットによって制御され、同じピクセルのサブピクセルＲ及びＧは第２の異なるチップレットによって制御される。この配列は、ピクセルの垂直間隔Ｖ’を小さくするという利点を有する。示されるように、Ｖ’（図２）はＶ（図１）未満である。それゆえ、図２のピクセル内のサブピクセル１２、１４、１６、１８は、視認者が別々に解像するのは容易ではなく、それにより、ピクセル１０内で、より良好な混色を提供する。
【００２１】
図２の例は、サブピクセルがチップレットによって離隔される垂直方向において改善されたピクセル解像度を示す。図３は、水平方向における同じような事例を示す。図３を参照すると、バス２２がサブピクセルを分離し、（図１４に示されるように）チップレット２０に接続することができる。バス２２の導体は（２つ以上存在する場合には）、個々の各サブピクセル列間に分散させることができるが、製造工程のデザインルールの許容範囲が、導体又はサブピクセルを如何に近づけて配置することができるかを制限するので、分散させることによって、ディスプレイの発光エリア（アパーチャ比）が小さくなる可能性がある。さらに、チップレット設計において、バスはチップレットの中心に接続できることが好都合である（図１４に示される）。この接続方法によれば、より大きな導体グループを非発光エリアにおいて関連付けられるようになるが、ピクセルのサブピクセルを望ましい間隔よりもさらに離して配置する可能性がある。それゆえ、本発明の一実施形態によれば、１つのピクセルの異なるサブピクセルを、２つ以上のチップレットによって制御することができる。図３に示されるように、チップレット２０Ａ、２０Ｂ及び２０Ｃは、導体２８を用いてそれらのチップレットが接続されるＲサブピクセル、Ｇサブピクセル、Ｂサブピクセル及びＷサブピクセルを制御する。しかしながら、ピクセル１０Ａは、チップレット２０Ａによって制御されるＧサブピクセル及びＢサブピクセル、並びにチップレット２０Ｂによって制御されるＲサブピクセル及びＷサブピクセルを含む。同様に、ピクセル１０Ｂは、チップレット２０Ｂによって制御されるＧサブピクセル及びＢサブピクセル、並びにチップレット２０Ｃによって制御されるＲサブピクセル及びＷサブピクセルを含む。水平距離Ｈ’（図３）は水平距離Ｈ（図１）よりも短いので、ピクセルの混色が改善される。
【００２２】
本発明は、水平及び垂直両方向においてサブピクセル混色を改善する実施形態を含む。図４を参照すると、各ピクセル１０のサブピクセル１２、１４、１６、１８間にチップレット２０、又はバス２２があることに起因して、ピクセル内に余分な空間が存在しないように、各ピクセルは４つのチップレットによって制御される。図４に示されるように、ピクセル１０は第１のチップレットによって制御されるＢサブピクセルと、第２のチップレットによって制御されるＷサブピクセルと、第３のチップレットによって制御されるＧサブピクセルと、第４のチップレットによって制御されるＲサブピクセルとを有する。この配列において、間隔Ｈ’は、図１の間隔Ｈよりも小さく、間隔Ｖ’は、図１の間隔Ｖよりも小さく、それによって、ピクセルの混色が改善される。それゆえ、本発明によれば、図２、図３及び図４の例において、サブピクセルは行又は列を有するアレイ内に形成され、チップレットは、少なくとも１つの行又は列において離隔されるサブピクセル間に配置されるが、全ての行又は列ではなく、チップレットによって離隔されるサブピクセル間の間隔は、チップレットによって離隔されないサブピクセル間の間隔よりも大きい。さらに、サブピクセルは、行及び列を有するアレイ内に形成され、少なくとも１つの行又は列において離隔されるサブピクセル間に導体が配置されるが、全ての行又は列ではなく、導体によって離隔されるサブピクセル間の間隔は、導体によって離隔されないサブピクセル間の間隔よりも大きい。導体は、ワイヤを形成することができ、たとえば、１つ又は複数の層内に形成される金属を含むことができる。上記のようにピクセルを指定することによって、各ピクセルの混色が改善される。
【００２３】
図１〜図４は、それぞれ４つのサブピクセルを有する１つのピクセルを制御するチップレットを示す。本発明はそのような実施形態には限定されない。たとえば、図５及び図１５において示されるように、チップレットは、１６サブピクセルを含む４つのピクセルを制御することができる。各チップレットは導体２８（図５及びそれ以降の図面において明確にするために抽象的な図形記号として示される）を通して１６サブピクセルに接続される。ピクセルの中心１１は黒丸によって示される。図１５では、明確にするために導体２８のうちの半分だけが示されるが、図示される１６サブピクセルの全てがそのチップレットによって制御される。図５に示されるように、ピクセル１０を構成するサブピクセルは、チップレット２０又は導体２２によって分離されない。しかしながら、ピクセルの分布は均一ではない。図に示されるように、チップレット２０によって分離されるピクセルの中心間の距離Ｖ１は、チップレット２０によって分離されないピクセルの中心間の距離Ｖ２よりも長い。同様に、バス２２によって分離されるピクセルの中心間の距離Ｈ１は、バス２２によって分離されないピクセルの中心間の距離Ｈ２よりも長い。この不均一性は、ディスプレイの画像品質を低下させる可能性がある。
【００２４】
本発明によれば、一実施形態において、ピクセルのうちのいくつかのピクセルのサブピクセルの制御は、異なるチップ間で共有され、それにより、ピクセルの均一な分布を実現し、すなわち、ピクセルのサイズは必ずしも同じではないが、ピクセルの中心は均一に配置される。図６を参照すると、チップレットによって制御されるサブピクセルは、図５に示されるのと同じ位置に配置される。しかしながら、ピクセルの配列は異なり、すなわち、図５に比べると、異なるサブピクセルが図６のピクセルを構成する。ディスプレイ内の物理的なサブピクセルへの画像信号内のサブピクセル値の割当ては異なる。図６に示されるように、チップレット２０Ａがピクセル１０Ａ及び１０Ｄのための全てのサブピクセルを制御する。チップレット２０Ａは、ピクセル１０Ｂ及び１０ＥのためのＷサブピクセル及びＢサブピクセルのみを制御する。チップレット２０Ｂが、ピクセル１０Ｂ及び１０ＥのためのＲサブピクセル及びＧサブピクセルのみを制御する。チップレット２０Ｂは、ピクセル１０Ｃ及び１０Ｆのための全てのサブピクセルを制御する。サブピクセルに対するピクセルのこのマッピングは、ピクセルの中心間の均一な垂直間隔Ｖ３を与え、それにより、ディスプレイの画像品質を改善するという利点を有する。
【００２５】
本発明によれば、別の実施形態において、バス２２導体を横切ってピクセルを分散し、ピクセル中心の均一な間隔を与えることができる。図７を参照すると、チップレットによって制御されるサブピクセルは、図５に示されるのと同じ位置に配置される。しかしながら、ピクセルの配置は異なり、すなわち、図５に比べると、異なるサブピクセルが図７のピクセルを構成する。ディスプレイ内の物理的なサブピクセルへの画像信号内のサブピクセル値の割当ては異なる。図７に示されるように、チップレット２０Ａがピクセル１０Ａ及び１０Ｄのための全てのサブピクセルを制御する。チップレット２０Ａはピクセル１０Ｂ及び１０ＥのためのＧサブピクセル及びＢサブピクセルのみを制御する。チップレット２０Ｂが、ピクセル１０Ｂ及び１０ＥのためのＲサブピクセル及びＷサブピクセルのみを制御する。チップレット２０Ｂは、ピクセル１０Ｃ及び１０Ｆの全てのサブピクセルを制御する。サブピクセルに対するピクセルのこのマッピングは、ピクセルの中心間の均一な水平間隔Ｈ３を与え、それにより、ディスプレイの画像品質を改善するという利点を有する。
【００２６】
図８を参照すると、本発明の別の実施形態では、水平及び垂直両方向におけるピクセル中心間の間隔を均一にすることができる。チップレット２０Ａがピクセル１０Ａ内の全てのサブピクセルを制御する。チップレット２０Ａは、ピクセル１０Ｂ内のＢサブピクセル及びＧサブピクセルを制御し、ピクセル１０Ｄ内のサブピクセルＢ及びＷを制御する。また、チップレット２０Ａは、ピクセル１０Ｅ内のサブピクセルＢも制御する。チップレット２０Ｂがピクセル１０Ｃ内の全てのサブピクセルを制御する。チップレット２０Ｂは、ピクセル１０Ｂ内のＲサブピクセル及びＷサブピクセルを制御し、ピクセル１０Ｆ内のサブピクセルＢ及びＷを制御する。また、チップレット２０Ｂはピクセル１０Ｅ内のサブピクセルＷも制御する。チップレット２０Ｃがピクセル１０Ｇ内の全てのサブピクセルを制御する。チップレット２０Ｃは、ピクセル１０Ｄ内のＧサブピクセル及びＲサブピクセルを制御し、ピクセル１０Ｈ内のサブピクセルＢ及びＧを制御する。また、チップレット２０Ｃは、ピクセル１０Ｅ内のサブピクセルＧも制御する。チップレット２０Ｄが、ピクセル１０Ｉ内の全てのサブピクセルを制御する。チップレット２０Ｄはピクセル１０Ｈ内のＲサブピクセル及びＷサブピクセルを制御し、ピクセル１０Ｆ内のサブピクセルＧ及びＲを制御する。また、チップレット２０Ｄは、ピクセル１０Ｅ内のサブピクセルＲも制御する。このピクセル配列によれば、全てのピクセル中心が、水平方向において距離Ｈ３で分離され、かつ垂直方向において距離Ｖ３で分離される。
【００２７】
本発明は、クワッド、すなわち２×２配列に配置されるピクセルだけでなく、ストライプ配列に配置されるピクセルにも適用することができる。本発明の種々の実施形態において、各ピクセルは、４つのサブピクセルを含むことができ、各ピクセルのサブピクセルはストライプ構成に配列することができる。代替的には、各ピクセルは３つのサブピクセルを含むことができ、各ピクセルのサブピクセルはストライプ構成に配列することができる。
【００２８】
図９を参照すると、ピクセル１０の１つの配列において、各ピクセル１０はワイヤ２８を通してチップレット２０によって制御される４つのサブピクセルＲ１２、Ｇ１６、Ｂ１８及びＷ１４を有する。この例では、チップレット２０は８サブピクセルを制御する。垂直距離Ｖ１及びＶ２を比べることによって明らかであるように、ピクセル中心１１は均一に分散していない。図１０を参照すると、ピクセル位置及びサブピクセル位置を配列し直すことによって、ピクセル中心を垂直方向において均一に分散させることができる。チップレット２０Ａが、ピクセル１０Ａ及び１０Ｂ内の全てのサブピクセルを制御する。この配列は、Ｖ３の一貫した垂直ピクセル間隔を与える。しかしながら、この配列は、ストライプ配列をクワッド配列に変換しており、距離Ｈ１及びＨ２を比べることによって明らかであるように、水平方向における間隔が均一ではない。
【００２９】
図１１を参照すると、かつ本発明の一実施形態によれば、水平距離Ｈ３及び垂直距離Ｖ３で示されるように、水平及び垂直両方向において一貫した中心間隔を与えるようにピクセルを配列することができる。この配列では、チップレット２０Ａがピクセル１０Ａ内の全てのサブピクセルを制御する。また、チップレット２０Ａは、ピクセル１０ＢのＧサブピクセル及びＷサブピクセルも制御する。チップレット２０Ｂが、ピクセル１０Ｃ内の全てのサブピクセル、並びにピクセル１０ＢのＲサブピクセル及びＢサブピクセルを制御する。図８の配列に対して相補的な構成を用いることもでき、その場合、４つの異なるチップレットによっていくつかのピクセルが制御され、ピクセルはチップレットによって分離される。
【００３０】
図１２及び図１３を参照すると、本発明は、３つのサブピクセル、たとえば、Ｒ、Ｇ及びＢのみを有するピクセルを含むピクセルレイアウトにも適用することができる。図１２では、バス２２は、チップレット対に信号を与え、かつそれを分離する。各チップレットは各ピクセル内の全てのサブピクセルを制御する。しかしながら、この配列は、水平間隔距離Ｈ１及びＨ２を比べることによって明らかであるように、その中心が均一に分散していないピクセルをもたらす。本発明の一実施形態によれば、図１３に示されるように、ピクセルを配列し直すことによって（サブピクセル、又はサブピクセルの制御ではない）、等距離で、均一に分散したピクセル中心１１を得ることができる。この配列では、チップレット２０Ａがピクセル１０ＡのサブピクセルＧ及びＢを制御し、チップレット２０Ｂが、ピクセル１０ＡのサブピクセルＲを制御する。チップレット２０Ｂがピクセル１０ＢのサブピクセルＧ及びＢを制御し、チップレット２０Ｃがピクセル１０ＢのサブピクセルＲを制御する。チップレット２０Ｃが、ピクセル１０ＣのサブピクセルＧ及びＢを制御する。
【００３１】
これらの例から明らかであるように、隣接する各ピクセルの中心間の間隔は、少なくとも１つの方向、すなわち、水平方向若しくは垂直方向において同じにすることができるか、又は隣接する各ピクセルの中心間の間隔は、少なくとも２つの直交する方向、たとえば、垂直及び水平両方向において同じにすることができる。
【００３２】
ピクセル中心の間隔は均一にすることができるが、ピクセルのサイズは異なる可能性があり、すなわち、ピクセルのサブピクセル間の間隔を含む、ピクセルの全体面積は、ピクセルが異なれば異なる可能性がある。チップレットをピクセルのサブピクセル間に配置することができるので、一般的に、ピクセルのサイズが異なる可能性がある。代替的には、導体（たとえば、１つ又は複数のワイヤを含むバス）をピクセルのサブピクセル間に配置することができるので、ピクセルのサイズが異なる可能性がある。本発明のさらに別の実施形態では、ピクセルのサブピクセル間にチップレット及び導体の両方が配置される。それゆえ、複数のチップレットによって制御されるピクセルのサイズは、単一のチップレットによって制御されるピクセルのサイズよりも小さくすることができる。最も極端な事例では、ピクセルの各サブピクセルが別々のチップレットによって制御され、たとえば、４つのサブピクセルを有するチップレットを、４つの異なるチップレットによって制御することができる。
【００３３】
本発明の種々の実施形態によれば、チップレット２０は種々の方法で構成することができ、たとえば、図１４及び図１５で示されるように、チップレット２０の長い寸法に沿って１行又は２行の接続パッド２４を用いて構成することができる。相互接続バス２６、２２は、種々の材料から形成することができ、デバイス基板上での種々の堆積方法を用いることができる。たとえば、相互接続バス２６、２２又はワイヤ２８は、蒸着又はスパッタリングされる金属、たとえば、アルミニウム又はアルミニウム合金とすることができる。代替的には、相互接続バス２６、２２又はワイヤ２８は、硬化した導電性インク又は金属酸化物から作製することができる。コストに関して有利な１つの実施形態では、相互接続バス２６、２２及びワイヤ２８は単層内に形成される。
【００３４】
本発明は、大きなデバイス基板、たとえば、ガラス、プラスチック又は箔を利用し、デバイス基板８上に複数のチップレット２０が規則的に配置されるマルチピクセルデバイスの実施形態に特に有用である。各チップレット２０は、チップレット２０内の回路部に従って、かつ制御信号に応答して、デバイス基板８上に形成された複数のサブピクセルを制御することができる。個々のピクセルグループ又は複数のピクセルグループをタイル状の素子上に配置することができ、それらの素子を組み立てて、ディスプレイ全体を形成することができる。
【００３５】
本発明によれば、チップレット２０は、基板８上に分散配置されるサブピクセル制御素子を提供する。チップレット２０は、デバイス基板８に比べて相対的に小さな集積回路であり、独立した基板上に形成される、導体、接続パッド、抵抗器若しくはキャパシタのような受動構成要素、又はトランジスタ若しくはダイオードのような能動構成要素を含む回路を備える。チップレット２０は、ディスプレイ基板８とは別に製造され、その後、ディスプレイ基板８に取り付けられる。チップレット２０は、半導体デバイスを製造するための既知の工程を用いて、シリコン又はシリコン・オン・インシュレーター（ＳＯＩ）ウェハーを用いて製造されることが好ましい。各チップレット２０は、その後、デバイス基板８に取り付けられる前に分離される。それゆえ、各チップレット２０の結晶性基部は、チップレットの回路部がその上に配置されるデバイス基板８とは別の基板と見なすことができる。それゆえ、複数のチップレット２０は、デバイス基板８とは別であり、かつ互いに別である対応する複数の基板を有する。詳細には、独立した基板は、その上にピクセル１０が形成される基板８とは別であり、独立したチップレット基板の面積は、合わせても、デバイス基板８より小さい。チップレット２０は、たとえば、薄膜アモルファスシリコンデバイス又は多結晶シリコンデバイスにおいて見られる能動構成要素よりも、高い性能の能動構成要素を提供する結晶基板を有することができる。チップレット２０は１００μｍ以下の厚みを有することができることが好ましく、２０μｍ以下であることがさらに好ましい。これは、チップレット２０上に接着剤及び平坦化材料を形成するのを容易にし、その際、それらの材料は、従来のスピンコーティング技法を用いて塗布することができる。本発明の一実施形態によれば、結晶シリコン基板上に形成されるチップレット２０は、幾何学的なアレイに配列され、接着剤又は平坦化材料を用いてデバイス基板（たとえば８）に接着される。チップレット２０の表面上の接続パッド２４を用いて、各チップレット２０を信号導体、電力バス及び行電極又は列電極に接続し、ピクセル１０を駆動する。
【００３６】
チップレット２０は半導体基板内に形成されるので、チップレットの回路部は、最新のリソグラフィツールを用いて形成することができる。そのようなツールによれば、０．５ミクロン以下の機構サイズを容易に手に入れることができる。たとえば、最新の半導体製造ラインは、９０ｎｍ又は４５ｎｍの線幅を達成することができ、本発明のチップレットを作製する際に用いることができる。しかしながら、チップレット２０は、ディスプレイ基板８上に組み付けられると、チップレット上に設けられた配線層への電気的接続を作製するための接続パッド２４も必要とする。接続パッド２４のサイズは、ディスプレイ基板８上で用いられるリソグラフィツールの機構サイズ（たとえば、５μｍ）、及び配線層に対するチップレット２０の位置合わせ（たとえば、±５μｍ）に基づく。それゆえ、接続パッド２４は、たとえば、１５μｍ幅にすることができ、パッド間に５μｍの間隔をあけることができる。これは、パッドが一般的には、チップレット２０内に形成されるトランジスタ回路部よりも著しく大きいことを意味する。
【００３７】
パッドは一般的に、トランジスタを覆う、チップレット上のメタライゼーション層内に形成することができる。製造コストを下げることができるように、できる限り小さな表面積を有するチップレットを作製することが望ましい。
【００３８】
基板（たとえば、アモルファスシリコン又は多結晶シリコン）上に直接形成される回路よりも高い性能の回路部を有する独立した基板（たとえば、結晶シリコンを含む）を備えるチップレットを利用することによって、より高い性能を有するデバイスが提供される。結晶シリコンは、より高い性能を有するだけでなく、はるかに小さな能動素子（たとえば、トランジスタ）も有するので、回路部サイズは非常に小さくなる。たとえば、Yoon、Lee、Yang及びJang著「A novel use of MEMS switches in driving AMOLED」（Digest of Technical Papers of the Society for Information Display, 2008, 3.4, p.13）において記述されているように、微小電気機械（ＭＥＭＳ）構造を用いて有用なチップレットを形成することもできる。
【００３９】
デバイス基板１０はガラスを含むことができ、蒸着又はスパッタリングされる金属又は金属合金、たとえば、アルミニウム又は銀から作製される配線層が、平坦化層（たとえば、樹脂）上に形成され、当該技術分野において知られているフォトリソグラフィ技法を用いてパターニングされる。チップレット２０は、集積回路業界において十分に確立されている従来の技法を用いて形成することができる。
【００４０】
本発明はマルチピクセルインフラストラクチャを有するデバイスにおいて利用することができる。詳細には、本発明は、有機又は無機いずれかのＬＥＤデバイスで実施することができ、情報表示デバイスにおいて特に有用である。好ましい実施形態では、本発明は、限定はしないが、Tang他に対して１９８８年９月６日に発行された米国特許第４，７６９，２９２号及びVan Slyke他に対して１９９１年１０月２９日に発行された米国特許第５，０６１，５６９号において開示されるような小分子ＯＬＥＤ又はポリマーＯＬＥＤから構成されるフラットパネルＯＬＥＤデバイスにおいて利用される。たとえば、多結晶半導体マトリックス内に形成される量子ドットを利用する無機デバイス（たとえば、Kahenによる米国特許出願公開第２００７／００５７２６３号において教示される）、有機電荷制御層若しくは無機電荷制御層を利用するデバイス、又はハイブリッド有機／無機デバイスを利用することができる。有機発光ディスプレイ又は無機発光ディスプレイの数多くの組み合わせ及び変形を用いて、トップエミッター又はボトムエミッターいずれかのアーキテクチャを有するアクティブマトリックスディスプレイを含む、そのようなデバイスを製造することができる。
【符号の説明】
【００４１】
Ｈ 水平ピクセル中心間隔
Ｈ’ 水平ピクセル中心間隔
Ｈ１ 水平ピクセル中心間隔
Ｈ２ 水平ピクセル中心間隔
Ｈ３ 水平ピクセル中心間隔
Ｖ 垂直ピクセル中心間隔
Ｖ’ 垂直ピクセル中心間隔
Ｖ１ 垂直ピクセル中心間隔
Ｖ２ 垂直ピクセル中心間隔
Ｖ３ 垂直ピクセル中心間隔
６ 表示エリア
８ 基板
１０ ピクセル
１０Ａ ピクセル ピクセル
１０Ｂ ピクセル
１０Ｃ ピクセル
１０Ｄ ピクセル
１０Ｅ ピクセル
１０Ｆ ピクセル
１０Ｇ ピクセル
１０Ｈ ピクセル
１０Ｉ ピクセル
１１ ピクセルの中心
１２ 赤色サブピクセル
１４ 白色サブピクセル
１６ 緑色サブピクセル
１８ 青色サブピクセル
２０ チップレット
２０Ａ チップレット
２０Ｂ チップレット
２０Ｃ チップレット
２０Ｄ チップレット
２０Ｅ チップレット
２０Ｆ チップレット
２２ バス
２４ 接続パッド
２６ バス
２８ ワイヤ
【技術分野】
【０００１】
本発明はピクセルアレイを制御するための分散し、独立したチップレットを備える基板を有するディスプレイデバイスに関し、より詳細には、アレイ内の各ピクセルのサブピクセルの制御に関する。
【背景技術】
【０００２】
フラットパネルディスプレイデバイスは、コンピューティングデバイスと共に、そしてポータブルデバイスにおいて、そしてテレビのような娯楽デバイス用に広く用いられている。そのようなディスプレイは通常、基板上に分散配置される複数のピクセルを用いて画像を表示する。各ピクセルは、各画素又は各ピクセルを表すために、通常赤色光、緑色光、及び青色光を放射する、一般的にサブピクセルと呼ばれるいくつかの異なる色の発光素子を組み込んでいる。種々のフラットパネルディスプレイ技術、たとえば、プラズマディスプレイ、液晶ディスプレイ、及び発光ダイオード（ＬＥＤ）ディスプレイが知られている。
【０００３】
発光素子を形成する発光材料の薄膜を組み込んだ発光ダイオード（ＬＥＤ）は、フラットパネルディスプレイデバイスにおいて数多くの利点を有し、光学システムにおいて有用である。Tang他に対して２００２年５月７日に発行された特許文献１は、有機ＬＥＤ（ＯＬＥＤ）発光素子のアレイを含む有機ＬＥＤカラーディスプレイを示している。代替的には、無機材料を用いることができ、無機材料は多結晶半導体マトリックス内に燐光性結晶又は量子ドットを含むことができる。有機材料又は無機材料の他の薄膜を用いて、発光薄膜材料への電荷の注入、輸送、又は遮断を制御することもでき、そのような薄膜が当該技術分野において知られている。それらの材料は基板上において電極間に配置され、封入カバー層又はプレートを備える。発光材料に電流が通電するときに、ピクセルから光が放射される。放射される光の周波数は、用いられる材料の特性に依存する。そのようなディスプレイでは、基板を通じて（ボトムエミッター）、又は封入カバーを通じて（トップエミッター）、又はその両方を通じて光を放射することができる。
【０００４】
ＬＥＤデバイスは、パターニングされた発光層を備えることができ、材料に電流が通電するときに異なる色の光を放射させるために、そのパターンにおいて異なる材料が用いられる。代替的には、Cokによる「Stacked OLED Display having Improved Efficiency」という題名の特許文献２において教示されているように、フルカラーディスプレイを形成するために、カラーフィルターと共に単一の発光層、たとえば、白色エミッターを用いることができる。たとえば、Cok他による「Color OLED Display with Improved Power Efficiency」という題名の特許文献３において教示されているように、カラーフィルターを含まない白色サブピクセルを用いることも知られている。デバイスの効率を改善するために、赤色、緑色、及び青色のカラーフィルター及びサブピクセルと、フィルターを備えていない白色サブピクセルとを含む４色ピクセルと共に、パターニングされていない白色エミッターを用いる設計が教示されている（たとえば、Miller他に対して２００７年６月１２日に発行された特許文献４を参照されたい）。
【０００５】
ピクセルはサブピクセルの種々の配列を用いることができる。たとえば、１つの配列は、ピクセルのサブピクセルを１行に並べて配置し、列方向においてカラーストライプを形成する。いくつかの設計では、隣接する行をオフセットして、デルタパターンを形成する。ピクセル内に４つのサブピクセルを用いる設計では、４つのサブピクセルを２×２アレイに配列することができ、それはクワッドパターンとしても知られる。通常、サブピクセルは等間隔で配置され、かつ基板上に均一に分散されて、等間隔に配置されたピクセルの規則的なアレイを形成する。
【０００６】
フラットパネルディスプレイデバイス内のピクセルを制御するための２つの異なる方法、すなわち、アクティブマトリックス制御及びパッシブマトリックス制御が一般的に知られている。パッシブマトリックスデバイスでは、基板は能動電子素子（たとえば、トランジスタ）を含まない。行電極アレイ及び別の層内にある直交する列電極アレイが基板上に形成される。行電極と列電極との間の重なり合う交差部は発光ダイオードの電極を形成する。その際、外部ドライバーチップが、各行（又は列）に電流を順次に供給し、その間、直交する列（又は行）が、その行（又は列）内の各発光ダイオードを流れる電流を駆動するのに適した電圧を供給する。各サブピクセルは別々に制御される素子として扱われる。
【０００７】
アクティブマトリックスデバイスでは、フラットパネル基板上にコーティングされた半導体材料、たとえば、アモルファスシリコン又は多結晶シリコンの薄膜から能動制御素子が形成される。半導体材料は、フォトリソグラフィ工程を通じて薄膜トランジスタ及びキャパシタに形成される。アモルファスシリコン又は多結晶シリコンから作製される薄膜トランジスタ（ＴＦＴ）は、結晶シリコンウェハーにおいて作製される従来のトランジスタと比較して相対的に大きく、かつ性能が低い。さらに、そのような薄膜デバイスは通常、ガラス基板全体にわたって局所的な又は広域の不均一性を示し、結果として、そのような材料を用いるディスプレイの電気性能及び外観に不均一性が生じる。
【０００８】
通常、各サブピクセルは１つの制御素子によって制御され、各制御素子は少なくとも１つのトランジスタを含む。たとえば、簡単なアクティブマトリックス有機発光（ＯＬＥＤ）ディスプレイでは、各制御素子は２つのトランジスタ（選択トランジスタ及びパワートランジスタ）と、サブピクセルの輝度を指定する電荷を蓄えるための１つのキャパシタとを含む。各発光素子は通常、独立した制御電極及び電気的に共通に接続された電極を用いる。発光素子の制御は通常、データ信号線、選択信号線、電源接続、及びグラウンド接続を通して提供される。設計者は通常、アクティブマトリックス回路及びサブピクセル素子が基板上に均一に分散されるのを確実にする。各サブピクセルは別々に制御される素子として扱われる。
【０００９】
代替的な制御技法を用いるものとして、Matsumura他は、特許文献５において、ＬＣＤディスプレイの駆動に用いられるディスプレイ基板とは別の結晶シリコン基板を記述している。その出願は、第１の半導体基板から作製されるピクセル制御デバイスを第２の平坦なディスプレイ基板上に選択的に移送し、固定するための方法を記述している。ピクセル制御デバイス内の配線相互接続、並びにバス及び制御電極からピクセル制御デバイスへの接続が示されている。アクティブマトリックス回路と比べて、チップレットは相対的に大きいものの、代替の薄膜アクティブマトリックス回路よりもチップレットは相対的に少なくすることができる。そのより大きなチップレットは、ディスプレイの画像品質に悪影響を及ぼす可能性がある。サブピクセル及びピクセルの最適化された配列は開示されていない。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許第６，３８４，５２９号明細書
【特許文献２】米国特許第６，９８７，３５５号明細書
【特許文献３】米国特許第６，９１９，６８１号明細書
【特許文献４】米国特許第７，２３０，５９４号明細書
【特許文献５】米国特許出願公開第２００６／００５５８６４号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ディスプレイ基板とは別のシリコン基板を有する駆動回路を用いるディスプレイにおいて改善されたサブピクセル配列が必要とされている。
【課題を解決するための手段】
【００１２】
本発明によれば、
ａ）基板と、
ｂ）前記基板上に形成され、各ピクセルは２つ以上のサブピクセルを含み、該複数のピクセルは表示エリアを画定する、複数のピクセルと、
ｃ）前記表示エリア内において前記基板上に配置され、各チップレットは少なくとも２つの隣接するピクセルのサブピクセルを制御する、複数のチップレットと、
を備える、ディスプレイデバイスが提供される。
【発明の効果】
【００１３】
本発明は、２つ以上のチップレットによって制御されるサブピクセルを有するピクセルを設けることによって、改善された混色及びピクセル均一性が達成されるという利点を有する。
【図面の簡単な説明】
【００１４】
【図１】本発明を理解する際に役に立つ、個々のチップレットによって制御されるクワッドピクセルを有するディスプレイ部分を示す概略図である。
【図２】本発明の一実施形態による、２つの異なる行内に２つの異なるチップレットによって制御されるサブピクセルを有するクワッドピクセルを示す概略図である。
【図３】本発明の一実施形態による、２つの異なる列内に２つの異なるチップレットによって制御されるサブピクセルを有するクワッドピクセルを示す概略図である。
【図４】本発明の別の実施形態による、２つの異なる行内及び２つの異なる列内に４つの異なるチップレットによって制御されるサブピクセルを有するクワッドピクセルを示す概略図である。
【図５】本発明を理解する際に役に立つ、個々のチップレットによって制御されるクワッドピクセルを示す概略図である。
【図６】本発明の一実施形態による、２つの異なる行内に２つの異なるチップレットによって制御されるサブピクセルを有するクワッドピクセルを示す概略図である。
【図７】本発明の一実施形態による、２つの異なる列内に２つの異なるチップレットによって制御されるサブピクセルを有するクワッドピクセルを示す概略図である。
【図８】本発明の別の実施形態による、２つの異なる行内及び２つの異なる列内に４つの異なるチップレットによって制御されるサブピクセルを有するクワッドピクセルを示す概略図である。
【図９】本発明を理解する際に役に立つ、個々のチップレットによって制御されるストライプピクセルを有するディスプレイ部分を示す概略図である。
【図１０】本発明の一実施形態による、２つの異なる行内に２つの異なるチップレットによって制御されるサブピクセルを有するクワッドピクセルを示す概略図である。
【図１１】本発明の一実施形態による、２つの異なる行内及び２つの異なる列内に４つの異なるチップレットによって制御されるサブピクセルを有するクワッドピクセルを示す概略図である。
【図１２】本発明を理解する際に役に立つ、個々のチップレットによって制御されるサブピクセルを有するストライプピクセルを示す概略図である。
【図１３】本発明の一実施形態による、２つの異なる列内の２つの異なるチップレットによって制御されるサブピクセルを有するストライプピクセルを示す概略図である。
【図１４】本発明を理解する際に役に立つ、４つのサブピクセルを有するピクセルを制御するチップレットを示す概略図である。
【図１５】本発明を理解する際に役に立つ、個々のチップレットによって制御される４つのピクセルを有するディスプレイ部分を示す概略図である。
【発明を実施するための形態】
【００１５】
図面内の種々の層及び素子は非常に異なるサイズを有するので、図面は一定の縮尺で描かれていない。
【００１６】
従来のアクティブマトリックスディスプレイは、基板上に堆積されたアモルファス薄膜又はポリシリコン薄膜を含む薄膜トランジスタ回路を用いて、ディスプレイ素子を制御する。しかしながら、これらの薄膜トランジスタは、集積回路において通常用いられる結晶シリコンデバイスよりもはるかに低い性能を有する。アクティブマトリックスデバイスための代替の制御方法は、ディスプレイの発光エリア内の基板上に配置される複数のチップレットを用いる。各チップレットはディスプレイ基板から独立した基板上に形成され、ディスプレイ内の発光素子又は光制御素子の電極を駆動し、ディスプレイの外部にあるコントローラーからの信号に応答するための回路部及び接続パッドを含む。
【００１７】
図１を参照すると、ディスプレイデバイスの部分概略図が、発光表示エリアを画定する４つのサブピクセルを含む、複数のピクセル１０を示す。そのディスプレイデバイスは、サブピクセル（たとえば、赤色サブピクセル１２、緑色サブピクセル１６、青色サブピクセル１８及び白色サブピクセル１４）を制御するためにディスプレイ基板上の表示エリアにわたって配置される複数のチップレット２０をさらに含む。この図において、各４素子ピクセル１０は、４つの異なる色の光を放射する４つのサブピクセルをさらに含む。それらのサブピクセルは、２×２、すなわち、クワッド構成において配列される。各チップレット２０は、１つのピクセル１０を構成する４つのサブピクセルを制御し、水平サイズＨ、垂直サイズＶ、及びＨとＶとの積であるピクセルエリアを有する。放射エリアがピクセルエリアよりも小さくなるように、ピクセルエリアは、発光サブピクセル間の非放射空間を含むことに留意されたい。ピクセルエリアは、本明細書において用いられるとき、ピクセル内のサブピクセル間の非発光空間を含めて、ピクセルが占有し、ピクセルのサイズを画定する、基板上の全エリアを指している。各ピクセル１０の中心１１はピクセル内の各サブピクセルから等距離にある点とすることができ、それはピクセル内のサブピクセルの配列による。代替的には、中心１１は、サブピクセルの発光エリアの全てを含む、各ピクセル１０の中央、すなわち、ピクセルの質量中心と見なすことができる。この例では、各チップレットは、ピクセル内の全てのサブピクセルを制御する。この配列は、２００８年８月１４日に出願された、同じ譲受人に譲渡された同時係属の米国特許出願第１２／１９１，４７８号において教示されている。
【００１８】
図１４を参照すると、チップレット２０、及びチップレット２０によって制御されるサブピクセル１２、１４、１６、１８がさらに詳細に示される。各チップレット２０は、サブピクセルを制御するか、又は外部コントローラーからのバス線２２、２６上の信号を受信するための接続パッド２４を含む。図に示されるように、発光エリアを増やすために、バス２２、２６は共にグループ化され、長いチップレット方向におけるチップレット２０の端部に接続されるか（２６）、又はチップレットの中心に接続される（２２）。導体２８（たとえば、金属ワイヤ）がチップレット接続パッドをサブピクセル、たとえば、有機発光ダイオード（ＯＬＥＤ）のような発光ダイオードの電極に電気的に接続する。バス２２は、導体、たとえば、金属ワイヤを含むことができる。各バス内に、複数のそのような導電性ワイヤを含むことができる。
【００１９】
図１の設計は簡単な配列である。しかしながら、フラットパネルディスプレイでは、視認者が適切な視認距離においてピクセル内の個々のサブピクセルを解像できないほど各ピクセルが十分に小さく、それにより、ピクセル内の色が完全に混合されて、見掛け上フルカラーの単一の光エミッターを提供することが重要である。ピクセルの間隔が大きすぎる場合には、視認者はサブピクセルを区別することができ、それにより、画像品質が低下する。非常に大きなピクセル間隔の場合、視認者には画像を認識できない可能性がある。さらに、チップレット２０及びサポートするバス２２、２６は、たとえば、従来のアクティブマトリックスディスプレイ内の個々の薄膜回路に比べて相対的に大きな面積を占有する可能性がある。これらの大きな面積は、発光サブピクセル間で必ずしも均一に分散されず、それにより、ディスプレイにおいて画像アーティファクトを引き起こす。さらに、ピクセルの中心はディスプレイにおいて均一に分散されない場合がある。チップレットを基にするディスプレイにおけるこれらの欠陥が、本発明によって克服される。
【００２０】
図２を参照すると、本発明の一実施形態において、ディスプレイデバイスが、基板８と、基板８上に形成される複数のピクセルとを含み、ピクセルはそれぞれ２つ以上のサブピクセル１２、１４、１６、１８を含み、複数のピクセルが表示エリア６を画定する。複数のチップレットが表示エリア６内の基板８上に配置され、チップレットはそれぞれ少なくとも２つの隣接するピクセル内のサブピクセルを制御する。基板上の隣接するピクセルは直に隣り合うピクセルである。本発明のいくつかの実施形態では、チップレットはピクセル間に配置することができる。ピクセルの少なくとも１つのサブピクセルは、第１のチップレットによって制御され、同じピクセルの少なくとも１つの他のピクセルは第２のチップレットによって制御される。導体２８がサブピクセルをチップレットに接続し、チップレットによって制御されるサブピクセルを指示する。たとえば、チップレット２０Ｂは、そのチップレットが接続される白色（Ｗ）、青色（Ｂ）、赤色（Ｒ）及び緑色（Ｇ）のサブピクセルを制御し、チップレット２０Ｃは、そのチップレットが接続される白色（Ｗ）、青色（Ｂ）、赤色（Ｒ）及び緑色（Ｇ）のサブピクセルを制御する。各ピクセル１０は４つのサブピクセルを含む。この例では、ピクセル１０Ａは、チップレット２０Ａによって制御されるＷサブピクセル及びＢサブピクセル、並びにチップレット２０Ｂによって制御されるＲサブピクセル及びＧサブピクセルを含む。ピクセル１０Ｂはチップレット２０Ｂによって制御されるＷサブピクセル及びＢサブピクセル、並びにチップレット２０Ｃによって制御されるＲサブピクセル及びＧサブピクセルを含む。それゆえ、１つのピクセルのサブピクセルＷ及びＢは或るチップレットによって制御され、同じピクセルのサブピクセルＲ及びＧは第２の異なるチップレットによって制御される。この配列は、ピクセルの垂直間隔Ｖ’を小さくするという利点を有する。示されるように、Ｖ’（図２）はＶ（図１）未満である。それゆえ、図２のピクセル内のサブピクセル１２、１４、１６、１８は、視認者が別々に解像するのは容易ではなく、それにより、ピクセル１０内で、より良好な混色を提供する。
【００２１】
図２の例は、サブピクセルがチップレットによって離隔される垂直方向において改善されたピクセル解像度を示す。図３は、水平方向における同じような事例を示す。図３を参照すると、バス２２がサブピクセルを分離し、（図１４に示されるように）チップレット２０に接続することができる。バス２２の導体は（２つ以上存在する場合には）、個々の各サブピクセル列間に分散させることができるが、製造工程のデザインルールの許容範囲が、導体又はサブピクセルを如何に近づけて配置することができるかを制限するので、分散させることによって、ディスプレイの発光エリア（アパーチャ比）が小さくなる可能性がある。さらに、チップレット設計において、バスはチップレットの中心に接続できることが好都合である（図１４に示される）。この接続方法によれば、より大きな導体グループを非発光エリアにおいて関連付けられるようになるが、ピクセルのサブピクセルを望ましい間隔よりもさらに離して配置する可能性がある。それゆえ、本発明の一実施形態によれば、１つのピクセルの異なるサブピクセルを、２つ以上のチップレットによって制御することができる。図３に示されるように、チップレット２０Ａ、２０Ｂ及び２０Ｃは、導体２８を用いてそれらのチップレットが接続されるＲサブピクセル、Ｇサブピクセル、Ｂサブピクセル及びＷサブピクセルを制御する。しかしながら、ピクセル１０Ａは、チップレット２０Ａによって制御されるＧサブピクセル及びＢサブピクセル、並びにチップレット２０Ｂによって制御されるＲサブピクセル及びＷサブピクセルを含む。同様に、ピクセル１０Ｂは、チップレット２０Ｂによって制御されるＧサブピクセル及びＢサブピクセル、並びにチップレット２０Ｃによって制御されるＲサブピクセル及びＷサブピクセルを含む。水平距離Ｈ’（図３）は水平距離Ｈ（図１）よりも短いので、ピクセルの混色が改善される。
【００２２】
本発明は、水平及び垂直両方向においてサブピクセル混色を改善する実施形態を含む。図４を参照すると、各ピクセル１０のサブピクセル１２、１４、１６、１８間にチップレット２０、又はバス２２があることに起因して、ピクセル内に余分な空間が存在しないように、各ピクセルは４つのチップレットによって制御される。図４に示されるように、ピクセル１０は第１のチップレットによって制御されるＢサブピクセルと、第２のチップレットによって制御されるＷサブピクセルと、第３のチップレットによって制御されるＧサブピクセルと、第４のチップレットによって制御されるＲサブピクセルとを有する。この配列において、間隔Ｈ’は、図１の間隔Ｈよりも小さく、間隔Ｖ’は、図１の間隔Ｖよりも小さく、それによって、ピクセルの混色が改善される。それゆえ、本発明によれば、図２、図３及び図４の例において、サブピクセルは行又は列を有するアレイ内に形成され、チップレットは、少なくとも１つの行又は列において離隔されるサブピクセル間に配置されるが、全ての行又は列ではなく、チップレットによって離隔されるサブピクセル間の間隔は、チップレットによって離隔されないサブピクセル間の間隔よりも大きい。さらに、サブピクセルは、行及び列を有するアレイ内に形成され、少なくとも１つの行又は列において離隔されるサブピクセル間に導体が配置されるが、全ての行又は列ではなく、導体によって離隔されるサブピクセル間の間隔は、導体によって離隔されないサブピクセル間の間隔よりも大きい。導体は、ワイヤを形成することができ、たとえば、１つ又は複数の層内に形成される金属を含むことができる。上記のようにピクセルを指定することによって、各ピクセルの混色が改善される。
【００２３】
図１〜図４は、それぞれ４つのサブピクセルを有する１つのピクセルを制御するチップレットを示す。本発明はそのような実施形態には限定されない。たとえば、図５及び図１５において示されるように、チップレットは、１６サブピクセルを含む４つのピクセルを制御することができる。各チップレットは導体２８（図５及びそれ以降の図面において明確にするために抽象的な図形記号として示される）を通して１６サブピクセルに接続される。ピクセルの中心１１は黒丸によって示される。図１５では、明確にするために導体２８のうちの半分だけが示されるが、図示される１６サブピクセルの全てがそのチップレットによって制御される。図５に示されるように、ピクセル１０を構成するサブピクセルは、チップレット２０又は導体２２によって分離されない。しかしながら、ピクセルの分布は均一ではない。図に示されるように、チップレット２０によって分離されるピクセルの中心間の距離Ｖ１は、チップレット２０によって分離されないピクセルの中心間の距離Ｖ２よりも長い。同様に、バス２２によって分離されるピクセルの中心間の距離Ｈ１は、バス２２によって分離されないピクセルの中心間の距離Ｈ２よりも長い。この不均一性は、ディスプレイの画像品質を低下させる可能性がある。
【００２４】
本発明によれば、一実施形態において、ピクセルのうちのいくつかのピクセルのサブピクセルの制御は、異なるチップ間で共有され、それにより、ピクセルの均一な分布を実現し、すなわち、ピクセルのサイズは必ずしも同じではないが、ピクセルの中心は均一に配置される。図６を参照すると、チップレットによって制御されるサブピクセルは、図５に示されるのと同じ位置に配置される。しかしながら、ピクセルの配列は異なり、すなわち、図５に比べると、異なるサブピクセルが図６のピクセルを構成する。ディスプレイ内の物理的なサブピクセルへの画像信号内のサブピクセル値の割当ては異なる。図６に示されるように、チップレット２０Ａがピクセル１０Ａ及び１０Ｄのための全てのサブピクセルを制御する。チップレット２０Ａは、ピクセル１０Ｂ及び１０ＥのためのＷサブピクセル及びＢサブピクセルのみを制御する。チップレット２０Ｂが、ピクセル１０Ｂ及び１０ＥのためのＲサブピクセル及びＧサブピクセルのみを制御する。チップレット２０Ｂは、ピクセル１０Ｃ及び１０Ｆのための全てのサブピクセルを制御する。サブピクセルに対するピクセルのこのマッピングは、ピクセルの中心間の均一な垂直間隔Ｖ３を与え、それにより、ディスプレイの画像品質を改善するという利点を有する。
【００２５】
本発明によれば、別の実施形態において、バス２２導体を横切ってピクセルを分散し、ピクセル中心の均一な間隔を与えることができる。図７を参照すると、チップレットによって制御されるサブピクセルは、図５に示されるのと同じ位置に配置される。しかしながら、ピクセルの配置は異なり、すなわち、図５に比べると、異なるサブピクセルが図７のピクセルを構成する。ディスプレイ内の物理的なサブピクセルへの画像信号内のサブピクセル値の割当ては異なる。図７に示されるように、チップレット２０Ａがピクセル１０Ａ及び１０Ｄのための全てのサブピクセルを制御する。チップレット２０Ａはピクセル１０Ｂ及び１０ＥのためのＧサブピクセル及びＢサブピクセルのみを制御する。チップレット２０Ｂが、ピクセル１０Ｂ及び１０ＥのためのＲサブピクセル及びＷサブピクセルのみを制御する。チップレット２０Ｂは、ピクセル１０Ｃ及び１０Ｆの全てのサブピクセルを制御する。サブピクセルに対するピクセルのこのマッピングは、ピクセルの中心間の均一な水平間隔Ｈ３を与え、それにより、ディスプレイの画像品質を改善するという利点を有する。
【００２６】
図８を参照すると、本発明の別の実施形態では、水平及び垂直両方向におけるピクセル中心間の間隔を均一にすることができる。チップレット２０Ａがピクセル１０Ａ内の全てのサブピクセルを制御する。チップレット２０Ａは、ピクセル１０Ｂ内のＢサブピクセル及びＧサブピクセルを制御し、ピクセル１０Ｄ内のサブピクセルＢ及びＷを制御する。また、チップレット２０Ａは、ピクセル１０Ｅ内のサブピクセルＢも制御する。チップレット２０Ｂがピクセル１０Ｃ内の全てのサブピクセルを制御する。チップレット２０Ｂは、ピクセル１０Ｂ内のＲサブピクセル及びＷサブピクセルを制御し、ピクセル１０Ｆ内のサブピクセルＢ及びＷを制御する。また、チップレット２０Ｂはピクセル１０Ｅ内のサブピクセルＷも制御する。チップレット２０Ｃがピクセル１０Ｇ内の全てのサブピクセルを制御する。チップレット２０Ｃは、ピクセル１０Ｄ内のＧサブピクセル及びＲサブピクセルを制御し、ピクセル１０Ｈ内のサブピクセルＢ及びＧを制御する。また、チップレット２０Ｃは、ピクセル１０Ｅ内のサブピクセルＧも制御する。チップレット２０Ｄが、ピクセル１０Ｉ内の全てのサブピクセルを制御する。チップレット２０Ｄはピクセル１０Ｈ内のＲサブピクセル及びＷサブピクセルを制御し、ピクセル１０Ｆ内のサブピクセルＧ及びＲを制御する。また、チップレット２０Ｄは、ピクセル１０Ｅ内のサブピクセルＲも制御する。このピクセル配列によれば、全てのピクセル中心が、水平方向において距離Ｈ３で分離され、かつ垂直方向において距離Ｖ３で分離される。
【００２７】
本発明は、クワッド、すなわち２×２配列に配置されるピクセルだけでなく、ストライプ配列に配置されるピクセルにも適用することができる。本発明の種々の実施形態において、各ピクセルは、４つのサブピクセルを含むことができ、各ピクセルのサブピクセルはストライプ構成に配列することができる。代替的には、各ピクセルは３つのサブピクセルを含むことができ、各ピクセルのサブピクセルはストライプ構成に配列することができる。
【００２８】
図９を参照すると、ピクセル１０の１つの配列において、各ピクセル１０はワイヤ２８を通してチップレット２０によって制御される４つのサブピクセルＲ１２、Ｇ１６、Ｂ１８及びＷ１４を有する。この例では、チップレット２０は８サブピクセルを制御する。垂直距離Ｖ１及びＶ２を比べることによって明らかであるように、ピクセル中心１１は均一に分散していない。図１０を参照すると、ピクセル位置及びサブピクセル位置を配列し直すことによって、ピクセル中心を垂直方向において均一に分散させることができる。チップレット２０Ａが、ピクセル１０Ａ及び１０Ｂ内の全てのサブピクセルを制御する。この配列は、Ｖ３の一貫した垂直ピクセル間隔を与える。しかしながら、この配列は、ストライプ配列をクワッド配列に変換しており、距離Ｈ１及びＨ２を比べることによって明らかであるように、水平方向における間隔が均一ではない。
【００２９】
図１１を参照すると、かつ本発明の一実施形態によれば、水平距離Ｈ３及び垂直距離Ｖ３で示されるように、水平及び垂直両方向において一貫した中心間隔を与えるようにピクセルを配列することができる。この配列では、チップレット２０Ａがピクセル１０Ａ内の全てのサブピクセルを制御する。また、チップレット２０Ａは、ピクセル１０ＢのＧサブピクセル及びＷサブピクセルも制御する。チップレット２０Ｂが、ピクセル１０Ｃ内の全てのサブピクセル、並びにピクセル１０ＢのＲサブピクセル及びＢサブピクセルを制御する。図８の配列に対して相補的な構成を用いることもでき、その場合、４つの異なるチップレットによっていくつかのピクセルが制御され、ピクセルはチップレットによって分離される。
【００３０】
図１２及び図１３を参照すると、本発明は、３つのサブピクセル、たとえば、Ｒ、Ｇ及びＢのみを有するピクセルを含むピクセルレイアウトにも適用することができる。図１２では、バス２２は、チップレット対に信号を与え、かつそれを分離する。各チップレットは各ピクセル内の全てのサブピクセルを制御する。しかしながら、この配列は、水平間隔距離Ｈ１及びＨ２を比べることによって明らかであるように、その中心が均一に分散していないピクセルをもたらす。本発明の一実施形態によれば、図１３に示されるように、ピクセルを配列し直すことによって（サブピクセル、又はサブピクセルの制御ではない）、等距離で、均一に分散したピクセル中心１１を得ることができる。この配列では、チップレット２０Ａがピクセル１０ＡのサブピクセルＧ及びＢを制御し、チップレット２０Ｂが、ピクセル１０ＡのサブピクセルＲを制御する。チップレット２０Ｂがピクセル１０ＢのサブピクセルＧ及びＢを制御し、チップレット２０Ｃがピクセル１０ＢのサブピクセルＲを制御する。チップレット２０Ｃが、ピクセル１０ＣのサブピクセルＧ及びＢを制御する。
【００３１】
これらの例から明らかであるように、隣接する各ピクセルの中心間の間隔は、少なくとも１つの方向、すなわち、水平方向若しくは垂直方向において同じにすることができるか、又は隣接する各ピクセルの中心間の間隔は、少なくとも２つの直交する方向、たとえば、垂直及び水平両方向において同じにすることができる。
【００３２】
ピクセル中心の間隔は均一にすることができるが、ピクセルのサイズは異なる可能性があり、すなわち、ピクセルのサブピクセル間の間隔を含む、ピクセルの全体面積は、ピクセルが異なれば異なる可能性がある。チップレットをピクセルのサブピクセル間に配置することができるので、一般的に、ピクセルのサイズが異なる可能性がある。代替的には、導体（たとえば、１つ又は複数のワイヤを含むバス）をピクセルのサブピクセル間に配置することができるので、ピクセルのサイズが異なる可能性がある。本発明のさらに別の実施形態では、ピクセルのサブピクセル間にチップレット及び導体の両方が配置される。それゆえ、複数のチップレットによって制御されるピクセルのサイズは、単一のチップレットによって制御されるピクセルのサイズよりも小さくすることができる。最も極端な事例では、ピクセルの各サブピクセルが別々のチップレットによって制御され、たとえば、４つのサブピクセルを有するチップレットを、４つの異なるチップレットによって制御することができる。
【００３３】
本発明の種々の実施形態によれば、チップレット２０は種々の方法で構成することができ、たとえば、図１４及び図１５で示されるように、チップレット２０の長い寸法に沿って１行又は２行の接続パッド２４を用いて構成することができる。相互接続バス２６、２２は、種々の材料から形成することができ、デバイス基板上での種々の堆積方法を用いることができる。たとえば、相互接続バス２６、２２又はワイヤ２８は、蒸着又はスパッタリングされる金属、たとえば、アルミニウム又はアルミニウム合金とすることができる。代替的には、相互接続バス２６、２２又はワイヤ２８は、硬化した導電性インク又は金属酸化物から作製することができる。コストに関して有利な１つの実施形態では、相互接続バス２６、２２及びワイヤ２８は単層内に形成される。
【００３４】
本発明は、大きなデバイス基板、たとえば、ガラス、プラスチック又は箔を利用し、デバイス基板８上に複数のチップレット２０が規則的に配置されるマルチピクセルデバイスの実施形態に特に有用である。各チップレット２０は、チップレット２０内の回路部に従って、かつ制御信号に応答して、デバイス基板８上に形成された複数のサブピクセルを制御することができる。個々のピクセルグループ又は複数のピクセルグループをタイル状の素子上に配置することができ、それらの素子を組み立てて、ディスプレイ全体を形成することができる。
【００３５】
本発明によれば、チップレット２０は、基板８上に分散配置されるサブピクセル制御素子を提供する。チップレット２０は、デバイス基板８に比べて相対的に小さな集積回路であり、独立した基板上に形成される、導体、接続パッド、抵抗器若しくはキャパシタのような受動構成要素、又はトランジスタ若しくはダイオードのような能動構成要素を含む回路を備える。チップレット２０は、ディスプレイ基板８とは別に製造され、その後、ディスプレイ基板８に取り付けられる。チップレット２０は、半導体デバイスを製造するための既知の工程を用いて、シリコン又はシリコン・オン・インシュレーター（ＳＯＩ）ウェハーを用いて製造されることが好ましい。各チップレット２０は、その後、デバイス基板８に取り付けられる前に分離される。それゆえ、各チップレット２０の結晶性基部は、チップレットの回路部がその上に配置されるデバイス基板８とは別の基板と見なすことができる。それゆえ、複数のチップレット２０は、デバイス基板８とは別であり、かつ互いに別である対応する複数の基板を有する。詳細には、独立した基板は、その上にピクセル１０が形成される基板８とは別であり、独立したチップレット基板の面積は、合わせても、デバイス基板８より小さい。チップレット２０は、たとえば、薄膜アモルファスシリコンデバイス又は多結晶シリコンデバイスにおいて見られる能動構成要素よりも、高い性能の能動構成要素を提供する結晶基板を有することができる。チップレット２０は１００μｍ以下の厚みを有することができることが好ましく、２０μｍ以下であることがさらに好ましい。これは、チップレット２０上に接着剤及び平坦化材料を形成するのを容易にし、その際、それらの材料は、従来のスピンコーティング技法を用いて塗布することができる。本発明の一実施形態によれば、結晶シリコン基板上に形成されるチップレット２０は、幾何学的なアレイに配列され、接着剤又は平坦化材料を用いてデバイス基板（たとえば８）に接着される。チップレット２０の表面上の接続パッド２４を用いて、各チップレット２０を信号導体、電力バス及び行電極又は列電極に接続し、ピクセル１０を駆動する。
【００３６】
チップレット２０は半導体基板内に形成されるので、チップレットの回路部は、最新のリソグラフィツールを用いて形成することができる。そのようなツールによれば、０．５ミクロン以下の機構サイズを容易に手に入れることができる。たとえば、最新の半導体製造ラインは、９０ｎｍ又は４５ｎｍの線幅を達成することができ、本発明のチップレットを作製する際に用いることができる。しかしながら、チップレット２０は、ディスプレイ基板８上に組み付けられると、チップレット上に設けられた配線層への電気的接続を作製するための接続パッド２４も必要とする。接続パッド２４のサイズは、ディスプレイ基板８上で用いられるリソグラフィツールの機構サイズ（たとえば、５μｍ）、及び配線層に対するチップレット２０の位置合わせ（たとえば、±５μｍ）に基づく。それゆえ、接続パッド２４は、たとえば、１５μｍ幅にすることができ、パッド間に５μｍの間隔をあけることができる。これは、パッドが一般的には、チップレット２０内に形成されるトランジスタ回路部よりも著しく大きいことを意味する。
【００３７】
パッドは一般的に、トランジスタを覆う、チップレット上のメタライゼーション層内に形成することができる。製造コストを下げることができるように、できる限り小さな表面積を有するチップレットを作製することが望ましい。
【００３８】
基板（たとえば、アモルファスシリコン又は多結晶シリコン）上に直接形成される回路よりも高い性能の回路部を有する独立した基板（たとえば、結晶シリコンを含む）を備えるチップレットを利用することによって、より高い性能を有するデバイスが提供される。結晶シリコンは、より高い性能を有するだけでなく、はるかに小さな能動素子（たとえば、トランジスタ）も有するので、回路部サイズは非常に小さくなる。たとえば、Yoon、Lee、Yang及びJang著「A novel use of MEMS switches in driving AMOLED」（Digest of Technical Papers of the Society for Information Display, 2008, 3.4, p.13）において記述されているように、微小電気機械（ＭＥＭＳ）構造を用いて有用なチップレットを形成することもできる。
【００３９】
デバイス基板１０はガラスを含むことができ、蒸着又はスパッタリングされる金属又は金属合金、たとえば、アルミニウム又は銀から作製される配線層が、平坦化層（たとえば、樹脂）上に形成され、当該技術分野において知られているフォトリソグラフィ技法を用いてパターニングされる。チップレット２０は、集積回路業界において十分に確立されている従来の技法を用いて形成することができる。
【００４０】
本発明はマルチピクセルインフラストラクチャを有するデバイスにおいて利用することができる。詳細には、本発明は、有機又は無機いずれかのＬＥＤデバイスで実施することができ、情報表示デバイスにおいて特に有用である。好ましい実施形態では、本発明は、限定はしないが、Tang他に対して１９８８年９月６日に発行された米国特許第４，７６９，２９２号及びVan Slyke他に対して１９９１年１０月２９日に発行された米国特許第５，０６１，５６９号において開示されるような小分子ＯＬＥＤ又はポリマーＯＬＥＤから構成されるフラットパネルＯＬＥＤデバイスにおいて利用される。たとえば、多結晶半導体マトリックス内に形成される量子ドットを利用する無機デバイス（たとえば、Kahenによる米国特許出願公開第２００７／００５７２６３号において教示される）、有機電荷制御層若しくは無機電荷制御層を利用するデバイス、又はハイブリッド有機／無機デバイスを利用することができる。有機発光ディスプレイ又は無機発光ディスプレイの数多くの組み合わせ及び変形を用いて、トップエミッター又はボトムエミッターいずれかのアーキテクチャを有するアクティブマトリックスディスプレイを含む、そのようなデバイスを製造することができる。
【符号の説明】
【００４１】
Ｈ 水平ピクセル中心間隔
Ｈ’ 水平ピクセル中心間隔
Ｈ１ 水平ピクセル中心間隔
Ｈ２ 水平ピクセル中心間隔
Ｈ３ 水平ピクセル中心間隔
Ｖ 垂直ピクセル中心間隔
Ｖ’ 垂直ピクセル中心間隔
Ｖ１ 垂直ピクセル中心間隔
Ｖ２ 垂直ピクセル中心間隔
Ｖ３ 垂直ピクセル中心間隔
６ 表示エリア
８ 基板
１０ ピクセル
１０Ａ ピクセル ピクセル
１０Ｂ ピクセル
１０Ｃ ピクセル
１０Ｄ ピクセル
１０Ｅ ピクセル
１０Ｆ ピクセル
１０Ｇ ピクセル
１０Ｈ ピクセル
１０Ｉ ピクセル
１１ ピクセルの中心
１２ 赤色サブピクセル
１４ 白色サブピクセル
１６ 緑色サブピクセル
１８ 青色サブピクセル
２０ チップレット
２０Ａ チップレット
２０Ｂ チップレット
２０Ｃ チップレット
２０Ｄ チップレット
２０Ｅ チップレット
２０Ｆ チップレット
２２ バス
２４ 接続パッド
２６ バス
２８ ワイヤ
【特許請求の範囲】
【請求項１】
ａ）基板と、
ｂ）前記基板上に形成され、各ピクセルは２つ以上のサブピクセルを含み、該複数のピクセルは表示エリアを画定する、複数のピクセルと、
ｃ）前記表示エリア内において前記基板上に配置され、各チップレットは少なくとも２つの隣接するピクセルのサブピクセルを制御する、複数のチップレットと、
を備える、ディスプレイデバイス。
【請求項２】
各ピクセルは、赤色サブピクセル、緑色サブピクセル及び青色サブピクセルを含む、請求項１に記載のディスプレイデバイス。
【請求項３】
各ピクセルは、赤色サブピクセル、緑色サブピクセル、青色サブピクセル及び白色サブピクセルを含む、請求項１に記載のディスプレイデバイス。
【請求項４】
各ピクセルは４つのサブピクセルを含み、各ピクセルの該サブピクセルは２×２構成において配列される、請求項１に記載のディスプレイデバイス。
【請求項５】
各ピクセルは４つのサブピクセルを含み、各ピクセルの該サブピクセルはストライプ構成において配列される、請求項１に記載のディスプレイデバイス。
【請求項６】
各ピクセルは３つのサブピクセルを含み、各ピクセルの該サブピクセルはストライプ構成において配列される、請求項１に記載のディスプレイデバイス。
【請求項７】
前記サブピクセルは行又は列を有するアレイ内に形成され、前記チップレットは、全ての行又は列とは限らない、少なくとも１つの行又は列において離隔されたサブピクセル間に配置され、前記チップレットによって離隔されたサブピクセル間の間隔は、前記チップレットによって離隔されないサブピクセル間の間隔よりも長い、請求項１に記載のディスプレイデバイス。
【請求項８】
前記基板上に形成される複数の導体をさらに含み、前記サブピクセルは行及び列を有するアレイ内に形成され、該導体は、全ての行又は列とは限らない、少なくとも１つの行又は列において離隔されたサブピクセル間に配置され、該導体によって離隔されたサブピクセル間の間隔は、該導体によって離隔されないサブピクセル間の間隔よりも長い、請求項１に記載のディスプレイデバイス。
【請求項９】
隣接する各ピクセルの中心間の間隔は、少なくとも１つの方向において同じである、請求項１に記載のディスプレイデバイス。
【請求項１０】
隣接する前記各ピクセルの中心間の間隔は、少なくとも２つの異なる方向において同じである、請求項９に記載のディスプレイデバイス。
【請求項１１】
ピクセルのサイズは、隣接するピクセルのサイズとは異なる、請求項９に記載のディスプレイデバイス。
【請求項１２】
チップレットはピクセルのサブピクセル間に配置される、請求項１に記載のディスプレイデバイス。
【請求項１３】
チップレットはピクセル間に配置される、請求項１に記載のディスプレイデバイス。
【請求項１４】
前記基板上に形成される複数の導体をさらに含み、導体はピクセルのサブピクセル間に配置される、請求項１に記載のディスプレイデバイス。
【請求項１５】
チップレット及び導体の両方はピクセルのサブピクセル間に配置される、請求項１４に記載のディスプレイデバイス。
【請求項１６】
複数のチップレットによって制御されるピクセルのサイズは、単一のチップレットによって制御されるピクセルのサイズよりも小さい、請求項１に記載のディスプレイデバイス。
【請求項１７】
ピクセルは２つのチップレットによって制御される、請求項１に記載のディスプレイデバイス。
【請求項１８】
ピクセルは４つのチップレットによって制御される、請求項１に記載のディスプレイデバイス。
【請求項１】
ａ）基板と、
ｂ）前記基板上に形成され、各ピクセルは２つ以上のサブピクセルを含み、該複数のピクセルは表示エリアを画定する、複数のピクセルと、
ｃ）前記表示エリア内において前記基板上に配置され、各チップレットは少なくとも２つの隣接するピクセルのサブピクセルを制御する、複数のチップレットと、
を備える、ディスプレイデバイス。
【請求項２】
各ピクセルは、赤色サブピクセル、緑色サブピクセル及び青色サブピクセルを含む、請求項１に記載のディスプレイデバイス。
【請求項３】
各ピクセルは、赤色サブピクセル、緑色サブピクセル、青色サブピクセル及び白色サブピクセルを含む、請求項１に記載のディスプレイデバイス。
【請求項４】
各ピクセルは４つのサブピクセルを含み、各ピクセルの該サブピクセルは２×２構成において配列される、請求項１に記載のディスプレイデバイス。
【請求項５】
各ピクセルは４つのサブピクセルを含み、各ピクセルの該サブピクセルはストライプ構成において配列される、請求項１に記載のディスプレイデバイス。
【請求項６】
各ピクセルは３つのサブピクセルを含み、各ピクセルの該サブピクセルはストライプ構成において配列される、請求項１に記載のディスプレイデバイス。
【請求項７】
前記サブピクセルは行又は列を有するアレイ内に形成され、前記チップレットは、全ての行又は列とは限らない、少なくとも１つの行又は列において離隔されたサブピクセル間に配置され、前記チップレットによって離隔されたサブピクセル間の間隔は、前記チップレットによって離隔されないサブピクセル間の間隔よりも長い、請求項１に記載のディスプレイデバイス。
【請求項８】
前記基板上に形成される複数の導体をさらに含み、前記サブピクセルは行及び列を有するアレイ内に形成され、該導体は、全ての行又は列とは限らない、少なくとも１つの行又は列において離隔されたサブピクセル間に配置され、該導体によって離隔されたサブピクセル間の間隔は、該導体によって離隔されないサブピクセル間の間隔よりも長い、請求項１に記載のディスプレイデバイス。
【請求項９】
隣接する各ピクセルの中心間の間隔は、少なくとも１つの方向において同じである、請求項１に記載のディスプレイデバイス。
【請求項１０】
隣接する前記各ピクセルの中心間の間隔は、少なくとも２つの異なる方向において同じである、請求項９に記載のディスプレイデバイス。
【請求項１１】
ピクセルのサイズは、隣接するピクセルのサイズとは異なる、請求項９に記載のディスプレイデバイス。
【請求項１２】
チップレットはピクセルのサブピクセル間に配置される、請求項１に記載のディスプレイデバイス。
【請求項１３】
チップレットはピクセル間に配置される、請求項１に記載のディスプレイデバイス。
【請求項１４】
前記基板上に形成される複数の導体をさらに含み、導体はピクセルのサブピクセル間に配置される、請求項１に記載のディスプレイデバイス。
【請求項１５】
チップレット及び導体の両方はピクセルのサブピクセル間に配置される、請求項１４に記載のディスプレイデバイス。
【請求項１６】
複数のチップレットによって制御されるピクセルのサイズは、単一のチップレットによって制御されるピクセルのサイズよりも小さい、請求項１に記載のディスプレイデバイス。
【請求項１７】
ピクセルは２つのチップレットによって制御される、請求項１に記載のディスプレイデバイス。
【請求項１８】
ピクセルは４つのチップレットによって制御される、請求項１に記載のディスプレイデバイス。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公表番号】特表２０１２−５１８１９９（Ｐ２０１２−５１８１９９Ａ）
【公表日】平成２４年８月９日（２０１２．８．９）
【国際特許分類】
【出願番号】特願２０１１−５５０２４５（Ｐ２０１１−５５０２４５）
【出願日】平成２２年２月１２日（２０１０．２．１２）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０２３９９４
【国際公開番号】ＷＯ２０１０／０９３８５０
【国際公開日】平成２２年８月１９日（２０１０．８．１９）
【出願人】（５１００４８４１７）グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー (95)
【氏名又は名称原語表記】ＧＬＯＢＡＬ ＯＬＥＤ ＴＥＣＨＮＯＬＯＧＹ ＬＬＣ．
【住所又は居所原語表記】１３８７３ Ｐａｒｋ Ｃｅｎｔｅｒ Ｒｏａｄ， Ｓｕｉｔｅ ３３０， Ｈｅｒｎｄｏｎ， ＶＡ ２０１７１， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
【Ｆターム（参考）】
【公表日】平成２４年８月９日（２０１２．８．９）
【国際特許分類】
【出願日】平成２２年２月１２日（２０１０．２．１２）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０２３９９４
【国際公開番号】ＷＯ２０１０／０９３８５０
【国際公開日】平成２２年８月１９日（２０１０．８．１９）
【出願人】（５１００４８４１７）グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー (95)
【氏名又は名称原語表記】ＧＬＯＢＡＬ ＯＬＥＤ ＴＥＣＨＮＯＬＯＧＹ ＬＬＣ．
【住所又は居所原語表記】１３８７３ Ｐａｒｋ Ｃｅｎｔｅｒ Ｒｏａｄ， Ｓｕｉｔｅ ３３０， Ｈｅｒｎｄｏｎ， ＶＡ ２０１７１， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
【Ｆターム（参考）】
[ Back to top ]