フォトダイオード及びそれを含む撮像素子
【課題】リーク電流が低減された高効率及び高速な光電変換を実現しつつ、製造工程も簡素化すること。
【解決手段】このフォトダイオード１は、半導体又は金属から成る基板２と、基板２上に形成された埋め込み絶縁層３と、埋め込み絶縁層３上の所定領域に沿って並んで形成されたｐ型半導体層６及びｎ型半導体層７を含む半導体層５，６，７と、半導体層５，６，７上に形成されたゲート絶縁層８と、ゲート絶縁層８上に配置され、平面状の金属膜９ａに直線状の貫通溝９ｂが等間隔に形成された回折格子部９と、を備える。
【解決手段】このフォトダイオード１は、半導体又は金属から成る基板２と、基板２上に形成された埋め込み絶縁層３と、埋め込み絶縁層３上の所定領域に沿って並んで形成されたｐ型半導体層６及びｎ型半導体層７を含む半導体層５，６，７と、半導体層５，６，７上に形成されたゲート絶縁層８と、ゲート絶縁層８上に配置され、平面状の金属膜９ａに直線状の貫通溝９ｂが等間隔に形成された回折格子部９と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入射光を検出するフォトダイオード及びそれを含む撮像素子に関する。
【背景技術】
【０００２】
従来から、光検出技術の分野において、半導体による光電変換現象を利用したフォトダイオードは、量産性に優れ、１次元及び２次元のアレー状に配列した撮像素子等に広く用いられている。一般に、フォトダイオードの性能は、（１）量子効率又は受光感度、（２）動作速度、（３）暗電流によって議論することができる。
【０００３】
上記（２）の動作速度を決定するのは、フォトダイオード内の接合容量Ｃと接続外部回路の負荷抵抗Ｒとの積で決まる時定数ＣＲと、キャリア走行時間である。この接合容量Ｃは接合面積を小さくすることによって減らすことができるため、最終的にはキャリア走行時間が動作速度を制限することになる。ところが、キャリア走行時間を短くしようとして空乏層幅を小さくすると、光吸収によって発生したキャリアを十分に収集できなくなって量子効率（受光感度）が低下してしまう。すなわち、上記（１）の量子効率（受光感度）と（２）の動作速度はトレードオフの関係にあって両立が難しい。
【０００４】
このような問題に対処するためのフォトダイオードの構造としては、下記特許文献１のものが知られている。このフォトダイオードは、ＳＯＩ（Silicon On Insulator）上に形成されたｎ＋半導体層及びｎ−半導体層と、ｎ−半導体層に接して設けられた金属周期構造体とを有し、この金属周期構造体に入射光が入射することにより表面プラズモンを励起し、周期構造によって入射光と表面プラズモンとの共鳴状態を作る。このような従来のフォトダイオードによれば、上記トレードオフの問題を緩和する効果をもたらす。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開ＷＯ２００５／０９８９６６号
【特許文献２】特開２００９−２３８９４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した従来のフォトダイオードの構造では、表面プラズモンから生じる近接場を有効に半導体層に吸収させるために金属周期構造体と半導体層とを接触もしくは極めて近い距離に配置する必要があった。このため、金属と半導体との接合部でのリーク電流が増加したり、金属周期構造体の下地である付着力強化層の影響で効率が大幅に低下したりと、性能の低下したフォトダイオードしか得られない傾向にあった。また、表面プラズモンを励起するためには金属周期構造体を凹凸を有する連続体とする必要があり、金属周期構造体は少なくとも２種類以上の肉厚を有する金属に加工する必要があって、作成方法が複雑で加工自体も困難であった。
【０００７】
そこで、本発明は、かかる課題に鑑みて為されたものであり、リーク電流が低減された高効率及び高速な光電変換を実現しつつ、製造工程も簡素化することが可能なフォトダイオード及びそれを含む撮像素子提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明のフォトダイオードは、半導体又は金属から成る基板と、基板上に形成された埋め込み絶縁層と、埋め込み絶縁層上の所定領域に沿って並んで形成されたｐ型半導体層及びｎ型半導体層を含む半導体層と、半導体層上に形成されたゲート絶縁層と、ゲート絶縁層上に配置され、平面状の導電部材に直線状の貫通溝が等間隔に形成された回折格子部と、を備える。或いは、本発明の撮像素子は、上記のフォトダイオードを有することを特徴とする。
【０００９】
このようなフォトダイオード、或いはそれを備える撮像素子によれば、回折格子部に入射する入射光が回折格子部によって回折されてから半導体層に入射し、その入射光のうちの特定波長及び特定偏光の入射光は、導波路モードとして半導体層内に閉じ込められる。これにより、半導体層における空乏層厚さが薄い場合でも入射光の光電変換における量子効率が向上するので、量子効率の向上と動作速度の向上とを両立させることができる。ここで、回折格子部と半導体層とがゲート絶縁層を挟んで離れていても、回折光を半導体層内に閉じ込めることで光電変換効率を高く維持することができる。また、回折格子部が連続体でないので回折格子部の下地である付着力強化層の入射光に対する影響も少ない。その結果、リーク電流の発生を低減しつつ、量子効率をさらに向上させることができる。さらに、回折格子部の構造が単純にされているので、フォトダイオードの製造工程も簡素化することができる。
【００１０】
ここで、ゲート絶縁層は、その膜厚ｔが、下記式（１）；
ｎ×ｔ／λ ＜０．７ …（１）
（但し、上記式中、ｎはゲート絶縁層を構成する絶縁体の屈折率、λは、入射光の真空中の波長を表す）
を満たすように設定されている、ことが好ましい。この場合、入射光の半導体層での吸収効果を高めて量子効率を十分に維持することができる。
【００１１】
また、回折格子部は、貫通溝の配列周期をｐ、隣接する貫通溝に挟まれた回折格子の幅をｗとしたときに、下記式（２）；
０．１＜ｗ／ｐ＜０．９ …（２）
を満たすように設定されている、ことも好ましい。この場合、広い波長範囲で量子効率を高めることができる。
【発明の効果】
【００１２】
本発明によるフォトダイオード及びそれを含む撮像素子によれば、リーク電流が低減された高効率及び高速な光電変換を実現しつつ、製造工程も簡素化することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の好適な一実施形態にかかるフォトダイオード１を示す斜視図である。
【図２】図１のフォトダイオードのII−II線に沿った断面図である。
【図３】（ａ）は、本発明の実施形態である画素ユニットの平面図であり、（ｂ）は、（ａ）の画素ユニットの回路図である。
【図４】本発明の変形例である画素ユニットの平面図であり、（ｂ）は、（ａ）の画素ユニットの回路図である。
【図５】本発明の別の変形例である画素ユニットの平面図であり、（ｂ）は、（ａ）の画素ユニットの回路図である。
【図６】図１のフォトダイオードにおいてゲート電圧ＶＧと基板電圧ＶＳＵＢを共にゼロとした場合の空乏層の形成の様子を示す側面図である。
【図７】図１のフォトダイオードにおいてゲート電圧ＶＧを負の値に基板電圧ＶＳＵＢを正の値に設定した場合の空乏層の形成の様子を示す側面図である。
【図８】図１のフォトダイオードにおける動作速度と量子効率との関係を示すグラフである。
【図９】図１のフォトダイオードにおいてゲート電圧ＶＧを様々な値に固定し、基板電圧ＶＳＵＢを変化させた場合のＴＭ偏光の光に対する量子効率の変化の実測結果を示すグラフである。
【図１０】図１の回折格子部のピッチｐを様々変化させた場合のＴＭ偏光の光に対する量子効率の波長特性の実測結果を示すグラフである。
【図１１】図１の回折格子部のピッチｐを様々変化させた場合のＴＥ偏光の光に対する量子効率の波長特性の実測結果を示すグラフである。
【図１２】図１のフォトダイオードにおける様々な偏光角の光に対する量子効率の変化の実測結果を示すグラフである。
【図１３】図１のフォトダイオードの半導体層内に形成される導波路モードと量子効率のピーク波長との対応を示すグラフである。
【図１４】図１のフォトダイオードにおける量子効率の回折格子の線幅Ｗに対する依存性に関する有限差分時間領域法によるシミュレーション結果を示すグラフである。
【図１５】図１のフォトダイオードにおける量子効率の回折格子の膜厚ｔＡｕに対する依存性に関するシミュレーション結果を示すグラフである。
【図１６】図１のフォトダイオードにおける量子効率のゲート絶縁層８の膜厚ｔＯＸに対する依存性に関するシミュレーション結果を示すグラフである。
【図１７】図１のフォトダイオードにおける量子効率の正規化された膜厚ｔＯＸに対する依存性に関するシミュレーション結果を示すグラフである。
【発明を実施するための形態】
【００１４】
以下、図面を参照しつつ本発明にフォトダイオード及び撮像素子の好適な実施形態について詳細に説明する。なお、図面の説明においては同一又は相当部分には同一符号を付し、重複する説明を省略する。
【００１５】
図１は、本発明の好適な一実施形態にかかるフォトダイオード１の斜視図、図２は、図１のフォトダイオード１のII−II線に沿った一部断面図である。同図に示すフォトダイオード１は、入射光強度に応じた出力信号を生成するための半導体受光素子であり、撮像素子の一部を構成する素子である。なお、以下の説明においては、図１及び図２に示すように、フォトダイオード１を構成する各層の積層方向をＺ軸方向とし、後述する回折格子構造の格子の配列方向をＹ軸方向とし、Ｚ軸方向及びＹ軸方向に垂直な方向、すなわち、格子に沿った方向をＸ軸方向とする。
【００１６】
図１及び図２に示すように、フォトダイオード１は、シリコン基板２上に酸化シリコン等の埋め込み絶縁層３と半導体層５，６，７が積層されたＳＯＩ（Silicon On Insulator）構造４を有している。具体的には、この埋め込み絶縁層３上の矩形状の所定領域において、Ｘ軸方向に沿って、３つの半導体層６，５，７がこの順で隣接して設けられている。
【００１７】
３つの半導体層５，６，７のうちの半導体層５は、深さ方向の大部分が空乏化して光吸収層として機能するように、シリコン等の半導体に低濃度でボロンやリン等のｐ型不純物又はｎ型不純物が添加されて構成されている。また、半導体層６，７は、それぞれ、埋め込み絶縁層３上において半導体層５をＸ軸に沿った方向から挟むように、半導体層５とほぼ同一の膜厚でｐ＋型半導体層及びｎ＋型半導体層として形成されている。このｐ＋型半導体層６及びｎ＋型半導体層７は、それぞれ、シリコン等の半導体に高濃度（１０１９ｃｍ−３以上）でボロン等のｐ型不純物及びリン等のｎ型不純物が添加されて構成されており、半導体層５に並んで設けられることでアノード電極及びカソード電極として機能する。
【００１８】
これらの半導体層５，６，７上には、半導体層５，６，７を覆うように酸化シリコン等から成るゲート絶縁層８が形成され、このゲート絶縁層８上の少なくとも半導体層５を覆う領域には回折格子部９が配置されている。すなわち、回折格子部９は、ゲート絶縁層８を介して半導体層５を覆っており、半導体層５，６，７から絶縁されている。
【００１９】
回折格子部９は、平面状の導電部材である金属膜９ａに、半導体層５を覆う領域に亘ってＸ軸方向に沿ってゲート絶縁層８の表面まで貫通する複数の直線状の貫通溝９ｂが、Ｙ軸方向に等間隔に並ぶように形成された構造を有している。すなわち、回折格子部９は、Ｙ軸方向に沿った隣接する貫通溝９ｂの間の回折格子９ｃの配列周期がｐとなり、回折格子９ｃのＹ軸方向に沿った線幅がＷになるように形成されることにより、線状の複数の回折格子９ｃが貫通溝９ｂを挟んでＹ軸方向に並んだ構成を有している。このような回折格子部９の材料としては、例えば、チタン（Ｔｉ）の付着力強化層上に形成した金（Ａｕ）等の導電性金属が用いられる。この回折格子部９は、ＭＯＳ構造横型ｐｎ接合ダイオードのゲート電極としての役割を有する。
【００２０】
次に、本実施形態のフォトダイオード１を含む撮像素子における画素ユニットの構成について説明する。
【００２１】
図３（ａ）は、撮像素子における各画素を構成する画素ユニット１０１の平面図、図３（ｂ）は、画素ユニット１０１の回路図である。この画素ユニット１０１では、フォトダイオード１のカソード電極が浮遊電極として働き、そのカソード電極は初期化用トランジスタ１０２を介して初期化電位ＶＤＤに設定される。そして、フォトダイオード１のカソード電極には、バッファトランジスタ１０４のゲート電極が接続され、バッファトランジスタ１０４には、画素選択用トランジスタ１０３が直列に接続されている。浮遊電極の電圧信号は、画素選択用トランジスタ１０３を導通させることにより、バッファトランジスタ１０４を介して読み出される。このような画素ユニット１０１を１次元あるいは２次元のアレー状に配列することにより撮像素子を構成することができる。なお、初期化用トランジスタ１０２、バッファトランジスタ１０４、及び画素選択用トランジスタ１０３としては、ｎチャネルＭＯＳＦＥＴを用いているが、ｐチャネルＭＯＳＦＥＴを使用してフォトダイオード１のアノード電極を浮遊電極に設定してもよい。
【００２２】
また、図４（ａ）は、本実施形態の変形例である画素ユニット２０１の平面図、図４（ｂ）は、画素ユニット２０１の回路図である。この画素ユニット２０１では、フォトダイオード１のアノード電極に正の初期化電圧を印加してフォトダイオード１を導通状態にすることにより浮遊電極の電圧を初期化する。このような構成により、初期化用トランジスタを省略することができ、浮遊電極の周りの寄生容量を低減させて単位電荷あたりの出力信号を大きくし画素面積に占める受光面積の割合を増加させて入射光を有効利用することができる。また、絶縁層３上に形成されたフォトダイオード１を用いることでアノード電極の電圧を独立に設定するための構造が簡略化される。なお、バッファトランジスタ１０４、及び画素選択用トランジスタ１０３としては、ｎチャネルＭＯＳＦＥＴを用いているが、ｐチャネルＭＯＳＦＥＴを使用してフォトダイオード１のアノード電極を浮遊電極に設定してもよい。
【００２３】
また、図５（ａ）は、本実施形態の別の変形例である画素ユニット３０１の平面図、図５（ｂ）は、画素ユニット３０１の回路図である。この画素ユニット３０１では、フォトダイオード１のアノード電極を浮遊電極として用いて、バッファトランジスタ１０４のゲートが、ＭＯＳ容量１０５を介して浮遊電極に静電的に結合されている。ここで、ゲート電極３０３下の半導体層を反転させるために、バッファトランジスタ１０４側はｎチャネルに、浮遊電極側はｐチャネルとなっている。この画素ユニット３０１を受光動作させる際にはカソード電極に正電圧が印加され、初期化の際にはカソード電極に負電圧が印加される。このようにバッファトランジスタ１０４のゲートがＭＯＳ容量１０５のゲート絶縁層を介して浮遊電極に静電的に結合されるような構成を採ることにより、浮遊電極に生じる寄生容量をさらに低減し、単位電荷あたりの出力信号を大きくすることができる。なお、バッファトランジスタ１０４、及び画素選択用トランジスタ１０３としては、ｎチャネルＭＯＳＦＥＴを用いているが、ｐチャネルＭＯＳＦＥＴを使用してフォトダイオード１のカソード電極を浮遊電極に設定してもよい。
【００２４】
以上説明したフォトダイオード１及びそれを含む撮像素子によれば、回折格子部９に入射する入射光Ｌが回折格子部９によって回折されてから半導体層５に入射し、その入射光のうちの特定波長及び特定偏光の入射光は、導波路モードとして半導体層５内に閉じ込められる（図２）。これにより、半導体層５における空乏層幅が小さい場合でも入射光Ｌの光電変換における量子効率が向上するので、量子効率の向上と動作速度の向上とを両立させることができる。ここで、回折格子部９と半導体層５とがゲート絶縁層８を挟んで離れていても、回折光を半導体層５内に閉じ込めることで光電変換効率を高く維持することができる。また、回折格子部９が連続体でないので回折格子部９の下地である付着力強化層の入射光Ｌに対する影響も少ない。その結果、半導体層５でのリーク電流の発生を低減しつつ、量子効率をさらに向上させることができる。さらに、回折格子部９の構造が平面状の導電部材に溝を設けたような簡単な構造であり、導電部材に凹凸を設ける構造の場合のように厚さを複数種類に加工する必要がないので、フォトダイオード１の製造工程も簡素化することができる。
【００２５】
さらに、フォトダイオード１は、回折格子部９によって入射光を導波路モードで閉じ込めることにより、特定波長・特定偏光の入射光の量子効率を選択的に向上させる。また、ＳＯＩ構造４を採用することで、半導体が誘電率の低い材料で挟まれた導波路を形成することができるという効果が得られるとともに、半導体の周りの寄生容量を減らして動作速度をさらに向上させるという副次的効果も得られる。このような特定波長や特定偏光の光に関して量子効率が向上するという効果は、波長フィルタ機能付きフォトダイオードや偏光フィルタ機能付きフォトダイオードの新たな作製方法を生むという利点をもたらす。すなわち、材料や作製工程を変えることなく、レイアウトや寸法の変更のみによって多種類のフィルタ機能付きフォトダイオードを同時に作製（ワンチップに集積化）することが可能になる。また、ＳＯＩが使用される微細シリコン集積回路へのフォトダイオード１の組み込みも容易である。加えて、ＭＯＳ構造横型ｐｎ接合の接合形式を採用しているので、ＭＳＭ型フォトダイオードより暗電流を少なくできる。
【００２６】
図６及び図７は、フォトダイオード１において回折格子部９に印加するゲート電圧ＶＧとシリコン基板２に印加する基板電圧ＶＳＵＢを変化させた場合の空乏層の形成の様子を示している。この場合、アノード電極である半導体層６を接地し、カソード電極である半導体層７に印加するカソード電圧ＶＣを正電圧に設定することで逆バイアスを印加している。ここで、図６に示すように、ゲート電圧ＶＧ及び基板電圧ＶＳＵＢを0Vに設定した場合には、空乏層の領域ＡＤが小さく、キャリア収集効率が低くなり、その結果量子効率が低くなる。これに比較して、図７に示すように、ゲート電圧ＶＧ及び基板電圧ＶＳＵＢを適切な電圧に設定した場合には、空乏層の領域ＡＤが大きく拡がり、キャリア収集効率が高くなり、その結果量子効率が高くなる。なお、ゲート電圧ＶＧ及び基板電圧ＶＳＵＢに印加する電圧の極性によって、半導体／絶縁体界面に誘起されるキャリアの極性が異なってくる。すなわち、ＶＧ＞０かつＶＳＵＢ＜０とすることで、図７とは逆極性のキャリアを半導体層の表面と裏面に誘起し領域ＡＤを大きく拡げることができる。
【００２７】
以下、本実施形態のフォトダイオード１の特性に関する実測結果及びシミュレーション結果について示す。なお、それぞれの結果において、特に明記しない限り、回折格子部９の厚さは、材料として金を用いた場合は80nmと、その下地にある付着力強化層のチタンの5nmとの計85nmであり、ゲート絶縁層８は厚さ100nmの酸化シリコン（SiO2）層であり、半導体層５，６，７は厚さ95nmのシリコン層であり、埋め込み絶縁層３は厚さ400nmの酸化シリコン（SiO2）層である。
【００２８】
最初に、図８には、フォトダイオード１に波長700nmの光を入射させた場合の動作速度と量子効率との関係を示す。波長700nmの光に対してシリコンフォトダイオードで40GHzの動作速度を実現しようとすると空乏層の厚さは100nmまで薄くする必要があるが、その場合は従来のシリコンフォトダイオードでは、1.9％にまで低下してしまう。これに比較して、本実施形態のフォトダイオード１では同じ速度で60％もの量子効率を実現でき、従来のシリコンフォトダイオードに比較してシミュレーション結果で30倍の性能が達成される。
【００２９】
図９には、カソード電圧ＶＣ＝0.2Vに設定し、ゲート電圧ＶＧを様々な値に固定し、基板電圧ＶＳＵＢを変化させた場合に、波長680nmのＴＭ偏光の光に対する量子効率の変化を示している。このときの入射光の条件は、回折格子部９のピッチｐ＝300nmの際に量子効率がピークとなる波長である680nmとしている。ここで言うＴＭ偏光とは、入射面を回折格子部９の回折格子９ｃの周期配列方向に平行であって、かつ、回折格子部９の表面に垂直な面、すなわち、ＹＺ平面に平行な面と定義した場合の、磁界の方向がその入射面と垂直な偏光状態を指し、このＴＭ偏光の偏光角は０度とする。この結果から、ＶＧ＝ＶＳＵＢ＝0Vの時、空乏層の領域が小さく量子効率は低いが、電圧ＶＧ，ＶＳＵＢに適切な電圧を印加した時、空乏層の領域が大きく、量子効率は高くなることがわかる。以降に示す結果では、ＶＧ＝-15V、ＶＳＵＢ＝10Vと設定している。
【００３０】
また、図１０には、回折格子部９のピッチｐを様々変化させた場合のＴＭ偏光の光に対する量子効率の波長特性を示している。この結果から、回折格子部９のピッチｐを大きくするに従って、量子効率のピーク波長も大きくなることがわかった。また、ピッチｐ＝300nmの場合、回折格子が形成されていない比較例のフォトダイオードに比較して、ピーク波長の680nmの光に関する量子効率は8.2倍程度向上する。さらに、図１１には、回折格子部９のピッチｐを様々変化させた場合のＴＥ偏光の光に対する量子効率の波長特性を示している。ここで言うＴＥ偏光とは、電界の方向が入射面と垂直な偏光状態を指し、このＴＥ偏光の偏光角は９０度とする。この結果から、回折格子部９のピッチｐを大きくするに従って、量子効率のピーク波長も大きくなり、ＴＭ偏光に比較してピーク波長は小さくなることがわかった。また、ピッチｐ＝340nmの場合、回折格子が形成されていない比較例のフォトダイオードに比較して、ピーク波長の595nmの光に関する量子効率は3.5倍程度向上する。
【００３１】
図１２には、波長680nmの様々な偏光角の光に対する量子効率の変化を示している。このときの入射光の条件は、回折格子部９のピッチｐ＝300nmの際に量子効率がピークとなるＴＭ偏光の波長である680nmとしている。これにより、ＴＭ偏光とＴＥ偏光の弁別比は46倍であり、フォトダイオード１がフィルタ機能を発揮していることがわかる。ここで、ランダム偏光の光に対する量子効率は、この偏光角依存の平均を取ることによって見積もることができる。例えば、図１２の場合は平均量子効率が0.13で、回折格子が形成されていない比較例のフォトダイオードに比較して4.0倍程度向上する。
【００３２】
図１０及び図１１に示した外部量子効率のピーク波長は、フォトダイオード１で形成される各導波路モードの伝搬波長と回折格子部９の周期ｐが一致する波長となる。図１３には、フォトダイオード１で形成される導波路モードと量子効率のピーク波長との対応を示すグラフである。このグラフにおける実測結果及びシミュレーション結果は回折格子部９のピッチｐに対するピーク波長を示している。また、このグラフには、厚さ95nmのシリコン層が厚さ無限大の酸化シリコン層に挟まれて構成される導波路を想定した場合の伝搬波長λｇの計算結果もあわせて示す。すなわち、シリコン導波路モードの伝搬波長λｇは下記式（３）；
【数１】
によって計算される（λ：真空中の波長、ｎｓ：半導体であるシリコンの屈折率、ｎｉ：絶縁体である酸化シリコンの屈折率、ｔｓ：半導体層であるシリコン層の膜厚）。この結果より、ピーク波長は、伝搬波長λｇとピッチｐが一致する波長であることがわかり、シリコン層の膜厚と回折格子部９のピッチｐでほぼ決定される。
【００３３】
また、図１４には、フォトダイオード１におけるＴＭ偏光に関する量子効率の回折格子９ｃの線幅Ｗに対する依存性に関する有限差分時間領域法によるシミュレーション結果を示す。なお、シミュレーションにおいては、ピッチｐ＝300nm、ゲート絶縁層８の厚さ100nm、半導体層５，６，７の膜厚100nmと想定した。この結果が示すように、線幅Ｗとピッチｐとの比Ｗ／ｐ＝0.7の場合に外部量子効率が最大となる。線幅Ｗが変化した際のピーク波長のずれは10nm未満と小さく、回折格子９ｃの線幅は外部量子効率の値にのみ影響を与える。本実施形態のフォトダイオード１では、外部量子効率の向上が図られる範囲である下記式；
０．１＜Ｗ／ｐ＜０．９
を満たすように設定されていることが好適である。
【００３４】
さらに、図１５には、フォトダイオード１におけるＴＭ偏光に関する量子効率の回折格子９ｃの膜厚ｔＡｕに対する依存性に関するシミュレーション結果を示す。なお、シミュレーションにおいては、回折格子９ｃの材料を金（Ａｕ）とし、ピッチｐ＝300nm、線幅Ｗ＝150nm、半導体層５，６，７の膜厚100nmとし、回折格子部９の下地である付着力強化層がない場合を想定した。この結果が示すように、膜厚ｔＡｕには最適値が存在し、120nmで外部量子効率が最大となっている。また、膜厚ｔＡｕが変化した際のピーク波長のずれは数nmと小さくなっている。
【００３５】
図１６には、フォトダイオード１におけるＴＭ偏光に関する量子効率のゲート絶縁層８の膜厚ｔＯＸに対する依存性に関するシミュレーション結果を示す。なお、シミュレーションにおいては、ピッチｐ＝300nm、線幅Ｗ＝210nm、半導体層５，６，７の膜厚100nm、回折格子９ｃの膜厚ｔＡｕ＝100nmとした。この結果が示すように、膜厚ｔＯＸにも最適値が存在し、100nmで外部量子効率が最大となっている。また、膜厚ｔＯＸが80nm以上でピーク波長はほぼ固定される。さらに、図１７には、入射するＴＭ偏光の波長を705nmで固定した場合の、フォトダイオード１における量子効率の正規化された膜厚ｔＯＸに対する依存性に関するシミュレーション結果も示す。このグラフにはフォトダイオード１によって反射された反射光の強度のシミュレーション結果もあわせて示している。このシミュレーション結果を見ると、膜厚ｔＯＸをゲート絶縁層８を構成する絶縁体である酸化シリコンの屈折率ｎＯＸ、及び入射光の真空中の波長λで正規化した値ｎＯＸｔＯＸ／λ＝0.207（ｔＯＸ＝100nm）で外部量子効率が最大であることが分かった。また、本実施形態のフォトダイオード１では、外部量子効率の向上が図られる範囲である下記式；
ｎＯＸｔＯＸ／λ＜０．７
を満たすように設定されていることが好適であり、
さらには、外部量子効率が顕著に向上する範囲である下記式；
０．０７＜ｎＯＸｔＯＸ／λ＜０．３５
を満たすように設定されていることがより好適である。
【００３６】
なお、本発明は、前述した実施形態に限定されるものではない。例えば、シリコン基板２の代わりにステンレスやアルミニウム等の金属から成る基板を用いてもよい。また、半導体層５の材料としては不純物を添加しない半導体を用いてもよい。
【００３７】
回折格子９ｃの材料としては、金に限らず、銀、銅、アルミニウム等の金属や、その他の導電性材料、例えばリン、ボロン、砒素等の不純物を添加した多結晶シリコンなどを用いてもよい。それらの金属や導電性材料の下に付着力強化層として、チタン、クロム、パラジウム、酸化タンタル、窒化シリコンなどの薄い層を挿入してもよい。
【００３８】
また、回折格子９ｃの向きは、検出したい偏光の向きに応じて、図１のＸＹ平面内で任意の向きに回転させてもよい。
【符号の説明】
【００３９】
１…フォトダイオード、２…シリコン基板、３…埋め込み絶縁層、４…ＳＯＩ構造、５…半導体層、６…ｐ型半導体層、７…ｎ型半導体層、８…ゲート絶縁層、９…回折格子部、９ａ…金属膜（導電部材）９ｂ…貫通溝、９ｃ…回折格子、１０１，２０１，３０１…画素ユニット（撮像素子）、Ｌ…入射光、ｐ…ピッチ、Ｗ…線幅、ＡＤ…空乏層の領域、１０２…初期化用トランジスタ、１０３…画素選択用トランジスタ、１０４…バッファトランジスタ、１０５…ＭＯＳ容量。
【技術分野】
【０００１】
本発明は、入射光を検出するフォトダイオード及びそれを含む撮像素子に関する。
【背景技術】
【０００２】
従来から、光検出技術の分野において、半導体による光電変換現象を利用したフォトダイオードは、量産性に優れ、１次元及び２次元のアレー状に配列した撮像素子等に広く用いられている。一般に、フォトダイオードの性能は、（１）量子効率又は受光感度、（２）動作速度、（３）暗電流によって議論することができる。
【０００３】
上記（２）の動作速度を決定するのは、フォトダイオード内の接合容量Ｃと接続外部回路の負荷抵抗Ｒとの積で決まる時定数ＣＲと、キャリア走行時間である。この接合容量Ｃは接合面積を小さくすることによって減らすことができるため、最終的にはキャリア走行時間が動作速度を制限することになる。ところが、キャリア走行時間を短くしようとして空乏層幅を小さくすると、光吸収によって発生したキャリアを十分に収集できなくなって量子効率（受光感度）が低下してしまう。すなわち、上記（１）の量子効率（受光感度）と（２）の動作速度はトレードオフの関係にあって両立が難しい。
【０００４】
このような問題に対処するためのフォトダイオードの構造としては、下記特許文献１のものが知られている。このフォトダイオードは、ＳＯＩ（Silicon On Insulator）上に形成されたｎ＋半導体層及びｎ−半導体層と、ｎ−半導体層に接して設けられた金属周期構造体とを有し、この金属周期構造体に入射光が入射することにより表面プラズモンを励起し、周期構造によって入射光と表面プラズモンとの共鳴状態を作る。このような従来のフォトダイオードによれば、上記トレードオフの問題を緩和する効果をもたらす。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開ＷＯ２００５／０９８９６６号
【特許文献２】特開２００９−２３８９４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した従来のフォトダイオードの構造では、表面プラズモンから生じる近接場を有効に半導体層に吸収させるために金属周期構造体と半導体層とを接触もしくは極めて近い距離に配置する必要があった。このため、金属と半導体との接合部でのリーク電流が増加したり、金属周期構造体の下地である付着力強化層の影響で効率が大幅に低下したりと、性能の低下したフォトダイオードしか得られない傾向にあった。また、表面プラズモンを励起するためには金属周期構造体を凹凸を有する連続体とする必要があり、金属周期構造体は少なくとも２種類以上の肉厚を有する金属に加工する必要があって、作成方法が複雑で加工自体も困難であった。
【０００７】
そこで、本発明は、かかる課題に鑑みて為されたものであり、リーク電流が低減された高効率及び高速な光電変換を実現しつつ、製造工程も簡素化することが可能なフォトダイオード及びそれを含む撮像素子提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明のフォトダイオードは、半導体又は金属から成る基板と、基板上に形成された埋め込み絶縁層と、埋め込み絶縁層上の所定領域に沿って並んで形成されたｐ型半導体層及びｎ型半導体層を含む半導体層と、半導体層上に形成されたゲート絶縁層と、ゲート絶縁層上に配置され、平面状の導電部材に直線状の貫通溝が等間隔に形成された回折格子部と、を備える。或いは、本発明の撮像素子は、上記のフォトダイオードを有することを特徴とする。
【０００９】
このようなフォトダイオード、或いはそれを備える撮像素子によれば、回折格子部に入射する入射光が回折格子部によって回折されてから半導体層に入射し、その入射光のうちの特定波長及び特定偏光の入射光は、導波路モードとして半導体層内に閉じ込められる。これにより、半導体層における空乏層厚さが薄い場合でも入射光の光電変換における量子効率が向上するので、量子効率の向上と動作速度の向上とを両立させることができる。ここで、回折格子部と半導体層とがゲート絶縁層を挟んで離れていても、回折光を半導体層内に閉じ込めることで光電変換効率を高く維持することができる。また、回折格子部が連続体でないので回折格子部の下地である付着力強化層の入射光に対する影響も少ない。その結果、リーク電流の発生を低減しつつ、量子効率をさらに向上させることができる。さらに、回折格子部の構造が単純にされているので、フォトダイオードの製造工程も簡素化することができる。
【００１０】
ここで、ゲート絶縁層は、その膜厚ｔが、下記式（１）；
ｎ×ｔ／λ ＜０．７ …（１）
（但し、上記式中、ｎはゲート絶縁層を構成する絶縁体の屈折率、λは、入射光の真空中の波長を表す）
を満たすように設定されている、ことが好ましい。この場合、入射光の半導体層での吸収効果を高めて量子効率を十分に維持することができる。
【００１１】
また、回折格子部は、貫通溝の配列周期をｐ、隣接する貫通溝に挟まれた回折格子の幅をｗとしたときに、下記式（２）；
０．１＜ｗ／ｐ＜０．９ …（２）
を満たすように設定されている、ことも好ましい。この場合、広い波長範囲で量子効率を高めることができる。
【発明の効果】
【００１２】
本発明によるフォトダイオード及びそれを含む撮像素子によれば、リーク電流が低減された高効率及び高速な光電変換を実現しつつ、製造工程も簡素化することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の好適な一実施形態にかかるフォトダイオード１を示す斜視図である。
【図２】図１のフォトダイオードのII−II線に沿った断面図である。
【図３】（ａ）は、本発明の実施形態である画素ユニットの平面図であり、（ｂ）は、（ａ）の画素ユニットの回路図である。
【図４】本発明の変形例である画素ユニットの平面図であり、（ｂ）は、（ａ）の画素ユニットの回路図である。
【図５】本発明の別の変形例である画素ユニットの平面図であり、（ｂ）は、（ａ）の画素ユニットの回路図である。
【図６】図１のフォトダイオードにおいてゲート電圧ＶＧと基板電圧ＶＳＵＢを共にゼロとした場合の空乏層の形成の様子を示す側面図である。
【図７】図１のフォトダイオードにおいてゲート電圧ＶＧを負の値に基板電圧ＶＳＵＢを正の値に設定した場合の空乏層の形成の様子を示す側面図である。
【図８】図１のフォトダイオードにおける動作速度と量子効率との関係を示すグラフである。
【図９】図１のフォトダイオードにおいてゲート電圧ＶＧを様々な値に固定し、基板電圧ＶＳＵＢを変化させた場合のＴＭ偏光の光に対する量子効率の変化の実測結果を示すグラフである。
【図１０】図１の回折格子部のピッチｐを様々変化させた場合のＴＭ偏光の光に対する量子効率の波長特性の実測結果を示すグラフである。
【図１１】図１の回折格子部のピッチｐを様々変化させた場合のＴＥ偏光の光に対する量子効率の波長特性の実測結果を示すグラフである。
【図１２】図１のフォトダイオードにおける様々な偏光角の光に対する量子効率の変化の実測結果を示すグラフである。
【図１３】図１のフォトダイオードの半導体層内に形成される導波路モードと量子効率のピーク波長との対応を示すグラフである。
【図１４】図１のフォトダイオードにおける量子効率の回折格子の線幅Ｗに対する依存性に関する有限差分時間領域法によるシミュレーション結果を示すグラフである。
【図１５】図１のフォトダイオードにおける量子効率の回折格子の膜厚ｔＡｕに対する依存性に関するシミュレーション結果を示すグラフである。
【図１６】図１のフォトダイオードにおける量子効率のゲート絶縁層８の膜厚ｔＯＸに対する依存性に関するシミュレーション結果を示すグラフである。
【図１７】図１のフォトダイオードにおける量子効率の正規化された膜厚ｔＯＸに対する依存性に関するシミュレーション結果を示すグラフである。
【発明を実施するための形態】
【００１４】
以下、図面を参照しつつ本発明にフォトダイオード及び撮像素子の好適な実施形態について詳細に説明する。なお、図面の説明においては同一又は相当部分には同一符号を付し、重複する説明を省略する。
【００１５】
図１は、本発明の好適な一実施形態にかかるフォトダイオード１の斜視図、図２は、図１のフォトダイオード１のII−II線に沿った一部断面図である。同図に示すフォトダイオード１は、入射光強度に応じた出力信号を生成するための半導体受光素子であり、撮像素子の一部を構成する素子である。なお、以下の説明においては、図１及び図２に示すように、フォトダイオード１を構成する各層の積層方向をＺ軸方向とし、後述する回折格子構造の格子の配列方向をＹ軸方向とし、Ｚ軸方向及びＹ軸方向に垂直な方向、すなわち、格子に沿った方向をＸ軸方向とする。
【００１６】
図１及び図２に示すように、フォトダイオード１は、シリコン基板２上に酸化シリコン等の埋め込み絶縁層３と半導体層５，６，７が積層されたＳＯＩ（Silicon On Insulator）構造４を有している。具体的には、この埋め込み絶縁層３上の矩形状の所定領域において、Ｘ軸方向に沿って、３つの半導体層６，５，７がこの順で隣接して設けられている。
【００１７】
３つの半導体層５，６，７のうちの半導体層５は、深さ方向の大部分が空乏化して光吸収層として機能するように、シリコン等の半導体に低濃度でボロンやリン等のｐ型不純物又はｎ型不純物が添加されて構成されている。また、半導体層６，７は、それぞれ、埋め込み絶縁層３上において半導体層５をＸ軸に沿った方向から挟むように、半導体層５とほぼ同一の膜厚でｐ＋型半導体層及びｎ＋型半導体層として形成されている。このｐ＋型半導体層６及びｎ＋型半導体層７は、それぞれ、シリコン等の半導体に高濃度（１０１９ｃｍ−３以上）でボロン等のｐ型不純物及びリン等のｎ型不純物が添加されて構成されており、半導体層５に並んで設けられることでアノード電極及びカソード電極として機能する。
【００１８】
これらの半導体層５，６，７上には、半導体層５，６，７を覆うように酸化シリコン等から成るゲート絶縁層８が形成され、このゲート絶縁層８上の少なくとも半導体層５を覆う領域には回折格子部９が配置されている。すなわち、回折格子部９は、ゲート絶縁層８を介して半導体層５を覆っており、半導体層５，６，７から絶縁されている。
【００１９】
回折格子部９は、平面状の導電部材である金属膜９ａに、半導体層５を覆う領域に亘ってＸ軸方向に沿ってゲート絶縁層８の表面まで貫通する複数の直線状の貫通溝９ｂが、Ｙ軸方向に等間隔に並ぶように形成された構造を有している。すなわち、回折格子部９は、Ｙ軸方向に沿った隣接する貫通溝９ｂの間の回折格子９ｃの配列周期がｐとなり、回折格子９ｃのＹ軸方向に沿った線幅がＷになるように形成されることにより、線状の複数の回折格子９ｃが貫通溝９ｂを挟んでＹ軸方向に並んだ構成を有している。このような回折格子部９の材料としては、例えば、チタン（Ｔｉ）の付着力強化層上に形成した金（Ａｕ）等の導電性金属が用いられる。この回折格子部９は、ＭＯＳ構造横型ｐｎ接合ダイオードのゲート電極としての役割を有する。
【００２０】
次に、本実施形態のフォトダイオード１を含む撮像素子における画素ユニットの構成について説明する。
【００２１】
図３（ａ）は、撮像素子における各画素を構成する画素ユニット１０１の平面図、図３（ｂ）は、画素ユニット１０１の回路図である。この画素ユニット１０１では、フォトダイオード１のカソード電極が浮遊電極として働き、そのカソード電極は初期化用トランジスタ１０２を介して初期化電位ＶＤＤに設定される。そして、フォトダイオード１のカソード電極には、バッファトランジスタ１０４のゲート電極が接続され、バッファトランジスタ１０４には、画素選択用トランジスタ１０３が直列に接続されている。浮遊電極の電圧信号は、画素選択用トランジスタ１０３を導通させることにより、バッファトランジスタ１０４を介して読み出される。このような画素ユニット１０１を１次元あるいは２次元のアレー状に配列することにより撮像素子を構成することができる。なお、初期化用トランジスタ１０２、バッファトランジスタ１０４、及び画素選択用トランジスタ１０３としては、ｎチャネルＭＯＳＦＥＴを用いているが、ｐチャネルＭＯＳＦＥＴを使用してフォトダイオード１のアノード電極を浮遊電極に設定してもよい。
【００２２】
また、図４（ａ）は、本実施形態の変形例である画素ユニット２０１の平面図、図４（ｂ）は、画素ユニット２０１の回路図である。この画素ユニット２０１では、フォトダイオード１のアノード電極に正の初期化電圧を印加してフォトダイオード１を導通状態にすることにより浮遊電極の電圧を初期化する。このような構成により、初期化用トランジスタを省略することができ、浮遊電極の周りの寄生容量を低減させて単位電荷あたりの出力信号を大きくし画素面積に占める受光面積の割合を増加させて入射光を有効利用することができる。また、絶縁層３上に形成されたフォトダイオード１を用いることでアノード電極の電圧を独立に設定するための構造が簡略化される。なお、バッファトランジスタ１０４、及び画素選択用トランジスタ１０３としては、ｎチャネルＭＯＳＦＥＴを用いているが、ｐチャネルＭＯＳＦＥＴを使用してフォトダイオード１のアノード電極を浮遊電極に設定してもよい。
【００２３】
また、図５（ａ）は、本実施形態の別の変形例である画素ユニット３０１の平面図、図５（ｂ）は、画素ユニット３０１の回路図である。この画素ユニット３０１では、フォトダイオード１のアノード電極を浮遊電極として用いて、バッファトランジスタ１０４のゲートが、ＭＯＳ容量１０５を介して浮遊電極に静電的に結合されている。ここで、ゲート電極３０３下の半導体層を反転させるために、バッファトランジスタ１０４側はｎチャネルに、浮遊電極側はｐチャネルとなっている。この画素ユニット３０１を受光動作させる際にはカソード電極に正電圧が印加され、初期化の際にはカソード電極に負電圧が印加される。このようにバッファトランジスタ１０４のゲートがＭＯＳ容量１０５のゲート絶縁層を介して浮遊電極に静電的に結合されるような構成を採ることにより、浮遊電極に生じる寄生容量をさらに低減し、単位電荷あたりの出力信号を大きくすることができる。なお、バッファトランジスタ１０４、及び画素選択用トランジスタ１０３としては、ｎチャネルＭＯＳＦＥＴを用いているが、ｐチャネルＭＯＳＦＥＴを使用してフォトダイオード１のカソード電極を浮遊電極に設定してもよい。
【００２４】
以上説明したフォトダイオード１及びそれを含む撮像素子によれば、回折格子部９に入射する入射光Ｌが回折格子部９によって回折されてから半導体層５に入射し、その入射光のうちの特定波長及び特定偏光の入射光は、導波路モードとして半導体層５内に閉じ込められる（図２）。これにより、半導体層５における空乏層幅が小さい場合でも入射光Ｌの光電変換における量子効率が向上するので、量子効率の向上と動作速度の向上とを両立させることができる。ここで、回折格子部９と半導体層５とがゲート絶縁層８を挟んで離れていても、回折光を半導体層５内に閉じ込めることで光電変換効率を高く維持することができる。また、回折格子部９が連続体でないので回折格子部９の下地である付着力強化層の入射光Ｌに対する影響も少ない。その結果、半導体層５でのリーク電流の発生を低減しつつ、量子効率をさらに向上させることができる。さらに、回折格子部９の構造が平面状の導電部材に溝を設けたような簡単な構造であり、導電部材に凹凸を設ける構造の場合のように厚さを複数種類に加工する必要がないので、フォトダイオード１の製造工程も簡素化することができる。
【００２５】
さらに、フォトダイオード１は、回折格子部９によって入射光を導波路モードで閉じ込めることにより、特定波長・特定偏光の入射光の量子効率を選択的に向上させる。また、ＳＯＩ構造４を採用することで、半導体が誘電率の低い材料で挟まれた導波路を形成することができるという効果が得られるとともに、半導体の周りの寄生容量を減らして動作速度をさらに向上させるという副次的効果も得られる。このような特定波長や特定偏光の光に関して量子効率が向上するという効果は、波長フィルタ機能付きフォトダイオードや偏光フィルタ機能付きフォトダイオードの新たな作製方法を生むという利点をもたらす。すなわち、材料や作製工程を変えることなく、レイアウトや寸法の変更のみによって多種類のフィルタ機能付きフォトダイオードを同時に作製（ワンチップに集積化）することが可能になる。また、ＳＯＩが使用される微細シリコン集積回路へのフォトダイオード１の組み込みも容易である。加えて、ＭＯＳ構造横型ｐｎ接合の接合形式を採用しているので、ＭＳＭ型フォトダイオードより暗電流を少なくできる。
【００２６】
図６及び図７は、フォトダイオード１において回折格子部９に印加するゲート電圧ＶＧとシリコン基板２に印加する基板電圧ＶＳＵＢを変化させた場合の空乏層の形成の様子を示している。この場合、アノード電極である半導体層６を接地し、カソード電極である半導体層７に印加するカソード電圧ＶＣを正電圧に設定することで逆バイアスを印加している。ここで、図６に示すように、ゲート電圧ＶＧ及び基板電圧ＶＳＵＢを0Vに設定した場合には、空乏層の領域ＡＤが小さく、キャリア収集効率が低くなり、その結果量子効率が低くなる。これに比較して、図７に示すように、ゲート電圧ＶＧ及び基板電圧ＶＳＵＢを適切な電圧に設定した場合には、空乏層の領域ＡＤが大きく拡がり、キャリア収集効率が高くなり、その結果量子効率が高くなる。なお、ゲート電圧ＶＧ及び基板電圧ＶＳＵＢに印加する電圧の極性によって、半導体／絶縁体界面に誘起されるキャリアの極性が異なってくる。すなわち、ＶＧ＞０かつＶＳＵＢ＜０とすることで、図７とは逆極性のキャリアを半導体層の表面と裏面に誘起し領域ＡＤを大きく拡げることができる。
【００２７】
以下、本実施形態のフォトダイオード１の特性に関する実測結果及びシミュレーション結果について示す。なお、それぞれの結果において、特に明記しない限り、回折格子部９の厚さは、材料として金を用いた場合は80nmと、その下地にある付着力強化層のチタンの5nmとの計85nmであり、ゲート絶縁層８は厚さ100nmの酸化シリコン（SiO2）層であり、半導体層５，６，７は厚さ95nmのシリコン層であり、埋め込み絶縁層３は厚さ400nmの酸化シリコン（SiO2）層である。
【００２８】
最初に、図８には、フォトダイオード１に波長700nmの光を入射させた場合の動作速度と量子効率との関係を示す。波長700nmの光に対してシリコンフォトダイオードで40GHzの動作速度を実現しようとすると空乏層の厚さは100nmまで薄くする必要があるが、その場合は従来のシリコンフォトダイオードでは、1.9％にまで低下してしまう。これに比較して、本実施形態のフォトダイオード１では同じ速度で60％もの量子効率を実現でき、従来のシリコンフォトダイオードに比較してシミュレーション結果で30倍の性能が達成される。
【００２９】
図９には、カソード電圧ＶＣ＝0.2Vに設定し、ゲート電圧ＶＧを様々な値に固定し、基板電圧ＶＳＵＢを変化させた場合に、波長680nmのＴＭ偏光の光に対する量子効率の変化を示している。このときの入射光の条件は、回折格子部９のピッチｐ＝300nmの際に量子効率がピークとなる波長である680nmとしている。ここで言うＴＭ偏光とは、入射面を回折格子部９の回折格子９ｃの周期配列方向に平行であって、かつ、回折格子部９の表面に垂直な面、すなわち、ＹＺ平面に平行な面と定義した場合の、磁界の方向がその入射面と垂直な偏光状態を指し、このＴＭ偏光の偏光角は０度とする。この結果から、ＶＧ＝ＶＳＵＢ＝0Vの時、空乏層の領域が小さく量子効率は低いが、電圧ＶＧ，ＶＳＵＢに適切な電圧を印加した時、空乏層の領域が大きく、量子効率は高くなることがわかる。以降に示す結果では、ＶＧ＝-15V、ＶＳＵＢ＝10Vと設定している。
【００３０】
また、図１０には、回折格子部９のピッチｐを様々変化させた場合のＴＭ偏光の光に対する量子効率の波長特性を示している。この結果から、回折格子部９のピッチｐを大きくするに従って、量子効率のピーク波長も大きくなることがわかった。また、ピッチｐ＝300nmの場合、回折格子が形成されていない比較例のフォトダイオードに比較して、ピーク波長の680nmの光に関する量子効率は8.2倍程度向上する。さらに、図１１には、回折格子部９のピッチｐを様々変化させた場合のＴＥ偏光の光に対する量子効率の波長特性を示している。ここで言うＴＥ偏光とは、電界の方向が入射面と垂直な偏光状態を指し、このＴＥ偏光の偏光角は９０度とする。この結果から、回折格子部９のピッチｐを大きくするに従って、量子効率のピーク波長も大きくなり、ＴＭ偏光に比較してピーク波長は小さくなることがわかった。また、ピッチｐ＝340nmの場合、回折格子が形成されていない比較例のフォトダイオードに比較して、ピーク波長の595nmの光に関する量子効率は3.5倍程度向上する。
【００３１】
図１２には、波長680nmの様々な偏光角の光に対する量子効率の変化を示している。このときの入射光の条件は、回折格子部９のピッチｐ＝300nmの際に量子効率がピークとなるＴＭ偏光の波長である680nmとしている。これにより、ＴＭ偏光とＴＥ偏光の弁別比は46倍であり、フォトダイオード１がフィルタ機能を発揮していることがわかる。ここで、ランダム偏光の光に対する量子効率は、この偏光角依存の平均を取ることによって見積もることができる。例えば、図１２の場合は平均量子効率が0.13で、回折格子が形成されていない比較例のフォトダイオードに比較して4.0倍程度向上する。
【００３２】
図１０及び図１１に示した外部量子効率のピーク波長は、フォトダイオード１で形成される各導波路モードの伝搬波長と回折格子部９の周期ｐが一致する波長となる。図１３には、フォトダイオード１で形成される導波路モードと量子効率のピーク波長との対応を示すグラフである。このグラフにおける実測結果及びシミュレーション結果は回折格子部９のピッチｐに対するピーク波長を示している。また、このグラフには、厚さ95nmのシリコン層が厚さ無限大の酸化シリコン層に挟まれて構成される導波路を想定した場合の伝搬波長λｇの計算結果もあわせて示す。すなわち、シリコン導波路モードの伝搬波長λｇは下記式（３）；
【数１】
によって計算される（λ：真空中の波長、ｎｓ：半導体であるシリコンの屈折率、ｎｉ：絶縁体である酸化シリコンの屈折率、ｔｓ：半導体層であるシリコン層の膜厚）。この結果より、ピーク波長は、伝搬波長λｇとピッチｐが一致する波長であることがわかり、シリコン層の膜厚と回折格子部９のピッチｐでほぼ決定される。
【００３３】
また、図１４には、フォトダイオード１におけるＴＭ偏光に関する量子効率の回折格子９ｃの線幅Ｗに対する依存性に関する有限差分時間領域法によるシミュレーション結果を示す。なお、シミュレーションにおいては、ピッチｐ＝300nm、ゲート絶縁層８の厚さ100nm、半導体層５，６，７の膜厚100nmと想定した。この結果が示すように、線幅Ｗとピッチｐとの比Ｗ／ｐ＝0.7の場合に外部量子効率が最大となる。線幅Ｗが変化した際のピーク波長のずれは10nm未満と小さく、回折格子９ｃの線幅は外部量子効率の値にのみ影響を与える。本実施形態のフォトダイオード１では、外部量子効率の向上が図られる範囲である下記式；
０．１＜Ｗ／ｐ＜０．９
を満たすように設定されていることが好適である。
【００３４】
さらに、図１５には、フォトダイオード１におけるＴＭ偏光に関する量子効率の回折格子９ｃの膜厚ｔＡｕに対する依存性に関するシミュレーション結果を示す。なお、シミュレーションにおいては、回折格子９ｃの材料を金（Ａｕ）とし、ピッチｐ＝300nm、線幅Ｗ＝150nm、半導体層５，６，７の膜厚100nmとし、回折格子部９の下地である付着力強化層がない場合を想定した。この結果が示すように、膜厚ｔＡｕには最適値が存在し、120nmで外部量子効率が最大となっている。また、膜厚ｔＡｕが変化した際のピーク波長のずれは数nmと小さくなっている。
【００３５】
図１６には、フォトダイオード１におけるＴＭ偏光に関する量子効率のゲート絶縁層８の膜厚ｔＯＸに対する依存性に関するシミュレーション結果を示す。なお、シミュレーションにおいては、ピッチｐ＝300nm、線幅Ｗ＝210nm、半導体層５，６，７の膜厚100nm、回折格子９ｃの膜厚ｔＡｕ＝100nmとした。この結果が示すように、膜厚ｔＯＸにも最適値が存在し、100nmで外部量子効率が最大となっている。また、膜厚ｔＯＸが80nm以上でピーク波長はほぼ固定される。さらに、図１７には、入射するＴＭ偏光の波長を705nmで固定した場合の、フォトダイオード１における量子効率の正規化された膜厚ｔＯＸに対する依存性に関するシミュレーション結果も示す。このグラフにはフォトダイオード１によって反射された反射光の強度のシミュレーション結果もあわせて示している。このシミュレーション結果を見ると、膜厚ｔＯＸをゲート絶縁層８を構成する絶縁体である酸化シリコンの屈折率ｎＯＸ、及び入射光の真空中の波長λで正規化した値ｎＯＸｔＯＸ／λ＝0.207（ｔＯＸ＝100nm）で外部量子効率が最大であることが分かった。また、本実施形態のフォトダイオード１では、外部量子効率の向上が図られる範囲である下記式；
ｎＯＸｔＯＸ／λ＜０．７
を満たすように設定されていることが好適であり、
さらには、外部量子効率が顕著に向上する範囲である下記式；
０．０７＜ｎＯＸｔＯＸ／λ＜０．３５
を満たすように設定されていることがより好適である。
【００３６】
なお、本発明は、前述した実施形態に限定されるものではない。例えば、シリコン基板２の代わりにステンレスやアルミニウム等の金属から成る基板を用いてもよい。また、半導体層５の材料としては不純物を添加しない半導体を用いてもよい。
【００３７】
回折格子９ｃの材料としては、金に限らず、銀、銅、アルミニウム等の金属や、その他の導電性材料、例えばリン、ボロン、砒素等の不純物を添加した多結晶シリコンなどを用いてもよい。それらの金属や導電性材料の下に付着力強化層として、チタン、クロム、パラジウム、酸化タンタル、窒化シリコンなどの薄い層を挿入してもよい。
【００３８】
また、回折格子９ｃの向きは、検出したい偏光の向きに応じて、図１のＸＹ平面内で任意の向きに回転させてもよい。
【符号の説明】
【００３９】
１…フォトダイオード、２…シリコン基板、３…埋め込み絶縁層、４…ＳＯＩ構造、５…半導体層、６…ｐ型半導体層、７…ｎ型半導体層、８…ゲート絶縁層、９…回折格子部、９ａ…金属膜（導電部材）９ｂ…貫通溝、９ｃ…回折格子、１０１，２０１，３０１…画素ユニット（撮像素子）、Ｌ…入射光、ｐ…ピッチ、Ｗ…線幅、ＡＤ…空乏層の領域、１０２…初期化用トランジスタ、１０３…画素選択用トランジスタ、１０４…バッファトランジスタ、１０５…ＭＯＳ容量。
【特許請求の範囲】
【請求項１】
半導体又は金属から成る基板と、
前記基板上に形成された埋め込み絶縁層と、
前記埋め込み絶縁層上の所定領域に沿って並んで形成されたｐ型半導体層及びｎ型半導体層を含む半導体層と、
前記半導体層上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に配置され、平面状の導電部材に直線状の貫通溝が等間隔に形成された回折格子部と、
を備えることを特徴とするフォトダイオード。
【請求項２】
前記ゲート絶縁層は、その膜厚ｔが、下記式（１）；
ｎ×ｔ／λ ＜０．７ …（１）
（但し、上記式中、ｎはゲート絶縁層を構成する絶縁体の屈折率、λは、入射光の真空中の波長を表す）
を満たすように設定されている、
ことを特徴とする請求項１記載のフォトダイオード。
【請求項３】
前記回折格子部は、前記貫通溝の配列周期をｐ、隣接する貫通溝に挟まれた回折格子の幅をｗとしたときに、下記式（２）；
０．１＜ｗ／ｐ＜０．９ …（２）
を満たすように設定されている、
ことを特徴とする請求項１又は２記載のフォトダイオード。
【請求項４】
請求項１〜３のいずれか１項に記載のフォトダイオードを有することを特徴とする撮像素子。
【請求項１】
半導体又は金属から成る基板と、
前記基板上に形成された埋め込み絶縁層と、
前記埋め込み絶縁層上の所定領域に沿って並んで形成されたｐ型半導体層及びｎ型半導体層を含む半導体層と、
前記半導体層上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に配置され、平面状の導電部材に直線状の貫通溝が等間隔に形成された回折格子部と、
を備えることを特徴とするフォトダイオード。
【請求項２】
前記ゲート絶縁層は、その膜厚ｔが、下記式（１）；
ｎ×ｔ／λ ＜０．７ …（１）
（但し、上記式中、ｎはゲート絶縁層を構成する絶縁体の屈折率、λは、入射光の真空中の波長を表す）
を満たすように設定されている、
ことを特徴とする請求項１記載のフォトダイオード。
【請求項３】
前記回折格子部は、前記貫通溝の配列周期をｐ、隣接する貫通溝に挟まれた回折格子の幅をｗとしたときに、下記式（２）；
０．１＜ｗ／ｐ＜０．９ …（２）
を満たすように設定されている、
ことを特徴とする請求項１又は２記載のフォトダイオード。
【請求項４】
請求項１〜３のいずれか１項に記載のフォトダイオードを有することを特徴とする撮像素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１２−１９０８４８（Ｐ２０１２−１９０８４８Ａ）
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願番号】特願２０１１−５０６９０（Ｐ２０１１−５０６９０）
【出願日】平成２３年３月８日（２０１１．３．８）
【出願人】（３０４０２３３１８）国立大学法人静岡大学 (416)
【Ｆターム（参考）】
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願日】平成２３年３月８日（２０１１．３．８）
【出願人】（３０４０２３３１８）国立大学法人静岡大学 (416)
【Ｆターム（参考）】
[ Back to top ]