一括保持トレイ及び三次元集積回路製造装置
【課題】三次元集積回路の段数に応じたチップサイズの変化やチップ中心位置のずれに対応することが可能な一括保持トレイを提供する。
【解決手段】一括保持トレイ46を、第一の吸引経路55を有する本体部47と、本体部47に着脱自在に装着されるアタッチメント48と、から構成する。アタッチメント48は、複数のチップ20を吸着する複数の吸着部50と、複数の吸着部50から気体を吸引する第二の吸引経路49と、を有する。アタッチメント48を本体部47に装着するとき、複数の吸着部50で複数のチップ20を吸着できるように本体部の47第一の吸引経路55がアタッチメント48の第二の吸引経路49に繋がる。複数のチップ20を吸着するアタッチメント48を本体部47に対して交換可能にすることで、三次元集積回路の段数毎のチップサイズの変化やチップ中心間ピッチの変化に対応することができる。
【解決手段】一括保持トレイ46を、第一の吸引経路55を有する本体部47と、本体部47に着脱自在に装着されるアタッチメント48と、から構成する。アタッチメント48は、複数のチップ20を吸着する複数の吸着部50と、複数の吸着部50から気体を吸引する第二の吸引経路49と、を有する。アタッチメント48を本体部47に装着するとき、複数の吸着部50で複数のチップ20を吸着できるように本体部の47第一の吸引経路55がアタッチメント48の第二の吸引経路49に繋がる。複数のチップ20を吸着するアタッチメント48を本体部47に対して交換可能にすることで、三次元集積回路の段数毎のチップサイズの変化やチップ中心間ピッチの変化に対応することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せるための一括保持トレイ、及びこの一括保持トレイが組み込まれる三次元集積回路製造装置に関する。
【背景技術】
【0002】
集積回路の集積度に関して、1年に2倍のペースで集積度が増加するというムーアの法則が知られている。半導体の微細加工技術の進歩がこのムーアの法則を支えている。しかし、微細加工技術は現在でもナノの世界にまで達しており、今までと同じようなペースで微細加工技術を進歩させるのは困難になってきている。このため、次の世代かその次の世代でムーアの法則にも限界がくるといわれている。微細加工技術の進歩の困難性に伴い、三次元集積回路に関する技術が注目され始めている。
【0003】
図1(a)に示すように、従来のシステムLSI1は、一つのチップ2上にマイクロプロセッサ、ロジック回路、各種メモリ、入出力インターフェース回路、通信制御用回路等の機能ブロック3を形成した二次元集積回路である。これに対し図1(b)に示すように、三次元集積回路4は、システムLSI1の各機能ブロック3を分割し、三次元的に積層した集積回路である。機能ブロック3を積層するにあたり、各層のチップ5は例えば数μmから数百μm程度に薄くされる。この三次元集積回路4には、配線長が短縮できる、素子数を高密度化できる、信号の処理速度を高速にできる、消費電力を低くできる等の利点がある。既にCMOSイメージセンサに応用されており、今後、NAND、DRAM、ロジック等の集積回路にも導入が予定されている。
【0004】
さて、三次元集積回路を実現するための技術として、ウェハ上にFEOL(Front End Of Line)工程とBEOL(Back End Of Line)工程を交互に繰り返す方法、チップを他のチップに積層する方法(以下、Chip on Chip法と呼ぶ)、ウェハ同士を貼り合わせ、積層する方法(以下、Wafer on wafer法と呼ぶ)、ウェハ上に複数のチップを積層する方法(以下、Chip on wafer法と呼ぶ)、が知られている。
【0005】
上記FEOLとBEOLを繰り返す方法においては、ウェハ上にトランジスタなどの素子を形成するFEOLと、それらの素子を配線で相互に接続するBEOLとを交互に繰り返す。これらの工程の繰り返しにより、ウェハ上に三次元集積回路を形成することができる。しかし、この方法には、BEOLの後にFEOLを行うことが困難であるという工程上の問題がある。また、繰り返されたFEOLとBEOLのいずれか一つの工程に欠陥が生ずると、全体が不良品になってしまい、歩留まりが低下するという問題もある。
【0006】
上記Chip on Chip法においては、ウェハから切り出したチップを、ウェハを使用することなく他のチップに積層する。KGD(Known Good Die)と呼ばれる良品のチップのみを積層することができるので、歩留まりを向上させることができる。KGDとは特性と信頼性が保証されたダイ(die=chip)である。しかし、チップレベルでの積層になるので、製造のスループットが著しく低下するという問題がある。
【0007】
上記Wafer on wafer法においては、素子を形成したウェハをウェハレベルで積層する。すなわち、ウェハのサイズでプロセスを進行させることができるので、スループットを向上させることができる。しかし、ウェハには不良品のチップが含まれる(ウェハ中のチップの歩留まりは100%ではない)ので、ウェハを積めば積むほど、不良品が発生する確率が高くなる。この結果、歩留まりが低下してしまう。
【0008】
上記Chip on wafer法においては、ウェハ上にチップを並べ、ウェハ上のチップの上にさらに他のチップを積層する。最終的にはウェハの上に多数の三次元集積回路が形成される。Chip on Chip法と同様に良品のチップのみを積層することができるので、歩留まりを向上させることができる。しかし、ウェハを使用することでChip on Chip法よりスループットを向上させることができるものの、ウェハ上にチップを並べるにあたり、数千枚のチップをロボットで一枚ずつ掴み、ウェハ上に位置決めする必要があるので、スループットをあまり高くすることはできない。しかも、機械的にチップを位置決めしたのでは、位置決め精度はよくても1μm程度であるので、位置決め精度もあまり高くすることができない。
【0009】
Chip on wafer法の上記問題を解決するために、発明者は、自己組織化機能を用いてチップを支持基板に位置決めする三次元集積回路の製造方法を提案している(特許文献1参照)。この三次元集積回路の製造方法においては、多数のチップを一括して保持する一括保持トレイを用いて、多数のチップを一括して基板上に載せている。そして、水の表面張力を利用して多数のチップを基板に瞬時に位置決めしている。
【0010】
図2に示すように、この一括保持トレイは、上壁6a、底壁6b及び側壁6cによって画定される内部空間を有する。一括保持トレイの上壁6aには、複数のチップ5を位置決めするための格子状の仕切り壁7が形成される。仕切り壁7によって区画される平面四角形の吸着部6dのそれぞれには、内部空間8に繋がる小孔9が形成される。一括保持トレイの底壁6bには、内部空間8に連通する排気孔6eが形成される。この排気孔6eから空気を吸引することにより、内部空間8が真空になり、吸着部6dに載せられたチップ5が吸着部6dに吸着される。
【0011】
複数のチップ5を複数の吸着部6dに吸着させた後、図2(b)に示すように、一括保持トレイを反転させ、複数のチップ5を支持基板10に対向させる。複数のチップ5及び支持基板10の接着部10aに水滴5a,10bを付着させた後、図2(c)に示すように、一括保持トレイの内部空間8に空気を導入し、真空状態を解除する。すると、支持基板10の接着部10aの水滴上にチップ5が解放され、チップ5と接着部10aとの位置合わせが水の表面張力によって自動的に行われる。このように水の表面張力を利用することで、複数のチップ5を瞬時にかつ高い精度で位置決めすることができる。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】国内公表WO2006/77739(段落0369〜0385参照)
【発明の概要】
【発明が解決しようとする課題】
【0013】
しかし、三次元集積回路の製造工程においては、基板上にチップを積層する度にチップの品種が変わることが頻繁にある。例えば、一段目のチップがマイクロプロセッサで、二段目のチップがメモリ等に変わる場合がある。このようにチップの品種が変わると、チップのサイズも変わる。
【0014】
また、一段目のチップの中心と二段目のチップの中心とが常に同一直線上にあるとは限られず、これらがチップを含む平面と平行な方向にずれている場合もある。上記従来の一括保持トレイでは、三次元集積回路の段数に応じたチップサイズの変化やチップ中心位置のずれに対応することができない。
【0015】
そこで、本発明は三次元集積回路の段数に応じたチップサイズの変化やチップ中心位置のずれに対応することが可能な一括保持トレイを提供することを目的とする。
【0016】
ところで、三次元集積回路の製造工程においては、三次元集積回路全体の高さを低減するために積層される各チップの厚さは例えば20μm〜100μm程度に薄く削られている。薄く削られてもチップは平らなままであるのが一般的であるが、図3に示すように、チップ5によっては一括保持トレイの吸着部6dに向かって凸形状に反ったり、吸着部6dとは反対側に向かって凸形状に反ったりする場合がある。このようにチップ5が反ったとき、吸着部6dの小孔9から空気を吸引しても、チップ5の周囲から小孔9に空気が流入してしまい、チップ5を吸着できないおそれがある。
【0017】
そこで本発明の他の目的は、反ったチップでも確実に吸着することができる一括保持トレイを提供することを目的とする。
【課題を解決するための手段】
【0018】
上記課題を解決するために、本発明の一態様は、基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せるための一括保持トレイであって、第一の吸引経路を有する本体部と、前記本体部に着脱自在に装着されるアタッチメントと、を備え、前記アタッチメントは、前記複数のチップを吸着する複数の吸着部と、前記複数の吸着部から気体を吸引する第二の吸引経路と、を有し、前記アタッチメントを前記本体部に装着するとき、前記複数の吸着部で前記複数のチップを吸着できるように前記本体部の前記第一の吸引経路が前記アタッチメントの前記第二の吸引経路に繋がる一括保持トレイである。
【0019】
本発明の他の態様は、基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せるための一括保持トレイであって、前記複数のチップを吸着する複数の吸着部と、前記複数の吸着部から気体を吸引する吸引経路と、を有し、各吸着部には、少なくとも二段の段差が形成され、前記少なくとも二段の段差のうち、n段目で相対的に大きなサイズのチップを吸着でき、n+1段目で相対的に小さなサイズのチップを吸着できる一括保持トレイである。ただし、nは任意の自然数
【0020】
本発明のさらに他の態様は、基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せるための一括保持トレイであって、前記複数のチップを吸着する複数の吸着部と、前記複数の吸着部から気体を吸引する吸引経路と、を有し、各吸着部は、チップが含まれる平面と直交する断面において、前記吸引経路に繋がる吸引口に向かって徐々に幅が狭くなるテーパ形状に窪んでいる一括保持トレイである。
【0021】
本発明のさらに他の態様は、上記一括保持トレイと、前記一括保持トレイを基板上に搬送する搬送手段と、を備え、基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せる三次元集積回路製造装置である。
【発明の効果】
【0022】
本発明の一態様によれば、複数のチップを吸着するアタッチメントを本体部に対して交換可能にすることで、三次元集積回路の段数毎のチップサイズの変化やチップ中心間ピッチの変化に対応することができる。
【0023】
本発明の他の態様によれば、一括保持トレイに少なくとも二段の段差を有する吸着部が形成されるので、三次元集積回路の段数毎のチップサイズの変化やチップ中心間ピッチの変化に対応することができる。
【0024】
本発明のさらに他の態様によれば、チップを吸着する吸着部の断面形状が吸引口に向かって徐々に幅が狭くなるテーパ形状に窪んでいるので、反ったチップでも確実に吸着することができる。
【図面の簡単な説明】
【0025】
【図1】二次元集積回路と三次元集積回路の比較図(図中(a)が二次元集積回路を示し、図中(b)が三次元集積回路を示す)
【図2】従来の一括保持トレイを用いた三次元集積回路の製造方法の工程図
【図3】チップの反りを示す断面図
【図4】チップにTSVを形成するプロセスを示す図(図中(a)がVia First方式を示し、図中(b)がVia Last(front)方式を示し、図中(c)がVia Last(back)方式の三を示す)
【図5】三次元集積回路のチップの断面図
【図6】支持基板の斜視図
【図7】支持基板に親水膜及び疎水膜を形成する際の工程図
【図8】支持基板に親水膜及び疎水膜を形成する際の工程図
【図9】水の表面張力を利用したチップの位置決めを示す工程図
【図10】本発明の第一の実施形態の一括保持トレイの断面図
【図11】一括保持トレイを用いた三次元集積回路の製造方法の工程図(一層目のチップの積層)
【図12】一括保持トレイを用いた三次元集積回路の製造方法の工程図(二層目のチップの積層)
【図13】本発明の第二の実施形態の一括保持トレイの断面図
【図14】本発明の第二の実施形態の一括保持トレイの変形例
【図15】本発明の第三の実施形態の一括保持トレイの断面図
【図16】本発明の第三の実施形態の一括保持トレイの斜視図
【図17】本発明の第三の実施形態の一括保持トレイの変形例
【図18】一括保持トレイの吸着部の他の例を示す平面図
【図19】本発明の一括保持トレイが適用された転写方式の三次元集積回路の製造方法の工程図
【図20】支持基板の上に一層のチップを配列した例を示す斜視図
【発明を実施するための形態】
【0026】
以下、添付図面に基づいて、本発明の一実施形態の一括保持トレイ及び三次元集積回路の製造装置について詳細に説明する。まず、三次元集積回路の概要について説明する。三次元集積回路は、支持基板と、支持基板上に縦方向に積層される複数のチップと、を有する。チップには、マイクロプロセッサ、ロジック回路等のICが形成される。縦方向に積層される複数のチップを電気的に接続するため、チップにはTSV(Through Silicon Via;貫通ヴィア)が形成される。
【0027】
図4に示すように、チップにTSVを形成するプロセスは三つに大別される。図4(a)に示されるVia First方式、図4(b)に示されるVia Last(front)方式、図4(c)に示されるVia Last(back)方式の三つである。
【0028】
図4(a)に示すように、Via First方式とは、IC製造の前工程を行う前にTSVを形成するものである。まず、シリコン基板11の内部にその表面側から内壁面が絶縁膜であるSiO2膜で覆われたトレンチ12を形成する(a1)。このトレンチ12はシリコン基板11を貫通することはなく、途中で止まっている。トレンチ12の内部には、ポリシリコン、タングステン等の導電性材料を充填して導電性プラグ13が形成される(a1)。次に、シリコン基板11の表面又は内部にCMOS等の半導体素子又は集積回路14を形成する(a2)。次に、半導体素子又は集積回路14が形成されたシリコン基板11の表面を絶縁膜としてのSiO2膜15で覆う(a2)。最後に、シリコン基板11を裏面側から削り、導電性プラグ13をシリコン基板11の裏面側に露出させる(a3)。シリコン基板11の表面には、導電性プラグ13に接続するようにバンプ電極16が形成される(a3)。
【0029】
図4(b)に示すように、Via Last(front)方式とは、シリコン基板11に先に半導体素子又は集積回路14を形成し(b1)、その後にTSVを形成するものである(b2,b3)。Via First方式とは、TSV17を形成する順番が異なる。この方式において、TSV17はシリコン基板11の表面側から形成される(b2)。また、この方式においてもシリコン基板11は薄く削られる(b3)。
【0030】
図4(c)に示すように、Via Last(back)方式においては、Via Last(front)方式と同様に、シリコン基板11に先に半導体素子又は集積回路14が形成される(c1)。シリコン基板11を薄く削り、シリコン基板11をガラス基板18に貼り付けた後、裏面側からTSV17を形成する(c2,c3)。Via Last(front)方式とは、TSV17をシリコン基板11の表面側から形成するか、裏面側から形成するかが相違する。
【0031】
図5は、チップ20の断面図の一例を示す。シリコン基板21上にはゲート電極21aが形成されていると共に、ゲート電極21aの両側にソース領域21b及びドレイン領域21cが形成される。またシリコン基板21上には、ゲート電極21aを埋設するようにしてSiO2からなる絶縁層22が形成される。絶縁層22の表層部分には、ニッケル等からなる配線層及び金等からなる配線層24(バンプ電極)が形成される。絶縁層22の内部には、アルミニウム等からなる追加の配線層23が埋設されるように形成されており、ゲート電極21a及び配線層23及び24間を電気的に接続している。また、シリコン基板21及び絶縁層22には追加の配線層22aに至るヴィアが形成され、そのヴィアの側壁を覆うようにしてSiO2膜からなる絶縁膜25が形成される。そして、絶縁膜25を介して追加の配線層22aに電気的に接続される導電性プラグ26が形成される。
【0032】
なお、三次元集積回路に用いられるチップ20のサイズは、CMOS、メモリ等の用途によって異なるが、例えば5mm×5mm、10mm×10mm等である。チップの厚みは、例えば20μm〜100μmである。TSVの孔径は、例えば0.5μm〜100μmである。
【0033】
図6は、支持基板31の斜視図を示す。複数のチップ20は、支持基板31に位置決め・接着される。支持基板31の表面には、複数のチップ20を所定のレイアウトで配置するための複数の接着領域31aが一面に形成される。一つの接着領域31aには、一つのチップ20が接着される。支持基板31には、シリコン等の半導体ウェハ、ガラス基板等が使用される。複数のチップ20を保持できる剛性を有するものであれば、絶縁体や導電体を用いることもできる。
【0034】
接着領域31aは矩形に形成される。接着領域31aの大きさと形状は、その上に仮接着されるチップ20の大きさと形状にほぼ一致している。接着領域31aは、親水性を有する親水膜によって画定される。親水性の膜は、例えばSiO2、Si3N4、アルミニウムとアルミナの二層膜(Al/Al2O3)、タンタルと酸化タンタルの二層膜(Ta/Ta2O5)等によって形成することができる。
【0035】
接着領域31aの周囲は、格子状の疎水膜31b又は疎水材料によって囲まれる。疎水膜31b又は疎水材料の材料には、水をはじく性質を有する材料、例えば、単結晶シリコン、多結晶シリコン、アモルファスシリコン、弗素樹脂、シリコン樹脂、テフロン(登録商標)樹脂、ポリイミド樹脂、レジスト、ワックス、BCB(ベンゾシクロブテン)等を用いることができる。
【0036】
図7は、支持基板31に親水膜(接着領域)31a及び疎水膜31bを形成する工程図の一例を示す。まず、シリコン基板32にSiO2膜33を形成する(S1)。SiO2膜33は、熱酸化法、CVD(Chemical Vapor Deposition)法、スパッタリング法等の公知の方法で形成することができる。次に、SiO2膜33の上に感光性樹脂であるフォトレジスト34を塗布する(S2)。次に、フォトレジスト34を塗布したシリコン基板32を露光装置にセットし、マスク・パターン35を転写する。露光されたフォトレジスト34は現像処理される(S3)。次に、フォトレジスト34のパターン通りにSiO2膜33をエッチングする(S4)。エッチングはドライエッチングでもウェットエッチングでもよい。フォトレジスト34を剥離すると、接着領域に対応するパターンが形成されたSiO2膜33が得られる(S5)。次に、SiO2膜33の表面に疎水膜36を形成する(S6)。疎水膜36はフォトレジスト34と同様に、液状の疎水材料をシリコン基板32に滴下した後、スピン・コーターを用いてシリコン基板32を高速回転することで形成することができる。次に、疎水膜36の上にハードマスク37を堆積する(S7)。疎水膜36はフォトレジスト34と同様に露光・現像処理によって溶ける。疎水膜36が溶けるのを防止するためにハードマスク37を堆積する。次に、ハードマスク37の上にフォトレジスト39を塗布する(S8)。次に、図8に示すように、マスク・パターン41を用いてフォトレジスト39を露光・現像処理する(S9)。次に、ハードマスク37をエッチングする(S10)。次に、SiO2膜33上の疎水膜36をエッチングする(S11)。疎水膜36は、酸素プラズマ等により灰化処理(アッシング)されてもよい。最後にフォトレジスト39を剥離し、ハードマスク37を除去する(S12)。
【0037】
以上の工程により、矩形状の親水膜31aの周りに枠状の疎水膜31bを形成することができる。親水膜31aの周りに疎水膜31bを形成することで、親水部分と疎水部分との区分けが明確になり、親水部分のエッジも明確になる。このため、水の表面張力を用いたチップ20の位置決めも高精度に行うことができる。
【0038】
なお、シリコン基板32にSiO2膜33を形成した後、SiO2膜33上に疎水膜36を形成し、疎水膜36のみをパターニングしてもよい。この場合、SiO2膜33と疎水膜36との間に若干の段差ができ、疎水膜36がSiO2膜33よりも若干高くなる。
【0039】
この他にもリフトオフによって疎水膜36を形成してもよい。すなわち、図7のS4においてSiO2膜33をエッチングした後、フォトレジスト34を除去しないで、フォトレジスト34上に疎水膜36を形成し、その後、フォトレジスト34のみを現像液で溶かすことによって、フォトレジスト34とフォトレジスト34上の疎水膜36とを同時に除去する。
【0040】
さらに、支持基板31に疎水材料の単結晶シリコンを使用し、疎水材料の表面に親水膜のみを形成してもよい。
【0041】
親水膜31aと疎水膜31bが形成された支持基板31上に複数のチップを位置決めする工程について説明する。図9に示すように、支持基板31の上に水を塗布すると、水が親水膜31aの全面に広がり、親水膜31aの表面全体を覆う水滴40が形成される。この水滴40は、その表面張力によって凸形に湾曲する。親水膜31aの周囲は枠状の疎水膜31bによって囲まれているので、疎水膜31bまで水が広がることはない。
【0042】
次に、図9に示すように、一括保持トレイ46に吸着された複数のチップ20を複数の水滴40上に解放する。チップ20を水滴40上に解放するとき、チップ20を親水膜31a上の正確な位置に位置決めする必要はなく、ラフな位置決めで足りる。チップ20を水滴40上に解放すると、図9に示すように、親水膜31aに対して水平方向にずれていたチップ20が水の表面張力によって自動的に親水膜31a上の正確な位置に自動的に位置決めされる。
【0043】
水を蒸発させると、チップ20と支持基板31が固体同士で接着する。水には、チップ20のSiO2膜及び支持基板31の親水膜31aを活性化させる添加剤が添加される。この実施形態では、チップ20のSiO2膜及び支持基板31の親水膜31a(SiO2膜)に親水基(OH基)を形成し、これらの親水基同士を結合させるフッ酸が添加される。なお、チップ20のSiO2膜及び支持基板31の親水膜31aを活性化できれば、フッ酸に限られることはなく、アンモニア、塩酸と過酸化水素水と水とを混合した塩酸過水を添加してもよい。
【0044】
表面張力を位置決めに利用する液体には、水に替えて他の無機又は有機の液体を使用することもできる。例えば、グリセリン、アセトン、アルコール、SOG(Spin-On-Glass)材料等の液体を用いることができる。液体状態の樹脂を用いたり、液体状態の樹脂と水との混合液を用いたりしてもよい。ただし位置決めできる程度に粘度が低い必要がある。
【0045】
以上の基板搭載工程を繰り返すことにより、支持基板31上に縦方向に複数のチップ20を積層することが可能になる。二段目以降のチップは、支持基板31に積層された積層チップ上に載せられる。支持基板31上に複数のチップ20を積層した後、ダイシングすれば三次元集積回路が得られる。
【0046】
なお、チップ20と支持基板31との接着には、上述のチップ20のSiO2膜と支持基板31のSiO2膜を接着する場合の他に、チップ20の電極(例えばバンプ電極)と支持基板31の電極(例えばバンプ電極)とを接着する場合、及びこれらを併用する場合がある。支持基板31にバンプ電極の他にダミー電極を形成すると、支持基板31とチップ20との接着力を強くすることができる。電極用の導電性材料としては、例えば、インジウム(In)と金(Au)の二層構造(In/Au)、錫(Sn)と銀(Ag)の二層構造(Sn/Ag)、銅(Cu)の単層構造あるいはタングステン(W)の単層構造は好適に使用できる。バンプ電極同士を接着する場合、圧力をかけたり温度を上げたりしてもよい。
【0047】
チップ20と積層チップとの接着には、チップ20のSiO2膜と積層チップのSiO2膜を接着する場合、チップ20の電極(例えばバンプ電極)と積層チップの電極(例えばバンプ電極)とを接着する場合、及びこれらを併用する場合とがある。
【0048】
図10は、本発明の第一の実施形態の一括保持トレイ46の断面図を示す。この一括保持トレイ46は、一括保持トレイ46を支持基板31上に搬送したり、支持基板31上に搬送された一括保持トレイを支持基板31に向かって進退させたりする搬送機構に取り付けられる。一括保持トレイ46は、搬送機構に取り付けられる本体部47と、本体部47に対して着脱自在に装着されるアタッチメント48と、を備える。
【0049】
アタッチメント48の支持基板31との対向面48aには、複数のチップ20に一対一対応する複数の吸着部50が形成される。複数の吸着部50には、複数の吸着部50それぞれから空気を吸引する複数の分岐経路49が形成される。分岐経路49の下端には、吸着部50に露出する吸着口49aが形成される。アタッチメント48の本体部47側には、凹部52が形成される。このアタッチメント48の凹部52及び本体部47によって、一括保持トレイ46の内部空間53が画定される。複数の分岐経路49それぞれは内部空間53に繋がる。
【0050】
本体部47の中央付近には、一括保持トレイ46の内部空間53に繋がる第一の吸引経路55が形成される。内部空間53を真空状態にできるようにこの第一の吸引経路55には真空ポンプが接続される。本体部47の周囲の、アタッチメント48に接触する面47aには、当該接触面47aから空気を吸引するための着脱用吸引経路56が形成される。着脱用吸引経路56には、第一の吸引経路55に接続される真空ポンプとは別系統の真空ポンプが接続される。着脱用吸引経路56から空気を吸引することによって、本体部47にアタッチメント48を装着することができる。その一方、着脱用吸引経路56から空気の吸引を停止することによって、本体部47からアタッチメント48を取り外すことができる。本体部47へのアタッチメント48の装着については、真空ポンプを使用した真空吸着の替わりに、機械的にクランプする手法を採用することもできる。あるいは、真空吸着と機械的なクランプを併用してもよい。
【0051】
本体部47にアタッチメント48を装着するとき、本体部47の第一の吸引経路55がアタッチメント48の凹部52によって画定される内部空間53に繋がる。真空ポンプを用いて内部空間53を真空状態にすることにより、複数の吸着部50それぞれに配置されたチップ20を吸着することが可能になる。その一方、内部空間53内の真空状態を解除することにより、チップ20を吸着部50から離脱させることが可能になる。
【0052】
図11は、この一括保持トレイ46を用いた三次元集積回路の製造方法の工程図を示す。アタッチメント48はあらかじめチップ20の品種に応じて複数用意されている。支持基板31に積層されるチップ20の品種が変化するのに伴って、本体部47に装着されるアタッチメント48が交換される。まず、準備段階として本体部47をアタッチメント48まで移動させ、本体部47にアタッチメント48を装着する。次に、アタッチメント48の複数の吸着部50を上に向けた状態で、アタッチメント48の複数の吸着部50にロボットにより一つ一つずつ良品のチップ20を載せる(S1)。チップ20は最終的に水の表面張力を利用することにより支持基板に位置決めされるので、この段階での位置決めはラフなもので足りる。
【0053】
次に、一括保持トレイ46の内部空間53を真空状態にし、複数のチップ20を一括保持トレイ46に吸着させる。その後、一括保持トレイ46を反転させ、支持基板31上まで移動させる(S2)。一括保持トレイ46と支持基板31とは、例えばこれらを透過する赤外線及びCCDカメラを用いて位置決めされる。チップ20は最終的に水の表面張力を利用することにより支持基板に位置決めされるので、この段階での位置決めもラフなもので足りる。
【0054】
次に、支持基板31の上に水を塗布し、親水膜31aの表面に水滴40を形成する(S3)。次に、一括保持トレイ46の内部空間53の真空状態を解除し、複数のチップ20を複数の水滴40上に解放する(S4)。水の表面張力を利用したチップ20の親水膜31aへの位置決めが終了したら、水を蒸発させ、チップ20を親水膜31aに接着させる(S5)。
【0055】
図12に示すように、支持基板31上への一段目のチップ20の積層が終わったら、本体部47からアタッチメント48を取り外し(S1)、今度は二段目のチップ20の品種に該当するアタッチメント48´を本体部47に装着する(S2)。アタッチメント48´に二段目のチップ20´の搭載が終了したら、一括保持トレイ46を反転させ(S3)、一段目のチップ20上に塗布された水滴40に二段目のチップ20´を解放する。一段目のチップ20と二段目のチップ20´との間に介在される水を蒸発させることにより、二段目のチップ20´が一段目のチップ20に接着される(S4)
【0056】
三次元集積回路の製造工程においては、支持基板31上にチップ20を積層する度にチップ20の品種が変わることが頻繁にある。チップ20の品種が変わると、チップ20のサイズも変わる。また、一段目に積層されるチップ20の中心と二段目に積層されるチップ20´の中心とが常に同一直線上にあるとは限られず、これらがチップ20を含む平面と平行な方向にずれている場合もある。アタッチメント48を本体部47に対して交換可能にすることで、三次元集積回路の段数毎のチップサイズの変化やチップ中心間ピッチの変化に対応することができる。
【0057】
図13は、本発明の第二の実施形態の一括保持トレイ61を示す。この実施形態の一括保持トレイ61においては、アタッチメント62の吸着部63には、複数段の段差64が形成される。段差64を形成することにより、一段目に吸着されるチップ20のサイズよりも二段目に吸着されるチップ20´のサイズを小さくすることができる。例えば一段目のチップ20のサイズを10mm×10mm、二段目のチップ20´のサイズを5mm×5mmにすることができる。吸着部63の段差64の平面形状は四角形の枠に形成され、この四角形の枠の内側に四角形のチップ20が位置決めされる。
【0058】
図14は、図13に示す第二の実施形態の一括保持トレイ61の変形例を示す。この変形例では、一段目と二段目で吸着されるチップ20のサイズだけでなく、チップ20の中心もずらすように段差64が設計されている。この例では、一段目のチップ20の中心と二段目のチップ20´の中心とが、チップ20が含まれる平面と平行な方向に所定距離αだけずれている。三次元集積回路においては、一段目のチップ20の中心と二段目のチップ20´の中心がずれる場合がある。このように、一括保持トレイ46の吸着部63に形成される段差64の中心を段数毎にずらしておけば、チップ20の段数毎に一括保持トレイ61を位置決めし直す必要がなくなる。一括保持トレイ46を支持基板31に対して毎回一定の位置に位置決めすればよいので、位置決め時間を短縮することができる。
【0059】
複数段の段差64が形成されるといっても、一つの段差64の高さはチップ20の厚みと略等しい数十μm程度である。このため、段差64を付けることによって生ずるチップ20の撓みも僅かなものであるし、奥の段に位置するチップ20も問題なく水滴40上に解放することができる。
【0060】
なお、吸着部63の段差は二段以上形成されればよく、何段形成されてもよい。三次元集積回路のシルエットのように、吸着部63に支持基板31に積層されるチップ20の段数に応じた段数が形成されてもよい。また、段差64の二段目に吸着されるチップ20´のピッチP2を一段目に吸着されるチップ20のピッチP1と異なるようにしてもよい(図14参照)。さらに、例えば二段目の段差64にチップ20の二枚分の厚さと等しい高さを持たせ、二枚のチップ20を一遍に支持基板31上にリリースするようにしてもよい。
【0061】
図15は、本発明の第三の実施形態の一括保持トレイ71を示す。この第三の実施形態の一括保持トレイ71において、吸着部73は、チップ20を含む平面と直交する断面において、吸引経路74に繋がる吸引口72に向かって徐々に幅が狭くなるテーパ形状に窪んでいる。図16の斜視図に示すように、吸着部73は四角錐形状に形成される。四角錐の頂部(窪みの底)に吸引口72が形成される。吸着部73の四角形の枠内に四角形のチップ20が四辺を互いに平行にした状態で収容される。
【0062】
積層されるチップ20は例えば20μm〜100μm程度に薄く削られる。薄く削られても平らなままが望ましいが、図15に示すように、一括保持トレイ71の吸着部73に向かって凸形状に反るチップ20´や、吸着部73とは反対側に向かって凸形状に反るチップ20がある。吸着部73の断面をテーパ形状に窪ますことにより、チップ20,20´がどのように反ってもチップ20,20´の周囲を吸着部73の傾斜面に接触させることができる。このため、吸引口72から空気を吸引することにより、チップ20,20´の裏面側を確実に真空にすることができ、チップ20,20´を吸着部73に確実に吸着することができる。
【0063】
ここで、吸着部73の断面をテーパ形状に形成すると、チップ20の中心が吸着部73の中心からずれるおそれがある。しかし、たとえチップ20の中心と吸着部73の中心がずれていても、チップ20を支持基板31の水滴40上に載せることができれば、チップ20を支持基板31上の最適な位置に位置決めすることができる。このため、チップ20の中心と吸着部73の中心とのずれは問題になることがない。
【0064】
図17は、図15に示す第三の実施形態の一括保持トレイ71の変形例を示す。この例では、吸着部73の断面のテーパ形状が、直線ではなく、一括保持トレイ71の内部に向かって凸の曲線(例えば円弧)に形成される。吸着部73の全体形状は半球面状に形成されてもよいし、四角錐を基礎とした上で四角錐の側面が球面状に形成されるようにしてもよい。
【0065】
図18は、吸着部のさらに他の例の平面図を示す。この例では、吸着部76に真空引きで変形する材料が使用されている。一括保持トレイの内部空間を真空にすると、吸着部76が変形し、チップ20を吸着する吸着孔76の寸法が図18(a)に示す大きさから図18(b)に示す大きさに小さくなる。吸着孔76を縮小させることによって薄くて軽いチップ20を確実に掴みことができる。
【0066】
本発明の一括保持トレイ46,61,71は、複数のチップ20を一旦転写用基板に仮接着させる転写方式の三次元集積回路の製造方法にも適用することができる。転写方式の三次元集積回路の製造方法は、複数のチップ20を転写用基板に正確に位置決めし、転写用基板をWafer on wafer法におけるウェハと同様に取り扱い、ウェハのサイズでプロセスを進行させるものである。転写方式の三次元集積回路の製造方法は以下のとおりである。
【0067】
図19に示すように、転写用基板としてのキャリア基板81の表面には、複数の四角形の親水膜81a及び親水膜81aを枠状に囲む疎水膜81bが形成される(S1)。キャリア基板81上に水を塗布すると、複数の親水膜81a上には分離された水滴90が形成される(S2)。
【0068】
次に、一括保持トレイ46,61,71を用いて複数のチップ20を同時に複数の水滴90上に解放する(S2)と、親水膜81aに対して水平方向にずれていたチップ20が水の表面張力によって自動的に親水膜81a上の正確な位置に位置決めされる(S3)。
【0069】
次に、チップ20の裏面とキャリア基板81の親水膜81aとの間の水を蒸発させる(S4)と、チップ20とキャリア基板81が固体同士で接着する。水には、チップ20のSiO2膜20a及びキャリア基板81の親水膜81aを活性化させる添加剤が添加されている。
【0070】
キャリア基板81上に複数のチップ20を位置決めできたら、複数のチップ20をキャリア基板81から支持基板91に移し変える転写工程を行う。まず、複数のチップ20が仮接着されたキャリア基板81を反転させ、支持基板91に向かって降下させる(S5)。キャリア基板81を反転させることなく、反転させた支持基板91をキャリア基板81に向かって降下させてもよい。
【0071】
次に、キャリア基板81に仮接着された複数のチップ20の、キャリア基板81に仮接着された面とは反対側を支持基板91の本接着領域91aに一括して本接着する(S6)。支持基板91上に既にチップ20が積層されている場合、チップ20は支持基板91上に積層された積層チップに接着される。ここで、チップ20と支持基板91(又は積層チップ)との接着力は、チップ20とキャリア基板81との接着力よりも強くなるように調整される。
【0072】
次に、支持基板91からキャリア基板81を離間させることによって、複数のチップ20を支持基板91に接着させたまま、複数のチップ20をキャリア基板81から剥離することが可能になる(S7)。以上の転写工程を繰り返すことにより、支持基板91上に縦方向に複数のチップ20を積層することが可能になる。
【0073】
図20は、支持基板31の上に一層のチップ20を配列した例を示す。各チップ20は、プロセッサ、ロジック、メモリ等の機能を有する。この例では、複数のチップ20が支持基板31上に平面的に配列されるが、縦方向には積層されていない。この例のように支持基板31上に一層のチップ20を配列してもよい。
【0074】
なお、本発明は上記実施形態に限られることはなく、本発明の要旨を変更しない範囲で様々に変更可能である。例えば、図13及び図15に示す本発明の第二及び第三の実施形態の一括保持トレイ61,71は、本体部とアタッチメントとに分割されていなくても一体であってもよい。
【符号の説明】
【0075】
20,20´…チップ
31…支持基板(基板)
46,61,71…一括保持トレイ
47…本体部
47a…接触面
48,62…アタッチメント
49…分岐経路(第二の吸引経路)
50,63,73…吸着部
52…凹部(第二の吸引経路)
53…内部空間
55…第一の吸引経路
56…着脱用吸引経路
64…段差
72…吸引口
74…吸引経路
81…キャリア基板(基板)
91…支持基板(基板)
【技術分野】
【0001】
本発明は、基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せるための一括保持トレイ、及びこの一括保持トレイが組み込まれる三次元集積回路製造装置に関する。
【背景技術】
【0002】
集積回路の集積度に関して、1年に2倍のペースで集積度が増加するというムーアの法則が知られている。半導体の微細加工技術の進歩がこのムーアの法則を支えている。しかし、微細加工技術は現在でもナノの世界にまで達しており、今までと同じようなペースで微細加工技術を進歩させるのは困難になってきている。このため、次の世代かその次の世代でムーアの法則にも限界がくるといわれている。微細加工技術の進歩の困難性に伴い、三次元集積回路に関する技術が注目され始めている。
【0003】
図1(a)に示すように、従来のシステムLSI1は、一つのチップ2上にマイクロプロセッサ、ロジック回路、各種メモリ、入出力インターフェース回路、通信制御用回路等の機能ブロック3を形成した二次元集積回路である。これに対し図1(b)に示すように、三次元集積回路4は、システムLSI1の各機能ブロック3を分割し、三次元的に積層した集積回路である。機能ブロック3を積層するにあたり、各層のチップ5は例えば数μmから数百μm程度に薄くされる。この三次元集積回路4には、配線長が短縮できる、素子数を高密度化できる、信号の処理速度を高速にできる、消費電力を低くできる等の利点がある。既にCMOSイメージセンサに応用されており、今後、NAND、DRAM、ロジック等の集積回路にも導入が予定されている。
【0004】
さて、三次元集積回路を実現するための技術として、ウェハ上にFEOL(Front End Of Line)工程とBEOL(Back End Of Line)工程を交互に繰り返す方法、チップを他のチップに積層する方法(以下、Chip on Chip法と呼ぶ)、ウェハ同士を貼り合わせ、積層する方法(以下、Wafer on wafer法と呼ぶ)、ウェハ上に複数のチップを積層する方法(以下、Chip on wafer法と呼ぶ)、が知られている。
【0005】
上記FEOLとBEOLを繰り返す方法においては、ウェハ上にトランジスタなどの素子を形成するFEOLと、それらの素子を配線で相互に接続するBEOLとを交互に繰り返す。これらの工程の繰り返しにより、ウェハ上に三次元集積回路を形成することができる。しかし、この方法には、BEOLの後にFEOLを行うことが困難であるという工程上の問題がある。また、繰り返されたFEOLとBEOLのいずれか一つの工程に欠陥が生ずると、全体が不良品になってしまい、歩留まりが低下するという問題もある。
【0006】
上記Chip on Chip法においては、ウェハから切り出したチップを、ウェハを使用することなく他のチップに積層する。KGD(Known Good Die)と呼ばれる良品のチップのみを積層することができるので、歩留まりを向上させることができる。KGDとは特性と信頼性が保証されたダイ(die=chip)である。しかし、チップレベルでの積層になるので、製造のスループットが著しく低下するという問題がある。
【0007】
上記Wafer on wafer法においては、素子を形成したウェハをウェハレベルで積層する。すなわち、ウェハのサイズでプロセスを進行させることができるので、スループットを向上させることができる。しかし、ウェハには不良品のチップが含まれる(ウェハ中のチップの歩留まりは100%ではない)ので、ウェハを積めば積むほど、不良品が発生する確率が高くなる。この結果、歩留まりが低下してしまう。
【0008】
上記Chip on wafer法においては、ウェハ上にチップを並べ、ウェハ上のチップの上にさらに他のチップを積層する。最終的にはウェハの上に多数の三次元集積回路が形成される。Chip on Chip法と同様に良品のチップのみを積層することができるので、歩留まりを向上させることができる。しかし、ウェハを使用することでChip on Chip法よりスループットを向上させることができるものの、ウェハ上にチップを並べるにあたり、数千枚のチップをロボットで一枚ずつ掴み、ウェハ上に位置決めする必要があるので、スループットをあまり高くすることはできない。しかも、機械的にチップを位置決めしたのでは、位置決め精度はよくても1μm程度であるので、位置決め精度もあまり高くすることができない。
【0009】
Chip on wafer法の上記問題を解決するために、発明者は、自己組織化機能を用いてチップを支持基板に位置決めする三次元集積回路の製造方法を提案している(特許文献1参照)。この三次元集積回路の製造方法においては、多数のチップを一括して保持する一括保持トレイを用いて、多数のチップを一括して基板上に載せている。そして、水の表面張力を利用して多数のチップを基板に瞬時に位置決めしている。
【0010】
図2に示すように、この一括保持トレイは、上壁6a、底壁6b及び側壁6cによって画定される内部空間を有する。一括保持トレイの上壁6aには、複数のチップ5を位置決めするための格子状の仕切り壁7が形成される。仕切り壁7によって区画される平面四角形の吸着部6dのそれぞれには、内部空間8に繋がる小孔9が形成される。一括保持トレイの底壁6bには、内部空間8に連通する排気孔6eが形成される。この排気孔6eから空気を吸引することにより、内部空間8が真空になり、吸着部6dに載せられたチップ5が吸着部6dに吸着される。
【0011】
複数のチップ5を複数の吸着部6dに吸着させた後、図2(b)に示すように、一括保持トレイを反転させ、複数のチップ5を支持基板10に対向させる。複数のチップ5及び支持基板10の接着部10aに水滴5a,10bを付着させた後、図2(c)に示すように、一括保持トレイの内部空間8に空気を導入し、真空状態を解除する。すると、支持基板10の接着部10aの水滴上にチップ5が解放され、チップ5と接着部10aとの位置合わせが水の表面張力によって自動的に行われる。このように水の表面張力を利用することで、複数のチップ5を瞬時にかつ高い精度で位置決めすることができる。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】国内公表WO2006/77739(段落0369〜0385参照)
【発明の概要】
【発明が解決しようとする課題】
【0013】
しかし、三次元集積回路の製造工程においては、基板上にチップを積層する度にチップの品種が変わることが頻繁にある。例えば、一段目のチップがマイクロプロセッサで、二段目のチップがメモリ等に変わる場合がある。このようにチップの品種が変わると、チップのサイズも変わる。
【0014】
また、一段目のチップの中心と二段目のチップの中心とが常に同一直線上にあるとは限られず、これらがチップを含む平面と平行な方向にずれている場合もある。上記従来の一括保持トレイでは、三次元集積回路の段数に応じたチップサイズの変化やチップ中心位置のずれに対応することができない。
【0015】
そこで、本発明は三次元集積回路の段数に応じたチップサイズの変化やチップ中心位置のずれに対応することが可能な一括保持トレイを提供することを目的とする。
【0016】
ところで、三次元集積回路の製造工程においては、三次元集積回路全体の高さを低減するために積層される各チップの厚さは例えば20μm〜100μm程度に薄く削られている。薄く削られてもチップは平らなままであるのが一般的であるが、図3に示すように、チップ5によっては一括保持トレイの吸着部6dに向かって凸形状に反ったり、吸着部6dとは反対側に向かって凸形状に反ったりする場合がある。このようにチップ5が反ったとき、吸着部6dの小孔9から空気を吸引しても、チップ5の周囲から小孔9に空気が流入してしまい、チップ5を吸着できないおそれがある。
【0017】
そこで本発明の他の目的は、反ったチップでも確実に吸着することができる一括保持トレイを提供することを目的とする。
【課題を解決するための手段】
【0018】
上記課題を解決するために、本発明の一態様は、基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せるための一括保持トレイであって、第一の吸引経路を有する本体部と、前記本体部に着脱自在に装着されるアタッチメントと、を備え、前記アタッチメントは、前記複数のチップを吸着する複数の吸着部と、前記複数の吸着部から気体を吸引する第二の吸引経路と、を有し、前記アタッチメントを前記本体部に装着するとき、前記複数の吸着部で前記複数のチップを吸着できるように前記本体部の前記第一の吸引経路が前記アタッチメントの前記第二の吸引経路に繋がる一括保持トレイである。
【0019】
本発明の他の態様は、基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せるための一括保持トレイであって、前記複数のチップを吸着する複数の吸着部と、前記複数の吸着部から気体を吸引する吸引経路と、を有し、各吸着部には、少なくとも二段の段差が形成され、前記少なくとも二段の段差のうち、n段目で相対的に大きなサイズのチップを吸着でき、n+1段目で相対的に小さなサイズのチップを吸着できる一括保持トレイである。ただし、nは任意の自然数
【0020】
本発明のさらに他の態様は、基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せるための一括保持トレイであって、前記複数のチップを吸着する複数の吸着部と、前記複数の吸着部から気体を吸引する吸引経路と、を有し、各吸着部は、チップが含まれる平面と直交する断面において、前記吸引経路に繋がる吸引口に向かって徐々に幅が狭くなるテーパ形状に窪んでいる一括保持トレイである。
【0021】
本発明のさらに他の態様は、上記一括保持トレイと、前記一括保持トレイを基板上に搬送する搬送手段と、を備え、基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せる三次元集積回路製造装置である。
【発明の効果】
【0022】
本発明の一態様によれば、複数のチップを吸着するアタッチメントを本体部に対して交換可能にすることで、三次元集積回路の段数毎のチップサイズの変化やチップ中心間ピッチの変化に対応することができる。
【0023】
本発明の他の態様によれば、一括保持トレイに少なくとも二段の段差を有する吸着部が形成されるので、三次元集積回路の段数毎のチップサイズの変化やチップ中心間ピッチの変化に対応することができる。
【0024】
本発明のさらに他の態様によれば、チップを吸着する吸着部の断面形状が吸引口に向かって徐々に幅が狭くなるテーパ形状に窪んでいるので、反ったチップでも確実に吸着することができる。
【図面の簡単な説明】
【0025】
【図1】二次元集積回路と三次元集積回路の比較図(図中(a)が二次元集積回路を示し、図中(b)が三次元集積回路を示す)
【図2】従来の一括保持トレイを用いた三次元集積回路の製造方法の工程図
【図3】チップの反りを示す断面図
【図4】チップにTSVを形成するプロセスを示す図(図中(a)がVia First方式を示し、図中(b)がVia Last(front)方式を示し、図中(c)がVia Last(back)方式の三を示す)
【図5】三次元集積回路のチップの断面図
【図6】支持基板の斜視図
【図7】支持基板に親水膜及び疎水膜を形成する際の工程図
【図8】支持基板に親水膜及び疎水膜を形成する際の工程図
【図9】水の表面張力を利用したチップの位置決めを示す工程図
【図10】本発明の第一の実施形態の一括保持トレイの断面図
【図11】一括保持トレイを用いた三次元集積回路の製造方法の工程図(一層目のチップの積層)
【図12】一括保持トレイを用いた三次元集積回路の製造方法の工程図(二層目のチップの積層)
【図13】本発明の第二の実施形態の一括保持トレイの断面図
【図14】本発明の第二の実施形態の一括保持トレイの変形例
【図15】本発明の第三の実施形態の一括保持トレイの断面図
【図16】本発明の第三の実施形態の一括保持トレイの斜視図
【図17】本発明の第三の実施形態の一括保持トレイの変形例
【図18】一括保持トレイの吸着部の他の例を示す平面図
【図19】本発明の一括保持トレイが適用された転写方式の三次元集積回路の製造方法の工程図
【図20】支持基板の上に一層のチップを配列した例を示す斜視図
【発明を実施するための形態】
【0026】
以下、添付図面に基づいて、本発明の一実施形態の一括保持トレイ及び三次元集積回路の製造装置について詳細に説明する。まず、三次元集積回路の概要について説明する。三次元集積回路は、支持基板と、支持基板上に縦方向に積層される複数のチップと、を有する。チップには、マイクロプロセッサ、ロジック回路等のICが形成される。縦方向に積層される複数のチップを電気的に接続するため、チップにはTSV(Through Silicon Via;貫通ヴィア)が形成される。
【0027】
図4に示すように、チップにTSVを形成するプロセスは三つに大別される。図4(a)に示されるVia First方式、図4(b)に示されるVia Last(front)方式、図4(c)に示されるVia Last(back)方式の三つである。
【0028】
図4(a)に示すように、Via First方式とは、IC製造の前工程を行う前にTSVを形成するものである。まず、シリコン基板11の内部にその表面側から内壁面が絶縁膜であるSiO2膜で覆われたトレンチ12を形成する(a1)。このトレンチ12はシリコン基板11を貫通することはなく、途中で止まっている。トレンチ12の内部には、ポリシリコン、タングステン等の導電性材料を充填して導電性プラグ13が形成される(a1)。次に、シリコン基板11の表面又は内部にCMOS等の半導体素子又は集積回路14を形成する(a2)。次に、半導体素子又は集積回路14が形成されたシリコン基板11の表面を絶縁膜としてのSiO2膜15で覆う(a2)。最後に、シリコン基板11を裏面側から削り、導電性プラグ13をシリコン基板11の裏面側に露出させる(a3)。シリコン基板11の表面には、導電性プラグ13に接続するようにバンプ電極16が形成される(a3)。
【0029】
図4(b)に示すように、Via Last(front)方式とは、シリコン基板11に先に半導体素子又は集積回路14を形成し(b1)、その後にTSVを形成するものである(b2,b3)。Via First方式とは、TSV17を形成する順番が異なる。この方式において、TSV17はシリコン基板11の表面側から形成される(b2)。また、この方式においてもシリコン基板11は薄く削られる(b3)。
【0030】
図4(c)に示すように、Via Last(back)方式においては、Via Last(front)方式と同様に、シリコン基板11に先に半導体素子又は集積回路14が形成される(c1)。シリコン基板11を薄く削り、シリコン基板11をガラス基板18に貼り付けた後、裏面側からTSV17を形成する(c2,c3)。Via Last(front)方式とは、TSV17をシリコン基板11の表面側から形成するか、裏面側から形成するかが相違する。
【0031】
図5は、チップ20の断面図の一例を示す。シリコン基板21上にはゲート電極21aが形成されていると共に、ゲート電極21aの両側にソース領域21b及びドレイン領域21cが形成される。またシリコン基板21上には、ゲート電極21aを埋設するようにしてSiO2からなる絶縁層22が形成される。絶縁層22の表層部分には、ニッケル等からなる配線層及び金等からなる配線層24(バンプ電極)が形成される。絶縁層22の内部には、アルミニウム等からなる追加の配線層23が埋設されるように形成されており、ゲート電極21a及び配線層23及び24間を電気的に接続している。また、シリコン基板21及び絶縁層22には追加の配線層22aに至るヴィアが形成され、そのヴィアの側壁を覆うようにしてSiO2膜からなる絶縁膜25が形成される。そして、絶縁膜25を介して追加の配線層22aに電気的に接続される導電性プラグ26が形成される。
【0032】
なお、三次元集積回路に用いられるチップ20のサイズは、CMOS、メモリ等の用途によって異なるが、例えば5mm×5mm、10mm×10mm等である。チップの厚みは、例えば20μm〜100μmである。TSVの孔径は、例えば0.5μm〜100μmである。
【0033】
図6は、支持基板31の斜視図を示す。複数のチップ20は、支持基板31に位置決め・接着される。支持基板31の表面には、複数のチップ20を所定のレイアウトで配置するための複数の接着領域31aが一面に形成される。一つの接着領域31aには、一つのチップ20が接着される。支持基板31には、シリコン等の半導体ウェハ、ガラス基板等が使用される。複数のチップ20を保持できる剛性を有するものであれば、絶縁体や導電体を用いることもできる。
【0034】
接着領域31aは矩形に形成される。接着領域31aの大きさと形状は、その上に仮接着されるチップ20の大きさと形状にほぼ一致している。接着領域31aは、親水性を有する親水膜によって画定される。親水性の膜は、例えばSiO2、Si3N4、アルミニウムとアルミナの二層膜(Al/Al2O3)、タンタルと酸化タンタルの二層膜(Ta/Ta2O5)等によって形成することができる。
【0035】
接着領域31aの周囲は、格子状の疎水膜31b又は疎水材料によって囲まれる。疎水膜31b又は疎水材料の材料には、水をはじく性質を有する材料、例えば、単結晶シリコン、多結晶シリコン、アモルファスシリコン、弗素樹脂、シリコン樹脂、テフロン(登録商標)樹脂、ポリイミド樹脂、レジスト、ワックス、BCB(ベンゾシクロブテン)等を用いることができる。
【0036】
図7は、支持基板31に親水膜(接着領域)31a及び疎水膜31bを形成する工程図の一例を示す。まず、シリコン基板32にSiO2膜33を形成する(S1)。SiO2膜33は、熱酸化法、CVD(Chemical Vapor Deposition)法、スパッタリング法等の公知の方法で形成することができる。次に、SiO2膜33の上に感光性樹脂であるフォトレジスト34を塗布する(S2)。次に、フォトレジスト34を塗布したシリコン基板32を露光装置にセットし、マスク・パターン35を転写する。露光されたフォトレジスト34は現像処理される(S3)。次に、フォトレジスト34のパターン通りにSiO2膜33をエッチングする(S4)。エッチングはドライエッチングでもウェットエッチングでもよい。フォトレジスト34を剥離すると、接着領域に対応するパターンが形成されたSiO2膜33が得られる(S5)。次に、SiO2膜33の表面に疎水膜36を形成する(S6)。疎水膜36はフォトレジスト34と同様に、液状の疎水材料をシリコン基板32に滴下した後、スピン・コーターを用いてシリコン基板32を高速回転することで形成することができる。次に、疎水膜36の上にハードマスク37を堆積する(S7)。疎水膜36はフォトレジスト34と同様に露光・現像処理によって溶ける。疎水膜36が溶けるのを防止するためにハードマスク37を堆積する。次に、ハードマスク37の上にフォトレジスト39を塗布する(S8)。次に、図8に示すように、マスク・パターン41を用いてフォトレジスト39を露光・現像処理する(S9)。次に、ハードマスク37をエッチングする(S10)。次に、SiO2膜33上の疎水膜36をエッチングする(S11)。疎水膜36は、酸素プラズマ等により灰化処理(アッシング)されてもよい。最後にフォトレジスト39を剥離し、ハードマスク37を除去する(S12)。
【0037】
以上の工程により、矩形状の親水膜31aの周りに枠状の疎水膜31bを形成することができる。親水膜31aの周りに疎水膜31bを形成することで、親水部分と疎水部分との区分けが明確になり、親水部分のエッジも明確になる。このため、水の表面張力を用いたチップ20の位置決めも高精度に行うことができる。
【0038】
なお、シリコン基板32にSiO2膜33を形成した後、SiO2膜33上に疎水膜36を形成し、疎水膜36のみをパターニングしてもよい。この場合、SiO2膜33と疎水膜36との間に若干の段差ができ、疎水膜36がSiO2膜33よりも若干高くなる。
【0039】
この他にもリフトオフによって疎水膜36を形成してもよい。すなわち、図7のS4においてSiO2膜33をエッチングした後、フォトレジスト34を除去しないで、フォトレジスト34上に疎水膜36を形成し、その後、フォトレジスト34のみを現像液で溶かすことによって、フォトレジスト34とフォトレジスト34上の疎水膜36とを同時に除去する。
【0040】
さらに、支持基板31に疎水材料の単結晶シリコンを使用し、疎水材料の表面に親水膜のみを形成してもよい。
【0041】
親水膜31aと疎水膜31bが形成された支持基板31上に複数のチップを位置決めする工程について説明する。図9に示すように、支持基板31の上に水を塗布すると、水が親水膜31aの全面に広がり、親水膜31aの表面全体を覆う水滴40が形成される。この水滴40は、その表面張力によって凸形に湾曲する。親水膜31aの周囲は枠状の疎水膜31bによって囲まれているので、疎水膜31bまで水が広がることはない。
【0042】
次に、図9に示すように、一括保持トレイ46に吸着された複数のチップ20を複数の水滴40上に解放する。チップ20を水滴40上に解放するとき、チップ20を親水膜31a上の正確な位置に位置決めする必要はなく、ラフな位置決めで足りる。チップ20を水滴40上に解放すると、図9に示すように、親水膜31aに対して水平方向にずれていたチップ20が水の表面張力によって自動的に親水膜31a上の正確な位置に自動的に位置決めされる。
【0043】
水を蒸発させると、チップ20と支持基板31が固体同士で接着する。水には、チップ20のSiO2膜及び支持基板31の親水膜31aを活性化させる添加剤が添加される。この実施形態では、チップ20のSiO2膜及び支持基板31の親水膜31a(SiO2膜)に親水基(OH基)を形成し、これらの親水基同士を結合させるフッ酸が添加される。なお、チップ20のSiO2膜及び支持基板31の親水膜31aを活性化できれば、フッ酸に限られることはなく、アンモニア、塩酸と過酸化水素水と水とを混合した塩酸過水を添加してもよい。
【0044】
表面張力を位置決めに利用する液体には、水に替えて他の無機又は有機の液体を使用することもできる。例えば、グリセリン、アセトン、アルコール、SOG(Spin-On-Glass)材料等の液体を用いることができる。液体状態の樹脂を用いたり、液体状態の樹脂と水との混合液を用いたりしてもよい。ただし位置決めできる程度に粘度が低い必要がある。
【0045】
以上の基板搭載工程を繰り返すことにより、支持基板31上に縦方向に複数のチップ20を積層することが可能になる。二段目以降のチップは、支持基板31に積層された積層チップ上に載せられる。支持基板31上に複数のチップ20を積層した後、ダイシングすれば三次元集積回路が得られる。
【0046】
なお、チップ20と支持基板31との接着には、上述のチップ20のSiO2膜と支持基板31のSiO2膜を接着する場合の他に、チップ20の電極(例えばバンプ電極)と支持基板31の電極(例えばバンプ電極)とを接着する場合、及びこれらを併用する場合がある。支持基板31にバンプ電極の他にダミー電極を形成すると、支持基板31とチップ20との接着力を強くすることができる。電極用の導電性材料としては、例えば、インジウム(In)と金(Au)の二層構造(In/Au)、錫(Sn)と銀(Ag)の二層構造(Sn/Ag)、銅(Cu)の単層構造あるいはタングステン(W)の単層構造は好適に使用できる。バンプ電極同士を接着する場合、圧力をかけたり温度を上げたりしてもよい。
【0047】
チップ20と積層チップとの接着には、チップ20のSiO2膜と積層チップのSiO2膜を接着する場合、チップ20の電極(例えばバンプ電極)と積層チップの電極(例えばバンプ電極)とを接着する場合、及びこれらを併用する場合とがある。
【0048】
図10は、本発明の第一の実施形態の一括保持トレイ46の断面図を示す。この一括保持トレイ46は、一括保持トレイ46を支持基板31上に搬送したり、支持基板31上に搬送された一括保持トレイを支持基板31に向かって進退させたりする搬送機構に取り付けられる。一括保持トレイ46は、搬送機構に取り付けられる本体部47と、本体部47に対して着脱自在に装着されるアタッチメント48と、を備える。
【0049】
アタッチメント48の支持基板31との対向面48aには、複数のチップ20に一対一対応する複数の吸着部50が形成される。複数の吸着部50には、複数の吸着部50それぞれから空気を吸引する複数の分岐経路49が形成される。分岐経路49の下端には、吸着部50に露出する吸着口49aが形成される。アタッチメント48の本体部47側には、凹部52が形成される。このアタッチメント48の凹部52及び本体部47によって、一括保持トレイ46の内部空間53が画定される。複数の分岐経路49それぞれは内部空間53に繋がる。
【0050】
本体部47の中央付近には、一括保持トレイ46の内部空間53に繋がる第一の吸引経路55が形成される。内部空間53を真空状態にできるようにこの第一の吸引経路55には真空ポンプが接続される。本体部47の周囲の、アタッチメント48に接触する面47aには、当該接触面47aから空気を吸引するための着脱用吸引経路56が形成される。着脱用吸引経路56には、第一の吸引経路55に接続される真空ポンプとは別系統の真空ポンプが接続される。着脱用吸引経路56から空気を吸引することによって、本体部47にアタッチメント48を装着することができる。その一方、着脱用吸引経路56から空気の吸引を停止することによって、本体部47からアタッチメント48を取り外すことができる。本体部47へのアタッチメント48の装着については、真空ポンプを使用した真空吸着の替わりに、機械的にクランプする手法を採用することもできる。あるいは、真空吸着と機械的なクランプを併用してもよい。
【0051】
本体部47にアタッチメント48を装着するとき、本体部47の第一の吸引経路55がアタッチメント48の凹部52によって画定される内部空間53に繋がる。真空ポンプを用いて内部空間53を真空状態にすることにより、複数の吸着部50それぞれに配置されたチップ20を吸着することが可能になる。その一方、内部空間53内の真空状態を解除することにより、チップ20を吸着部50から離脱させることが可能になる。
【0052】
図11は、この一括保持トレイ46を用いた三次元集積回路の製造方法の工程図を示す。アタッチメント48はあらかじめチップ20の品種に応じて複数用意されている。支持基板31に積層されるチップ20の品種が変化するのに伴って、本体部47に装着されるアタッチメント48が交換される。まず、準備段階として本体部47をアタッチメント48まで移動させ、本体部47にアタッチメント48を装着する。次に、アタッチメント48の複数の吸着部50を上に向けた状態で、アタッチメント48の複数の吸着部50にロボットにより一つ一つずつ良品のチップ20を載せる(S1)。チップ20は最終的に水の表面張力を利用することにより支持基板に位置決めされるので、この段階での位置決めはラフなもので足りる。
【0053】
次に、一括保持トレイ46の内部空間53を真空状態にし、複数のチップ20を一括保持トレイ46に吸着させる。その後、一括保持トレイ46を反転させ、支持基板31上まで移動させる(S2)。一括保持トレイ46と支持基板31とは、例えばこれらを透過する赤外線及びCCDカメラを用いて位置決めされる。チップ20は最終的に水の表面張力を利用することにより支持基板に位置決めされるので、この段階での位置決めもラフなもので足りる。
【0054】
次に、支持基板31の上に水を塗布し、親水膜31aの表面に水滴40を形成する(S3)。次に、一括保持トレイ46の内部空間53の真空状態を解除し、複数のチップ20を複数の水滴40上に解放する(S4)。水の表面張力を利用したチップ20の親水膜31aへの位置決めが終了したら、水を蒸発させ、チップ20を親水膜31aに接着させる(S5)。
【0055】
図12に示すように、支持基板31上への一段目のチップ20の積層が終わったら、本体部47からアタッチメント48を取り外し(S1)、今度は二段目のチップ20の品種に該当するアタッチメント48´を本体部47に装着する(S2)。アタッチメント48´に二段目のチップ20´の搭載が終了したら、一括保持トレイ46を反転させ(S3)、一段目のチップ20上に塗布された水滴40に二段目のチップ20´を解放する。一段目のチップ20と二段目のチップ20´との間に介在される水を蒸発させることにより、二段目のチップ20´が一段目のチップ20に接着される(S4)
【0056】
三次元集積回路の製造工程においては、支持基板31上にチップ20を積層する度にチップ20の品種が変わることが頻繁にある。チップ20の品種が変わると、チップ20のサイズも変わる。また、一段目に積層されるチップ20の中心と二段目に積層されるチップ20´の中心とが常に同一直線上にあるとは限られず、これらがチップ20を含む平面と平行な方向にずれている場合もある。アタッチメント48を本体部47に対して交換可能にすることで、三次元集積回路の段数毎のチップサイズの変化やチップ中心間ピッチの変化に対応することができる。
【0057】
図13は、本発明の第二の実施形態の一括保持トレイ61を示す。この実施形態の一括保持トレイ61においては、アタッチメント62の吸着部63には、複数段の段差64が形成される。段差64を形成することにより、一段目に吸着されるチップ20のサイズよりも二段目に吸着されるチップ20´のサイズを小さくすることができる。例えば一段目のチップ20のサイズを10mm×10mm、二段目のチップ20´のサイズを5mm×5mmにすることができる。吸着部63の段差64の平面形状は四角形の枠に形成され、この四角形の枠の内側に四角形のチップ20が位置決めされる。
【0058】
図14は、図13に示す第二の実施形態の一括保持トレイ61の変形例を示す。この変形例では、一段目と二段目で吸着されるチップ20のサイズだけでなく、チップ20の中心もずらすように段差64が設計されている。この例では、一段目のチップ20の中心と二段目のチップ20´の中心とが、チップ20が含まれる平面と平行な方向に所定距離αだけずれている。三次元集積回路においては、一段目のチップ20の中心と二段目のチップ20´の中心がずれる場合がある。このように、一括保持トレイ46の吸着部63に形成される段差64の中心を段数毎にずらしておけば、チップ20の段数毎に一括保持トレイ61を位置決めし直す必要がなくなる。一括保持トレイ46を支持基板31に対して毎回一定の位置に位置決めすればよいので、位置決め時間を短縮することができる。
【0059】
複数段の段差64が形成されるといっても、一つの段差64の高さはチップ20の厚みと略等しい数十μm程度である。このため、段差64を付けることによって生ずるチップ20の撓みも僅かなものであるし、奥の段に位置するチップ20も問題なく水滴40上に解放することができる。
【0060】
なお、吸着部63の段差は二段以上形成されればよく、何段形成されてもよい。三次元集積回路のシルエットのように、吸着部63に支持基板31に積層されるチップ20の段数に応じた段数が形成されてもよい。また、段差64の二段目に吸着されるチップ20´のピッチP2を一段目に吸着されるチップ20のピッチP1と異なるようにしてもよい(図14参照)。さらに、例えば二段目の段差64にチップ20の二枚分の厚さと等しい高さを持たせ、二枚のチップ20を一遍に支持基板31上にリリースするようにしてもよい。
【0061】
図15は、本発明の第三の実施形態の一括保持トレイ71を示す。この第三の実施形態の一括保持トレイ71において、吸着部73は、チップ20を含む平面と直交する断面において、吸引経路74に繋がる吸引口72に向かって徐々に幅が狭くなるテーパ形状に窪んでいる。図16の斜視図に示すように、吸着部73は四角錐形状に形成される。四角錐の頂部(窪みの底)に吸引口72が形成される。吸着部73の四角形の枠内に四角形のチップ20が四辺を互いに平行にした状態で収容される。
【0062】
積層されるチップ20は例えば20μm〜100μm程度に薄く削られる。薄く削られても平らなままが望ましいが、図15に示すように、一括保持トレイ71の吸着部73に向かって凸形状に反るチップ20´や、吸着部73とは反対側に向かって凸形状に反るチップ20がある。吸着部73の断面をテーパ形状に窪ますことにより、チップ20,20´がどのように反ってもチップ20,20´の周囲を吸着部73の傾斜面に接触させることができる。このため、吸引口72から空気を吸引することにより、チップ20,20´の裏面側を確実に真空にすることができ、チップ20,20´を吸着部73に確実に吸着することができる。
【0063】
ここで、吸着部73の断面をテーパ形状に形成すると、チップ20の中心が吸着部73の中心からずれるおそれがある。しかし、たとえチップ20の中心と吸着部73の中心がずれていても、チップ20を支持基板31の水滴40上に載せることができれば、チップ20を支持基板31上の最適な位置に位置決めすることができる。このため、チップ20の中心と吸着部73の中心とのずれは問題になることがない。
【0064】
図17は、図15に示す第三の実施形態の一括保持トレイ71の変形例を示す。この例では、吸着部73の断面のテーパ形状が、直線ではなく、一括保持トレイ71の内部に向かって凸の曲線(例えば円弧)に形成される。吸着部73の全体形状は半球面状に形成されてもよいし、四角錐を基礎とした上で四角錐の側面が球面状に形成されるようにしてもよい。
【0065】
図18は、吸着部のさらに他の例の平面図を示す。この例では、吸着部76に真空引きで変形する材料が使用されている。一括保持トレイの内部空間を真空にすると、吸着部76が変形し、チップ20を吸着する吸着孔76の寸法が図18(a)に示す大きさから図18(b)に示す大きさに小さくなる。吸着孔76を縮小させることによって薄くて軽いチップ20を確実に掴みことができる。
【0066】
本発明の一括保持トレイ46,61,71は、複数のチップ20を一旦転写用基板に仮接着させる転写方式の三次元集積回路の製造方法にも適用することができる。転写方式の三次元集積回路の製造方法は、複数のチップ20を転写用基板に正確に位置決めし、転写用基板をWafer on wafer法におけるウェハと同様に取り扱い、ウェハのサイズでプロセスを進行させるものである。転写方式の三次元集積回路の製造方法は以下のとおりである。
【0067】
図19に示すように、転写用基板としてのキャリア基板81の表面には、複数の四角形の親水膜81a及び親水膜81aを枠状に囲む疎水膜81bが形成される(S1)。キャリア基板81上に水を塗布すると、複数の親水膜81a上には分離された水滴90が形成される(S2)。
【0068】
次に、一括保持トレイ46,61,71を用いて複数のチップ20を同時に複数の水滴90上に解放する(S2)と、親水膜81aに対して水平方向にずれていたチップ20が水の表面張力によって自動的に親水膜81a上の正確な位置に位置決めされる(S3)。
【0069】
次に、チップ20の裏面とキャリア基板81の親水膜81aとの間の水を蒸発させる(S4)と、チップ20とキャリア基板81が固体同士で接着する。水には、チップ20のSiO2膜20a及びキャリア基板81の親水膜81aを活性化させる添加剤が添加されている。
【0070】
キャリア基板81上に複数のチップ20を位置決めできたら、複数のチップ20をキャリア基板81から支持基板91に移し変える転写工程を行う。まず、複数のチップ20が仮接着されたキャリア基板81を反転させ、支持基板91に向かって降下させる(S5)。キャリア基板81を反転させることなく、反転させた支持基板91をキャリア基板81に向かって降下させてもよい。
【0071】
次に、キャリア基板81に仮接着された複数のチップ20の、キャリア基板81に仮接着された面とは反対側を支持基板91の本接着領域91aに一括して本接着する(S6)。支持基板91上に既にチップ20が積層されている場合、チップ20は支持基板91上に積層された積層チップに接着される。ここで、チップ20と支持基板91(又は積層チップ)との接着力は、チップ20とキャリア基板81との接着力よりも強くなるように調整される。
【0072】
次に、支持基板91からキャリア基板81を離間させることによって、複数のチップ20を支持基板91に接着させたまま、複数のチップ20をキャリア基板81から剥離することが可能になる(S7)。以上の転写工程を繰り返すことにより、支持基板91上に縦方向に複数のチップ20を積層することが可能になる。
【0073】
図20は、支持基板31の上に一層のチップ20を配列した例を示す。各チップ20は、プロセッサ、ロジック、メモリ等の機能を有する。この例では、複数のチップ20が支持基板31上に平面的に配列されるが、縦方向には積層されていない。この例のように支持基板31上に一層のチップ20を配列してもよい。
【0074】
なお、本発明は上記実施形態に限られることはなく、本発明の要旨を変更しない範囲で様々に変更可能である。例えば、図13及び図15に示す本発明の第二及び第三の実施形態の一括保持トレイ61,71は、本体部とアタッチメントとに分割されていなくても一体であってもよい。
【符号の説明】
【0075】
20,20´…チップ
31…支持基板(基板)
46,61,71…一括保持トレイ
47…本体部
47a…接触面
48,62…アタッチメント
49…分岐経路(第二の吸引経路)
50,63,73…吸着部
52…凹部(第二の吸引経路)
53…内部空間
55…第一の吸引経路
56…着脱用吸引経路
64…段差
72…吸引口
74…吸引経路
81…キャリア基板(基板)
91…支持基板(基板)
【特許請求の範囲】
【請求項1】
基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せるための一括保持トレイであって、
第一の吸引経路を有する本体部と、
前記本体部に着脱自在に装着されるアタッチメントと、を備え、
前記アタッチメントは、前記複数のチップを吸着する複数の吸着部と、前記複数の吸着部から気体を吸引する第二の吸引経路と、を有し、
前記アタッチメントを前記本体部に装着するとき、前記複数の吸着部で前記複数のチップを吸着できるように前記本体部の前記第一の吸引経路が前記アタッチメントの前記第二の吸引経路に繋がる一括保持トレイ。
【請求項2】
前記アタッチメントの前記第二の吸引経路は、
前記複数の吸着部それぞれに繋がる複数の分岐経路と、
前記アタッチメントの前記本体部側に形成され、前記複数の分岐経路に繋がる凹部と、を有し、
前記アタッチメントを前記本体部に装着するとき、前記本体部の前記第一の吸引経路が前記アタッチメントの前記凹部によって画定される空間に繋がることを特徴とする請求項1に記載の一括保持トレイ。
【請求項3】
前記本体部には、前記本体部の、前記アタッチメントに接触する面から気体を吸引する着脱用吸引経路が形成され、
前記着脱用吸引経路から気体を吸引することによって、前記アタッチメントが前記本体部に装着されることを特徴とする請求項1又は2に記載の一括保持トレイ。
【請求項4】
基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せるための一括保持トレイであって、
前記複数のチップを吸着する複数の吸着部と、前記複数の吸着部から気体を吸引する吸引経路と、を有し、
各吸着部には、少なくとも二段の段差が形成され、
前記少なくとも二段の段差のうち、n段目で相対的に大きなサイズのチップを吸着でき、n+1段目で相対的に小さなサイズのチップを吸着できる一括保持トレイ。
ただし、nは任意の自然数
【請求項5】
前記複数の吸着部のn段目に吸着されるチップの中心とn+1段目に吸着されるチップの中心とが、チップが含まれる平面と平行な方向にずれるように、前記段差が形成されることを特徴とする請求項4に記載の一括保持トレイ。
【請求項6】
基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せるための一括保持トレイであって、
前記複数のチップを吸着する複数の吸着部と、前記複数の吸着部から気体を吸引する吸引経路と、を有し、
各吸着部は、チップが含まれる平面と直交する断面において、前記吸引経路に繋がる吸引口に向かって徐々に幅が狭くなるテーパ形状に窪んでいる一括保持トレイ。
【請求項7】
前記各吸着部は、四角錐形状に形成されると共に、四角錐の頂部に前記吸引口を有することを特徴とする請求項6に記載の一括保持トレイ。
【請求項8】
請求項1ないし7のいずれかに記載の一括保持トレイと、
前記一括保持トレイを基板上に搬送する搬送手段と、を備え、
基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せる三次元集積回路製造装置。
【請求項1】
基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せるための一括保持トレイであって、
第一の吸引経路を有する本体部と、
前記本体部に着脱自在に装着されるアタッチメントと、を備え、
前記アタッチメントは、前記複数のチップを吸着する複数の吸着部と、前記複数の吸着部から気体を吸引する第二の吸引経路と、を有し、
前記アタッチメントを前記本体部に装着するとき、前記複数の吸着部で前記複数のチップを吸着できるように前記本体部の前記第一の吸引経路が前記アタッチメントの前記第二の吸引経路に繋がる一括保持トレイ。
【請求項2】
前記アタッチメントの前記第二の吸引経路は、
前記複数の吸着部それぞれに繋がる複数の分岐経路と、
前記アタッチメントの前記本体部側に形成され、前記複数の分岐経路に繋がる凹部と、を有し、
前記アタッチメントを前記本体部に装着するとき、前記本体部の前記第一の吸引経路が前記アタッチメントの前記凹部によって画定される空間に繋がることを特徴とする請求項1に記載の一括保持トレイ。
【請求項3】
前記本体部には、前記本体部の、前記アタッチメントに接触する面から気体を吸引する着脱用吸引経路が形成され、
前記着脱用吸引経路から気体を吸引することによって、前記アタッチメントが前記本体部に装着されることを特徴とする請求項1又は2に記載の一括保持トレイ。
【請求項4】
基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せるための一括保持トレイであって、
前記複数のチップを吸着する複数の吸着部と、前記複数の吸着部から気体を吸引する吸引経路と、を有し、
各吸着部には、少なくとも二段の段差が形成され、
前記少なくとも二段の段差のうち、n段目で相対的に大きなサイズのチップを吸着でき、n+1段目で相対的に小さなサイズのチップを吸着できる一括保持トレイ。
ただし、nは任意の自然数
【請求項5】
前記複数の吸着部のn段目に吸着されるチップの中心とn+1段目に吸着されるチップの中心とが、チップが含まれる平面と平行な方向にずれるように、前記段差が形成されることを特徴とする請求項4に記載の一括保持トレイ。
【請求項6】
基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せるための一括保持トレイであって、
前記複数のチップを吸着する複数の吸着部と、前記複数の吸着部から気体を吸引する吸引経路と、を有し、
各吸着部は、チップが含まれる平面と直交する断面において、前記吸引経路に繋がる吸引口に向かって徐々に幅が狭くなるテーパ形状に窪んでいる一括保持トレイ。
【請求項7】
前記各吸着部は、四角錐形状に形成されると共に、四角錐の頂部に前記吸引口を有することを特徴とする請求項6に記載の一括保持トレイ。
【請求項8】
請求項1ないし7のいずれかに記載の一括保持トレイと、
前記一括保持トレイを基板上に搬送する搬送手段と、を備え、
基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せる三次元集積回路製造装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【公開番号】特開2010−245452(P2010−245452A)
【公開日】平成22年10月28日(2010.10.28)
【国際特許分類】
【出願番号】特願2009−95241(P2009−95241)
【出願日】平成21年4月9日(2009.4.9)
【出願人】(000219967)東京エレクトロン株式会社 (5,184)
【出願人】(504157024)国立大学法人東北大学 (2,297)
【Fターム(参考)】
【公開日】平成22年10月28日(2010.10.28)
【国際特許分類】
【出願日】平成21年4月9日(2009.4.9)
【出願人】(000219967)東京エレクトロン株式会社 (5,184)
【出願人】(504157024)国立大学法人東北大学 (2,297)
【Fターム(参考)】
[ Back to top ]