半導体チップパッケージ及びその製造方法
【課題】本発明は、半導体チップパッケージ及びその製造方法に関する。
【解決手段】本発明の実施形態によると、（ａ）ＩＣ基板上に形成されたバンプパッド上にスズ系金属メッキ層を形成する段階と、（ｂ）ベアチップの電極パッド上にＣｕフィラーを形成する段階と、（ｃ）ベアチップのＣｕフィラーをＩＣ基板の金属メッキ層に載置し、Ｃｕフィラーと金属メッキ層とを接合させる段階と、（ｄ）接合されたＩＣ基板とベアチップとの間を絶縁体で充填する段階と、を含むスズメッキを利用した半導体チップパッケージの製造方法が提案される。また、その方法により製造された半導体チップパッケージが提案される。
【解決手段】本発明の実施形態によると、（ａ）ＩＣ基板上に形成されたバンプパッド上にスズ系金属メッキ層を形成する段階と、（ｂ）ベアチップの電極パッド上にＣｕフィラーを形成する段階と、（ｃ）ベアチップのＣｕフィラーをＩＣ基板の金属メッキ層に載置し、Ｃｕフィラーと金属メッキ層とを接合させる段階と、（ｄ）接合されたＩＣ基板とベアチップとの間を絶縁体で充填する段階と、を含むスズメッキを利用した半導体チップパッケージの製造方法が提案される。また、その方法により製造された半導体チップパッケージが提案される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップパッケージ及びその製造方法に関し、具体的には、微細ピッチ化を実現し、製造工程が簡素化された半導体チップパッケージの製造方法及びそれにより製造された半導体チップパッケージに関する。
【背景技術】
【０００２】
ＩＣ基板は、半導体回路チップ（Ｃｈｉｐ）を電子製品に実装するための媒介体として用いられる印刷回路基板（ＰＣＢ）である。このようなＩＣチップの内部には、シリコンウェーハなどを加工して製造した半導体ベアチップ（Ｂａｒｅ Ｃｈｉｐ ｏｒ Ｂａｒｅ Ｄｉｅ）が内蔵されている。この際、ベアチップと主基板との間を連結する媒介体がＩＣ基板であり、これをＩＣパッケージ基板または単純にパッケージ基板ともいう。ＩＣ基板はベアチップと主基板とを電気的に連結し、動作電源を供給して、信号の入出力（Ｉ／Ｏ）を可能にする。また、内蔵されたベオチップを外部衝撃から保護する機能も担当する。
【０００３】
ベアチップとＩＣ基板とを連結する方法としては、ワイヤボンディング（Ｗｉｒｅ Ｂｏｎｄｉｎｇ）、フリップチップボンディング（Ｆｌｉｐ Ｃｈｉｐ Ｂｏｎｄｉｎｇ）、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）などの多様な方法が挙げられる。現在、電子産業の発達に伴い、携帯電話、ゲーム機、カメラ、ＤＭＢ（Ｄｉｇｉｔａｌ Ｍｕｌｔｉｍｅｄｉａ Ｂｒｏａｄｃａｓｔｉｎｇ）などを含むポータブル電子製品が軽薄短小化及び高機能化するにつれて、チップサイズは同一または縮小される一方、Ｉ／Ｏカウントは増加する傾向にある。これにより、従来のワイヤボンディングでなくフリップチップ方式の市場が成長しており、この際、ＳＭＤタイプの場合、製品にバンプが形成される。
【０００４】
従来のフリップチップ方式を利用した半導体装置には、べアチップが搭載されるＩＣ基板と主基板とを連結するための半田バンプが形成されている。このような従来の半導体装置は、一般的にＭＭＰ（Ｍｅｔａｌ ｍａｓｋ ｂｕｍｐｉｎｇ）工法を利用してベアチップとＩＣ基板とを連結するためのバンプを形成している。しかし、この場合、微細ピッチ（Ｆｉｎｅ ｐｉｔｃｈ）化によるメタルマスク板の分離の限界（略１５０μｍ程度の限界を有する）により、不良及び生産性の低下をもたらす。これにより、ＢＳＰ（Ｄ／Ｆ ｍａｓｋ ｂｕｍｐｉｎｇ）工法が登場した。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】韓国特許第１０−２００８−０１１０３５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の技術では、微細ピッチ化の実現やフリー半田間のブリッジによるショート不良、工程簡素化などの問題が依然として存在する。
【０００７】
本発明は上述の問題を解決するためのものであって、Ｃｕポスト工法とは異なって、微細ピッチ（Ｆｉｎｅ ｐｉｔｃｈ）化に対応し、ブリッジによるショート不良などを解消することができ、さらには工程を簡素化することができる半導体チップパッケージ技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述の問題を解決するために、本発明の第１実施形態によると、（ａ）ＩＣ基板上に形成されたバンプパッド上にスズ系金属メッキ層を形成する段階と、（ｂ）ベアチップの電極パッド上にＣｕフィラーを形成する段階と、（ｃ）ベアチップのＣｕフィラーをＩＣ基板の金属メッキ層に載置し、Ｃｕフィラーと金属メッキ層とを接合させる段階と、（ｄ）接合されたＩＣ基板とベアチップとの間を絶縁体で充填する段階と、を含むスズメッキを利用した半導体チップパッケージの製造方法が提案される。
【０００９】
本発明の一実施形態によると、金属メッキ層は、電解メッキまたは自己触媒メッキ方式によりメッキされることができる。
【００１０】
また、一実施形態によると、ジスルフィド（ｄｉｓｕｌｆｉｄｅ）基を含む化合物を還元剤として用いて自己触媒メッキが行われることができる。
【００１１】
また、本発明の一実施形態によると、金属メッキ層は、Ｓｎ、またはＳｎ合金としてＺｎ及びＩｎのうち少なくとも一つ以上を含むＳｎ合金を利用してメッキされることができる。
【００１２】
また、本発明の一実施形態によると、金属メッキ層の厚さは２μｍ以上に形成されることができる。
【００１３】
本発明の一実施形態によると、前記（ａ）段階で、バンプパッドが形成されたＩＣ基板は、金属メッキ層が形成される領域が露出されるように半田レジスト層が塗布されたものであることができる。
【００１４】
また、本発明の一実施形態によると、前記（ｃ）段階で、熱、圧着、熱圧着または超音波を利用してＣｕフィラーと金属メッキ層とを接合させることができる。
【００１５】
次に、上述の問題を解決するために、本発明の第２実施形態によると、上部にバンプパッドが形成されたＩＣ基板と、バンプパッド上に形成されたスズ系金属メッキ層と、金属メッキ層と接合されたＣｕフィラーと、Ｃｕフィラー上に接合された電極パッドが下部に形成されたベアチップと、ＩＣ基板とベアチップとの間の残余空間に充填された絶縁層と、を含むスズメッキを利用した半導体チップパッケージが提案される。
【００１６】
本発明の一実施形態によると、金属メッキ層は、Ｓｎ、またはＳｎ合金としてＺｎ及びＩｎのうち少なくとも一つ以上を含むＳｎ合金を利用してメッキされたメッキ層であることができる。
【００１７】
また、本発明の一実施形態によると、金属メッキ層の厚さは２μｍ以上に形成されることができる。
【００１８】
また、一実施形態によると、バンプパッドが形成されたＩＣ基板には、バンプパッドの少なくとも一部領域を除いて半田レジスト層が塗布され、金属メッキ層は、半田レジスト層を除いてバンプパッドの一部上に形成されることができる。
【００１９】
本発明の一実施形態によると、上述のスズメッキを利用した半導体チップパッケージは、主基板上に接合されてパッケージを形成することができる。
【００２０】
さらに、一実施形態によると、上述の半導体チップパッケージは、主基板上にフリップチップボンディング、ＢＧＡ及びワイヤボンディング方式のうち何れか一つの方式により接合されることができる。
【発明の効果】
【００２１】
本発明の実施形態によると、微細ピッチ（Ｆｉｎｅ ｐｉｔｃｈ）化に対応し、ブリッジによるショート不良などを解消することができ、さらには工程を簡素化することができる。
【００２２】
本発明の一実施形態によると、スズ系電解メッキまたは自己触媒メッキ方法を利用して厚い金属メッキ層を実現し、既存の表面処理工程をなくしてプロセスを単純化させ、フリー半田間のブリッジによるショート不良を解消することができる。これにより、微細バンプピッチの適用が可能である。
【００２３】
本発明の多様な実施形態において直接的に言及されていない多様な効果が、本発明の実施形態による多様な構成から、当該技術分野にて通常の知識を有する者によって導出されることができるということは自明である。
【図面の簡単な説明】
【００２４】
【図１ａ】本発明の一実施形態によるスズメッキを利用した半導体チップパッケージの製造方法を概略的に示す図面である。
【図１ｂ】本発明の一実施形態によるスズメッキを利用した半導体チップパッケージの製造方法を概略的に示す図面である。
【図１ｃ】本発明の一実施形態によるスズメッキを利用した半導体チップパッケージの製造方法を概略的に示す図面である。
【図１ｄ】本発明の一実施形態によるスズメッキを利用した半導体チップパッケージの製造方法を概略的に示す図面である。
【図１ｅ】本発明の一実施形態によるスズメッキを利用した半導体チップパッケージの製造方法を概略的に示す図面である。
【図２】本発明の一実施形態によるスズメッキを利用した半導体チップパッケージの製造方法を概略的に示すフローチャートである。
【発明を実施するための形態】
【００２５】
上述の課題を果たすための本発明の実施形態を添付図面を参照して説明する。本説明において、同一の符号は同一の構成を意味し、重複されたり、発明の意味を限定して解釈する可能性のある付加的な説明は省略されることができる。
【００２６】
本明細書において、一つの構成要素が他の構成要素と「直接連結」または「直接結合」などと言及されない限り、単純に「連結」または「結合」などと言及された場合は、「直接的に」連結または結合されることができ、それらの間にまた他の構成要素がさらに挿入されて連結または結合される形態で存在することもありえる。また、「上に」、「上部に」、「下に」、「下部に」などと言及される場合も、その基準となる対象と「直接（的に）接触」されていると言及されない限り、「直接（的に）接触」される形態でまたはその間に他の構成要素が介在される形態で存在することができる。また、「上に」、「上部に」、「下に」、「下部に」などの相対的な用語は、基準構成要素に対する他の構成要素の関係を記述するために用いられることができ、この際、基準構成要素の方向が反対となったり変わる場合、それによる対応する相対的な方向の概念に解釈されて用いられることもできる。
【００２７】
また、本明細書にたとえ単数の表現が記載されていても、発明の概念に反することなく、解釈上矛盾したり明白に異なる意味に解釈されない限り、複数の構成全体を代表する概念として用いられることができるということに留意すべきである。また、本明細書において、「含む」、「有する」、「備える」、「含んでなる」などの記載は、一つまたはそれ以上の他の特徴や構成要素またはそれらの組み合わせの存在または付加可能性があると理解すべきである。
【００２８】
さらに、本明細書において参照される図面は本発明の実施形態を説明するための理想的な例示図であり、膜または層や領域などのサイズ、厚さなどは技術内容を効果的に説明するために誇張して表現されることができ、比例するものでないこともある。また、図面で例示された領域の形状は素子の領域の特定形態を例示するためのものであり、発明の範囲を制限するためのものではない。
【００２９】
まず、本発明の第１実施形態によるスズメッキを利用した半導体チップパッケージの製造方法を図面を参照して具体的に説明する。
【００３０】
図１ａから図１eは、本発明の一実施形態によるスズメッキを利用した半導体チップパッケージの製造方法の各工程を概略的に示す図面である。
【００３１】
図２は本発明の一実施形態によるスズメッキを利用した半導体チップパッケージの製造方法を概略的に示すフローチャートである。
【００３２】
図１ａから図１e及び／または図２を参照して、第１実施形態によるスズメッキを利用した半導体チップパッケージの製造方法を説明する。図１ａから図１e及び／または図２を参照すると、スズメッキを利用した半導体チップパッケージの製造方法は、次の（ａ）〜（ｄ）段階（Ｓ１００〜Ｓ４００）を含んで行われる。
【００３３】
まず、図１ａ及び／または図２を参照すると、（ａ）段階（Ｓ１００）では、ＩＣ基板１０上に形成されたバンプパッド１１上に、スズ系金属メッキ層２１を形成する。この際、スズ系とは、スズまたはスズ合金を含む意味である。本実施形態において、金属メッキ層２１を形成するために、相対的に融点の低いスズ系材料を利用することにより、信頼性を確保し、工程を容易にすることができる。
【００３４】
この際、ＩＣ基板１０上に形成されたバンプパッド１１は金属パッドであり、例えば、基板の配線のために一般的に用いられるＣｕ材質からなることができるが、これに限定されない。
【００３５】
より具体的には、一実施形態によると、金属メッキ層２１は、Ｓｎ、またはＳｎ合金としてＺｎ及びＩｎのうち少なくとも一つ以上を含むＳｎ合金を利用してメッキされることができる。例えば、ＳｎメッキやＳｎ-ＺｎまたはＳｎ-Ｉｎなどの２成分系スズ合金、またはＳｎ-Ｚｎ-Ｉｎのような３成分系スズ合金を用いることができる。この際、一実施形態において、電解メッキ方式または自己触媒メッキ方式により、スズまたはスズ合金を用いてメッキすることができ、特に、自己触媒メッキ方式によりメッキすることができる。
【００３６】
また、金属メッキ層２１を形成するための一実施形態によると、（ａ）段階（Ｓ１００）で、スズ系金属メッキ層２１は電解メッキまたは自己触媒メッキ方式によりメッキされることができる。Ｃｕフィラー２５との接合信頼性を向上させるためには、金属メッキ層２１の厚さを厚く確保しなければならないが、電解メッキや自己触媒メッキ方式により厚いメッキ層を形成することができる。
【００３７】
電解メッキの際に電流密度が基板上に不均一に分布される場合、メッキ厚さが不均一となる場合があり、電解メッキ方式より無電解メッキ方式がメッキ膜を緻密且つ均一に形成することができるため、より具体的な一実施形態において、自己触媒メッキ方式を利用することができる。
【００３８】
この際、スズは活性が低くてメッキが容易ではないため、自己触媒メッキの場合、活性の低いスズがメッキされるようにする還元剤が求められる。一実施形態において、ジスルフィド（ｄｉｓｕｌｆｉｄｅ）基、即ち−Ｓ−Ｓ−を含む化合物を還元剤として用いて自己触媒メッキを行うことができる。ジスルフィド基を含む還元剤を用いた自己触媒メッキは、本出願人が出願した韓国特許出願第２００８−０００９１９８号に具体的に開示されている。ジスルフィド基、即ち−Ｓ−Ｓ−を有する化合物は、金属製品の表面で吸着力に優れた硫黄原子を有しており、還元反応中に分子内反応（ｉｎｔｒａ−ｍｏｌｅｃｕｌａｒ ｒｅａｃｔｉｏｎ）により分子構造が変形されることができるため、本実施形態での還元剤として用いることができる。
【００３９】
この際、還元剤は、ジスルフィド基を中心として対称構造を有する化合物であることができる。また、還元剤は、化学式Ｒ１−Ｓ−Ｓ−Ｒ２を有する化合物であり、化学式中、Ｒ１及びＲ２はＣ１−Ｃ６アルキル基であることができる。例えば、還元剤として、ビス−（３−ソジウムスルホプロピルジスルフィド）（ｂｉｓ−（３−ｓｏｄｉｕｍ ｓｕｌｆｏｐｒｏｐｙｌ ｄｉｓｕｌｆｉｄｅ））を用いることができる。
【００４０】
また、スズまたはスズ合金を自己触媒メッキする際、メッキ液は錯化剤及び酸化防止剤のうち少なくとも一つを含むことができる。錯化剤は、メッキ液でメッキ中に金属イオンが酸化などによって沈殿されることを防止するためのものであり、錯化剤はエチレンジアミンテトラ酢酸（Ｅｔｈｙｌｅｎｅ Ｄｉａｍｉｎｅ Ｔｅｔｒａａｃｅｔｉｃ Ａｃｉｄ、ＥＤＴＡ）及びクエン酸ナトリウム（Ｓｏｄｉｕｍ ｃｉｔｒａｔｅ）のうち少なくとも一つを含むことができる。また、酸化防止剤は、メッキ液で金属イオンの酸化を防止するためのものであり、酸化防止剤は、次亜リン酸ナトリウム（Ｓｏｄｉｕｍ ｈｙｐｏｐｈｏｓｐｈｉｔｅ）であることができる。
【００４１】
また、図１ａには図示されていないが、ＩＣ基板１０のバンプパッド１１上にスズシード（ｓｅｅｄ）層を形成した後、自己触媒メッキを行うことができる。この際、スズシード層は、スズイオンの吸着性をより高めるためのものである。
【００４２】
また、（ａ）段階（Ｓ１００）で形成される金属メッキ層２１の一実施形態によると、金属メッキ層２１の厚さは２μｍ以上に形成されることができる。金属メッキ層２１の厚さを２μｍ以上にすることにより、Ｃｕフィラー２５との接合信頼性及び経済性の面で適するようになる。メッキされた金属メッキ層２１が接着剤の機能を遂行しなければならないため、十分な接着力を維持するためには一定の厚さ以上となることが要される。本実施形態によって厚さを２μｍ以上となるようにすることにより、十分な接着力を維持することができる。例えば、２μｍ以上または２〜６μｍの範囲の金属メッキ層２１の厚さを確保するために、電解メッキ方式または自己触媒メッキ方式を利用してメッキすることができ、より具体的な一実施形態において、自己触媒メッキ方式を利用することができる。
【００４３】
また、図１ａを参照して、本発明の一実施形態を説明する。図１ａを参照すると、上述の（ａ）段階（Ｓ１００）で、バンプパッド１１が形成されたＩＣ基板１０は、金属メッキ層２１が形成される領域が露出されるように半田レジスト層１５が塗布されたものであることができる。この際、半田レジスト層１５を形成するための半田レジストは、半導体基板を製造する際に用いられる公知の物質を利用することができる。
【００４４】
次に、図１ｂ及び／または図２を参照すると、（ｂ）段階（Ｓ２００）では、ベアチップ３０の電極パッド３１上にＣｕフィラー２５を形成する。この際、Ｃｕフィラー２５は、ＩＣ基板１０とベアチップ３０との間に所定の高さが維持されるようにするためのものである。即ち、Ｃｕフィラー２５は、ＩＣ基板１０とベアチップ３０とを連結するバンプとなる。この際、Ｃｕフィラー２５の高さを所定の高さに維持して、ＩＣ基板１０とベアチップ３０との間にアンダーフィル（ｕｎｄｅｒ ｆｉｌｌ）４０を行うことにより、外部衝撃に対応することができる。この際、電極パッド３１とＣｕフィラー２５との間には、接合性を改善するための導電性の接着物質（不図示）が塗布されることもできる。
【００４５】
また、この際のＣｕフィラー２５のフィラー構造は、後工程でベアチップ３０をＩＣ基板１０と接合させる際に、ＩＣ基板１０のバンプパッド１１に形成された金属メッキ層２１上に正確に載置されるに適する。
【００４６】
次に、図１ｃと図１ｄ、または／及び図２を参照すると、（ｃ）段階（Ｓ３００）では、ベアチップ３０のＣｕフィラー２５をＩＣ基板１０の金属メッキ層２１に載置し（図１ｃ参照）、Ｃｕフィラー２５と金属メッキ層２１とを接合させる（図１ｄ参照）。本実施形態では、Ｃｕフィラー２５構造を利用することにより、ベアチップ３０に形成されたＣｕフィラー２５がＩＣ基板１０の金属メッキ層２１により容易に載置することができる。
【００４７】
また、一実施形態において、上述の（ｃ）段階（Ｓ３００）で、熱、圧着、熱圧着または超音波を利用してＣｕフィラー２５と金属メッキ層２１とを接合させることができる。
【００４８】
次に、図１ｅ及び／または図２を参照すると、（ｄ）段階（Ｓ４００）では、接合されたＩＣ基板１０とベアチップ３０との間を絶縁層４０で充填する。この際、絶縁体４０は半導体基板の製造工程において用いられる公知の物質を利用することができる。
【００４９】
次に、本発明の第２実施形態によるスズメッキを利用した半導体チップパッケージを図面を参照して具体的に説明する。本発明の第２実施形態を説明するにあたり、上述のスズメッキを利用した半導体チップパッケージの製造方法の実施形態が参照されることができ、この際、重複説明は省略されることができる。
【００５０】
図１ｅは、本発明の一実施形態によるスズメッキを利用した半導体チップパッケージを概略的に示す図面である。
【００５１】
図１ｅを参照すると、本発明の一実施形態によるスズメッキを利用した半導体チップパッケージは、ＩＣ基板１０と、金属メッキ層２１と、Ｃｕフィラー２５と、ベアチップ３０と、絶縁層４０と、を含んでなる。
【００５２】
この際、ＩＣ基板１０は、上部にバンプパッド１１が形成されている。バンプパッド１１は、例えば、半導体基板の配線のために一般的に用いられるＣｕ材質からなることができ、但し、これに限定されない。
【００５３】
また、図１ｅを参照すると、一実施形態において、バンプパッド１１が形成されたＩＣ基板１０は、バンプパッド１１の少なくとも一部領域を除いて半田レジスト層１５が塗布されている。この際、バンプパッド１１の少なくとも一部領域には、金属メッキ層２１が形成される。
【００５４】
次に、図１ｅを参照すると、金属メッキ層２１は、ＩＣ基板１０のバンプパッド１１上に形成されている。この際、金属メッキ層２１はスズ系メッキ層である。本実施形態において、金属メッキ層２１は相対的に融点の低いスズ系材料を利用してメッキされることにより、信頼性を確保し、製造工程が容易になることができる。
【００５５】
また、一実施形態において、金属メッキ層２１は、Ｓｎ、またはＳｎ合金としてＺｎ及びＩｎのうち少なくとも一つ以上を含むＳｎ合金を利用してメッキされたメッキ層であることができる。この際、金属メッキ層２１は、電解メッキまたは自己触媒メッキ方式によりメッキされることができ、特に、自己触媒メッキ方式によりメッキされることができる。さらに、金属メッキ層２１は、ＩＣ基板１０のバンプパッド１１上にスズシード層が形成された後、スズシード層上に自己触媒メッキ方式によりスズまたはスズ合金でメッキされることができる。
【００５６】
一実施形態において、金属メッキ層２１の厚さは２μｍ以上に形成されることができる。２μｍ以上の金属メッキ層２１の厚さを確保することにより、Ｃｕフィラー２５との接合信頼性及び経済性の面で適するようになる。例えば、２μｍ以上または２〜６μｍの範囲の金属メッキ層２１の厚さを確保するために、電解メッキ方式または自己触媒メッキ方式を利用してメッキすることができ、より具体的な一実施形態において、自己触媒メッキ方式を利用することができる。
【００５７】
また、一実施形態において、バンプパッド１１が形成されたＩＣ基板１０に半田レジスト層１５が塗布された場合、金属メッキ層２１は、半田レジスト層１５を除いてバンプパッド１１の一部上に形成されることができる。
【００５８】
次に、図１ｅを参照すると、Ｃｕフィラー２５は、ＩＣ基板１０のバンプパッド１１上に形成された金属メッキ層２１と接合されている。Ｃｕフィラー２５はＩＣ基板１０とベアチップ３０とを連結するバンプであり、Ｃｕフィラー２５により、ＩＣ基板１０とベアチップ３０との間に所定の高さが維持されることができる。Ｃｕフィラー２５をベアチップ３０の電極パッド３１に接合させた後、ベアチップ３０のＣｕフィラー２５をＩＣ基板１０のバンプパッド１１上の金属メッキ層２１に載置して、熱、圧着、熱圧着または超音波を利用してＣｕフィラー２５と金属メッキ層２１との間に接合がなされるようにすることができる。
【００５９】
次に、図１ｅを参照すると、Ｃｕフィラー２５上にベアチップ３０が形成されるが、この際、ベアチップ３０の下部に形成された電極パッド３１がＣｕフィラー２５上に接合されるように形成される。この際、電極パッド３１とＣｕフィラー２５との間には、接合性を改善するための導電性の接着物質が塗布されることもできる。
【００６０】
また、図１ｅを参照すると、絶縁層４０はＩＣ基板１０とベアチップ３０との間の残余空間に充填されている。この際、充填物質は半導体基板の製造工程において用いられる公知の絶縁体物質を利用することができる。
【００６１】
また、本発明の一実施形態によると、図示されていないが、上述のスズメッキを利用した半導体チップパッケージの実施形態は、主基板上に接合されてパッケージを形成することができる。例えば、主基板（不図示）は多層構造の積層基板であることができる。
【００６２】
この際、一実施形態において、半導体チップパッケージは、主基板上にフリップチップボンディング、ＢＧＡ及びワイヤボンディング方式のうち何れか一つの方式により接合されることができる。
【００６３】
以上、上述の実施形態及び添付図面は、本発明の範囲を制限するものではなく、本発明が属する当技術分野にて通常の知識を有する者の理解を容易にするために例示的に説明されたものである。また、上述の構成の多様な組み合わせによる実施形態が、上述の具体的な説明によって当業者に自明に具現されることができる。従って、本発明の多様な実施形態は、本発明の本質的な特徴を外れない範囲内で変形された形態に具現されることができ、本発明の範囲は特許請求の範囲に記載された発明によって解釈されるべきであり、当技術分野にて通常の知識を有する者による多様な変更、代案、均等物を含む。
【符号の説明】
【００６４】
１０ ＩＣ基板
１１ バンプパッド
１５ 半田レジスト層
２１ 金属メッキ層
２５ Ｃｕフィラー
３０ ベアチップ
３１ 電極パッド
４０ 絶縁体または絶縁層
【技術分野】
【０００１】
本発明は、半導体チップパッケージ及びその製造方法に関し、具体的には、微細ピッチ化を実現し、製造工程が簡素化された半導体チップパッケージの製造方法及びそれにより製造された半導体チップパッケージに関する。
【背景技術】
【０００２】
ＩＣ基板は、半導体回路チップ（Ｃｈｉｐ）を電子製品に実装するための媒介体として用いられる印刷回路基板（ＰＣＢ）である。このようなＩＣチップの内部には、シリコンウェーハなどを加工して製造した半導体ベアチップ（Ｂａｒｅ Ｃｈｉｐ ｏｒ Ｂａｒｅ Ｄｉｅ）が内蔵されている。この際、ベアチップと主基板との間を連結する媒介体がＩＣ基板であり、これをＩＣパッケージ基板または単純にパッケージ基板ともいう。ＩＣ基板はベアチップと主基板とを電気的に連結し、動作電源を供給して、信号の入出力（Ｉ／Ｏ）を可能にする。また、内蔵されたベオチップを外部衝撃から保護する機能も担当する。
【０００３】
ベアチップとＩＣ基板とを連結する方法としては、ワイヤボンディング（Ｗｉｒｅ Ｂｏｎｄｉｎｇ）、フリップチップボンディング（Ｆｌｉｐ Ｃｈｉｐ Ｂｏｎｄｉｎｇ）、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）などの多様な方法が挙げられる。現在、電子産業の発達に伴い、携帯電話、ゲーム機、カメラ、ＤＭＢ（Ｄｉｇｉｔａｌ Ｍｕｌｔｉｍｅｄｉａ Ｂｒｏａｄｃａｓｔｉｎｇ）などを含むポータブル電子製品が軽薄短小化及び高機能化するにつれて、チップサイズは同一または縮小される一方、Ｉ／Ｏカウントは増加する傾向にある。これにより、従来のワイヤボンディングでなくフリップチップ方式の市場が成長しており、この際、ＳＭＤタイプの場合、製品にバンプが形成される。
【０００４】
従来のフリップチップ方式を利用した半導体装置には、べアチップが搭載されるＩＣ基板と主基板とを連結するための半田バンプが形成されている。このような従来の半導体装置は、一般的にＭＭＰ（Ｍｅｔａｌ ｍａｓｋ ｂｕｍｐｉｎｇ）工法を利用してベアチップとＩＣ基板とを連結するためのバンプを形成している。しかし、この場合、微細ピッチ（Ｆｉｎｅ ｐｉｔｃｈ）化によるメタルマスク板の分離の限界（略１５０μｍ程度の限界を有する）により、不良及び生産性の低下をもたらす。これにより、ＢＳＰ（Ｄ／Ｆ ｍａｓｋ ｂｕｍｐｉｎｇ）工法が登場した。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】韓国特許第１０−２００８−０１１０３５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の技術では、微細ピッチ化の実現やフリー半田間のブリッジによるショート不良、工程簡素化などの問題が依然として存在する。
【０００７】
本発明は上述の問題を解決するためのものであって、Ｃｕポスト工法とは異なって、微細ピッチ（Ｆｉｎｅ ｐｉｔｃｈ）化に対応し、ブリッジによるショート不良などを解消することができ、さらには工程を簡素化することができる半導体チップパッケージ技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述の問題を解決するために、本発明の第１実施形態によると、（ａ）ＩＣ基板上に形成されたバンプパッド上にスズ系金属メッキ層を形成する段階と、（ｂ）ベアチップの電極パッド上にＣｕフィラーを形成する段階と、（ｃ）ベアチップのＣｕフィラーをＩＣ基板の金属メッキ層に載置し、Ｃｕフィラーと金属メッキ層とを接合させる段階と、（ｄ）接合されたＩＣ基板とベアチップとの間を絶縁体で充填する段階と、を含むスズメッキを利用した半導体チップパッケージの製造方法が提案される。
【０００９】
本発明の一実施形態によると、金属メッキ層は、電解メッキまたは自己触媒メッキ方式によりメッキされることができる。
【００１０】
また、一実施形態によると、ジスルフィド（ｄｉｓｕｌｆｉｄｅ）基を含む化合物を還元剤として用いて自己触媒メッキが行われることができる。
【００１１】
また、本発明の一実施形態によると、金属メッキ層は、Ｓｎ、またはＳｎ合金としてＺｎ及びＩｎのうち少なくとも一つ以上を含むＳｎ合金を利用してメッキされることができる。
【００１２】
また、本発明の一実施形態によると、金属メッキ層の厚さは２μｍ以上に形成されることができる。
【００１３】
本発明の一実施形態によると、前記（ａ）段階で、バンプパッドが形成されたＩＣ基板は、金属メッキ層が形成される領域が露出されるように半田レジスト層が塗布されたものであることができる。
【００１４】
また、本発明の一実施形態によると、前記（ｃ）段階で、熱、圧着、熱圧着または超音波を利用してＣｕフィラーと金属メッキ層とを接合させることができる。
【００１５】
次に、上述の問題を解決するために、本発明の第２実施形態によると、上部にバンプパッドが形成されたＩＣ基板と、バンプパッド上に形成されたスズ系金属メッキ層と、金属メッキ層と接合されたＣｕフィラーと、Ｃｕフィラー上に接合された電極パッドが下部に形成されたベアチップと、ＩＣ基板とベアチップとの間の残余空間に充填された絶縁層と、を含むスズメッキを利用した半導体チップパッケージが提案される。
【００１６】
本発明の一実施形態によると、金属メッキ層は、Ｓｎ、またはＳｎ合金としてＺｎ及びＩｎのうち少なくとも一つ以上を含むＳｎ合金を利用してメッキされたメッキ層であることができる。
【００１７】
また、本発明の一実施形態によると、金属メッキ層の厚さは２μｍ以上に形成されることができる。
【００１８】
また、一実施形態によると、バンプパッドが形成されたＩＣ基板には、バンプパッドの少なくとも一部領域を除いて半田レジスト層が塗布され、金属メッキ層は、半田レジスト層を除いてバンプパッドの一部上に形成されることができる。
【００１９】
本発明の一実施形態によると、上述のスズメッキを利用した半導体チップパッケージは、主基板上に接合されてパッケージを形成することができる。
【００２０】
さらに、一実施形態によると、上述の半導体チップパッケージは、主基板上にフリップチップボンディング、ＢＧＡ及びワイヤボンディング方式のうち何れか一つの方式により接合されることができる。
【発明の効果】
【００２１】
本発明の実施形態によると、微細ピッチ（Ｆｉｎｅ ｐｉｔｃｈ）化に対応し、ブリッジによるショート不良などを解消することができ、さらには工程を簡素化することができる。
【００２２】
本発明の一実施形態によると、スズ系電解メッキまたは自己触媒メッキ方法を利用して厚い金属メッキ層を実現し、既存の表面処理工程をなくしてプロセスを単純化させ、フリー半田間のブリッジによるショート不良を解消することができる。これにより、微細バンプピッチの適用が可能である。
【００２３】
本発明の多様な実施形態において直接的に言及されていない多様な効果が、本発明の実施形態による多様な構成から、当該技術分野にて通常の知識を有する者によって導出されることができるということは自明である。
【図面の簡単な説明】
【００２４】
【図１ａ】本発明の一実施形態によるスズメッキを利用した半導体チップパッケージの製造方法を概略的に示す図面である。
【図１ｂ】本発明の一実施形態によるスズメッキを利用した半導体チップパッケージの製造方法を概略的に示す図面である。
【図１ｃ】本発明の一実施形態によるスズメッキを利用した半導体チップパッケージの製造方法を概略的に示す図面である。
【図１ｄ】本発明の一実施形態によるスズメッキを利用した半導体チップパッケージの製造方法を概略的に示す図面である。
【図１ｅ】本発明の一実施形態によるスズメッキを利用した半導体チップパッケージの製造方法を概略的に示す図面である。
【図２】本発明の一実施形態によるスズメッキを利用した半導体チップパッケージの製造方法を概略的に示すフローチャートである。
【発明を実施するための形態】
【００２５】
上述の課題を果たすための本発明の実施形態を添付図面を参照して説明する。本説明において、同一の符号は同一の構成を意味し、重複されたり、発明の意味を限定して解釈する可能性のある付加的な説明は省略されることができる。
【００２６】
本明細書において、一つの構成要素が他の構成要素と「直接連結」または「直接結合」などと言及されない限り、単純に「連結」または「結合」などと言及された場合は、「直接的に」連結または結合されることができ、それらの間にまた他の構成要素がさらに挿入されて連結または結合される形態で存在することもありえる。また、「上に」、「上部に」、「下に」、「下部に」などと言及される場合も、その基準となる対象と「直接（的に）接触」されていると言及されない限り、「直接（的に）接触」される形態でまたはその間に他の構成要素が介在される形態で存在することができる。また、「上に」、「上部に」、「下に」、「下部に」などの相対的な用語は、基準構成要素に対する他の構成要素の関係を記述するために用いられることができ、この際、基準構成要素の方向が反対となったり変わる場合、それによる対応する相対的な方向の概念に解釈されて用いられることもできる。
【００２７】
また、本明細書にたとえ単数の表現が記載されていても、発明の概念に反することなく、解釈上矛盾したり明白に異なる意味に解釈されない限り、複数の構成全体を代表する概念として用いられることができるということに留意すべきである。また、本明細書において、「含む」、「有する」、「備える」、「含んでなる」などの記載は、一つまたはそれ以上の他の特徴や構成要素またはそれらの組み合わせの存在または付加可能性があると理解すべきである。
【００２８】
さらに、本明細書において参照される図面は本発明の実施形態を説明するための理想的な例示図であり、膜または層や領域などのサイズ、厚さなどは技術内容を効果的に説明するために誇張して表現されることができ、比例するものでないこともある。また、図面で例示された領域の形状は素子の領域の特定形態を例示するためのものであり、発明の範囲を制限するためのものではない。
【００２９】
まず、本発明の第１実施形態によるスズメッキを利用した半導体チップパッケージの製造方法を図面を参照して具体的に説明する。
【００３０】
図１ａから図１eは、本発明の一実施形態によるスズメッキを利用した半導体チップパッケージの製造方法の各工程を概略的に示す図面である。
【００３１】
図２は本発明の一実施形態によるスズメッキを利用した半導体チップパッケージの製造方法を概略的に示すフローチャートである。
【００３２】
図１ａから図１e及び／または図２を参照して、第１実施形態によるスズメッキを利用した半導体チップパッケージの製造方法を説明する。図１ａから図１e及び／または図２を参照すると、スズメッキを利用した半導体チップパッケージの製造方法は、次の（ａ）〜（ｄ）段階（Ｓ１００〜Ｓ４００）を含んで行われる。
【００３３】
まず、図１ａ及び／または図２を参照すると、（ａ）段階（Ｓ１００）では、ＩＣ基板１０上に形成されたバンプパッド１１上に、スズ系金属メッキ層２１を形成する。この際、スズ系とは、スズまたはスズ合金を含む意味である。本実施形態において、金属メッキ層２１を形成するために、相対的に融点の低いスズ系材料を利用することにより、信頼性を確保し、工程を容易にすることができる。
【００３４】
この際、ＩＣ基板１０上に形成されたバンプパッド１１は金属パッドであり、例えば、基板の配線のために一般的に用いられるＣｕ材質からなることができるが、これに限定されない。
【００３５】
より具体的には、一実施形態によると、金属メッキ層２１は、Ｓｎ、またはＳｎ合金としてＺｎ及びＩｎのうち少なくとも一つ以上を含むＳｎ合金を利用してメッキされることができる。例えば、ＳｎメッキやＳｎ-ＺｎまたはＳｎ-Ｉｎなどの２成分系スズ合金、またはＳｎ-Ｚｎ-Ｉｎのような３成分系スズ合金を用いることができる。この際、一実施形態において、電解メッキ方式または自己触媒メッキ方式により、スズまたはスズ合金を用いてメッキすることができ、特に、自己触媒メッキ方式によりメッキすることができる。
【００３６】
また、金属メッキ層２１を形成するための一実施形態によると、（ａ）段階（Ｓ１００）で、スズ系金属メッキ層２１は電解メッキまたは自己触媒メッキ方式によりメッキされることができる。Ｃｕフィラー２５との接合信頼性を向上させるためには、金属メッキ層２１の厚さを厚く確保しなければならないが、電解メッキや自己触媒メッキ方式により厚いメッキ層を形成することができる。
【００３７】
電解メッキの際に電流密度が基板上に不均一に分布される場合、メッキ厚さが不均一となる場合があり、電解メッキ方式より無電解メッキ方式がメッキ膜を緻密且つ均一に形成することができるため、より具体的な一実施形態において、自己触媒メッキ方式を利用することができる。
【００３８】
この際、スズは活性が低くてメッキが容易ではないため、自己触媒メッキの場合、活性の低いスズがメッキされるようにする還元剤が求められる。一実施形態において、ジスルフィド（ｄｉｓｕｌｆｉｄｅ）基、即ち−Ｓ−Ｓ−を含む化合物を還元剤として用いて自己触媒メッキを行うことができる。ジスルフィド基を含む還元剤を用いた自己触媒メッキは、本出願人が出願した韓国特許出願第２００８−０００９１９８号に具体的に開示されている。ジスルフィド基、即ち−Ｓ−Ｓ−を有する化合物は、金属製品の表面で吸着力に優れた硫黄原子を有しており、還元反応中に分子内反応（ｉｎｔｒａ−ｍｏｌｅｃｕｌａｒ ｒｅａｃｔｉｏｎ）により分子構造が変形されることができるため、本実施形態での還元剤として用いることができる。
【００３９】
この際、還元剤は、ジスルフィド基を中心として対称構造を有する化合物であることができる。また、還元剤は、化学式Ｒ１−Ｓ−Ｓ−Ｒ２を有する化合物であり、化学式中、Ｒ１及びＲ２はＣ１−Ｃ６アルキル基であることができる。例えば、還元剤として、ビス−（３−ソジウムスルホプロピルジスルフィド）（ｂｉｓ−（３−ｓｏｄｉｕｍ ｓｕｌｆｏｐｒｏｐｙｌ ｄｉｓｕｌｆｉｄｅ））を用いることができる。
【００４０】
また、スズまたはスズ合金を自己触媒メッキする際、メッキ液は錯化剤及び酸化防止剤のうち少なくとも一つを含むことができる。錯化剤は、メッキ液でメッキ中に金属イオンが酸化などによって沈殿されることを防止するためのものであり、錯化剤はエチレンジアミンテトラ酢酸（Ｅｔｈｙｌｅｎｅ Ｄｉａｍｉｎｅ Ｔｅｔｒａａｃｅｔｉｃ Ａｃｉｄ、ＥＤＴＡ）及びクエン酸ナトリウム（Ｓｏｄｉｕｍ ｃｉｔｒａｔｅ）のうち少なくとも一つを含むことができる。また、酸化防止剤は、メッキ液で金属イオンの酸化を防止するためのものであり、酸化防止剤は、次亜リン酸ナトリウム（Ｓｏｄｉｕｍ ｈｙｐｏｐｈｏｓｐｈｉｔｅ）であることができる。
【００４１】
また、図１ａには図示されていないが、ＩＣ基板１０のバンプパッド１１上にスズシード（ｓｅｅｄ）層を形成した後、自己触媒メッキを行うことができる。この際、スズシード層は、スズイオンの吸着性をより高めるためのものである。
【００４２】
また、（ａ）段階（Ｓ１００）で形成される金属メッキ層２１の一実施形態によると、金属メッキ層２１の厚さは２μｍ以上に形成されることができる。金属メッキ層２１の厚さを２μｍ以上にすることにより、Ｃｕフィラー２５との接合信頼性及び経済性の面で適するようになる。メッキされた金属メッキ層２１が接着剤の機能を遂行しなければならないため、十分な接着力を維持するためには一定の厚さ以上となることが要される。本実施形態によって厚さを２μｍ以上となるようにすることにより、十分な接着力を維持することができる。例えば、２μｍ以上または２〜６μｍの範囲の金属メッキ層２１の厚さを確保するために、電解メッキ方式または自己触媒メッキ方式を利用してメッキすることができ、より具体的な一実施形態において、自己触媒メッキ方式を利用することができる。
【００４３】
また、図１ａを参照して、本発明の一実施形態を説明する。図１ａを参照すると、上述の（ａ）段階（Ｓ１００）で、バンプパッド１１が形成されたＩＣ基板１０は、金属メッキ層２１が形成される領域が露出されるように半田レジスト層１５が塗布されたものであることができる。この際、半田レジスト層１５を形成するための半田レジストは、半導体基板を製造する際に用いられる公知の物質を利用することができる。
【００４４】
次に、図１ｂ及び／または図２を参照すると、（ｂ）段階（Ｓ２００）では、ベアチップ３０の電極パッド３１上にＣｕフィラー２５を形成する。この際、Ｃｕフィラー２５は、ＩＣ基板１０とベアチップ３０との間に所定の高さが維持されるようにするためのものである。即ち、Ｃｕフィラー２５は、ＩＣ基板１０とベアチップ３０とを連結するバンプとなる。この際、Ｃｕフィラー２５の高さを所定の高さに維持して、ＩＣ基板１０とベアチップ３０との間にアンダーフィル（ｕｎｄｅｒ ｆｉｌｌ）４０を行うことにより、外部衝撃に対応することができる。この際、電極パッド３１とＣｕフィラー２５との間には、接合性を改善するための導電性の接着物質（不図示）が塗布されることもできる。
【００４５】
また、この際のＣｕフィラー２５のフィラー構造は、後工程でベアチップ３０をＩＣ基板１０と接合させる際に、ＩＣ基板１０のバンプパッド１１に形成された金属メッキ層２１上に正確に載置されるに適する。
【００４６】
次に、図１ｃと図１ｄ、または／及び図２を参照すると、（ｃ）段階（Ｓ３００）では、ベアチップ３０のＣｕフィラー２５をＩＣ基板１０の金属メッキ層２１に載置し（図１ｃ参照）、Ｃｕフィラー２５と金属メッキ層２１とを接合させる（図１ｄ参照）。本実施形態では、Ｃｕフィラー２５構造を利用することにより、ベアチップ３０に形成されたＣｕフィラー２５がＩＣ基板１０の金属メッキ層２１により容易に載置することができる。
【００４７】
また、一実施形態において、上述の（ｃ）段階（Ｓ３００）で、熱、圧着、熱圧着または超音波を利用してＣｕフィラー２５と金属メッキ層２１とを接合させることができる。
【００４８】
次に、図１ｅ及び／または図２を参照すると、（ｄ）段階（Ｓ４００）では、接合されたＩＣ基板１０とベアチップ３０との間を絶縁層４０で充填する。この際、絶縁体４０は半導体基板の製造工程において用いられる公知の物質を利用することができる。
【００４９】
次に、本発明の第２実施形態によるスズメッキを利用した半導体チップパッケージを図面を参照して具体的に説明する。本発明の第２実施形態を説明するにあたり、上述のスズメッキを利用した半導体チップパッケージの製造方法の実施形態が参照されることができ、この際、重複説明は省略されることができる。
【００５０】
図１ｅは、本発明の一実施形態によるスズメッキを利用した半導体チップパッケージを概略的に示す図面である。
【００５１】
図１ｅを参照すると、本発明の一実施形態によるスズメッキを利用した半導体チップパッケージは、ＩＣ基板１０と、金属メッキ層２１と、Ｃｕフィラー２５と、ベアチップ３０と、絶縁層４０と、を含んでなる。
【００５２】
この際、ＩＣ基板１０は、上部にバンプパッド１１が形成されている。バンプパッド１１は、例えば、半導体基板の配線のために一般的に用いられるＣｕ材質からなることができ、但し、これに限定されない。
【００５３】
また、図１ｅを参照すると、一実施形態において、バンプパッド１１が形成されたＩＣ基板１０は、バンプパッド１１の少なくとも一部領域を除いて半田レジスト層１５が塗布されている。この際、バンプパッド１１の少なくとも一部領域には、金属メッキ層２１が形成される。
【００５４】
次に、図１ｅを参照すると、金属メッキ層２１は、ＩＣ基板１０のバンプパッド１１上に形成されている。この際、金属メッキ層２１はスズ系メッキ層である。本実施形態において、金属メッキ層２１は相対的に融点の低いスズ系材料を利用してメッキされることにより、信頼性を確保し、製造工程が容易になることができる。
【００５５】
また、一実施形態において、金属メッキ層２１は、Ｓｎ、またはＳｎ合金としてＺｎ及びＩｎのうち少なくとも一つ以上を含むＳｎ合金を利用してメッキされたメッキ層であることができる。この際、金属メッキ層２１は、電解メッキまたは自己触媒メッキ方式によりメッキされることができ、特に、自己触媒メッキ方式によりメッキされることができる。さらに、金属メッキ層２１は、ＩＣ基板１０のバンプパッド１１上にスズシード層が形成された後、スズシード層上に自己触媒メッキ方式によりスズまたはスズ合金でメッキされることができる。
【００５６】
一実施形態において、金属メッキ層２１の厚さは２μｍ以上に形成されることができる。２μｍ以上の金属メッキ層２１の厚さを確保することにより、Ｃｕフィラー２５との接合信頼性及び経済性の面で適するようになる。例えば、２μｍ以上または２〜６μｍの範囲の金属メッキ層２１の厚さを確保するために、電解メッキ方式または自己触媒メッキ方式を利用してメッキすることができ、より具体的な一実施形態において、自己触媒メッキ方式を利用することができる。
【００５７】
また、一実施形態において、バンプパッド１１が形成されたＩＣ基板１０に半田レジスト層１５が塗布された場合、金属メッキ層２１は、半田レジスト層１５を除いてバンプパッド１１の一部上に形成されることができる。
【００５８】
次に、図１ｅを参照すると、Ｃｕフィラー２５は、ＩＣ基板１０のバンプパッド１１上に形成された金属メッキ層２１と接合されている。Ｃｕフィラー２５はＩＣ基板１０とベアチップ３０とを連結するバンプであり、Ｃｕフィラー２５により、ＩＣ基板１０とベアチップ３０との間に所定の高さが維持されることができる。Ｃｕフィラー２５をベアチップ３０の電極パッド３１に接合させた後、ベアチップ３０のＣｕフィラー２５をＩＣ基板１０のバンプパッド１１上の金属メッキ層２１に載置して、熱、圧着、熱圧着または超音波を利用してＣｕフィラー２５と金属メッキ層２１との間に接合がなされるようにすることができる。
【００５９】
次に、図１ｅを参照すると、Ｃｕフィラー２５上にベアチップ３０が形成されるが、この際、ベアチップ３０の下部に形成された電極パッド３１がＣｕフィラー２５上に接合されるように形成される。この際、電極パッド３１とＣｕフィラー２５との間には、接合性を改善するための導電性の接着物質が塗布されることもできる。
【００６０】
また、図１ｅを参照すると、絶縁層４０はＩＣ基板１０とベアチップ３０との間の残余空間に充填されている。この際、充填物質は半導体基板の製造工程において用いられる公知の絶縁体物質を利用することができる。
【００６１】
また、本発明の一実施形態によると、図示されていないが、上述のスズメッキを利用した半導体チップパッケージの実施形態は、主基板上に接合されてパッケージを形成することができる。例えば、主基板（不図示）は多層構造の積層基板であることができる。
【００６２】
この際、一実施形態において、半導体チップパッケージは、主基板上にフリップチップボンディング、ＢＧＡ及びワイヤボンディング方式のうち何れか一つの方式により接合されることができる。
【００６３】
以上、上述の実施形態及び添付図面は、本発明の範囲を制限するものではなく、本発明が属する当技術分野にて通常の知識を有する者の理解を容易にするために例示的に説明されたものである。また、上述の構成の多様な組み合わせによる実施形態が、上述の具体的な説明によって当業者に自明に具現されることができる。従って、本発明の多様な実施形態は、本発明の本質的な特徴を外れない範囲内で変形された形態に具現されることができ、本発明の範囲は特許請求の範囲に記載された発明によって解釈されるべきであり、当技術分野にて通常の知識を有する者による多様な変更、代案、均等物を含む。
【符号の説明】
【００６４】
１０ ＩＣ基板
１１ バンプパッド
１５ 半田レジスト層
２１ 金属メッキ層
２５ Ｃｕフィラー
３０ ベアチップ
３１ 電極パッド
４０ 絶縁体または絶縁層
【特許請求の範囲】
【請求項１】
（ａ）ＩＣ基板上に形成されたバンプパッド上にスズ系金属メッキ層を形成する段階と、
（ｂ）ベアチップの電極パッド上にＣｕフィラーを形成する段階と、
（ｃ）前記ベアチップのＣｕフィラーを前記ＩＣ基板の金属メッキ層に載置し、前記Ｃｕフィラーと前記金属メッキ層とを接合させる段階と、
（ｄ）前記接合された前記ＩＣ基板と前記ベアチップとの間を絶縁体で充填する段階と、を含むスズメッキを利用した半導体チップパッケージの製造方法。
【請求項２】
前記金属メッキ層は、電解メッキまたは自己触媒メッキ方式によりメッキされる、請求項１に記載のスズメッキを利用した半導体チップパッケージの製造方法。
【請求項３】
ジスルフィド（ｄｉｓｕｌｆｉｄｅ）基を含む化合物を還元剤として用いて前記自己触媒メッキが行われる、請求項２に記載のスズメッキを利用した半導体チップパッケージの製造方法。
【請求項４】
前記金属メッキ層は、Ｓｎ、またはＳｎ合金としてＺｎ及びＩｎのうち少なくとも一つ以上を含むＳｎ合金を利用してメッキされる、請求項１に記載のスズメッキを利用した半導体チップパッケージの製造方法。
【請求項５】
前記金属メッキ層の厚さは２μｍ以上に形成される、請求項１に記載のスズメッキを利用した半導体チップパッケージの製造方法。
【請求項６】
前記（ａ）段階で、前記バンプパッドが形成された前記ＩＣ基板は、前記金属メッキ層が形成される領域が露出されるように半田レジスト層が塗布されたものである、請求項１から５の何れか一つに記載のスズメッキを利用した半導体チップパッケージの製造方法。
【請求項７】
前記（ｃ）段階で、熱、圧着、熱圧着または超音波を利用して前記Ｃｕフィラーと前記金属メッキ層とを接合させる、請求項１から５の何れか一つに記載のスズメッキを利用した半導体チップパッケージの製造方法。
【請求項８】
上部にバンプパッドが形成されたＩＣ基板と、
前記バンプパッド上に形成されたスズ系金属メッキ層と、
前記金属メッキ層と接合されたＣｕフィラーと、
前記Ｃｕフィラー上に接合された電極パッドが下部に形成されたベアチップと、
前記ＩＣ基板と前記ベアチップとの間の残余空間に充填された絶縁層と、を含むスズメッキを利用した半導体チップパッケージ。
【請求項９】
前記金属メッキ層は、Ｓｎ、またはＳｎ合金としてＺｎ及びＩｎのうち少なくとも一つ以上を含むＳｎ合金を利用してメッキされたメッキ層である、請求項８に記載のスズメッキを利用した半導体チップパッケージ。
【請求項１０】
前記金属メッキ層の厚さは２μｍ以上に形成される、請求項８に記載のスズメッキを利用した半導体チップパッケージ。
【請求項１１】
前記バンプパッドが形成された前記ＩＣ基板には、前記バンプパッドの少なくとも一部領域を除いて半田レジスト層が塗布され、
前記金属メッキ層は、前記半田レジスト層を除いて前記バンプパッドの一部上に形成される、請求項８に記載のスズメッキを利用した半導体チップパッケージ。
【請求項１２】
前記半導体チップパッケージは、主基板上に接合されてパッケージを形成する、請求項８から１０の何れか一つに記載のスズメッキを利用した半導体チップパッケージ。
【請求項１３】
前記半導体チップパッケージは、前記主基板上にフリップチップボンディング、ＢＧＡ及びワイヤボンディング方式のうち何れか一つの方式により接合される、請求項１２に記載のスズメッキを利用した半導体チップパッケージ。
【請求項１】
（ａ）ＩＣ基板上に形成されたバンプパッド上にスズ系金属メッキ層を形成する段階と、
（ｂ）ベアチップの電極パッド上にＣｕフィラーを形成する段階と、
（ｃ）前記ベアチップのＣｕフィラーを前記ＩＣ基板の金属メッキ層に載置し、前記Ｃｕフィラーと前記金属メッキ層とを接合させる段階と、
（ｄ）前記接合された前記ＩＣ基板と前記ベアチップとの間を絶縁体で充填する段階と、を含むスズメッキを利用した半導体チップパッケージの製造方法。
【請求項２】
前記金属メッキ層は、電解メッキまたは自己触媒メッキ方式によりメッキされる、請求項１に記載のスズメッキを利用した半導体チップパッケージの製造方法。
【請求項３】
ジスルフィド（ｄｉｓｕｌｆｉｄｅ）基を含む化合物を還元剤として用いて前記自己触媒メッキが行われる、請求項２に記載のスズメッキを利用した半導体チップパッケージの製造方法。
【請求項４】
前記金属メッキ層は、Ｓｎ、またはＳｎ合金としてＺｎ及びＩｎのうち少なくとも一つ以上を含むＳｎ合金を利用してメッキされる、請求項１に記載のスズメッキを利用した半導体チップパッケージの製造方法。
【請求項５】
前記金属メッキ層の厚さは２μｍ以上に形成される、請求項１に記載のスズメッキを利用した半導体チップパッケージの製造方法。
【請求項６】
前記（ａ）段階で、前記バンプパッドが形成された前記ＩＣ基板は、前記金属メッキ層が形成される領域が露出されるように半田レジスト層が塗布されたものである、請求項１から５の何れか一つに記載のスズメッキを利用した半導体チップパッケージの製造方法。
【請求項７】
前記（ｃ）段階で、熱、圧着、熱圧着または超音波を利用して前記Ｃｕフィラーと前記金属メッキ層とを接合させる、請求項１から５の何れか一つに記載のスズメッキを利用した半導体チップパッケージの製造方法。
【請求項８】
上部にバンプパッドが形成されたＩＣ基板と、
前記バンプパッド上に形成されたスズ系金属メッキ層と、
前記金属メッキ層と接合されたＣｕフィラーと、
前記Ｃｕフィラー上に接合された電極パッドが下部に形成されたベアチップと、
前記ＩＣ基板と前記ベアチップとの間の残余空間に充填された絶縁層と、を含むスズメッキを利用した半導体チップパッケージ。
【請求項９】
前記金属メッキ層は、Ｓｎ、またはＳｎ合金としてＺｎ及びＩｎのうち少なくとも一つ以上を含むＳｎ合金を利用してメッキされたメッキ層である、請求項８に記載のスズメッキを利用した半導体チップパッケージ。
【請求項１０】
前記金属メッキ層の厚さは２μｍ以上に形成される、請求項８に記載のスズメッキを利用した半導体チップパッケージ。
【請求項１１】
前記バンプパッドが形成された前記ＩＣ基板には、前記バンプパッドの少なくとも一部領域を除いて半田レジスト層が塗布され、
前記金属メッキ層は、前記半田レジスト層を除いて前記バンプパッドの一部上に形成される、請求項８に記載のスズメッキを利用した半導体チップパッケージ。
【請求項１２】
前記半導体チップパッケージは、主基板上に接合されてパッケージを形成する、請求項８から１０の何れか一つに記載のスズメッキを利用した半導体チップパッケージ。
【請求項１３】
前記半導体チップパッケージは、前記主基板上にフリップチップボンディング、ＢＧＡ及びワイヤボンディング方式のうち何れか一つの方式により接合される、請求項１２に記載のスズメッキを利用した半導体チップパッケージ。
【図１ａ】
【図１ｂ】
【図１ｃ】
【図１ｄ】
【図１ｅ】
【図２】
【図１ｂ】
【図１ｃ】
【図１ｄ】
【図１ｅ】
【図２】
【公開番号】特開２０１３−７４２９７（Ｐ２０１３−７４２９７Ａ）
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願番号】特願２０１２−２１１９３１（Ｐ２０１２−２１１９３１）
【出願日】平成２４年９月２６日（２０１２．９．２６）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願日】平成２４年９月２６日（２０１２．９．２６）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
[ Back to top ]