半導体レーザ及びその製造方法
【課題】実装の際にワイヤボンディングが不要で、かつ、オーミック抵抗が低い半導体レーザと、その製造方法を提供する。
【解決手段】第1導電型クラッド層20と、活性層30と、電流ブロック部40と、第2導電型クラッド層50と、コンタクト層60と、第1電極70と、第2電極80と、貫通電極90とを備えて構成される。活性層は第1導電型クラッド層の第1の主表面側に形成され、電流ブロック部は第1導電型クラッド層上の活性層の両側に形成されている。第2導電型クラッド層は活性層及び電流ブロック部上に形成され、コンタクト層は第2導電型クラッド層上に形成されている。第1電極は第1導電型クラッド層の第2の主表面上に形成され、第2電極はコンタクト層上に形成されている。貫通電極は、第1導電型クラッド層、電流ブロック部、第2導電型クラッド層及びコンタクト層を貫通する貫通孔内に形成され、第1電極及び第2電極のいずれか一方と電気的に接続されている。
【解決手段】第1導電型クラッド層20と、活性層30と、電流ブロック部40と、第2導電型クラッド層50と、コンタクト層60と、第1電極70と、第2電極80と、貫通電極90とを備えて構成される。活性層は第1導電型クラッド層の第1の主表面側に形成され、電流ブロック部は第1導電型クラッド層上の活性層の両側に形成されている。第2導電型クラッド層は活性層及び電流ブロック部上に形成され、コンタクト層は第2導電型クラッド層上に形成されている。第1電極は第1導電型クラッド層の第2の主表面上に形成され、第2電極はコンタクト層上に形成されている。貫通電極は、第1導電型クラッド層、電流ブロック部、第2導電型クラッド層及びコンタクト層を貫通する貫通孔内に形成され、第1電極及び第2電極のいずれか一方と電気的に接続されている。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体レーザ及びその製造方法に関するものであり、特に、オーミック電極を同一面側に設ける、半導体レーザ及びその製造方法に関する。
【背景技術】
【０００２】
半導体レーザは、例えば、ｎ型基板の第１の主表面側に、下部クラッド層、活性層、ｐ型の上部クラッド層及びコンタクト層を順に備えて構成される。また、ｎ型基板の第２の主表面上と、コンタクト層上に、それぞれオーミック電極が形成され、さらに、オーミック電極上に、表面電極が形成されている（例えば、特許文献１参照）。
【０００３】
半導体レーザをキャリアに搭載する場合、上述したようにチップの両面に表面電極が形成されている構成では、一方の面の電極に対して、ワイヤボンディングが必要になる。ワイヤボンディングを用いると、チップの小型化が困難となり、さらに、ワイヤによる寄生リアクタンスの影響が大きく高速変調できないという問題がある。
【０００４】
これに対し、半導体レーザのｐ電極及びｎ電極をチップの同一面側に設ける技術がある（例えば、特許文献２参照）。ｐ電極及びｎ電極を同一面側に設けることにより、半導体レーザをコプレーナ線路に実装する際に、ワイヤボンディングが不要になる。このため、チップの小型化が容易になるとともに、ワイヤによる寄生リアクタンスが発生しないため、半導体レーザの高速変調も可能になる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−２４６６６７号公報
【特許文献２】特開平７−１９３３１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述の従来例の電極をチップの同一面側に設ける半導体レーザでは、ｐ型用のオーミック電極と、ｎ型用のオーミック電極とが同一材料になってしまう場合がある。
【０００７】
この場合、ｐ型とｎ型の両者に対して最適な特性を示す材料の選択ができないため、オーミック抵抗が高くなってしまう。
【０００８】
一方、ｐ型とｎ型のオーミック電極を異なる材料で形成する場合、それぞれに対してフォトリソグラフィ工程が必要になるなど、製造工程が複雑になってしまう。
【０００９】
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、チップの裏面側のオーミック電極と表面側の電極とを電気的に接続する貫通電極を設けることにより、実装の際にワイヤボンディングが不要で、かつ、オーミック抵抗が低い半導体レーザと、その製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上述した目的を達成するために、この発明の半導体レーザは、第１導電型クラッド層と、活性層と、電流ブロック部と、第２導電型クラッド層と、コンタクト層と、第１電極と、第２電極と、貫通電極とを備えて構成される。
【００１１】
活性層は、第１導電型クラッド層の第１の主表面側に形成されている。電流ブロック部は、第１導電型クラッド層上の、活性層の両側に形成されている。第２導電型クラッド層は、活性層及び電流ブロック部上に形成されている。コンタクト層は、第２導電型クラッド層上に形成されている。第１電極は、第１導電型クラッド層の第２の主表面上に形成されている。第２電極は、コンタクト層上に形成されている。
【００１２】
貫通電極は、第１導電型クラッド層、電流ブロック部、第２導電型クラッド層及びコンタクト層を貫通する貫通孔内に形成されている。貫通電極は、第１電極及び第２電極のいずれか一方と電気的に接続されている。
【００１３】
上述した半導体レーザの好適な実施形態によれば、第１電極が第１オーミック電極として構成され、第２電極が第２オーミック電極及び第２表面電極で構成され、貫通電極が第１電極と電気的に接続され、コンタクト層上に貫通電極と電気的に接続される貫通電極用表面電極を備え、第１オーミック電極と第２オーミック電極の材質が異なるのが良い。
【００１４】
また、上述した目的を達成するために、この発明の半導体レーザの製造方法は、以下の工程を備えるのが良い。
【００１５】
先ず、第１導電型基板を用意する。次に、第１導電型基板の第１の主表面上に前駆活性層及び前駆ストライプクラッド層を順次に形成する。次に、前駆ストライプクラッド層及び前駆活性層をパターニングすることにより、それぞれストライプクラッド層及び活性層を形成すると共に、第１導電型基板をメサエッチングしてメサ基板を形成する。次に、第１の主表面側のメサ基板上であって、ストライプクラッド層及び活性層の両側に電流ブロック部を形成する。次に、ストライプクラッド層及び電流ブロック部上に上部第２導電型クラッド層を形成して、ストライプクラッド層及び上部第２導電型クラッド層からなる第２導電型クラッド層を形成する。次に、第２導電型クラッド層上に、コンタクト層を形成する。次に、メサ基板、電流ブロック部、第２導電型クラッド層及びコンタクト層に開口を形成する。次に、開口の底面及び内壁面上と、コンタクト層上とに絶縁膜を形成した後、開口内を埋め込む貫通電極を形成する。次に、絶縁膜の一部を除去してコンタクト層の一部の領域を露出させ、露出したコンタクト層上に第２オーミック電極を形成した後、第２オーミック電極上に第２表面電極を形成し、及び、貫通電極上に貫通電極用表面電極を形成する。次に、メサ基板を第２の主表面側から薄層化処理を行うことにより第１導電型クラッド層を形成して、貫通電極を露出させる。次に、第１導電型クラッド層の第２の主表面側の表面上に、貫通電極と電気的に接続される第１オーミック電極を形成する。
【００１６】
上述した半導体レーザの製造方法の好適な実施形態によれば、第１オーミック電極と第２オーミック電極を互いに異なる材質で形成するのが良い。
【発明の効果】
【００１７】
この発明の半導体レーザ及びその製造方法によれば、ウエハの同一面側に実装の際に用いる表面電極が形成されているので、コプレーナ線路に対して、ワイヤボンディングを用いずに実装が可能となる。この結果、ワイヤに起因する寄生リアクタンスが発生しないので、半導体レーザの高速変調が期待できる。
【００１８】
また、第１オーミック電極と第２オーミック電極をそれぞれ適切な材質で容易に形成できるので、オーミック抵抗を低減することができる。
【図面の簡単な説明】
【００１９】
【図１】半導体レーザの構成例を説明するための斜視図である。
【図２】半導体レーザの構成例を説明するための切断端面図である。
【図３】半導体レーザの製造方法を説明するための工程図（１）である。
【図４】半導体レーザの製造方法を説明するための工程図（２）である。
【図５】半導体レーザの製造方法を説明するための工程図（３）である。
【図６】半導体レーザの製造方法を説明するための工程図（４）である。
【発明を実施するための形態】
【００２０】
以下、図を参照して、この発明の実施の形態について説明するが、各構成要素の形状、大きさ及び配置関係については、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成要素の材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。
【００２１】
（半導体レーザ）
図１及び図２は、この発明の半導体レーザの構成例を説明するための概略図である。図１は斜視図であり、図２（Ａ）及び（Ｂ）は、貫通電極を通る面に沿って切った、切断端面を示す図である。図１は、半導体レーザの一部を切り欠いて示している。図２（Ａ）は、共振方向に沿って切った図であり、図２（Ｂ）は、共振方向に対して直交方向に沿って切った図である。
【００２２】
半導体レーザ１０は、第１導電型クラッド層２０、活性層３０、電流ブロック部４０、第２導電型クラッド層５０、コンタクト層６０、第１電極７０、第２電極８０及び貫通電極９０を備えて構成される。ここでは、第１導電型をｎ型とし、第２導電型をｐ型とした例について説明する。
【００２３】
第１導電型（ｎ型）クラッド層（下部クラッド層と称することもある。）２０は、メサ構造を有するｎ−ＩｎＰ基板で構成される。下部クラッド層２０は、厚みが１００μｍ程度である基底部２２と、基底部２２上に、高さ２μｍ程度のメサ構造部２４とを備えている。メサ構造部２４は、ｎ−ＩｎＰ基板の長手方向に延在して設けられている。
【００２４】
以下の説明では、ｎ−ＩｎＰ基板のメサ構造部２４が形成された側の主表面を第１の主表面２０ａと称し、反対側の主表面を第２の主表面２０ｂと称する。
【００２５】
活性層３０は、メサ構造部２４上、すなわち、第１の主表面２０ａ側の下部クラッド層２０上に形成されている。活性層３０は、厚みが０．１５〜０．２μｍのＩｎＧａＡｓＰで形成されている。また、活性層３０の幅は、メサ構造部２４の幅と同一である。
【００２６】
下部クラッド層２０上の、活性層３０の両側には、電流ブロック部４０が形成されている。電流ブロック部４０は、下部クラッド層２０上に順に形成された、ｐ−ＩｎＰ電流ブロック層４２及びｎ−ＩｎＰ電流ブロック層４４を備えて構成される。これらの電流ブロック層（電流狭窄層とも称する。）４２及び４４は、活性層３０にキャリアを閉じ込める役割を担っている。
【００２７】
活性層３０及び電流ブロック部４０上に、第２導電型（ｐ型）クラッド層（上部クラッド層と称することもある。）５０が形成されている。上部クラッド層５０は、ストライプクラッド層５２と、上部第２導電型（ｐ型）クラッド層５４とを備えている。ストライプクラッド層５２は、活性層３０上に、活性層３０と同一の幅で形成されている。上部ｐ型クラッド層５４は、ストライプクラッド層５２と電流ブロック部４０上に形成されている。上部クラッド層５０は、ｐ−ＩｎＰで形成されている。
【００２８】
コンタクト層６０は、上部クラッド層５０上に形成される。コンタクト層６０は、例えばｐ−ＩｎＧａＡｓで形成されている。
【００２９】
第１電極７０は、下部クラッド層２０の第２の主表面２０ｂ上に形成されている。第１電極７０は、例えば、ＡｕＧｅＮｉ／Ａｕを蒸着した後、合金化することでオーミック電極として形成されている。
【００３０】
第２電極８０は、第２オーミック電極８２と第２表面電極８４を備えて構成される。第２オーミック電極８２は、コンタクト層６０上に形成されている。第２オーミック電極８２は、例えば、ＡｕＺｎ／Ａｕを蒸着した後、合金化することで形成されている。
【００３１】
コンタクト層６０上には、絶縁膜１０２が形成されている。第２表面電極８４は、第２オーミック電極８２と絶縁膜１０２上に、例えば、Ｔｉ／Ａｕで形成されている。
【００３２】
この実施形態の半導体レーザ１０には、下部クラッド層２０、電流ブロック部４０、上部クラッド層５０及びコンタクト層６０を貫通する貫通孔が設けられている。貫通孔の内壁面９５ａ上にはシリコン酸化膜などの絶縁膜９２が形成されている。貫通電極９０は、絶縁膜９２上に、貫通孔を埋め込む様に銅（Ｃｕ）で形成されている。
【００３３】
上面側及び下面側のいずれに、実装の際に電気的な接続をとる表面電極を設けるかに応じて、第１オーミック電極７０及び第２オーミック電極８２のいずれか一方と電気的に接続されている。図１及び２では、貫通電極９０は、第１オーミック電極７０と電気的に接続されている例を示している。
【００３４】
コンタクト層６０上に形成された絶縁膜１０２上と、貫通電極９０上には、貫通電極９０と電気的に接続される貫通電極用表面電極９４が設けられている。貫通電極用表面電極９４及び第２表面電極８４が同一面側に設けられており、これら、貫通電極用表面電極９４及び第２表面電極８４を介して、第１オーミック電極７０及び第２オーミック電極８２に所望の電圧が印加される。
【００３５】
この発明の半導体レーザによれば、ウエハの同一面側に実装の際に用いる表面電極が形成されているので、コプレーナ線路に対して、ワイヤボンディングを用いずに実装が可能となる。この結果、ワイヤに起因する寄生リアクタンスが発生しないので、半導体レーザの高速変調が期待できる。
【００３６】
また、この半導体レーザの実施形態によれば、第１オーミック電極７０がＡｕＧｅＮｉ／Ａｕで構成され、第２オーミック電極８２がＡｕＺｎ／Ａｕで構成されている。このように、第１オーミック電極と第２オーミック電極をそれぞれ適切な材質で容易に形成できるので、オーミック抵抗を低減することができる。
【００３７】
（半導体レーザの製造方法）
図３〜図６を参照して、半導体レーザの製造方法について説明する。図３（Ａ）〜（Ｃ）、図４（Ａ）及び（Ｂ）、図５（Ａ）及び（Ｂ）並びに図６（Ａ）及び（Ｂ）は、半導体レーザの製造方法を説明するための工程図であって、各工程で得られた構造体の主要部の切断端面図で示している。これら各図は、図２（Ｂ）に対応する面での切断端面図である。
【００３８】
先ず、第１導電型基板２５として、例えば、３５０μｍ厚のｎ−ＩｎＰ基板を用意する。次に、第１導電型基板２５の第１の主表面２５ａ上に、前駆活性層３５及び前駆ストライプクラッド層５５を順次に形成する。前駆活性層３５は、例えば、厚みが０．１５〜０．２０μｍのＩｎＧａＡｓＰ層として形成される。また、前駆ストライプクラッド層５５は、例えば、厚みが０．２０μｍのｐ−ＩｎＰで形成される。これら、前駆活性層３５及び前駆ストライプクラッド層５５は、従来周知の有機金属気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いた、エピタキシャル成長により形成される（図３（Ａ））。
【００３９】
次に、前駆ストライプクラッド層５５及び前駆活性層３５をパターニングすることにより、それぞれストライプクラッド層５２及び活性層３０を形成する。このとき、第１導電型基板２５のメサエッチングを合わせて行い、基底部２３上にメサ構造部２４を有するメサ基板２６を形成する。以下の説明では、前駆ストライプクラッド層５５及び前駆活性層３５をパターニングする工程も含めてメサエッチングと称する。
【００４０】
この工程では、先ず、前駆ストライプクラッド層５５の表面上に、従来周知のＣＶＤ法により、シリコン酸化膜を３００ｎｍ程度の厚みで形成する。次に、従来周知のフォトリソグラフィ法を用いてシリコン酸化膜上に、レジストパターン（図示を省略する。）を形成する。レジストパターンの幅は、設計に応じて定められるが、例えば、２．０μｍとされる。次に、シリコン酸化膜に対して、レジストパターンをマスクとして、例えばＣＦ４ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などのドライエッチングを行い、シリコン酸化膜マスク１００を形成する。その後、シリコン酸化膜マスク１００の形成に用いたレジストパターンをアッシング等の任意好適な方法で除去した後、シリコン酸化膜マスク１００を用いてメサエッチングを行う（図３（Ｂ））。
【００４１】
このメサエッチングは、Ｃｌ２ガスを用いたＲＩＥ法と、ＨＢｒ／ＨＣｌ／Ｈ２Ｏ２／Ｈ２Ｏの混合液を用いたウェットエッチングとで行われる。なお、ウェットエッチングに用いる混合液の容積混合比は、例えば、ＨＢｒ：ＨＣｌ：Ｈ２Ｏ２：Ｈ２Ｏ＝１５：７５：３：２００である。このＲＩＥ法により、メサエッチングの深さが制御される。また、ウェットエッチングにより、メサ構造部２４、活性層３０及びストライプクラッド層５２をシリコン酸化膜マスク１００に対してオーバーエッチングすることができ、メサ構造部２４、活性層３０及びストライプクラッド層５２の幅が制御される。
【００４２】
メサエッチングを行った後、第１の主表面２６ａ側のメサ基板２６上であって、ストライプクラッド層５２及び活性層３０の両側に電流ブロック部４０を形成する。電流ブロック部４０は、ｐ−ＩｎＰ電流ブロック層４２及びｎ−ＩｎＰ電流ブロック層４４とで構成される。ｐ−ＩｎＰ電流ブロック層４２及びｎ−ＩｎＰ電流ブロック層４４は、ＭＯＣＶＤ法によるエピタキシャル成長で形成される（図３（Ｃ））。
【００４３】
次に、シリコン酸化膜マスク１００をＨＦを用いたウエットエッチングにより除去した後、ストライプクラッド層５２及び電流ブロック部４０上に、上部ｐ型クラッド層５４を形成する。上部ｐ型クラッド層５４は、例えば、ＭＯＣＶＤ法によりｐ−ＩｎＰを３．５μｍ程度の厚みでエピタキシャル成長させることで形成される。ストライプクラッド層５２と上部ｐ型クラッド層５４とにより、第２導電型クラッド層５０が構成される。
【００４４】
次に、第２導電型クラッド層５０上に、コンタクト層６０を形成する。コンタクト層６０は、ＭＯＣＶＤ法によりｐ−ＩｎＧａＡｓを０．２μｍ程度の厚みでエピタキシャル成長させることで形成される（図４（Ａ））。
【００４５】
次に、コンタクト層６０の表面上に、フォトリソグラフィ法により貫通電極用レジストパターン（図示を省略する。）を形成する。貫通電極用レジストパターンは、コンタクト層６０の表面上に任意好適なフォトレジストにより形成される。貫通電極用レジストパターンには、貫通電極を形成する領域に直径５０μｍ程度の円形状の開口が設けられている。なお、貫通電極は、電流ブロック部４０が形成された領域に形成される。
【００４６】
次に、この貫通電極用レジストパターンを用いたＤＲＩＥ（Ｄｅｅｐ ＲＩＥ）法を用いて、メサ基板２６、電流ブロック部４０、第２導電型クラッド層５０及びコンタクト層６０に、例えば深さ１１０μｍの開口９５を形成する（図４（Ｂ））。
【００４７】
次に、貫通電極用レジストパターンを除去した後、開口の９５の底面９５ｂ及び内壁面９５ａ上に、絶縁膜９２を形成する。絶縁膜９２は、例えばＣＶＤ法によりシリコン酸化膜として形成される。このとき、コンタクト層６０上にも絶縁膜１０２が形成される（図５（Ａ））。
【００４８】
次に、スパッタ法により銅（Ｃｕ）膜を形成した後、メッキ法により開口９５内にＣｕを充填させて、開口９５内を埋め込む。その後、コンタクト層６０の上側に形成されたＣｕ膜をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により除去し、貫通電極９０を形成する（図５（Ｂ））。
【００４９】
次に、絶縁膜１０２上にオーミック電極用レジストパターン（図示を省略する。）を形成する。このオーミック電極用レジストパターンには、活性層３０の上側の領域に、幅１．０μｍのストライプ状の開口が形成されている。次に、このオーミック電極用レジストパターンをマスクとしてＨＦを用いたウェットエッチングを行い、コンタクト層６０の、活性層３０の上側の領域部分を露出させる。次に、露出したコンタクト層６０上にＡｕＺｎ／Ａｕを蒸着する。その後、リフトオフにより余分なＡｕＺｎ／Ａｕを除去した後、熱処理を行い合金化して第２オーミック電極８２を形成する。さらに、スパッタ法によりＴｉ／Ａｕ膜を形成した後、任意好適なフォトリソグラフィ及びエッチングによるパターニングを行って、第２オーミック電極８２上に、第２表面電極８４を形成するとともに、貫通電極９０上に貫通電極用表面電極９４を形成する（図６（Ａ））。
【００５０】
次に、メサ基板２６に対して第２の主表面２６ｂ側から薄層化処理を行うことにより、第１導電型クラッド層２０を形成して、貫通電極９０を露出させる。
【００５１】
この工程では、例えば、サファイア基板のような支持基板に、上述した図６（Ａ）までの工程で形成された構造体を固定して、裏面研磨を行う。この構造体の固定は、ワックスなど任意好適な接着剤を用いて行われる。裏面研磨はいわゆる機械研磨とすることができ、メサ基板２６を１００μｍ程度の厚みに薄層化して、第１導電型クラッド層２０とする。
【００５２】
次に、第１導電型クラッド層２０の裏面側である第２の主表面２０ｂ上に、第１電極７０を形成する。
【００５３】
この工程では、先ず、第１導電型クラッド層２０の第２の主表面２０ｂ上に、ＡｕＧｅＮｉ／Ａｕを蒸着した後、所望の形状にパターニングを行う。その後、熱処理を行い合金化して、第１電極７０を第１オーミック電極として形成する。この第１オーミック電極７０は、活性層３０が形成されている領域から、貫通電極９０が形成された領域に渡って形成され、貫通電極９０と電気的に接続される。
【００５４】
このようにして、図１及び図２を参照して説明した半導体レーザを製造することができる。
【符号の説明】
【００５５】
１０ 半導体レーザ
２０ 第１導電型（ｎ型）クラッド層（下部クラッド層）
２２、２３ 基底部
２４ メサ構造部
２５ 第１導電型基板
２６ メサ基板
３０ 活性層
３５ 前駆活性層
４０ 電流ブロック部
４２ ｐ−ＩｎＰ電流ブロック層
４４ ｎ−ＩｎＰ電流ブロック層
５０ 第２導電型（ｐ型）クラッド層（上部クラッド層）
５２ ストライプクラッド層
５４ 上部第２導電型（ｐ型）クラッド層
５５ 前駆ストライプクラッド層
６０ コンタクト層
７０ 第１電極（第１オーミック電極）
８０ 第２電極
８２ 第２オーミック電極
８４ 第２表面電極
９０ 貫通電極
９２、１０２ 絶縁膜
９４ 貫通電極用表面電極
１００ シリコン酸化膜マスク
【技術分野】
【０００１】
この発明は、半導体レーザ及びその製造方法に関するものであり、特に、オーミック電極を同一面側に設ける、半導体レーザ及びその製造方法に関する。
【背景技術】
【０００２】
半導体レーザは、例えば、ｎ型基板の第１の主表面側に、下部クラッド層、活性層、ｐ型の上部クラッド層及びコンタクト層を順に備えて構成される。また、ｎ型基板の第２の主表面上と、コンタクト層上に、それぞれオーミック電極が形成され、さらに、オーミック電極上に、表面電極が形成されている（例えば、特許文献１参照）。
【０００３】
半導体レーザをキャリアに搭載する場合、上述したようにチップの両面に表面電極が形成されている構成では、一方の面の電極に対して、ワイヤボンディングが必要になる。ワイヤボンディングを用いると、チップの小型化が困難となり、さらに、ワイヤによる寄生リアクタンスの影響が大きく高速変調できないという問題がある。
【０００４】
これに対し、半導体レーザのｐ電極及びｎ電極をチップの同一面側に設ける技術がある（例えば、特許文献２参照）。ｐ電極及びｎ電極を同一面側に設けることにより、半導体レーザをコプレーナ線路に実装する際に、ワイヤボンディングが不要になる。このため、チップの小型化が容易になるとともに、ワイヤによる寄生リアクタンスが発生しないため、半導体レーザの高速変調も可能になる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−２４６６６７号公報
【特許文献２】特開平７−１９３３１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述の従来例の電極をチップの同一面側に設ける半導体レーザでは、ｐ型用のオーミック電極と、ｎ型用のオーミック電極とが同一材料になってしまう場合がある。
【０００７】
この場合、ｐ型とｎ型の両者に対して最適な特性を示す材料の選択ができないため、オーミック抵抗が高くなってしまう。
【０００８】
一方、ｐ型とｎ型のオーミック電極を異なる材料で形成する場合、それぞれに対してフォトリソグラフィ工程が必要になるなど、製造工程が複雑になってしまう。
【０００９】
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、チップの裏面側のオーミック電極と表面側の電極とを電気的に接続する貫通電極を設けることにより、実装の際にワイヤボンディングが不要で、かつ、オーミック抵抗が低い半導体レーザと、その製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上述した目的を達成するために、この発明の半導体レーザは、第１導電型クラッド層と、活性層と、電流ブロック部と、第２導電型クラッド層と、コンタクト層と、第１電極と、第２電極と、貫通電極とを備えて構成される。
【００１１】
活性層は、第１導電型クラッド層の第１の主表面側に形成されている。電流ブロック部は、第１導電型クラッド層上の、活性層の両側に形成されている。第２導電型クラッド層は、活性層及び電流ブロック部上に形成されている。コンタクト層は、第２導電型クラッド層上に形成されている。第１電極は、第１導電型クラッド層の第２の主表面上に形成されている。第２電極は、コンタクト層上に形成されている。
【００１２】
貫通電極は、第１導電型クラッド層、電流ブロック部、第２導電型クラッド層及びコンタクト層を貫通する貫通孔内に形成されている。貫通電極は、第１電極及び第２電極のいずれか一方と電気的に接続されている。
【００１３】
上述した半導体レーザの好適な実施形態によれば、第１電極が第１オーミック電極として構成され、第２電極が第２オーミック電極及び第２表面電極で構成され、貫通電極が第１電極と電気的に接続され、コンタクト層上に貫通電極と電気的に接続される貫通電極用表面電極を備え、第１オーミック電極と第２オーミック電極の材質が異なるのが良い。
【００１４】
また、上述した目的を達成するために、この発明の半導体レーザの製造方法は、以下の工程を備えるのが良い。
【００１５】
先ず、第１導電型基板を用意する。次に、第１導電型基板の第１の主表面上に前駆活性層及び前駆ストライプクラッド層を順次に形成する。次に、前駆ストライプクラッド層及び前駆活性層をパターニングすることにより、それぞれストライプクラッド層及び活性層を形成すると共に、第１導電型基板をメサエッチングしてメサ基板を形成する。次に、第１の主表面側のメサ基板上であって、ストライプクラッド層及び活性層の両側に電流ブロック部を形成する。次に、ストライプクラッド層及び電流ブロック部上に上部第２導電型クラッド層を形成して、ストライプクラッド層及び上部第２導電型クラッド層からなる第２導電型クラッド層を形成する。次に、第２導電型クラッド層上に、コンタクト層を形成する。次に、メサ基板、電流ブロック部、第２導電型クラッド層及びコンタクト層に開口を形成する。次に、開口の底面及び内壁面上と、コンタクト層上とに絶縁膜を形成した後、開口内を埋め込む貫通電極を形成する。次に、絶縁膜の一部を除去してコンタクト層の一部の領域を露出させ、露出したコンタクト層上に第２オーミック電極を形成した後、第２オーミック電極上に第２表面電極を形成し、及び、貫通電極上に貫通電極用表面電極を形成する。次に、メサ基板を第２の主表面側から薄層化処理を行うことにより第１導電型クラッド層を形成して、貫通電極を露出させる。次に、第１導電型クラッド層の第２の主表面側の表面上に、貫通電極と電気的に接続される第１オーミック電極を形成する。
【００１６】
上述した半導体レーザの製造方法の好適な実施形態によれば、第１オーミック電極と第２オーミック電極を互いに異なる材質で形成するのが良い。
【発明の効果】
【００１７】
この発明の半導体レーザ及びその製造方法によれば、ウエハの同一面側に実装の際に用いる表面電極が形成されているので、コプレーナ線路に対して、ワイヤボンディングを用いずに実装が可能となる。この結果、ワイヤに起因する寄生リアクタンスが発生しないので、半導体レーザの高速変調が期待できる。
【００１８】
また、第１オーミック電極と第２オーミック電極をそれぞれ適切な材質で容易に形成できるので、オーミック抵抗を低減することができる。
【図面の簡単な説明】
【００１９】
【図１】半導体レーザの構成例を説明するための斜視図である。
【図２】半導体レーザの構成例を説明するための切断端面図である。
【図３】半導体レーザの製造方法を説明するための工程図（１）である。
【図４】半導体レーザの製造方法を説明するための工程図（２）である。
【図５】半導体レーザの製造方法を説明するための工程図（３）である。
【図６】半導体レーザの製造方法を説明するための工程図（４）である。
【発明を実施するための形態】
【００２０】
以下、図を参照して、この発明の実施の形態について説明するが、各構成要素の形状、大きさ及び配置関係については、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成要素の材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。
【００２１】
（半導体レーザ）
図１及び図２は、この発明の半導体レーザの構成例を説明するための概略図である。図１は斜視図であり、図２（Ａ）及び（Ｂ）は、貫通電極を通る面に沿って切った、切断端面を示す図である。図１は、半導体レーザの一部を切り欠いて示している。図２（Ａ）は、共振方向に沿って切った図であり、図２（Ｂ）は、共振方向に対して直交方向に沿って切った図である。
【００２２】
半導体レーザ１０は、第１導電型クラッド層２０、活性層３０、電流ブロック部４０、第２導電型クラッド層５０、コンタクト層６０、第１電極７０、第２電極８０及び貫通電極９０を備えて構成される。ここでは、第１導電型をｎ型とし、第２導電型をｐ型とした例について説明する。
【００２３】
第１導電型（ｎ型）クラッド層（下部クラッド層と称することもある。）２０は、メサ構造を有するｎ−ＩｎＰ基板で構成される。下部クラッド層２０は、厚みが１００μｍ程度である基底部２２と、基底部２２上に、高さ２μｍ程度のメサ構造部２４とを備えている。メサ構造部２４は、ｎ−ＩｎＰ基板の長手方向に延在して設けられている。
【００２４】
以下の説明では、ｎ−ＩｎＰ基板のメサ構造部２４が形成された側の主表面を第１の主表面２０ａと称し、反対側の主表面を第２の主表面２０ｂと称する。
【００２５】
活性層３０は、メサ構造部２４上、すなわち、第１の主表面２０ａ側の下部クラッド層２０上に形成されている。活性層３０は、厚みが０．１５〜０．２μｍのＩｎＧａＡｓＰで形成されている。また、活性層３０の幅は、メサ構造部２４の幅と同一である。
【００２６】
下部クラッド層２０上の、活性層３０の両側には、電流ブロック部４０が形成されている。電流ブロック部４０は、下部クラッド層２０上に順に形成された、ｐ−ＩｎＰ電流ブロック層４２及びｎ−ＩｎＰ電流ブロック層４４を備えて構成される。これらの電流ブロック層（電流狭窄層とも称する。）４２及び４４は、活性層３０にキャリアを閉じ込める役割を担っている。
【００２７】
活性層３０及び電流ブロック部４０上に、第２導電型（ｐ型）クラッド層（上部クラッド層と称することもある。）５０が形成されている。上部クラッド層５０は、ストライプクラッド層５２と、上部第２導電型（ｐ型）クラッド層５４とを備えている。ストライプクラッド層５２は、活性層３０上に、活性層３０と同一の幅で形成されている。上部ｐ型クラッド層５４は、ストライプクラッド層５２と電流ブロック部４０上に形成されている。上部クラッド層５０は、ｐ−ＩｎＰで形成されている。
【００２８】
コンタクト層６０は、上部クラッド層５０上に形成される。コンタクト層６０は、例えばｐ−ＩｎＧａＡｓで形成されている。
【００２９】
第１電極７０は、下部クラッド層２０の第２の主表面２０ｂ上に形成されている。第１電極７０は、例えば、ＡｕＧｅＮｉ／Ａｕを蒸着した後、合金化することでオーミック電極として形成されている。
【００３０】
第２電極８０は、第２オーミック電極８２と第２表面電極８４を備えて構成される。第２オーミック電極８２は、コンタクト層６０上に形成されている。第２オーミック電極８２は、例えば、ＡｕＺｎ／Ａｕを蒸着した後、合金化することで形成されている。
【００３１】
コンタクト層６０上には、絶縁膜１０２が形成されている。第２表面電極８４は、第２オーミック電極８２と絶縁膜１０２上に、例えば、Ｔｉ／Ａｕで形成されている。
【００３２】
この実施形態の半導体レーザ１０には、下部クラッド層２０、電流ブロック部４０、上部クラッド層５０及びコンタクト層６０を貫通する貫通孔が設けられている。貫通孔の内壁面９５ａ上にはシリコン酸化膜などの絶縁膜９２が形成されている。貫通電極９０は、絶縁膜９２上に、貫通孔を埋め込む様に銅（Ｃｕ）で形成されている。
【００３３】
上面側及び下面側のいずれに、実装の際に電気的な接続をとる表面電極を設けるかに応じて、第１オーミック電極７０及び第２オーミック電極８２のいずれか一方と電気的に接続されている。図１及び２では、貫通電極９０は、第１オーミック電極７０と電気的に接続されている例を示している。
【００３４】
コンタクト層６０上に形成された絶縁膜１０２上と、貫通電極９０上には、貫通電極９０と電気的に接続される貫通電極用表面電極９４が設けられている。貫通電極用表面電極９４及び第２表面電極８４が同一面側に設けられており、これら、貫通電極用表面電極９４及び第２表面電極８４を介して、第１オーミック電極７０及び第２オーミック電極８２に所望の電圧が印加される。
【００３５】
この発明の半導体レーザによれば、ウエハの同一面側に実装の際に用いる表面電極が形成されているので、コプレーナ線路に対して、ワイヤボンディングを用いずに実装が可能となる。この結果、ワイヤに起因する寄生リアクタンスが発生しないので、半導体レーザの高速変調が期待できる。
【００３６】
また、この半導体レーザの実施形態によれば、第１オーミック電極７０がＡｕＧｅＮｉ／Ａｕで構成され、第２オーミック電極８２がＡｕＺｎ／Ａｕで構成されている。このように、第１オーミック電極と第２オーミック電極をそれぞれ適切な材質で容易に形成できるので、オーミック抵抗を低減することができる。
【００３７】
（半導体レーザの製造方法）
図３〜図６を参照して、半導体レーザの製造方法について説明する。図３（Ａ）〜（Ｃ）、図４（Ａ）及び（Ｂ）、図５（Ａ）及び（Ｂ）並びに図６（Ａ）及び（Ｂ）は、半導体レーザの製造方法を説明するための工程図であって、各工程で得られた構造体の主要部の切断端面図で示している。これら各図は、図２（Ｂ）に対応する面での切断端面図である。
【００３８】
先ず、第１導電型基板２５として、例えば、３５０μｍ厚のｎ−ＩｎＰ基板を用意する。次に、第１導電型基板２５の第１の主表面２５ａ上に、前駆活性層３５及び前駆ストライプクラッド層５５を順次に形成する。前駆活性層３５は、例えば、厚みが０．１５〜０．２０μｍのＩｎＧａＡｓＰ層として形成される。また、前駆ストライプクラッド層５５は、例えば、厚みが０．２０μｍのｐ−ＩｎＰで形成される。これら、前駆活性層３５及び前駆ストライプクラッド層５５は、従来周知の有機金属気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いた、エピタキシャル成長により形成される（図３（Ａ））。
【００３９】
次に、前駆ストライプクラッド層５５及び前駆活性層３５をパターニングすることにより、それぞれストライプクラッド層５２及び活性層３０を形成する。このとき、第１導電型基板２５のメサエッチングを合わせて行い、基底部２３上にメサ構造部２４を有するメサ基板２６を形成する。以下の説明では、前駆ストライプクラッド層５５及び前駆活性層３５をパターニングする工程も含めてメサエッチングと称する。
【００４０】
この工程では、先ず、前駆ストライプクラッド層５５の表面上に、従来周知のＣＶＤ法により、シリコン酸化膜を３００ｎｍ程度の厚みで形成する。次に、従来周知のフォトリソグラフィ法を用いてシリコン酸化膜上に、レジストパターン（図示を省略する。）を形成する。レジストパターンの幅は、設計に応じて定められるが、例えば、２．０μｍとされる。次に、シリコン酸化膜に対して、レジストパターンをマスクとして、例えばＣＦ４ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などのドライエッチングを行い、シリコン酸化膜マスク１００を形成する。その後、シリコン酸化膜マスク１００の形成に用いたレジストパターンをアッシング等の任意好適な方法で除去した後、シリコン酸化膜マスク１００を用いてメサエッチングを行う（図３（Ｂ））。
【００４１】
このメサエッチングは、Ｃｌ２ガスを用いたＲＩＥ法と、ＨＢｒ／ＨＣｌ／Ｈ２Ｏ２／Ｈ２Ｏの混合液を用いたウェットエッチングとで行われる。なお、ウェットエッチングに用いる混合液の容積混合比は、例えば、ＨＢｒ：ＨＣｌ：Ｈ２Ｏ２：Ｈ２Ｏ＝１５：７５：３：２００である。このＲＩＥ法により、メサエッチングの深さが制御される。また、ウェットエッチングにより、メサ構造部２４、活性層３０及びストライプクラッド層５２をシリコン酸化膜マスク１００に対してオーバーエッチングすることができ、メサ構造部２４、活性層３０及びストライプクラッド層５２の幅が制御される。
【００４２】
メサエッチングを行った後、第１の主表面２６ａ側のメサ基板２６上であって、ストライプクラッド層５２及び活性層３０の両側に電流ブロック部４０を形成する。電流ブロック部４０は、ｐ−ＩｎＰ電流ブロック層４２及びｎ−ＩｎＰ電流ブロック層４４とで構成される。ｐ−ＩｎＰ電流ブロック層４２及びｎ−ＩｎＰ電流ブロック層４４は、ＭＯＣＶＤ法によるエピタキシャル成長で形成される（図３（Ｃ））。
【００４３】
次に、シリコン酸化膜マスク１００をＨＦを用いたウエットエッチングにより除去した後、ストライプクラッド層５２及び電流ブロック部４０上に、上部ｐ型クラッド層５４を形成する。上部ｐ型クラッド層５４は、例えば、ＭＯＣＶＤ法によりｐ−ＩｎＰを３．５μｍ程度の厚みでエピタキシャル成長させることで形成される。ストライプクラッド層５２と上部ｐ型クラッド層５４とにより、第２導電型クラッド層５０が構成される。
【００４４】
次に、第２導電型クラッド層５０上に、コンタクト層６０を形成する。コンタクト層６０は、ＭＯＣＶＤ法によりｐ−ＩｎＧａＡｓを０．２μｍ程度の厚みでエピタキシャル成長させることで形成される（図４（Ａ））。
【００４５】
次に、コンタクト層６０の表面上に、フォトリソグラフィ法により貫通電極用レジストパターン（図示を省略する。）を形成する。貫通電極用レジストパターンは、コンタクト層６０の表面上に任意好適なフォトレジストにより形成される。貫通電極用レジストパターンには、貫通電極を形成する領域に直径５０μｍ程度の円形状の開口が設けられている。なお、貫通電極は、電流ブロック部４０が形成された領域に形成される。
【００４６】
次に、この貫通電極用レジストパターンを用いたＤＲＩＥ（Ｄｅｅｐ ＲＩＥ）法を用いて、メサ基板２６、電流ブロック部４０、第２導電型クラッド層５０及びコンタクト層６０に、例えば深さ１１０μｍの開口９５を形成する（図４（Ｂ））。
【００４７】
次に、貫通電極用レジストパターンを除去した後、開口の９５の底面９５ｂ及び内壁面９５ａ上に、絶縁膜９２を形成する。絶縁膜９２は、例えばＣＶＤ法によりシリコン酸化膜として形成される。このとき、コンタクト層６０上にも絶縁膜１０２が形成される（図５（Ａ））。
【００４８】
次に、スパッタ法により銅（Ｃｕ）膜を形成した後、メッキ法により開口９５内にＣｕを充填させて、開口９５内を埋め込む。その後、コンタクト層６０の上側に形成されたＣｕ膜をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により除去し、貫通電極９０を形成する（図５（Ｂ））。
【００４９】
次に、絶縁膜１０２上にオーミック電極用レジストパターン（図示を省略する。）を形成する。このオーミック電極用レジストパターンには、活性層３０の上側の領域に、幅１．０μｍのストライプ状の開口が形成されている。次に、このオーミック電極用レジストパターンをマスクとしてＨＦを用いたウェットエッチングを行い、コンタクト層６０の、活性層３０の上側の領域部分を露出させる。次に、露出したコンタクト層６０上にＡｕＺｎ／Ａｕを蒸着する。その後、リフトオフにより余分なＡｕＺｎ／Ａｕを除去した後、熱処理を行い合金化して第２オーミック電極８２を形成する。さらに、スパッタ法によりＴｉ／Ａｕ膜を形成した後、任意好適なフォトリソグラフィ及びエッチングによるパターニングを行って、第２オーミック電極８２上に、第２表面電極８４を形成するとともに、貫通電極９０上に貫通電極用表面電極９４を形成する（図６（Ａ））。
【００５０】
次に、メサ基板２６に対して第２の主表面２６ｂ側から薄層化処理を行うことにより、第１導電型クラッド層２０を形成して、貫通電極９０を露出させる。
【００５１】
この工程では、例えば、サファイア基板のような支持基板に、上述した図６（Ａ）までの工程で形成された構造体を固定して、裏面研磨を行う。この構造体の固定は、ワックスなど任意好適な接着剤を用いて行われる。裏面研磨はいわゆる機械研磨とすることができ、メサ基板２６を１００μｍ程度の厚みに薄層化して、第１導電型クラッド層２０とする。
【００５２】
次に、第１導電型クラッド層２０の裏面側である第２の主表面２０ｂ上に、第１電極７０を形成する。
【００５３】
この工程では、先ず、第１導電型クラッド層２０の第２の主表面２０ｂ上に、ＡｕＧｅＮｉ／Ａｕを蒸着した後、所望の形状にパターニングを行う。その後、熱処理を行い合金化して、第１電極７０を第１オーミック電極として形成する。この第１オーミック電極７０は、活性層３０が形成されている領域から、貫通電極９０が形成された領域に渡って形成され、貫通電極９０と電気的に接続される。
【００５４】
このようにして、図１及び図２を参照して説明した半導体レーザを製造することができる。
【符号の説明】
【００５５】
１０ 半導体レーザ
２０ 第１導電型（ｎ型）クラッド層（下部クラッド層）
２２、２３ 基底部
２４ メサ構造部
２５ 第１導電型基板
２６ メサ基板
３０ 活性層
３５ 前駆活性層
４０ 電流ブロック部
４２ ｐ−ＩｎＰ電流ブロック層
４４ ｎ−ＩｎＰ電流ブロック層
５０ 第２導電型（ｐ型）クラッド層（上部クラッド層）
５２ ストライプクラッド層
５４ 上部第２導電型（ｐ型）クラッド層
５５ 前駆ストライプクラッド層
６０ コンタクト層
７０ 第１電極（第１オーミック電極）
８０ 第２電極
８２ 第２オーミック電極
８４ 第２表面電極
９０ 貫通電極
９２、１０２ 絶縁膜
９４ 貫通電極用表面電極
１００ シリコン酸化膜マスク
【特許請求の範囲】
【請求項１】
第１導電型クラッド層と、
前記第１導電型クラッド層の第１の主表面側に形成された活性層と、
前記第１導電型クラッド層上の、前記活性層の両側に形成された電流ブロック部と、
前記活性層及び前記電流ブロック部上に形成された第２導電型クラッド層と、
前記第２導電型クラッド層上に形成されたコンタクト層と、
前記第１導電型クラッド層の第２の主表面上に形成された第１電極と、
前記コンタクト層上に形成された第２電極と、
前記第１導電型クラッド層、前記電流ブロック部、前記第２導電型クラッド層及び前記コンタクト層を貫通する貫通孔内に形成され、前記第１電極及び前記第２電極のいずれか一方と電気的に接続された貫通電極と
を備えることを特徴とする半導体レーザ。
【請求項２】
前記第１電極が第１オーミック電極として構成され、
前記第２電極が第２オーミック電極及び第２表面電極で構成され、
前記貫通電極が前記第１電極と電気的に接続され、
前記コンタクト層上に前記貫通電極と電気的に接続される貫通電極用表面電極を備え、
前記第１オーミック電極と前記第２オーミック電極の材質が異なる
ことを特徴とする請求項１に記載の半導体レーザ。
【請求項３】
第１導電型基板を用意する工程と、
前記第１導電型基板の第１の主表面上に前駆活性層及び前駆ストライプクラッド層を順次に形成する工程と、
前記前駆ストライプクラッド層及び前記前駆活性層をパターニングすることにより、それぞれストライプクラッド層及び活性層を形成すると共に、前記第１導電型基板をメサエッチングしてメサ基板を形成する工程と、
前記第１の主表面側の前記メサ基板上であって、前記ストライプクラッド層及び前記活性層の両側に電流ブロック部を形成する工程と、
前記ストライプクラッド層及び前記電流ブロック部上に上部第２導電型クラッド層を形成して、前記ストライプクラッド層及び前記上部第２導電型クラッド層からなる第２導電型クラッド層を形成する工程と、
前記第２導電型クラッド層上に、コンタクト層を形成する工程と、
前記メサ基板、前記電流ブロック部、前記第２導電型クラッド層及び前記コンタクト層に開口を形成する工程と、
前記開口の底面及び内壁面上と、前記コンタクト層上とに絶縁膜を形成した後、前記開口内を埋め込む貫通電極を形成する工程と、
前記絶縁膜の一部を除去して前記コンタクト層の一部の領域を露出させ、露出した前記コンタクト層上に第２オーミック電極を形成した後、前記第２オーミック電極上に第２表面電極を形成し、及び、前記貫通電極上に貫通電極用表面電極を形成する工程と、
前記メサ基板を第２の主表面側から薄層化処理を行うことにより第１導電型クラッド層を形成して、前記貫通電極を露出させる工程と、
前記第１導電型クラッド層の前記第２の主表面側の表面上に、前記貫通電極と電気的に接続される第１オーミック電極を形成する工程と
を備えることを特徴とする半導体レーザの製造方法。
【請求項４】
前記第１オーミック電極と前記第２オーミック電極を互いに異なる材質で形成する
ことを特徴とする請求項３に記載の半導体レーザの製造方法。
【請求項１】
第１導電型クラッド層と、
前記第１導電型クラッド層の第１の主表面側に形成された活性層と、
前記第１導電型クラッド層上の、前記活性層の両側に形成された電流ブロック部と、
前記活性層及び前記電流ブロック部上に形成された第２導電型クラッド層と、
前記第２導電型クラッド層上に形成されたコンタクト層と、
前記第１導電型クラッド層の第２の主表面上に形成された第１電極と、
前記コンタクト層上に形成された第２電極と、
前記第１導電型クラッド層、前記電流ブロック部、前記第２導電型クラッド層及び前記コンタクト層を貫通する貫通孔内に形成され、前記第１電極及び前記第２電極のいずれか一方と電気的に接続された貫通電極と
を備えることを特徴とする半導体レーザ。
【請求項２】
前記第１電極が第１オーミック電極として構成され、
前記第２電極が第２オーミック電極及び第２表面電極で構成され、
前記貫通電極が前記第１電極と電気的に接続され、
前記コンタクト層上に前記貫通電極と電気的に接続される貫通電極用表面電極を備え、
前記第１オーミック電極と前記第２オーミック電極の材質が異なる
ことを特徴とする請求項１に記載の半導体レーザ。
【請求項３】
第１導電型基板を用意する工程と、
前記第１導電型基板の第１の主表面上に前駆活性層及び前駆ストライプクラッド層を順次に形成する工程と、
前記前駆ストライプクラッド層及び前記前駆活性層をパターニングすることにより、それぞれストライプクラッド層及び活性層を形成すると共に、前記第１導電型基板をメサエッチングしてメサ基板を形成する工程と、
前記第１の主表面側の前記メサ基板上であって、前記ストライプクラッド層及び前記活性層の両側に電流ブロック部を形成する工程と、
前記ストライプクラッド層及び前記電流ブロック部上に上部第２導電型クラッド層を形成して、前記ストライプクラッド層及び前記上部第２導電型クラッド層からなる第２導電型クラッド層を形成する工程と、
前記第２導電型クラッド層上に、コンタクト層を形成する工程と、
前記メサ基板、前記電流ブロック部、前記第２導電型クラッド層及び前記コンタクト層に開口を形成する工程と、
前記開口の底面及び内壁面上と、前記コンタクト層上とに絶縁膜を形成した後、前記開口内を埋め込む貫通電極を形成する工程と、
前記絶縁膜の一部を除去して前記コンタクト層の一部の領域を露出させ、露出した前記コンタクト層上に第２オーミック電極を形成した後、前記第２オーミック電極上に第２表面電極を形成し、及び、前記貫通電極上に貫通電極用表面電極を形成する工程と、
前記メサ基板を第２の主表面側から薄層化処理を行うことにより第１導電型クラッド層を形成して、前記貫通電極を露出させる工程と、
前記第１導電型クラッド層の前記第２の主表面側の表面上に、前記貫通電極と電気的に接続される第１オーミック電極を形成する工程と
を備えることを特徴とする半導体レーザの製造方法。
【請求項４】
前記第１オーミック電極と前記第２オーミック電極を互いに異なる材質で形成する
ことを特徴とする請求項３に記載の半導体レーザの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−１９２６３５（Ｐ２０１０−１９２６３５Ａ）
【公開日】平成２２年９月２日（２０１０．９．２）
【国際特許分類】
【出願番号】特願２００９−３４７７９（Ｐ２００９−３４７７９）
【出願日】平成２１年２月１８日（２００９．２．１８）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【Ｆターム（参考）】
【公開日】平成２２年９月２日（２０１０．９．２）
【国際特許分類】
【出願日】平成２１年２月１８日（２００９．２．１８）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【Ｆターム（参考）】
[ Back to top ]