半導体装置の実装構造
【課題】 ＳＯＩと呼ばれる半導体装置の実装構造において、実装面積を小さくする。
【解決手段】 半導体装置１のシリコン基板３の一辺部上面全体、その近傍のアンダーフィル材２４の外面およびその近傍のグランド用配線２３の上面には、銀ペースト等の導電性ペーストからなる接続部材２５が設けられている。この場合、接続部材２５のアンダーフィル材２４の外側に突出する突出長を可及的に小さくすることができるので、半導体装置１の実質的な実装面積を、ボンディングワイヤを用いる場合と比較して、小さくすることができる。
【解決手段】 半導体装置１のシリコン基板３の一辺部上面全体、その近傍のアンダーフィル材２４の外面およびその近傍のグランド用配線２３の上面には、銀ペースト等の導電性ペーストからなる接続部材２５が設けられている。この場合、接続部材２５のアンダーフィル材２４の外側に突出する突出長を可及的に小さくすることができるので、半導体装置１の実質的な実装面積を、ボンディングワイヤを用いる場合と比較して、小さくすることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置の実装構造に関する。
【背景技術】
【０００２】
従来の半導体装置には、ＳＯＩ(silicon on insulator)と呼ばれるもので、半導体基板上に絶縁膜が設けられ、絶縁膜上に薄膜トランジスタを形成してなるＳＯＩ集積回路部が設けられたものがある。（例えば、特許文献１参照）。この従来の半導体装置では、リードフレーム上にフェースアップ方式でつまりＳＯＩ集積回路部を上側として搭載され、ＳＯＩ集積回路部上の接続パッドがリードフレームにボンディングワイヤを介して接続されている。この場合、半導体基板の電位の安定化を図るために、半導体基板の下面はグランド電位のリードフレームに接続されている。
【０００３】
【特許文献１】特開２００３−２１８３５６号公報（図１２）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の半導体装置の実装構造では、集積化が進むに従って、ＳＯＩ集積回路部上の接続パッドの数が増加すると、半導体装置の周囲に配置されているボンディングワイヤの長さが長くなり、ひいては実装面積が大きくなり、しかもボンディングワイヤを含む半導体装置を封止膜で封止すると、実装面積がさらに大きくなってしまうという問題があった。
【０００５】
そこで、この発明は、実装面積を小さくすることができる半導体装置の実装構造を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明は、上記目的を達成するため、半導体基板、該半導体基板下に設けられた絶縁膜および該絶縁膜下に設けられたＳＯＩ集積回路部を有する半導体装置が回路基板上にフェースダウン方式で搭載され、前記半導体装置と前記回路基板との間にアンダーフィル材が設けられ、前記アンダーフィル材の外側における前記回路基板上に設けられたグランド用配線と前記半導体装置の半導体基板とが、導電性ペーストからなる接続部材、あるいは導電性ペーストまたは異方性導電接着剤を介して前記グランド用配線および前記半導体基板に接続される金属箔からなる接続部材により接続されていることを特徴とするものである。
【発明の効果】
【０００７】
この発明によれば、半導体基板、絶縁膜およびＳＯＩ集積回路部を有する半導体装置を回路基板上にフェースダウン方式で搭載し、半導体装置と回路基板との間にアンダーフィル材を設け、アンダーフィル材の外側における回路基板上に設けられたグランド用配線と半導体装置の半導体基板とを導電性ペーストあるいは金属箔からなる接続部材を介して接続しているので、ボンディングワイヤを用いる場合と比較して、実装面積を小さくすることができる。
【発明を実施するための最良の形態】
【０００８】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の実装構造の断面図を示し、図２はその一部を省略した平面図を示す。半導体装置１は、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、ＳＯＩ基板２を備えている。
【０００９】
ＳＯＩ基板２は、平面正方形状のシリコン基板（半導体基板）３の下面に酸化シリコン等からなる絶縁膜４が設けられ、絶縁膜４の下面に薄膜トランジスタを形成してなるＳＯＩ集積回路部５が設けられた構造となっている。この場合、ＳＯＩ集積回路部５の薄膜トランジスタのソース・ドレイン領域は、絶縁膜４に設けられた上下導通部（図示せず）を介してシリコン基板３に接続されている。
【００１０】
ＳＯＩ集積回路部５の下面周辺部にはアルミニウム系金属等からなる複数の接続パッド６がＳＯＩ集積回路部５に接続されて設けられている。接続パッド６の下面中央部を除くＳＯＩ集積回路部５の下面には酸化シリコン等からなる絶縁膜７が設けられ、接続パッド６の下面中央部は絶縁膜７に設けられた開口部８を介して露出されている。
【００１１】
絶縁膜７の下面にはポリイミド系樹脂等からなる保護膜（絶縁膜）９が設けられている。絶縁膜７の開口部８に対応する部分における保護膜９には開口部１０が設けられている。保護膜９の下面には銅等からなる下地金属層１１が設けられている。下地金属層１１の下面全体には銅からなる配線１２が設けられている。下地金属層１１を含む配線１２の一端部は、保護膜９および絶縁膜７の開口部１０、８を介して接続パッド６に接続されている。
【００１２】
配線１２の接続パッド部下面には銅からなる柱状電極１３が設けられている。配線１２を含む保護膜９の下面にはエポキシ系樹脂等からなる封止膜１４がその下面が柱状電極１３の下面と面一となるように設けられている。柱状電極１３の下面には半田ボール１５が設けられている。複数の半田ボール１５は、封止膜１４下にマトリクス状に配置されている。
【００１３】
一方、回路基板２１の上面には平面円形状の複数の接続パッド２２がマトリクス状に設けられている。接続パッド２２は、回路基板２１の上面に設けられた配線（図示せず）の一端部に接続されている。回路基板２１の上面の所定の箇所にはグランド用配線２３が設けられている。
【００１４】
そして、半導体装置１は、各半田ボール１５がそれぞれ対応する各接続パッド２２に接合されていることにより、回路基板２１上にフェースダウン方式で搭載されている。半導体装置１と回路基板２１との間にはエポキシ系樹脂等からなるアンダーフィル材２４が設けられている。この場合、アンダーフィル材２４は、半導体装置１の周囲における回路基板２１の上面および半導体装置１の周側面を覆うように設けられている。
【００１５】
ここで、回路基板２１上のグランド用配線２３の一端部は、半導体装置１の一辺に沿う位置においてアンダーフィル材２４の外側に配置されている。そして、半導体装置１のシリコン基板３の一辺部上面全体、その近傍のアンダーフィル材２４の外面およびその近傍のグランド用配線２３の上面には、デイスペンサーを用いて銀ペースト等の導電性ペーストを塗布して硬化させることにより、アンダーフィル材２４に固着された接続部材２５が設けられている。
【００１６】
以上のように、この半導体装置の実装構造では、接続パッド６を含むＳＯＩ集積回路部５下に絶縁膜７および保護膜９を設け、保護膜９下に下地金属層１１を含む配線１２を接続パッド６に接続させて設け、配線１２の接続パッド部下に柱状電極１３を設け、配線１２を含む保護膜９下に封止膜１４を設け、柱状電極１３下に半田ボール１５を設け、半田ボール１５をその下に配置された回路基板２１上の接続パッド２２に接合させているので、この場合の電気的接続配線が主としてシリコン基板３の厚さ方向となり、実装面積を小さくすることができる。
【００１７】
また、この半導体装置の実装構造では、アンダーフィル材２４を半導体装置１と回路基板２１との間に設け、且つ、半導体装置１の周囲における回路基板２１の上面および半導体装置１の周側面を覆うように設けているので、アンダーフィル材２４の半導体装置１の周側面の外側に突出する突出長を可及的に小さくすることができる。また、半導体装置１のシリコン基板３の一辺部上面全体、その近傍のアンダーフィル材２４の外面およびその近傍のグランド用配線２３の上面に導電性ペーストからなる接続部材２５を設けているので、接続部材２５のアンダーフィル材２４の外側に突出する突出長を可及的に小さくすることができる。これらの結果、半導体装置１の実質的な実装面積を、ボンディングワイヤを用いる場合と比較して、小さくすることができる。
【００１８】
（第２実施形態）
図３はこの発明の第２実施形態としての半導体装置の実装構造の断面図を示す。この半導体装置の実装構造において、図１に示す場合と異なる点は、半導体装置１のシリコン基板３の上面周辺部に傾斜面３ａを設けた点である。このようにした場合には、シリコン基板３の傾斜面３ａおよびその近傍を覆うように設けられた接続部材２５が、図１に示す場合と比較して、断線しにくいようにすることができる。
【００１９】
次に、この第２実施形態における半導体装置１の製造方法の一部について説明する。まず、ウエハ状態のシリコン基板３下に絶縁膜４、ＳＯＩ集積回路部５、接続パッド６、絶縁膜７、保護膜９、下地金属層１１を含む配線１２、柱状電極１３、封止膜１４および半田ボール１５を形成し、次いでウエハ状態のシリコン基板３の上面にダイシングストリートに沿ってダイシングストリートよりも幅広のほぼＶ字状の溝（例斜面３ａ）を形成し、次いでダイシングストリートに沿って切断すると、図３に示す半導体装置１が複数個得られる。この場合、例斜面３ａの角度は、ダイシングストリートの幅にもよるが、４５°付近が望ましい。
【００２０】
（第３実施形態）
図４はこの発明の第３実施形態としての半導体装置の実装構造の断面図を示す。この半導体装置の実装構造において、図１に示す場合と異なる点は、半導体装置１のシリコン基板３の上面全体に銅等からなる金属膜１６を設け、金属膜１６の上面の所定の箇所に接続部材２５の一端部を設けた点である。
【００２１】
なお、図３に示すような半導体装置１の場合には、ウエハ状態のシリコン基板３の上面にダイシングストリートに沿ってダイシングストリートよりも幅広のほぼＶ字状の溝（例斜面３ａ）を形成し、次いでほぼＶ字状の溝を含むシリコン基板１の上面にスパッタ法等により金属膜を成膜し、次いでダイシングストリートに沿って切断するようにすればよい。また、金属膜１６の代わりに、導電性ペーストや異方性導電接着剤等からなる導電膜を形成するようにしてもよい。
【００２２】
（第４実施形態）
図５はこの発明の第４実施形態としての半導体装置の実装構造の断面図を示す。この半導体装置の実装構造において、図４に示す場合と異なる点は、半導体装置１のシリコン基板３の上面および周側面に金属膜１６を設けた点である。
【００２３】
次に、この第４実施形態における半導体装置１の製造方法の一部について説明する。まず、ウエハ状態のシリコン基板３下に絶縁膜４、ＳＯＩ集積回路部５、接続パッド６、絶縁膜７、保護膜９、下地金属層１１を含む配線１２、柱状電極１３および封止膜１４を形成し、次いでウエハ状態のシリコン基板３の上面にダイシングストリートに沿ってダイシングストリートよりも幅広の溝を形成し、次いでこの溝を含むウエハ状態のシリコン基板３の上面にスパッタ法等により金属膜１６を成膜し、次いで柱状電極１３下に半田ボール１５を形成し、次いでダイシングストリートに沿って切断すると、図５に示す半導体装置１が複数個得られる。
【００２４】
なお、金属膜１６の代わりに、導電性ペーストや異方性導電接着剤等からなる導電膜を形成するようにしてもよい。この場合、シリコン基板３の周側面のみに導電膜を形成するようにしてもよい。すなわち、ウエハ状態のシリコン基板３の上面にダイシングストリートに沿って形成された溝内のみに導電性ペーストや異方性導電接着剤等からなる導電膜を形成すると、シリコン基板３の周側面のみに導電膜が形成された半導体装置が得られる。
【００２５】
（第５実施形態）
図６はこの発明の第５実施形態としての半導体装置の実装構造の断面図を示す。この半導体装置の実装構造において、図１に示す場合と異なる点は、半導体装置１のシリコン基板３の上面、接続部材２５の表面およびグランド用配線２３の一側面にエポキシ系樹脂等からなる絶縁膜２６を設けた点である。なお、図４および図５に示す場合には、金属膜１（導電膜）６の上面、接続部材２５の表面およびグランド用配線２３の一側面にエポキシ系樹脂等からなる絶縁膜２６を設けるようにしてもよい。
【００２６】
（第６実施形態）
図７はこの発明の第６実施形態としての半導体装置の実装構造の断面図を示す。この半導体装置の実装構造において、図１に示す場合と異なる点は、グランド用配線２３を半導体装置１の一辺下に配置し、半導体装置１のシリコン基板３の一辺部上面全体、半導体装置１の一辺側側面全体およびその近傍のグランド用配線２３の上面に接続部材２５を設けた点である。この場合、グランド用配線２３の内側における回路基板２１の上面の所定の箇所にはレジスト等からなるアンダーフィル材堰き止め部２７が設けられている。
【００２７】
次に、この第６実施形態におけるアンダーフィル材２４の形成方法について説明する。まず、半導体装置１を回路基板２１上にフェースダウン方式で搭載し、次いでディスペンサーを用いてグランド用配線２３の配置位置とは反対側の方向から半導体装置１と回路基板２１との間にアンダーフィル材を注入する。この場合、半導体装置１と回路基板２１との間に注入されたアンダーフィル材は、アンダーフィル材堰き止め部２７で堰き止められるため、グランド用配線２３の上面に流れることはない。
【００２８】
そして、この第４実施形態では、グランド用配線２３を半導体装置１の一辺下に配置し、半導体装置１のシリコン基板３の一辺部上面全体、半導体装置１の一辺側側面全体およびその近傍のグランド用配線２３の上面に接続部材２５を設けているので、半導体装置１の実質的な実装面積を、図１に示す場合よりもさらに小さくすることができる。
【００２９】
（第７実施形態）
図８はこの発明の第７実施形態としての半導体装置の実装構造の図２同様の断面図を示す。この半導体装置の実装構造において、図２に示す場合と異なる点は、グランド用配線２３の一端部を半導体装置１の一辺に直交する位置においてアンダーフィル材２４の外側に配置し、半導体装置１のシリコン基板３の一辺部上面の一部、その近傍のアンダーフィル材２４の外面およびその近傍のグランド用配線２３の上面に接続部材２５を設けた点である。
【００３０】
（その他の実施形態）
例えば、図１に示す場合において、半導体装置１のシリコン基板３のエッジ部に起因する接続部材２５の断線を防止するために、ジェットディスペンサー方式と呼ばれ、スクリューピストン等を用いて導電性ペーストを吹き付ける方法により、接続部材２５を形成するようにしてもよい。また、アンダーフィル材２４および導電性ペーストからなる接続部材２５の本硬化は、別々に行なうようにしてもよく、また、アンダーフィル材２４を半硬化させておき、同時に行なうようにしてもよい。
【００３１】
また、上記実施形態では、半導体装置１のシリコン基板３とグランド用配線２３とを接続する接続部材２５は、全体が導電性ペーストから構成されるものとしたが、シリコン基板３上およびグランド用配線２３上のみに導電性ペーストを設け、両者を銅箔等の金属箔、または金属箔の裏面に樹脂フィルムを有する接続部材で接続してもよい。
【００３２】
さらには、金属箔の一面に、絶縁材中に導電性フィラーが分散された異方性導電接着剤が被着された異方性導電接着剤付の接続部材で接続することもできる。この場合、上記金属箔を有する接続部材は、金属箔の接続部以外の領域に接着剤を設けてアンダーフィル材２４に接着する構造とすることが望ましい。
【図面の簡単な説明】
【００３３】
【図１】この発明の第１実施形態としての半導体装置の実装構造の断面図。
【図２】図１に示す半導体装置の実装構造の一部を省略した平面図。
【図３】この発明の第２実施形態としての半導体装置の実装構造の断面図。
【図４】この発明の第３実施形態としての半導体装置の実装構造の断面図。
【図５】この発明の第４実施形態としての半導体装置の実装構造の断面図。
【図６】この発明の第５実施形態としての半導体装置の実装構造の断面図。
【図７】この発明の第６実施形態としての半導体装置の実装構造の断面図。
【図８】この発明の第７実施形態としての半導体装置の実装構造の図２同様の平面図。
【符号の説明】
【００３４】
１ 半導体装置
２ ＳＯＩ基板
３ シリコン基板
３ａ 傾斜面
４ 絶縁膜
５ ＳＯＩ集積回路部
６ 接続パッド
７ 絶縁膜
８ 保護膜
１１ 下地金属層
１２ 配線
１３ 柱状電極
１４ 封止膜
１５ 半田ボール
１６ 金属膜
２１ 回路基板
２２ 接続パッド
２３ グランド用配線
２４ アンダーフィル材
２５ 接続部材
２６ 絶縁膜
２７ アンダーフィル材堰き止め材
【技術分野】
【０００１】
この発明は半導体装置の実装構造に関する。
【背景技術】
【０００２】
従来の半導体装置には、ＳＯＩ(silicon on insulator)と呼ばれるもので、半導体基板上に絶縁膜が設けられ、絶縁膜上に薄膜トランジスタを形成してなるＳＯＩ集積回路部が設けられたものがある。（例えば、特許文献１参照）。この従来の半導体装置では、リードフレーム上にフェースアップ方式でつまりＳＯＩ集積回路部を上側として搭載され、ＳＯＩ集積回路部上の接続パッドがリードフレームにボンディングワイヤを介して接続されている。この場合、半導体基板の電位の安定化を図るために、半導体基板の下面はグランド電位のリードフレームに接続されている。
【０００３】
【特許文献１】特開２００３−２１８３５６号公報（図１２）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の半導体装置の実装構造では、集積化が進むに従って、ＳＯＩ集積回路部上の接続パッドの数が増加すると、半導体装置の周囲に配置されているボンディングワイヤの長さが長くなり、ひいては実装面積が大きくなり、しかもボンディングワイヤを含む半導体装置を封止膜で封止すると、実装面積がさらに大きくなってしまうという問題があった。
【０００５】
そこで、この発明は、実装面積を小さくすることができる半導体装置の実装構造を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明は、上記目的を達成するため、半導体基板、該半導体基板下に設けられた絶縁膜および該絶縁膜下に設けられたＳＯＩ集積回路部を有する半導体装置が回路基板上にフェースダウン方式で搭載され、前記半導体装置と前記回路基板との間にアンダーフィル材が設けられ、前記アンダーフィル材の外側における前記回路基板上に設けられたグランド用配線と前記半導体装置の半導体基板とが、導電性ペーストからなる接続部材、あるいは導電性ペーストまたは異方性導電接着剤を介して前記グランド用配線および前記半導体基板に接続される金属箔からなる接続部材により接続されていることを特徴とするものである。
【発明の効果】
【０００７】
この発明によれば、半導体基板、絶縁膜およびＳＯＩ集積回路部を有する半導体装置を回路基板上にフェースダウン方式で搭載し、半導体装置と回路基板との間にアンダーフィル材を設け、アンダーフィル材の外側における回路基板上に設けられたグランド用配線と半導体装置の半導体基板とを導電性ペーストあるいは金属箔からなる接続部材を介して接続しているので、ボンディングワイヤを用いる場合と比較して、実装面積を小さくすることができる。
【発明を実施するための最良の形態】
【０００８】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の実装構造の断面図を示し、図２はその一部を省略した平面図を示す。半導体装置１は、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、ＳＯＩ基板２を備えている。
【０００９】
ＳＯＩ基板２は、平面正方形状のシリコン基板（半導体基板）３の下面に酸化シリコン等からなる絶縁膜４が設けられ、絶縁膜４の下面に薄膜トランジスタを形成してなるＳＯＩ集積回路部５が設けられた構造となっている。この場合、ＳＯＩ集積回路部５の薄膜トランジスタのソース・ドレイン領域は、絶縁膜４に設けられた上下導通部（図示せず）を介してシリコン基板３に接続されている。
【００１０】
ＳＯＩ集積回路部５の下面周辺部にはアルミニウム系金属等からなる複数の接続パッド６がＳＯＩ集積回路部５に接続されて設けられている。接続パッド６の下面中央部を除くＳＯＩ集積回路部５の下面には酸化シリコン等からなる絶縁膜７が設けられ、接続パッド６の下面中央部は絶縁膜７に設けられた開口部８を介して露出されている。
【００１１】
絶縁膜７の下面にはポリイミド系樹脂等からなる保護膜（絶縁膜）９が設けられている。絶縁膜７の開口部８に対応する部分における保護膜９には開口部１０が設けられている。保護膜９の下面には銅等からなる下地金属層１１が設けられている。下地金属層１１の下面全体には銅からなる配線１２が設けられている。下地金属層１１を含む配線１２の一端部は、保護膜９および絶縁膜７の開口部１０、８を介して接続パッド６に接続されている。
【００１２】
配線１２の接続パッド部下面には銅からなる柱状電極１３が設けられている。配線１２を含む保護膜９の下面にはエポキシ系樹脂等からなる封止膜１４がその下面が柱状電極１３の下面と面一となるように設けられている。柱状電極１３の下面には半田ボール１５が設けられている。複数の半田ボール１５は、封止膜１４下にマトリクス状に配置されている。
【００１３】
一方、回路基板２１の上面には平面円形状の複数の接続パッド２２がマトリクス状に設けられている。接続パッド２２は、回路基板２１の上面に設けられた配線（図示せず）の一端部に接続されている。回路基板２１の上面の所定の箇所にはグランド用配線２３が設けられている。
【００１４】
そして、半導体装置１は、各半田ボール１５がそれぞれ対応する各接続パッド２２に接合されていることにより、回路基板２１上にフェースダウン方式で搭載されている。半導体装置１と回路基板２１との間にはエポキシ系樹脂等からなるアンダーフィル材２４が設けられている。この場合、アンダーフィル材２４は、半導体装置１の周囲における回路基板２１の上面および半導体装置１の周側面を覆うように設けられている。
【００１５】
ここで、回路基板２１上のグランド用配線２３の一端部は、半導体装置１の一辺に沿う位置においてアンダーフィル材２４の外側に配置されている。そして、半導体装置１のシリコン基板３の一辺部上面全体、その近傍のアンダーフィル材２４の外面およびその近傍のグランド用配線２３の上面には、デイスペンサーを用いて銀ペースト等の導電性ペーストを塗布して硬化させることにより、アンダーフィル材２４に固着された接続部材２５が設けられている。
【００１６】
以上のように、この半導体装置の実装構造では、接続パッド６を含むＳＯＩ集積回路部５下に絶縁膜７および保護膜９を設け、保護膜９下に下地金属層１１を含む配線１２を接続パッド６に接続させて設け、配線１２の接続パッド部下に柱状電極１３を設け、配線１２を含む保護膜９下に封止膜１４を設け、柱状電極１３下に半田ボール１５を設け、半田ボール１５をその下に配置された回路基板２１上の接続パッド２２に接合させているので、この場合の電気的接続配線が主としてシリコン基板３の厚さ方向となり、実装面積を小さくすることができる。
【００１７】
また、この半導体装置の実装構造では、アンダーフィル材２４を半導体装置１と回路基板２１との間に設け、且つ、半導体装置１の周囲における回路基板２１の上面および半導体装置１の周側面を覆うように設けているので、アンダーフィル材２４の半導体装置１の周側面の外側に突出する突出長を可及的に小さくすることができる。また、半導体装置１のシリコン基板３の一辺部上面全体、その近傍のアンダーフィル材２４の外面およびその近傍のグランド用配線２３の上面に導電性ペーストからなる接続部材２５を設けているので、接続部材２５のアンダーフィル材２４の外側に突出する突出長を可及的に小さくすることができる。これらの結果、半導体装置１の実質的な実装面積を、ボンディングワイヤを用いる場合と比較して、小さくすることができる。
【００１８】
（第２実施形態）
図３はこの発明の第２実施形態としての半導体装置の実装構造の断面図を示す。この半導体装置の実装構造において、図１に示す場合と異なる点は、半導体装置１のシリコン基板３の上面周辺部に傾斜面３ａを設けた点である。このようにした場合には、シリコン基板３の傾斜面３ａおよびその近傍を覆うように設けられた接続部材２５が、図１に示す場合と比較して、断線しにくいようにすることができる。
【００１９】
次に、この第２実施形態における半導体装置１の製造方法の一部について説明する。まず、ウエハ状態のシリコン基板３下に絶縁膜４、ＳＯＩ集積回路部５、接続パッド６、絶縁膜７、保護膜９、下地金属層１１を含む配線１２、柱状電極１３、封止膜１４および半田ボール１５を形成し、次いでウエハ状態のシリコン基板３の上面にダイシングストリートに沿ってダイシングストリートよりも幅広のほぼＶ字状の溝（例斜面３ａ）を形成し、次いでダイシングストリートに沿って切断すると、図３に示す半導体装置１が複数個得られる。この場合、例斜面３ａの角度は、ダイシングストリートの幅にもよるが、４５°付近が望ましい。
【００２０】
（第３実施形態）
図４はこの発明の第３実施形態としての半導体装置の実装構造の断面図を示す。この半導体装置の実装構造において、図１に示す場合と異なる点は、半導体装置１のシリコン基板３の上面全体に銅等からなる金属膜１６を設け、金属膜１６の上面の所定の箇所に接続部材２５の一端部を設けた点である。
【００２１】
なお、図３に示すような半導体装置１の場合には、ウエハ状態のシリコン基板３の上面にダイシングストリートに沿ってダイシングストリートよりも幅広のほぼＶ字状の溝（例斜面３ａ）を形成し、次いでほぼＶ字状の溝を含むシリコン基板１の上面にスパッタ法等により金属膜を成膜し、次いでダイシングストリートに沿って切断するようにすればよい。また、金属膜１６の代わりに、導電性ペーストや異方性導電接着剤等からなる導電膜を形成するようにしてもよい。
【００２２】
（第４実施形態）
図５はこの発明の第４実施形態としての半導体装置の実装構造の断面図を示す。この半導体装置の実装構造において、図４に示す場合と異なる点は、半導体装置１のシリコン基板３の上面および周側面に金属膜１６を設けた点である。
【００２３】
次に、この第４実施形態における半導体装置１の製造方法の一部について説明する。まず、ウエハ状態のシリコン基板３下に絶縁膜４、ＳＯＩ集積回路部５、接続パッド６、絶縁膜７、保護膜９、下地金属層１１を含む配線１２、柱状電極１３および封止膜１４を形成し、次いでウエハ状態のシリコン基板３の上面にダイシングストリートに沿ってダイシングストリートよりも幅広の溝を形成し、次いでこの溝を含むウエハ状態のシリコン基板３の上面にスパッタ法等により金属膜１６を成膜し、次いで柱状電極１３下に半田ボール１５を形成し、次いでダイシングストリートに沿って切断すると、図５に示す半導体装置１が複数個得られる。
【００２４】
なお、金属膜１６の代わりに、導電性ペーストや異方性導電接着剤等からなる導電膜を形成するようにしてもよい。この場合、シリコン基板３の周側面のみに導電膜を形成するようにしてもよい。すなわち、ウエハ状態のシリコン基板３の上面にダイシングストリートに沿って形成された溝内のみに導電性ペーストや異方性導電接着剤等からなる導電膜を形成すると、シリコン基板３の周側面のみに導電膜が形成された半導体装置が得られる。
【００２５】
（第５実施形態）
図６はこの発明の第５実施形態としての半導体装置の実装構造の断面図を示す。この半導体装置の実装構造において、図１に示す場合と異なる点は、半導体装置１のシリコン基板３の上面、接続部材２５の表面およびグランド用配線２３の一側面にエポキシ系樹脂等からなる絶縁膜２６を設けた点である。なお、図４および図５に示す場合には、金属膜１（導電膜）６の上面、接続部材２５の表面およびグランド用配線２３の一側面にエポキシ系樹脂等からなる絶縁膜２６を設けるようにしてもよい。
【００２６】
（第６実施形態）
図７はこの発明の第６実施形態としての半導体装置の実装構造の断面図を示す。この半導体装置の実装構造において、図１に示す場合と異なる点は、グランド用配線２３を半導体装置１の一辺下に配置し、半導体装置１のシリコン基板３の一辺部上面全体、半導体装置１の一辺側側面全体およびその近傍のグランド用配線２３の上面に接続部材２５を設けた点である。この場合、グランド用配線２３の内側における回路基板２１の上面の所定の箇所にはレジスト等からなるアンダーフィル材堰き止め部２７が設けられている。
【００２７】
次に、この第６実施形態におけるアンダーフィル材２４の形成方法について説明する。まず、半導体装置１を回路基板２１上にフェースダウン方式で搭載し、次いでディスペンサーを用いてグランド用配線２３の配置位置とは反対側の方向から半導体装置１と回路基板２１との間にアンダーフィル材を注入する。この場合、半導体装置１と回路基板２１との間に注入されたアンダーフィル材は、アンダーフィル材堰き止め部２７で堰き止められるため、グランド用配線２３の上面に流れることはない。
【００２８】
そして、この第４実施形態では、グランド用配線２３を半導体装置１の一辺下に配置し、半導体装置１のシリコン基板３の一辺部上面全体、半導体装置１の一辺側側面全体およびその近傍のグランド用配線２３の上面に接続部材２５を設けているので、半導体装置１の実質的な実装面積を、図１に示す場合よりもさらに小さくすることができる。
【００２９】
（第７実施形態）
図８はこの発明の第７実施形態としての半導体装置の実装構造の図２同様の断面図を示す。この半導体装置の実装構造において、図２に示す場合と異なる点は、グランド用配線２３の一端部を半導体装置１の一辺に直交する位置においてアンダーフィル材２４の外側に配置し、半導体装置１のシリコン基板３の一辺部上面の一部、その近傍のアンダーフィル材２４の外面およびその近傍のグランド用配線２３の上面に接続部材２５を設けた点である。
【００３０】
（その他の実施形態）
例えば、図１に示す場合において、半導体装置１のシリコン基板３のエッジ部に起因する接続部材２５の断線を防止するために、ジェットディスペンサー方式と呼ばれ、スクリューピストン等を用いて導電性ペーストを吹き付ける方法により、接続部材２５を形成するようにしてもよい。また、アンダーフィル材２４および導電性ペーストからなる接続部材２５の本硬化は、別々に行なうようにしてもよく、また、アンダーフィル材２４を半硬化させておき、同時に行なうようにしてもよい。
【００３１】
また、上記実施形態では、半導体装置１のシリコン基板３とグランド用配線２３とを接続する接続部材２５は、全体が導電性ペーストから構成されるものとしたが、シリコン基板３上およびグランド用配線２３上のみに導電性ペーストを設け、両者を銅箔等の金属箔、または金属箔の裏面に樹脂フィルムを有する接続部材で接続してもよい。
【００３２】
さらには、金属箔の一面に、絶縁材中に導電性フィラーが分散された異方性導電接着剤が被着された異方性導電接着剤付の接続部材で接続することもできる。この場合、上記金属箔を有する接続部材は、金属箔の接続部以外の領域に接着剤を設けてアンダーフィル材２４に接着する構造とすることが望ましい。
【図面の簡単な説明】
【００３３】
【図１】この発明の第１実施形態としての半導体装置の実装構造の断面図。
【図２】図１に示す半導体装置の実装構造の一部を省略した平面図。
【図３】この発明の第２実施形態としての半導体装置の実装構造の断面図。
【図４】この発明の第３実施形態としての半導体装置の実装構造の断面図。
【図５】この発明の第４実施形態としての半導体装置の実装構造の断面図。
【図６】この発明の第５実施形態としての半導体装置の実装構造の断面図。
【図７】この発明の第６実施形態としての半導体装置の実装構造の断面図。
【図８】この発明の第７実施形態としての半導体装置の実装構造の図２同様の平面図。
【符号の説明】
【００３４】
１ 半導体装置
２ ＳＯＩ基板
３ シリコン基板
３ａ 傾斜面
４ 絶縁膜
５ ＳＯＩ集積回路部
６ 接続パッド
７ 絶縁膜
８ 保護膜
１１ 下地金属層
１２ 配線
１３ 柱状電極
１４ 封止膜
１５ 半田ボール
１６ 金属膜
２１ 回路基板
２２ 接続パッド
２３ グランド用配線
２４ アンダーフィル材
２５ 接続部材
２６ 絶縁膜
２７ アンダーフィル材堰き止め材
【特許請求の範囲】
【請求項１】
半導体基板、該半導体基板下に設けられた絶縁膜および該絶縁膜下に設けられたＳＯＩ集積回路部を有する半導体装置が回路基板上にフェースダウン方式で搭載され、前記半導体装置と前記回路基板との間にアンダーフィル材が設けられ、前記アンダーフィル材の外側における前記回路基板上に設けられたグランド用配線と前記半導体装置の半導体基板とが、導電性ペーストからなる接続部材、あるいは導電性ペーストまたは異方性導電接着剤を介して前記グランド用配線および前記半導体基板に接続される金属箔からなる接続部材により接続されていることを特徴とする半導体装置の実装構造。
【請求項２】
請求項１に記載の発明において、前記接続部材は前記アンダーフィル材に固着されていることを特徴とする半導体装置の実装構造。
【請求項３】
請求項１に記載の発明において、前記アンダーフィル材は前記半導体装置の周側面を覆うように設けられ、前記接続部材は前記グランド用配線の上面、その近傍の前記アンダーフィル材の外面およびその近傍の前記半導体装置の半導体基板の上面側に設けられていることを特徴とする半導体装置の実装構造。
【請求項４】
請求項１に記載の発明において、前記グランド用配線は前記半導体装置の一辺下に配置され、前記接続部材は前記グランド用配線の上面、前記半導体装置の一辺側側面およびその近傍の前記半導体装置の半導体基板の上面側に設けられていることを特徴とする半導体装置の実装構造。
【請求項５】
請求項４に記載の発明において、前記グランド用配線の内側における前記回路基板上にアンダーフィル材堰き止め部が設けられていることを特徴とする半導体装置の実装構造。
【請求項６】
請求項３または４に記載の発明において、前記半導体装置の半導体基板の上面および前記接続部材の表面に絶縁膜が設けられていることを特徴とする半導体装置の実装構造。
【請求項７】
請求項３または４に記載の発明において、前記半導体装置の半導体基板の上面に導電膜が設けられ、該導電膜の上面に前記接続部材の一端部が設けられていることを特徴とする半導体装置の実装構造。
【請求項８】
請求項３または４に記載の発明において、前記半導体装置の半導体基板の上面および周側面に導電膜が設けられ、該導電膜の上面に前記接続部材の一端部が設けられていることを特徴とする半導体装置の実装構造。
【請求項９】
請求項７または８に記載の発明において、前記導電膜の上面および前記接続部材の表面に絶縁膜が設けられていることを特徴とする半導体装置の実装構造。
【請求項１０】
請求項３または４に記載の発明において、前記半導体装置の半導体基板の上面周辺部に傾斜面が設けられていることを特徴とする半導体装置の実装構造。
【請求項１１】
請求項１に記載の発明において、前記半導体装置は前記ＳＯＩ集積回路部下に該ＳＯＩ集積回路部に接続されて設けられた複数の半田ボールを有し、前記半田ボールは前記回路基板上に設けられた接続パッドに接合されていることを特徴とする半導体装置の実装構造。
【請求項１】
半導体基板、該半導体基板下に設けられた絶縁膜および該絶縁膜下に設けられたＳＯＩ集積回路部を有する半導体装置が回路基板上にフェースダウン方式で搭載され、前記半導体装置と前記回路基板との間にアンダーフィル材が設けられ、前記アンダーフィル材の外側における前記回路基板上に設けられたグランド用配線と前記半導体装置の半導体基板とが、導電性ペーストからなる接続部材、あるいは導電性ペーストまたは異方性導電接着剤を介して前記グランド用配線および前記半導体基板に接続される金属箔からなる接続部材により接続されていることを特徴とする半導体装置の実装構造。
【請求項２】
請求項１に記載の発明において、前記接続部材は前記アンダーフィル材に固着されていることを特徴とする半導体装置の実装構造。
【請求項３】
請求項１に記載の発明において、前記アンダーフィル材は前記半導体装置の周側面を覆うように設けられ、前記接続部材は前記グランド用配線の上面、その近傍の前記アンダーフィル材の外面およびその近傍の前記半導体装置の半導体基板の上面側に設けられていることを特徴とする半導体装置の実装構造。
【請求項４】
請求項１に記載の発明において、前記グランド用配線は前記半導体装置の一辺下に配置され、前記接続部材は前記グランド用配線の上面、前記半導体装置の一辺側側面およびその近傍の前記半導体装置の半導体基板の上面側に設けられていることを特徴とする半導体装置の実装構造。
【請求項５】
請求項４に記載の発明において、前記グランド用配線の内側における前記回路基板上にアンダーフィル材堰き止め部が設けられていることを特徴とする半導体装置の実装構造。
【請求項６】
請求項３または４に記載の発明において、前記半導体装置の半導体基板の上面および前記接続部材の表面に絶縁膜が設けられていることを特徴とする半導体装置の実装構造。
【請求項７】
請求項３または４に記載の発明において、前記半導体装置の半導体基板の上面に導電膜が設けられ、該導電膜の上面に前記接続部材の一端部が設けられていることを特徴とする半導体装置の実装構造。
【請求項８】
請求項３または４に記載の発明において、前記半導体装置の半導体基板の上面および周側面に導電膜が設けられ、該導電膜の上面に前記接続部材の一端部が設けられていることを特徴とする半導体装置の実装構造。
【請求項９】
請求項７または８に記載の発明において、前記導電膜の上面および前記接続部材の表面に絶縁膜が設けられていることを特徴とする半導体装置の実装構造。
【請求項１０】
請求項３または４に記載の発明において、前記半導体装置の半導体基板の上面周辺部に傾斜面が設けられていることを特徴とする半導体装置の実装構造。
【請求項１１】
請求項１に記載の発明において、前記半導体装置は前記ＳＯＩ集積回路部下に該ＳＯＩ集積回路部に接続されて設けられた複数の半田ボールを有し、前記半田ボールは前記回路基板上に設けられた接続パッドに接合されていることを特徴とする半導体装置の実装構造。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００７−１９４６４（Ｐ２００７−１９４６４Ａ）
【公開日】平成１９年１月２５日（２００７．１．２５）
【国際特許分類】
【出願番号】特願２００６−９３１７８（Ｐ２００６−９３１７８）
【出願日】平成１８年３月３０日（２００６．３．３０）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
【公開日】平成１９年１月２５日（２００７．１．２５）
【国際特許分類】
【出願日】平成１８年３月３０日（２００６．３．３０）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
[ Back to top ]