半導体装置及びその製造方法
【課題】セレクターの形成にあたり、不純物の拡散を抑制しつつ、非晶質膜を結晶化させる方法を提供する。
【解決手段】第１の不純物が添加された第１の非晶質膜を堆積し、第１の非晶質膜の上に、第３の非晶質下層膜を堆積し、第３の非晶質下層膜の上に、微結晶を形成し、微結晶を覆うように、第３の非晶質下層膜の上に、第３の非晶質上層膜を堆積し、第３の非晶質上層膜の上に、第２の不純物が添加された第２の非晶質膜を堆積する。さらに、マイクロ波を照射することにより、第１の非晶質膜を結晶化して、第１導電型結晶層を形成し、第２の非晶質膜を結晶化して、第２導電型結晶層を形成し、第３の非晶質下層膜と第３の非晶質上層膜とを結晶化して、第３導電型結晶層を形成する。
【解決手段】第１の不純物が添加された第１の非晶質膜を堆積し、第１の非晶質膜の上に、第３の非晶質下層膜を堆積し、第３の非晶質下層膜の上に、微結晶を形成し、微結晶を覆うように、第３の非晶質下層膜の上に、第３の非晶質上層膜を堆積し、第３の非晶質上層膜の上に、第２の不純物が添加された第２の非晶質膜を堆積する。さらに、マイクロ波を照射することにより、第１の非晶質膜を結晶化して、第１導電型結晶層を形成し、第２の非晶質膜を結晶化して、第２導電型結晶層を形成し、第３の非晶質下層膜と第３の非晶質上層膜とを結晶化して、第３導電型結晶層を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置とその製造方法に関する。
【背景技術】
【０００２】
次世代以降の３次元メモリでは、ダイオード等のシリコンを用いたセレクターを用いる半導体デバイスが検討されている。
【０００３】
例えば、抵抗変化膜を用いるＲｅＲＡＭ(Resistance Change Random Access Memory)では、抵抗変化膜に電流を流すために、セレクターが用いられる。このようなセレクターは、あらかじめ非晶質膜を形成し、ＲＴＡ（Rapid Thermal Annealing）により、非晶質膜を結晶化させることにより、形成される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−１９５４９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、セレクターの形成にあたり、不純物の拡散を抑制しつつ、非晶質膜を結晶化させる方法を提供するものである。
【課題を解決するための手段】
【０００６】
本発明の実施形態によれば、半導体装置の製造方法は、第１の不純物が添加された第１の非晶質膜を堆積し、前記第１の非晶質膜の上に、第３の非晶質下層膜を堆積し、前記第３の非晶質下層膜の上に、微結晶を形成し、前記微結晶を覆うように、前記第３の非晶質下層膜の上に、第３の非晶質上層膜を堆積し、前記第３の非晶質上層膜の上に、第２の不純物が添加された第２の非晶質膜を堆積する。さらに、マイクロ波を照射することにより、前記第１の非晶質膜を結晶化して、第１導電型結晶層を形成し、前記第２の非晶質膜を結晶化して、第２導電型結晶層を形成し、前記第３の非晶質下層膜と前記第３の非晶質上層膜とを結晶化して、第３導電型結晶層を形成する、ことを備える。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態にかかる半導体装置の模式断面図である。
【図２】第１の実施形態にかかる半導体装置の製造工程を説明するための図（その１）である。
【図３】第１の実施形態にかかる半導体装置の製造工程を説明するための図（その２）である。
【図４】第１の実施形態にかかる半導体装置の製造工程を説明するための図（その３）である。
【図５】第２の実施形態にかかる半導体装置の模式断面図である。
【図６】第２の実施形態にかかる半導体装置の製造工程を説明するための図（その１）である。
【図７】第２の実施形態にかかる半導体装置の製造工程を説明するための図（その２）である。
【図８】第２の実施形態にかかる半導体装置の製造工程を説明するための図（その３）である。
【図９】第２の実施形態にかかる半導体装置の製造工程を説明するための図（その４）である。
【図１０】第１の実施形態の半導体装置のその上面からの深さに対する不純物の濃度分布を示す図である。
【図１１】比較例としての半導体装置のその上面からの深さに対する不純物の濃度分布を示す図である。
【図１２】第１の実施形態の半導体装置と比較例としての半導体装置とについて測定された電流の電圧依存特性を示す図である。
【発明を実施するための形態】
【０００８】
（第１の実施形態）
第１の実施形態を説明する。以下、ＰＩＮ型ダイオードの形成方法を例に説明するが、本発明は、このような半導体装置の形成方法に限定されるものではなく、薄膜トランジスタ等の他の種類のトランジスタ等においても用いることができる。
【０００９】
また、第１の実施形態にかかる半導体装置の製造方法を示す図２から図４を参照して、本実施形態を説明する。なお、全図面にわたり共通する部分には、共通する符号を付す。
【００１０】
まず、図２（ａ）に示すように、シリコン基板１上に、窒化チタン膜等で形成された電極２を形成する。そして、電極２の上に、ＰＨ３／Ｓｉ２Ｈ６／Ｈｅ混合ガス、又は、ＰＨ３／ＳｉＨ４／Ｈｅ混合ガスを用いたＣＶＤ（Chemical Vapor Deposition）法により、基板温度５００℃の条件で、不純物Ｐ（リン）が添加されたＰドープアモルファスシリコン膜（第１の非晶質膜）１１を、例えば、厚さ２５ｎｍのものとして成膜する。
【００１１】
さらに、図２（ｂ）に示すように、Ｐドープアモルファスシリコン膜１１の上に、連続して、ＳｉＨ４ガス、又は、Ｓｉ２Ｈ６ガスを用いたＣＶＤ法により、基板温度５００℃の条件で、不純物が添加されていないノンドープアモルファスシリコン膜（第３の非晶質膜）１２を、例えば、厚さ２０ｎｍのものとして成膜する。
【００１２】
図３（ａ）に示されるように、その後、真空を破らずに、ＧｅＨ４ガスを用いたＣＶＤ法により、基板温度５００℃の条件で、ノンドープアモルファスシリコン膜１２上に、微結晶４１を形成する。微結晶４１は、例えば、直径０．５ｎｍ〜５ｎｍであり、インジウム、イリジウム、チタン、タンタル、コバルト、ゲルマニウム、白金、ランタン、ニッケル、イットリウム、ハフニウム、ジルコニウム、スズ、ニオブ、バリウム、ストロンチウム、マグネシウム、シリコンゲルマニウム、の微結晶から選択されることが好ましく、より好ましくは、ゲルマニウム、シリコンゲルマニウムである。以下、ゲルマニウム微結晶４１を用いた場合について、説明する。
【００１３】
次に、図３（ｂ）に示されるように、ゲルマニウム微結晶４１とノンドープアモルファスシリコン膜１２とを覆うように、ＳｉＨ４ガス、又は、Ｓｉ２Ｈ６ガスを用いたＣＶＤ法により、基板温度５００℃の条件で、さらに、不純物が添加されていないノンドープアモルファスシリコン膜（第３の非晶質膜）１２を、例えば、厚さ２０ｎｍのものとして成膜する。すなわち、微結晶４１を含むノンドープアモルファスシリコン膜１２は、厚さ４０ｎｍのものとして形成されることとなる。
【００１４】
さらに、図４（ａ）に示されるように、ノンドープアモルファスシリコン膜１２上に、ＳｉＨ４／Ｈ２／ＢＣｌ３混合ガス、又は、Ｓｉ２Ｈ６／Ｈ２／ＢＣｌ３混合ガスを用いたＣＶＤ法により、基板温度５００℃の条件で、不純物Ｂ（ボロン）が添加されたＢドープアモルファスシリコン膜（第２の非晶質膜）１４を、例えば、厚さ２５ｎｍのものとして成膜する。
【００１５】
この後、マイクロ波アニールを行う。詳細には、２．４５ＧＨｚ〜２５ＧＨｚのマイクロ波を照射する。マイクロ波の照射条件は、基板温度が２００〜５５０℃の範囲になるように設定する。例えば、マイクロ波の照射条件としては、マイクロ波のパワーについては１０Ｗ／ｃｍ２〜１０ｋＷ／ｃｍ２、照射時間については３０秒〜３０分間とする。この際、基板温度は、パイロメータを用いて、Ｂドープアモルファスシリコン膜１４の表面あるいは、基板の裏面を測定することによって得られる。
【００１６】
このように、マイクロ波を照射することにより、図４（ｂ）に示されるように、Ｐドープアモルファスシリコン膜１１と、ノンドープアモルファスシリコン膜１２と、Ｂドープアモルファスシリコン膜１４とを結晶化させ、それぞれ、Ｐドープシリコン結晶膜（第１導電型結晶層）３１と、ノンドープシリコン結晶膜（第３導電型結晶層）３２と、Ｂドープシリコン結晶膜（第２導電型結晶層）３４とを形成する。
【００１７】
以上のようにして、図１に示されるような、例えば厚さ９０ｎｍのＰＩＮ型ダイオード３が形成される。詳細には、図１に示されるＰＩＮ型ダイオード３は、例えば厚さ２５ｎｍの不純物Ｐが添加されたＰドープシリコン結晶膜（第１導電型結晶層）３１と、Ｐドープシリコン結晶膜上に形成された不純物が添加されていない、例えば厚さ４０ｎｍのノンドープシリコン結晶膜（第３導電型結晶層）３２と、ノンドープシリコン結晶膜の上に形成された、例えば厚さ２５ｎｍの不純物Ｂが添加されたＢドープシリコン結晶膜（第２導電型結晶層）３４とを備える。さらに、ノンドープシリコン結晶膜３２は、ゲルマニウム微結晶に由来するゲルマニウムを含む。
【００１８】
上記のように形成された本実施形態の厚さ９０ｎｍのＰＩＮ型ダイオードと、比較例として以下のように形成されたＰＩＮ型ダイオードとにおける、ＰＩＮ型ダイオードの上面からの深さに対する不純物Ｂ及びＰの濃度分布を、ＳＩＭＳ（Secondary Ion Mass Spectrometry）を用いて、測定した。
【００１９】
詳細には、この比較例としてのＰＩＮ型ダイオードは、以下のようにして得られる。すなわち、電極上に、不純物Ｐが添加された厚さ２５ｎｍのＰドープアモルファスシリコン膜を形成し、その上に、不純物が添加されていない厚さ４０ｎｍのノンドープアモルファスシリコン膜を形成し、ノンドープアモルファスシリコン膜の上に、不純物Ｂ（ボロン）が添加された厚さ２５ｎｍのＢドープアモルファスシリコン膜を形成する。さらに、基板温度７５０℃となるような条件で、詳細には、６０秒間のＮ２中でＲＴＡ（Rapid Thermal Annealing）を行う。
【００２０】
つまり、比較例としてのＰＩＮ型ダイオードは、本実施形態と異なり、微結晶を用いず、さらにマイクロ波を照射する代わりにＲＴＡを用いることにより形成されており、それ以外の各膜の形成条件等は、本実施形態と同じである。
【００２１】
図１０は、本実施形態のＰＩＮ型ダイオードのマイクロ波アニール前後のＰＩＮ型ダイオードの上面からの深さに対する不純物Ｂ及びＰの濃度分布である。この図からわかるように、アニールによる不純物の拡散が抑制されていることがわかる。これは、以下によるものと考えられる。すなわち、マイクロ波は、ＲＴＡで用いられる赤外線と比べて、膜内部への浸透性が高いという性質を有する。そのため、マイクロ波アニールは、微結晶を膜内部に形成した効果と相まって、低温で、効率良く膜の内部を結晶化することができる。従って、低温で結晶化を行うことができるため、不純物の拡散を抑制することができると考えられる。
【００２２】
さらに、図１０からは、アニール前と比べてアニール後は、不純物Ｂは、ＰＩＮ型ダイオード上面から近いところに分布し、不純物Ｐは、ＰＩＮ型ダイオード上面からより深いところに分布していることがわかる。さらに、図１０中のアニール後の不純物Ｂ及び不純物Ｐの濃度分布を示す線が、急峻に増加及び減少していることから、不純物Ｂ及び不純物Ｐが選択的に分布していることがわかる。
【００２３】
これは、マイクロ波アニールにより、ノンドープアモルファスシリコン膜１２の中央に存在する微結晶４１を核として、ノンドープアモルファスシリコン膜１２と、Ｐドープアモルファスシリコン膜１１と、Ｂドープアモルファスシリコン膜１４とを順次結晶化させていることから、ノンドープアモルファスシリコン膜１２の中に存在する微結晶４１の近傍の先に結晶化した部分の結晶面が、結晶化とともに進行し、その上方にあるＰドープアモルファスシリコン膜１１と、その下方にあるＢドープアモルファスシリコン膜１４と、に含まれる不純物Ｐ及びＢを押し戻すことによるものと推測される。
【００２４】
一方、図１１は、比較例のＰＩＮ型ダイオードのマイクロ波アニール前後のＰＩＮ型ダイオードの上面からの深さに対する不純物Ｂ及びＰの濃度分布である。この図からわかるように、ＲＴＡによるアニールにより不純物の拡散が起きていることがわかる。詳細には、ノンドープシリコン結晶膜３２に対応するＰＩＮ型ダイオードの上面からの深さ５０ｎｍ付近にまで、不純物が拡散し、混ざり合っていることがわかる。このように、ノンドープシリコン結晶膜３２に、言い換えると、Ｉ層に、不純物Ｂ及びＰが拡散したＰＩＮ型ダイオードにおいては、オフ電流が大きいという問題が生じる。
【００２５】
さらに、上記のように形成された本実施形態の厚さ９０ｎｍのＰＩＮ型ダイオードと、先に説明した比較例として形成されたＰＩＮ型ダイオードとに対して、電流−電圧特性を測定した。なお、比較例としてのＰＩＮ型ダイオードは、先に説明した上面からの深さに対する不純物Ｂ及びＰの濃度分布を測定した際の比較例としてのＰＩＮ型ダイオードと同じものである。
【００２６】
測定結果を図１２に示す。この図からもわかるように、順方向の電流（印加電圧０Ｖ以上）については、本実施形態のＰＩＮ型ダイオードと比較例としてのＰＩＮ型ダイオードとは、同程度である。一方、逆方向の電流（印加電圧０Ｖ以下）については、本実施形態のＰＩＮ型ダイオードは、比較例としてのＰＩＮ型ダイオードと比して、電流値が低減していることが分かる。すなわち、本実施形態のＰＩＮ型ダイオードは、オフ電流が小さいことがわかる。
【００２７】
なお、本実施形態では、ＰＩＮ型ダイオードについて説明したが、本実施形態は、ＮＩＰ型ダイオードに対しても、適用することができる。
【００２８】
（第２の実施形態）
第２の実施形態の半導体装置の製造方法の、これまで説明してきた第１の実施形態の半導体装置の製造方法と異なる点は、微結晶の代わりに、結晶膜を用いて、ＮＰＮ型セレクターを形成することである。
【００２９】
以下、第２の実施形態について説明する。以下、ＮＰＮ型セレクターの形成方法を例に説明するが、本発明は、このような半導体装置の形成方法に限定されるものではなく、薄膜トランジスタ等の他の種類のトランジスタ等においても用いることができる。
【００３０】
また、第２の実施形態にかかる半導体装置の製造方法を示す図６から図９を参照して、本実施形態を説明する。なお、全図面にわたり共通する部分には、共通する符号を付す。
【００３１】
まず、第１の実施形態と同様に、まず、図６（ａ）に示されるように、シリコン基板１上に、窒化チタン膜等で形成された電極２を形成する。そして、電極２の上に、ＰＨ３／Ｓｉ２Ｈ６／Ｈｅ混合ガス、又は、ＰＨ３／ＳｉＨ４／Ｈｅ混合ガスを用いたＣＶＤ（Chemical Vapor Deposition）法により、基板温度５００℃の条件で、不純物Ｐ（リン）が添加されたＰドープアモルファスシリコン膜を、例えば、厚さ２５ｎｍのものとして成膜し、Ｐドープアモルファスシリコン下層膜（第１の非晶質膜）１５とする。
【００３２】
さらに、第１の実施形態と同様に、図６（ｂ）に示されるように、Ｐドープアモルファスシリコン下層膜１５の上に、ＳｉＨ４ガス、又は、Ｓｉ２Ｈ６ガスを用いたＣＶＤ法により、基板温度５００℃の条件で、不純物が添加されていないノンドープアモルファスシリコン下層膜（第３の非晶質下層膜）１６を、例えば、厚さ２０ｎｍのものとして成膜する。
【００３３】
図７（ａ）に示されるように、その後、真空を破らずに、ＧｅＨ４ガスを用いたＣＶＤ法により、基板温度５００℃の条件で、ノンドープアモルファスシリコン下層膜１６上に、結晶膜４２を形成する。この結晶膜４２は、例えば、厚さ０．５ｎｍ〜５０ｎｍのものとして成膜する。結晶膜４２は、インジウム、イリジウム、チタン、タンタル、コバルト、ゲルマニウム、白金、ランタン、ニッケル、イットリウム、ハフニウム、ジルコニウム、スズ、ニオブ、バリウム、ストロンチウム、マグネシウム、シリコンゲルマニウムから選択されることが好ましく、より好ましくは、ゲルマニウム、シリコンゲルマニウムである。以下、ゲルマニウム結晶膜４２を用いた場合について、説明する。
【００３４】
図７（ｂ）に示されるように、次に、第１の実施形態と同様に、ゲルマニウム結晶膜４２を覆うように、ＳｉＨ４ガス、又は、Ｓｉ２Ｈ６ガスを用いたＣＶＤ法により、基板温度５００℃の条件で、さらに、不純物が添加されていないノンドープアモルファスシリコン上層膜（第３の非晶質上層膜）１７を、例えば、厚さ２０ｎｍのものとして成膜する。
【００３５】
さらに、図８（ａ）に示されるように、ノンドープアモルファスシリコン上層膜１７上に、ＰＨ３／Ｓｉ２Ｈ６／Ｈｅ混合ガス、又は、ＰＨ３／ＳｉＨ４／Ｈｅ混合ガスを用いたＣＶＤ法により、基板温度５００℃の条件で、不純物Ｐ（リン）が添加されたＰドープアモルファスシリコン膜を、例えば、厚さ２５ｎｍのものとして成膜し、Ｐドープアモルファスシリコン上層膜（第２の非晶質膜）１８とする。
【００３６】
次に、図８（ｂ）に示されるように、ノンドープアモルファスシリコン膜１６及び１７中に、ボロン濃度が１Ｅ１７ｃｍ−３程度の濃度となるように、イオン注入を行い、不純物Ｂ（ボロン）が添加されたＢドープアモルファスシリコン膜２６及び２７を形成する。
【００３７】
図９に示されるように、この後、２．４５ＧＨｚ〜２５ＧＨｚのマイクロ波を照射する。マイクロ波の照射条件は、第１の実施形態と同様に、基板温度が２００〜５５０℃の範囲になるように設定する。詳細には、マイクロ波のパワーについては１０Ｗ／ｃｍ２〜１０ｋＷ／ｃｍ２、照射時間については３０秒〜３０分間である。このように、マイクロ波を照射することにより、Ｐドープアモルファスシリコン下層膜１５と、イオン注入によってボロンが添加されたＢドープアモルファスシリコン膜２６及び２７と、Ｂドープアモルファスシリコン膜２７の上に設けられたＰドープアモルファスシリコン上層膜１８と、を結晶化させて、Ｐドープシリコン結晶膜（第１導電型結晶下層）３５と、Ｂドープシリコン結晶膜（第２導電型結晶層）３６及び３７と、Ｂドープシリコン結晶膜上に設けられたＰドープシリコン結晶膜（第１導電型結晶上層）３８とを形成する。
【００３８】
このようにして、図５に示されるようなＮＰＮ型セレクター４が形成される。詳細には、図５に示されるＮＰＮ型セレクター４は、不純物Ｐが添加されたＰドープシリコン結晶膜（第１導電型結晶上層）３５と、Ｐドープシリコン結晶膜上に形成されたＢドープシリコン結晶膜（第２導電型結晶層）３６及び３７と、Ｂドープシリコン結晶膜３７の上に形成されたＰドープシリコン結晶膜（第１導電型結晶下層）３８とを備える。さらに、Ｂドープシリコン結晶膜３６及び３７は、ゲルマニウム結晶膜４２を備える。
【００３９】
なお、本実施形態では、ＮＰＮ型セレクターについて説明したが、本実施形態は、ＰＮＰ型セレクターに対しても、適用することができる。
【００４０】
以下に説明した第１及び第２の実施形態では、シリコン基板上にセレクターを形成する例を説明したが、セレクターを形成する基板は、必ずしもシリコン基板でなくてもよく、他の基板（例えば、ＳＯＩ基板やＳｉＧｅ基板など）も適用可能である。
【００４１】
また、本発明は、上記各実施形態に限定されるものではなく、これら以外の各種の形態を採ることができる。すなわち、本発明の趣旨を逸脱しない範囲で適宜変形して実施することができる。
【符号の説明】
【００４２】
１ シリコン基板
２ 電極
３ ＰＩＮ型ダイオード
４ ＮＰＮ型セレクター
１１ Ｐドープアモルファスシリコン膜（第１の非晶質膜）
１２ ノンドープアモルファスシリコン膜(第３の非晶質膜)
１４ Ｂドープアモルファスシリコン膜（第２の非晶質膜）
１５ Ｐドープアモルファスシリコン下層膜（第１の非晶質膜）
１６ ノンドープアモルファスシリコン下層膜(第３の非晶質下層膜)
１７ ノンドープアモルファスシリコン上層膜(第３の非晶質上層膜)
１８ Ｐドープアモルファスシリコン上層膜（第１の非晶質膜）
２６、２７ Ｂドープアモルファスシリコン膜
３１、 Ｐドープシリコン結晶膜（第１導電型結晶層）
３２ ノンドープシリコン結晶膜（第３導電型結晶層）
３４、３６、３７ Ｂドープシリコン結晶膜（第２導電型結晶層）
３５ Ｐドープシリコン結晶膜（第１導電型結晶下層）
３８ Ｐドープシリコン結晶膜（第１導電型結晶上層）
４１ 微結晶
４２ 結晶膜
【技術分野】
【０００１】
本発明の実施形態は、半導体装置とその製造方法に関する。
【背景技術】
【０００２】
次世代以降の３次元メモリでは、ダイオード等のシリコンを用いたセレクターを用いる半導体デバイスが検討されている。
【０００３】
例えば、抵抗変化膜を用いるＲｅＲＡＭ(Resistance Change Random Access Memory)では、抵抗変化膜に電流を流すために、セレクターが用いられる。このようなセレクターは、あらかじめ非晶質膜を形成し、ＲＴＡ（Rapid Thermal Annealing）により、非晶質膜を結晶化させることにより、形成される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−１９５４９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、セレクターの形成にあたり、不純物の拡散を抑制しつつ、非晶質膜を結晶化させる方法を提供するものである。
【課題を解決するための手段】
【０００６】
本発明の実施形態によれば、半導体装置の製造方法は、第１の不純物が添加された第１の非晶質膜を堆積し、前記第１の非晶質膜の上に、第３の非晶質下層膜を堆積し、前記第３の非晶質下層膜の上に、微結晶を形成し、前記微結晶を覆うように、前記第３の非晶質下層膜の上に、第３の非晶質上層膜を堆積し、前記第３の非晶質上層膜の上に、第２の不純物が添加された第２の非晶質膜を堆積する。さらに、マイクロ波を照射することにより、前記第１の非晶質膜を結晶化して、第１導電型結晶層を形成し、前記第２の非晶質膜を結晶化して、第２導電型結晶層を形成し、前記第３の非晶質下層膜と前記第３の非晶質上層膜とを結晶化して、第３導電型結晶層を形成する、ことを備える。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態にかかる半導体装置の模式断面図である。
【図２】第１の実施形態にかかる半導体装置の製造工程を説明するための図（その１）である。
【図３】第１の実施形態にかかる半導体装置の製造工程を説明するための図（その２）である。
【図４】第１の実施形態にかかる半導体装置の製造工程を説明するための図（その３）である。
【図５】第２の実施形態にかかる半導体装置の模式断面図である。
【図６】第２の実施形態にかかる半導体装置の製造工程を説明するための図（その１）である。
【図７】第２の実施形態にかかる半導体装置の製造工程を説明するための図（その２）である。
【図８】第２の実施形態にかかる半導体装置の製造工程を説明するための図（その３）である。
【図９】第２の実施形態にかかる半導体装置の製造工程を説明するための図（その４）である。
【図１０】第１の実施形態の半導体装置のその上面からの深さに対する不純物の濃度分布を示す図である。
【図１１】比較例としての半導体装置のその上面からの深さに対する不純物の濃度分布を示す図である。
【図１２】第１の実施形態の半導体装置と比較例としての半導体装置とについて測定された電流の電圧依存特性を示す図である。
【発明を実施するための形態】
【０００８】
（第１の実施形態）
第１の実施形態を説明する。以下、ＰＩＮ型ダイオードの形成方法を例に説明するが、本発明は、このような半導体装置の形成方法に限定されるものではなく、薄膜トランジスタ等の他の種類のトランジスタ等においても用いることができる。
【０００９】
また、第１の実施形態にかかる半導体装置の製造方法を示す図２から図４を参照して、本実施形態を説明する。なお、全図面にわたり共通する部分には、共通する符号を付す。
【００１０】
まず、図２（ａ）に示すように、シリコン基板１上に、窒化チタン膜等で形成された電極２を形成する。そして、電極２の上に、ＰＨ３／Ｓｉ２Ｈ６／Ｈｅ混合ガス、又は、ＰＨ３／ＳｉＨ４／Ｈｅ混合ガスを用いたＣＶＤ（Chemical Vapor Deposition）法により、基板温度５００℃の条件で、不純物Ｐ（リン）が添加されたＰドープアモルファスシリコン膜（第１の非晶質膜）１１を、例えば、厚さ２５ｎｍのものとして成膜する。
【００１１】
さらに、図２（ｂ）に示すように、Ｐドープアモルファスシリコン膜１１の上に、連続して、ＳｉＨ４ガス、又は、Ｓｉ２Ｈ６ガスを用いたＣＶＤ法により、基板温度５００℃の条件で、不純物が添加されていないノンドープアモルファスシリコン膜（第３の非晶質膜）１２を、例えば、厚さ２０ｎｍのものとして成膜する。
【００１２】
図３（ａ）に示されるように、その後、真空を破らずに、ＧｅＨ４ガスを用いたＣＶＤ法により、基板温度５００℃の条件で、ノンドープアモルファスシリコン膜１２上に、微結晶４１を形成する。微結晶４１は、例えば、直径０．５ｎｍ〜５ｎｍであり、インジウム、イリジウム、チタン、タンタル、コバルト、ゲルマニウム、白金、ランタン、ニッケル、イットリウム、ハフニウム、ジルコニウム、スズ、ニオブ、バリウム、ストロンチウム、マグネシウム、シリコンゲルマニウム、の微結晶から選択されることが好ましく、より好ましくは、ゲルマニウム、シリコンゲルマニウムである。以下、ゲルマニウム微結晶４１を用いた場合について、説明する。
【００１３】
次に、図３（ｂ）に示されるように、ゲルマニウム微結晶４１とノンドープアモルファスシリコン膜１２とを覆うように、ＳｉＨ４ガス、又は、Ｓｉ２Ｈ６ガスを用いたＣＶＤ法により、基板温度５００℃の条件で、さらに、不純物が添加されていないノンドープアモルファスシリコン膜（第３の非晶質膜）１２を、例えば、厚さ２０ｎｍのものとして成膜する。すなわち、微結晶４１を含むノンドープアモルファスシリコン膜１２は、厚さ４０ｎｍのものとして形成されることとなる。
【００１４】
さらに、図４（ａ）に示されるように、ノンドープアモルファスシリコン膜１２上に、ＳｉＨ４／Ｈ２／ＢＣｌ３混合ガス、又は、Ｓｉ２Ｈ６／Ｈ２／ＢＣｌ３混合ガスを用いたＣＶＤ法により、基板温度５００℃の条件で、不純物Ｂ（ボロン）が添加されたＢドープアモルファスシリコン膜（第２の非晶質膜）１４を、例えば、厚さ２５ｎｍのものとして成膜する。
【００１５】
この後、マイクロ波アニールを行う。詳細には、２．４５ＧＨｚ〜２５ＧＨｚのマイクロ波を照射する。マイクロ波の照射条件は、基板温度が２００〜５５０℃の範囲になるように設定する。例えば、マイクロ波の照射条件としては、マイクロ波のパワーについては１０Ｗ／ｃｍ２〜１０ｋＷ／ｃｍ２、照射時間については３０秒〜３０分間とする。この際、基板温度は、パイロメータを用いて、Ｂドープアモルファスシリコン膜１４の表面あるいは、基板の裏面を測定することによって得られる。
【００１６】
このように、マイクロ波を照射することにより、図４（ｂ）に示されるように、Ｐドープアモルファスシリコン膜１１と、ノンドープアモルファスシリコン膜１２と、Ｂドープアモルファスシリコン膜１４とを結晶化させ、それぞれ、Ｐドープシリコン結晶膜（第１導電型結晶層）３１と、ノンドープシリコン結晶膜（第３導電型結晶層）３２と、Ｂドープシリコン結晶膜（第２導電型結晶層）３４とを形成する。
【００１７】
以上のようにして、図１に示されるような、例えば厚さ９０ｎｍのＰＩＮ型ダイオード３が形成される。詳細には、図１に示されるＰＩＮ型ダイオード３は、例えば厚さ２５ｎｍの不純物Ｐが添加されたＰドープシリコン結晶膜（第１導電型結晶層）３１と、Ｐドープシリコン結晶膜上に形成された不純物が添加されていない、例えば厚さ４０ｎｍのノンドープシリコン結晶膜（第３導電型結晶層）３２と、ノンドープシリコン結晶膜の上に形成された、例えば厚さ２５ｎｍの不純物Ｂが添加されたＢドープシリコン結晶膜（第２導電型結晶層）３４とを備える。さらに、ノンドープシリコン結晶膜３２は、ゲルマニウム微結晶に由来するゲルマニウムを含む。
【００１８】
上記のように形成された本実施形態の厚さ９０ｎｍのＰＩＮ型ダイオードと、比較例として以下のように形成されたＰＩＮ型ダイオードとにおける、ＰＩＮ型ダイオードの上面からの深さに対する不純物Ｂ及びＰの濃度分布を、ＳＩＭＳ（Secondary Ion Mass Spectrometry）を用いて、測定した。
【００１９】
詳細には、この比較例としてのＰＩＮ型ダイオードは、以下のようにして得られる。すなわち、電極上に、不純物Ｐが添加された厚さ２５ｎｍのＰドープアモルファスシリコン膜を形成し、その上に、不純物が添加されていない厚さ４０ｎｍのノンドープアモルファスシリコン膜を形成し、ノンドープアモルファスシリコン膜の上に、不純物Ｂ（ボロン）が添加された厚さ２５ｎｍのＢドープアモルファスシリコン膜を形成する。さらに、基板温度７５０℃となるような条件で、詳細には、６０秒間のＮ２中でＲＴＡ（Rapid Thermal Annealing）を行う。
【００２０】
つまり、比較例としてのＰＩＮ型ダイオードは、本実施形態と異なり、微結晶を用いず、さらにマイクロ波を照射する代わりにＲＴＡを用いることにより形成されており、それ以外の各膜の形成条件等は、本実施形態と同じである。
【００２１】
図１０は、本実施形態のＰＩＮ型ダイオードのマイクロ波アニール前後のＰＩＮ型ダイオードの上面からの深さに対する不純物Ｂ及びＰの濃度分布である。この図からわかるように、アニールによる不純物の拡散が抑制されていることがわかる。これは、以下によるものと考えられる。すなわち、マイクロ波は、ＲＴＡで用いられる赤外線と比べて、膜内部への浸透性が高いという性質を有する。そのため、マイクロ波アニールは、微結晶を膜内部に形成した効果と相まって、低温で、効率良く膜の内部を結晶化することができる。従って、低温で結晶化を行うことができるため、不純物の拡散を抑制することができると考えられる。
【００２２】
さらに、図１０からは、アニール前と比べてアニール後は、不純物Ｂは、ＰＩＮ型ダイオード上面から近いところに分布し、不純物Ｐは、ＰＩＮ型ダイオード上面からより深いところに分布していることがわかる。さらに、図１０中のアニール後の不純物Ｂ及び不純物Ｐの濃度分布を示す線が、急峻に増加及び減少していることから、不純物Ｂ及び不純物Ｐが選択的に分布していることがわかる。
【００２３】
これは、マイクロ波アニールにより、ノンドープアモルファスシリコン膜１２の中央に存在する微結晶４１を核として、ノンドープアモルファスシリコン膜１２と、Ｐドープアモルファスシリコン膜１１と、Ｂドープアモルファスシリコン膜１４とを順次結晶化させていることから、ノンドープアモルファスシリコン膜１２の中に存在する微結晶４１の近傍の先に結晶化した部分の結晶面が、結晶化とともに進行し、その上方にあるＰドープアモルファスシリコン膜１１と、その下方にあるＢドープアモルファスシリコン膜１４と、に含まれる不純物Ｐ及びＢを押し戻すことによるものと推測される。
【００２４】
一方、図１１は、比較例のＰＩＮ型ダイオードのマイクロ波アニール前後のＰＩＮ型ダイオードの上面からの深さに対する不純物Ｂ及びＰの濃度分布である。この図からわかるように、ＲＴＡによるアニールにより不純物の拡散が起きていることがわかる。詳細には、ノンドープシリコン結晶膜３２に対応するＰＩＮ型ダイオードの上面からの深さ５０ｎｍ付近にまで、不純物が拡散し、混ざり合っていることがわかる。このように、ノンドープシリコン結晶膜３２に、言い換えると、Ｉ層に、不純物Ｂ及びＰが拡散したＰＩＮ型ダイオードにおいては、オフ電流が大きいという問題が生じる。
【００２５】
さらに、上記のように形成された本実施形態の厚さ９０ｎｍのＰＩＮ型ダイオードと、先に説明した比較例として形成されたＰＩＮ型ダイオードとに対して、電流−電圧特性を測定した。なお、比較例としてのＰＩＮ型ダイオードは、先に説明した上面からの深さに対する不純物Ｂ及びＰの濃度分布を測定した際の比較例としてのＰＩＮ型ダイオードと同じものである。
【００２６】
測定結果を図１２に示す。この図からもわかるように、順方向の電流（印加電圧０Ｖ以上）については、本実施形態のＰＩＮ型ダイオードと比較例としてのＰＩＮ型ダイオードとは、同程度である。一方、逆方向の電流（印加電圧０Ｖ以下）については、本実施形態のＰＩＮ型ダイオードは、比較例としてのＰＩＮ型ダイオードと比して、電流値が低減していることが分かる。すなわち、本実施形態のＰＩＮ型ダイオードは、オフ電流が小さいことがわかる。
【００２７】
なお、本実施形態では、ＰＩＮ型ダイオードについて説明したが、本実施形態は、ＮＩＰ型ダイオードに対しても、適用することができる。
【００２８】
（第２の実施形態）
第２の実施形態の半導体装置の製造方法の、これまで説明してきた第１の実施形態の半導体装置の製造方法と異なる点は、微結晶の代わりに、結晶膜を用いて、ＮＰＮ型セレクターを形成することである。
【００２９】
以下、第２の実施形態について説明する。以下、ＮＰＮ型セレクターの形成方法を例に説明するが、本発明は、このような半導体装置の形成方法に限定されるものではなく、薄膜トランジスタ等の他の種類のトランジスタ等においても用いることができる。
【００３０】
また、第２の実施形態にかかる半導体装置の製造方法を示す図６から図９を参照して、本実施形態を説明する。なお、全図面にわたり共通する部分には、共通する符号を付す。
【００３１】
まず、第１の実施形態と同様に、まず、図６（ａ）に示されるように、シリコン基板１上に、窒化チタン膜等で形成された電極２を形成する。そして、電極２の上に、ＰＨ３／Ｓｉ２Ｈ６／Ｈｅ混合ガス、又は、ＰＨ３／ＳｉＨ４／Ｈｅ混合ガスを用いたＣＶＤ（Chemical Vapor Deposition）法により、基板温度５００℃の条件で、不純物Ｐ（リン）が添加されたＰドープアモルファスシリコン膜を、例えば、厚さ２５ｎｍのものとして成膜し、Ｐドープアモルファスシリコン下層膜（第１の非晶質膜）１５とする。
【００３２】
さらに、第１の実施形態と同様に、図６（ｂ）に示されるように、Ｐドープアモルファスシリコン下層膜１５の上に、ＳｉＨ４ガス、又は、Ｓｉ２Ｈ６ガスを用いたＣＶＤ法により、基板温度５００℃の条件で、不純物が添加されていないノンドープアモルファスシリコン下層膜（第３の非晶質下層膜）１６を、例えば、厚さ２０ｎｍのものとして成膜する。
【００３３】
図７（ａ）に示されるように、その後、真空を破らずに、ＧｅＨ４ガスを用いたＣＶＤ法により、基板温度５００℃の条件で、ノンドープアモルファスシリコン下層膜１６上に、結晶膜４２を形成する。この結晶膜４２は、例えば、厚さ０．５ｎｍ〜５０ｎｍのものとして成膜する。結晶膜４２は、インジウム、イリジウム、チタン、タンタル、コバルト、ゲルマニウム、白金、ランタン、ニッケル、イットリウム、ハフニウム、ジルコニウム、スズ、ニオブ、バリウム、ストロンチウム、マグネシウム、シリコンゲルマニウムから選択されることが好ましく、より好ましくは、ゲルマニウム、シリコンゲルマニウムである。以下、ゲルマニウム結晶膜４２を用いた場合について、説明する。
【００３４】
図７（ｂ）に示されるように、次に、第１の実施形態と同様に、ゲルマニウム結晶膜４２を覆うように、ＳｉＨ４ガス、又は、Ｓｉ２Ｈ６ガスを用いたＣＶＤ法により、基板温度５００℃の条件で、さらに、不純物が添加されていないノンドープアモルファスシリコン上層膜（第３の非晶質上層膜）１７を、例えば、厚さ２０ｎｍのものとして成膜する。
【００３５】
さらに、図８（ａ）に示されるように、ノンドープアモルファスシリコン上層膜１７上に、ＰＨ３／Ｓｉ２Ｈ６／Ｈｅ混合ガス、又は、ＰＨ３／ＳｉＨ４／Ｈｅ混合ガスを用いたＣＶＤ法により、基板温度５００℃の条件で、不純物Ｐ（リン）が添加されたＰドープアモルファスシリコン膜を、例えば、厚さ２５ｎｍのものとして成膜し、Ｐドープアモルファスシリコン上層膜（第２の非晶質膜）１８とする。
【００３６】
次に、図８（ｂ）に示されるように、ノンドープアモルファスシリコン膜１６及び１７中に、ボロン濃度が１Ｅ１７ｃｍ−３程度の濃度となるように、イオン注入を行い、不純物Ｂ（ボロン）が添加されたＢドープアモルファスシリコン膜２６及び２７を形成する。
【００３７】
図９に示されるように、この後、２．４５ＧＨｚ〜２５ＧＨｚのマイクロ波を照射する。マイクロ波の照射条件は、第１の実施形態と同様に、基板温度が２００〜５５０℃の範囲になるように設定する。詳細には、マイクロ波のパワーについては１０Ｗ／ｃｍ２〜１０ｋＷ／ｃｍ２、照射時間については３０秒〜３０分間である。このように、マイクロ波を照射することにより、Ｐドープアモルファスシリコン下層膜１５と、イオン注入によってボロンが添加されたＢドープアモルファスシリコン膜２６及び２７と、Ｂドープアモルファスシリコン膜２７の上に設けられたＰドープアモルファスシリコン上層膜１８と、を結晶化させて、Ｐドープシリコン結晶膜（第１導電型結晶下層）３５と、Ｂドープシリコン結晶膜（第２導電型結晶層）３６及び３７と、Ｂドープシリコン結晶膜上に設けられたＰドープシリコン結晶膜（第１導電型結晶上層）３８とを形成する。
【００３８】
このようにして、図５に示されるようなＮＰＮ型セレクター４が形成される。詳細には、図５に示されるＮＰＮ型セレクター４は、不純物Ｐが添加されたＰドープシリコン結晶膜（第１導電型結晶上層）３５と、Ｐドープシリコン結晶膜上に形成されたＢドープシリコン結晶膜（第２導電型結晶層）３６及び３７と、Ｂドープシリコン結晶膜３７の上に形成されたＰドープシリコン結晶膜（第１導電型結晶下層）３８とを備える。さらに、Ｂドープシリコン結晶膜３６及び３７は、ゲルマニウム結晶膜４２を備える。
【００３９】
なお、本実施形態では、ＮＰＮ型セレクターについて説明したが、本実施形態は、ＰＮＰ型セレクターに対しても、適用することができる。
【００４０】
以下に説明した第１及び第２の実施形態では、シリコン基板上にセレクターを形成する例を説明したが、セレクターを形成する基板は、必ずしもシリコン基板でなくてもよく、他の基板（例えば、ＳＯＩ基板やＳｉＧｅ基板など）も適用可能である。
【００４１】
また、本発明は、上記各実施形態に限定されるものではなく、これら以外の各種の形態を採ることができる。すなわち、本発明の趣旨を逸脱しない範囲で適宜変形して実施することができる。
【符号の説明】
【００４２】
１ シリコン基板
２ 電極
３ ＰＩＮ型ダイオード
４ ＮＰＮ型セレクター
１１ Ｐドープアモルファスシリコン膜（第１の非晶質膜）
１２ ノンドープアモルファスシリコン膜(第３の非晶質膜)
１４ Ｂドープアモルファスシリコン膜（第２の非晶質膜）
１５ Ｐドープアモルファスシリコン下層膜（第１の非晶質膜）
１６ ノンドープアモルファスシリコン下層膜(第３の非晶質下層膜)
１７ ノンドープアモルファスシリコン上層膜(第３の非晶質上層膜)
１８ Ｐドープアモルファスシリコン上層膜（第１の非晶質膜）
２６、２７ Ｂドープアモルファスシリコン膜
３１、 Ｐドープシリコン結晶膜（第１導電型結晶層）
３２ ノンドープシリコン結晶膜（第３導電型結晶層）
３４、３６、３７ Ｂドープシリコン結晶膜（第２導電型結晶層）
３５ Ｐドープシリコン結晶膜（第１導電型結晶下層）
３８ Ｐドープシリコン結晶膜（第１導電型結晶上層）
４１ 微結晶
４２ 結晶膜
【特許請求の範囲】
【請求項１】
第１の不純物が添加された第１の非晶質膜を堆積し、
前記第１の非晶質膜の上に、第３の非晶質下層膜を堆積し、
前記第３の非晶質下層膜の上に、微結晶を形成し、
前記微結晶を覆うように、前記第３の非晶質下層膜の上に、第３の非晶質上層膜を堆積し、
前記第３の非晶質上層膜の上に、第２の不純物が添加された第２の非晶質膜を堆積し、
マイクロ波を照射することにより、
前記第１の非晶質膜を結晶化して、第１導電型結晶層を形成し、
前記第２の非晶質膜を結晶化して、第２導電型結晶層を形成し、
前記第３の非晶質下層膜と前記第３の非晶質上層膜とを結晶化して、第３導電型結晶層を形成する、
ことを備える半導体装置の製造方法。
【請求項２】
第１の不純物が添加された第１の非晶質膜を堆積し、
前記第１型非晶質膜の上に、第３の非晶質下層膜を堆積し、
前記第３の非晶質下層膜の上に、結晶膜を形成し、
前記結晶膜を覆うように、前記第３の非晶質下層膜の上に、第３の非晶質上層膜を堆積し、
前記第３の非晶質上層膜の上に、前記第１の不純物が添加された第２の非晶質膜を堆積し、
前記第３の非晶質下層膜と前記第３の非晶質上層膜とに、第２の不純物を注入し、
マイクロ波を照射することにより、
前記第１の非晶質膜と前記第２の非晶質膜とを結晶化して、第１導電型結晶層を形成し、
前記第３の非晶質下層膜と前記第３の非晶質上層膜とを結晶化して、第２導電型結晶層を形成する、
ことを備える半導体装置の製造方法。
【請求項３】
前記微結晶、又は、前記結晶膜が、インジウム、イリジウム、チタン、タンタル、コバルト、ゲルマニウム、白金、ランタン、ニッケル、イットリウム、ハフニウム、ジルコニウム、スズ、ニオブ、バリウム、ストロンチウム、マグネシウム、シリコンゲルマニウムからなる群から選択されることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記微結晶、又は、前記結晶膜が、ゲルマニウム、又は、シリコンゲルマニウムであることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項５】
マイクロ波を照射することにより、前記第１の非晶質膜と、前記第２の非晶質膜と、前記第３の非晶質下層膜と前記第３の非晶質上層膜との温度を、２００℃から５５０℃に加熱する、ことを特徴とする請求項１から４のいずれか１つに記載の半導体装置の製造方法。
【請求項６】
第１の不純物が添加された第１導電型結晶層と、
前記第１導電型結晶層の上に形成された第３導電型結晶層と、
前記第３導電型結晶層の上に形成され、第２の不純物が添加された第２導電型結晶層と、
を備え、
前記第３導電型結晶層は、ゲルマニウムを含むものとして形成されている、
半導体装置。
【請求項７】
第１の不純物が添加された第１導電型結晶下層と、
前記第１導電型結晶下層の上に形成され、第２の不純物が添加された第２導電型結晶層と、
前記第２導電型結晶層の上に形成され、前記第１の不純物が添加された第１導電型結晶上層と、
を備え、
前記第２導電型結晶層は、前記第１導電型結晶下層の上に設けられた第２導電型結晶下層と、第２導電型結晶上層と、前記第２導電型結晶下層と前記第２導電型結晶上層との間に介挿されたゲルマニウムを含む結晶膜とを備えるものとして構成されている、
半導体装置。
【請求項１】
第１の不純物が添加された第１の非晶質膜を堆積し、
前記第１の非晶質膜の上に、第３の非晶質下層膜を堆積し、
前記第３の非晶質下層膜の上に、微結晶を形成し、
前記微結晶を覆うように、前記第３の非晶質下層膜の上に、第３の非晶質上層膜を堆積し、
前記第３の非晶質上層膜の上に、第２の不純物が添加された第２の非晶質膜を堆積し、
マイクロ波を照射することにより、
前記第１の非晶質膜を結晶化して、第１導電型結晶層を形成し、
前記第２の非晶質膜を結晶化して、第２導電型結晶層を形成し、
前記第３の非晶質下層膜と前記第３の非晶質上層膜とを結晶化して、第３導電型結晶層を形成する、
ことを備える半導体装置の製造方法。
【請求項２】
第１の不純物が添加された第１の非晶質膜を堆積し、
前記第１型非晶質膜の上に、第３の非晶質下層膜を堆積し、
前記第３の非晶質下層膜の上に、結晶膜を形成し、
前記結晶膜を覆うように、前記第３の非晶質下層膜の上に、第３の非晶質上層膜を堆積し、
前記第３の非晶質上層膜の上に、前記第１の不純物が添加された第２の非晶質膜を堆積し、
前記第３の非晶質下層膜と前記第３の非晶質上層膜とに、第２の不純物を注入し、
マイクロ波を照射することにより、
前記第１の非晶質膜と前記第２の非晶質膜とを結晶化して、第１導電型結晶層を形成し、
前記第３の非晶質下層膜と前記第３の非晶質上層膜とを結晶化して、第２導電型結晶層を形成する、
ことを備える半導体装置の製造方法。
【請求項３】
前記微結晶、又は、前記結晶膜が、インジウム、イリジウム、チタン、タンタル、コバルト、ゲルマニウム、白金、ランタン、ニッケル、イットリウム、ハフニウム、ジルコニウム、スズ、ニオブ、バリウム、ストロンチウム、マグネシウム、シリコンゲルマニウムからなる群から選択されることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記微結晶、又は、前記結晶膜が、ゲルマニウム、又は、シリコンゲルマニウムであることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項５】
マイクロ波を照射することにより、前記第１の非晶質膜と、前記第２の非晶質膜と、前記第３の非晶質下層膜と前記第３の非晶質上層膜との温度を、２００℃から５５０℃に加熱する、ことを特徴とする請求項１から４のいずれか１つに記載の半導体装置の製造方法。
【請求項６】
第１の不純物が添加された第１導電型結晶層と、
前記第１導電型結晶層の上に形成された第３導電型結晶層と、
前記第３導電型結晶層の上に形成され、第２の不純物が添加された第２導電型結晶層と、
を備え、
前記第３導電型結晶層は、ゲルマニウムを含むものとして形成されている、
半導体装置。
【請求項７】
第１の不純物が添加された第１導電型結晶下層と、
前記第１導電型結晶下層の上に形成され、第２の不純物が添加された第２導電型結晶層と、
前記第２導電型結晶層の上に形成され、前記第１の不純物が添加された第１導電型結晶上層と、
を備え、
前記第２導電型結晶層は、前記第１導電型結晶下層の上に設けられた第２導電型結晶下層と、第２導電型結晶上層と、前記第２導電型結晶下層と前記第２導電型結晶上層との間に介挿されたゲルマニウムを含む結晶膜とを備えるものとして構成されている、
半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１２−３３７５０（Ｐ２０１２−３３７５０Ａ）
【公開日】平成２４年２月１６日（２０１２．２．１６）
【国際特許分類】
【出願番号】特願２０１０−１７２６０８（Ｐ２０１０−１７２６０８）
【出願日】平成２２年７月３０日（２０１０．７．３０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年２月１６日（２０１２．２．１６）
【国際特許分類】
【出願日】平成２２年７月３０日（２０１０．７．３０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]