半導体装置
【課題】磁気エネルギー回生回路において、電力変換効率を向上させる。
【解決手段】半導体装置100は、IGBT101およびPiNダイオード102が一体的に形成されており、n-支持基板1のおもて面側に、トレンチ11、n+エミッタ領域6、エミッタ電極7、第1のチャネル領域2および第2のチャネル領域3が設けられている。トレンチ11内には、ゲート絶縁膜12を介してゲート電極5が設けられている。第1のチャネル領域2の表面積は、第2のチャネル領域3の表面積よりも広く形成されている。第1のチャネル領域2および第2のチャネル領域3はトレンチ11により分離されている。第1のチャネル領域2とエミッタ電極7は、第1のコンタクト部を介してのみ接続されている。n-支持基板1の裏面側には、FS領域8およびpコレクタ領域9が設けられている。pコレクタ領域9の表面層の一部には、n+高濃度領域10が設けられている。
【解決手段】半導体装置100は、IGBT101およびPiNダイオード102が一体的に形成されており、n-支持基板1のおもて面側に、トレンチ11、n+エミッタ領域6、エミッタ電極7、第1のチャネル領域2および第2のチャネル領域3が設けられている。トレンチ11内には、ゲート絶縁膜12を介してゲート電極5が設けられている。第1のチャネル領域2の表面積は、第2のチャネル領域3の表面積よりも広く形成されている。第1のチャネル領域2および第2のチャネル領域3はトレンチ11により分離されている。第1のチャネル領域2とエミッタ電極7は、第1のコンタクト部を介してのみ接続されている。n-支持基板1の裏面側には、FS領域8およびpコレクタ領域9が設けられている。pコレクタ領域9の表面層の一部には、n+高濃度領域10が設けられている。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、半導体装置に関し、特に交流回路に流れる電流を制御する磁気エネルギー回生回路に用いる半導体装置に関する。
【背景技術】
【0002】
複数の半導体スイッチング素子をオン・オフ制御することにより電力の変換を行う電力変換装置は公知な技術である。例えば、PWM(Pulse Width Modulation)制御を行うための電力変換装置では、交流電源からの電源電圧を、4個の逆導通半導体スイッチで構成されるブリッジ回路によって制御している。逆導通半導体スイッチには、それぞれ逆並列に接続されたフリーホイールダイオード(FWD:Free Wheeling Diode)を備えており、逆方向に電流を導通させる構成となっている。ブリッジ回路は、負荷回路に指定の大きさで電源供給を行うハードスイッチング回路となっている。
【0003】
このような電力変換装置では、逆導通半導体スイッチがオンになっている間は、電源から逆導通半導体スイッチを介して負荷回路へと電流が流れる。一方、逆導通半導体スイッチがオフになると、負荷回路が例えばコイルなどの誘導性の負荷回路である場合、誘導起電力が発生し、負荷回路から逆導通半導体スイッチへと逆方向に電流が流れてしまう。このとき、逆導通半導体スイッチにFWDが設けられていることで、誘導起電力によって流れた逆方向の電流を、FWDから誘導性負荷へと流すことができる。
【0004】
このような交流回路では、負荷回路内に発生する擬似的な電気抵抗(リアクタンス)や、配線および交流発電機のインダクタンス成分などにより、リアクタンス電圧が発生する。リアクタンス電圧が発生することにより、負荷回路に供給される電流の減少や、負荷回路に流れる電流波形の位相遅れなどが生じ、交流回路における力率が低下する。
【0005】
上述した問題を回避するため、低力率の交流回路では磁気エネルギー回生回路が備えられている。磁気エネルギー回生回路では、インダクタンスに蓄えられた磁気エネルギーを回生することでリアクタンス電圧の発生による導通損失を低減させ、電力変換装置の変換効率を向上させている(例えば、下記特許文献1参照。)。
【0006】
特許文献1では、負荷回路に流れる電流を遮断した場合、回路内に残留する磁気エネルギーをブリッジ回路内に設けられた蓄積コンデンサに蓄積し、次回のオン時に、蓄積コンデンサに蓄積されたエネルギーを負荷回路に放電することで、交流回路に回生させる電流順逆両方向スナバーエネルギー回生方式スイッチの発明について開示されている。
【0007】
このような磁気エネルギー回生回路では、低オン電圧特性、高速スイッチング特性および負荷短絡耐量という、それぞれがトレードオフ関係にある特性を同時に実現するように開発されたスイッチング素子が用いられている。このようなスイッチング素子として、例えば、絶縁ゲート型バイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)において、コレクタ領域からの少数キャリアの注入を低くすることで、低オン電圧特性を向上させるとともに、高速スイッチング特性および負荷短絡耐量を向上させる技術が提案されている(例えば、下記非特許文献1および下記非特許文献2参照。)。
【0008】
しかしながら、従来のスイッチング素子を用いた磁気エネルギー回生回路では、低オン電圧特性を犠牲にして、高速スイッチング特性を得ているため、磁気エネルギー回生回路のエネルギー変換効率を十分に向上させることができない。
【0009】
また、スイッチング素子の低オン電圧特性を改善するための方法として、スイッチング素子を構成するIGBTおよびFWDのそれぞれの低オン電圧特性を改善することでスイッチング素子全体の低オン電圧化を図り、電力変換装置の変換効率を向上させる技術が提案されている(例えば、下記特許文献2および下記非特許文献3参照。)。
【0010】
しかしながら、IGBTとFWDとを別々の半導体装置として構成しているため、半導体装置の数が多くなることで実装面積が大きくなり、半導体装置の小型化の障害となっている。さらに、磁気エネルギー回生回路では、スイッチング素子を直列に接続した構成となっているため、すべてのスイッチング素子に同じ大きさの電流が流れ、磁気エネルギー回生回路全体での導通損失が増加してしまうという問題がある。
【0011】
上述した問題を解決するために、IGBTおよびFWDを同一の半導体基板に一体的に形成した逆導通IGBT(RC−IGBT)が提案されている(例えば、下記特許文献3、下記非特許文献4および下記非特許文献5参照。)。非特許文献4および非特許文献5の技術では、IGBT構造が形成された半導体素子裏面のpコレクタ層の一部にn領域を設けることで、IGBT内にPNダイオードを内蔵している。そのため、磁気エネルギー回生回路のスイッチング素子としてRC−IGBTを用いることで、磁気エネルギー回生回路の構成に必要な半導体素子の数を減らすことができ、実装面積を小さくすることができる。
【0012】
ところで、トレンチ構造のIGBTの低オン電圧特性を改善する方法として、トレンチ構造とpチャネルの上のエミッタコンタクト部の間引き構造により、キャリアの流れを制限し半導体素子内に蓄積させることでキャリア濃度を増加させる方法が提案されている(例えば、下記非特許文献6参照。)。また、別の方法として、pチャネル層とn-層の間に高濃度のn層を設けて、下向きの弱い電界を発生させることにより、正孔を半導体素子内に蓄積することでキャリア濃度を増加させる方法が提案されている(例えば、下記非特許文献7参照。)。
【0013】
【特許文献1】特開2000−358359号公報
【特許文献2】特開2008−171294号公報
【特許文献3】特開2008−4867号公報
【非特許文献1】ワイ・オノザワ(Y.Onozawa)、外5名、ディベロップメント オブ ザ ネクスト ジェネレーション 1200V トレンチ−ゲート FS−IGBT フィーチャリング ローアー EMI ノイズ アンド ローアー スイッチング ロス(Development of the next generation 1200V trench−gate FS−IGBT featuring lower EMI noise and lower switching loss)、(韓国)、第19回パワー半導体デバイス国際シンポジウム2007(ISPSD’07:Proceedings of the 19th International Symposium on Power Semiconductor Devices and ICs 2007)、2007年5月27−30日、p.13−16
【非特許文献2】エッチ・ルースィング(H.Ruthing)、外4名、600V−IGBT3:トレンチ フィールド ストップ テクノロジー イン 70μm ウルトラ−スィン ウェハー テクノロジー(600V−IGBT3:Trench Field Stop Technology in 70μm Ultra−Thin Wafer Technology)、(英国)、第15回パワー半導体デバイス国際シンポジウム2003(ISPSD’03:Proceedings of the 15th International Symposium on Power Semiconductor Devices and ICs 2003)、2003年4月、p.66−69
【非特許文献3】アール・シマダ(R.Shimada)、外7名、ア ニュー AC カレント スイッチ コールド MERS ウィズ ロー オン−ステイト ボルテージ IGBTズ(1.54V) フォア リニューアブル エナジー アンド パワー セイビング アプリケーションズ(A New AC Current Switch Called MERS with Low On−State Voltage IGBTs(1.54V) for Renewable Energy and Power Saving Applications)、(米国)、第20回パワー半導体デバイス国際シンポジウム2008(ISPSD’08:Proceedings of the 20th International Symposium on Power Semiconductor Devices and ICs 2008)、2008年5月18−22日、p.4−11
【非特許文献4】エッチ・ルースィング(H.Ruthing)、外4名、600V リバース コンダクティング (RC−)IGBT フォア ドライバーズ アプリケーションズ イン ウルトラ−スィン ウェハー テクノロジー(600V Reverse Conducting (RC−)IGBT for Drives Applications in Ultra−Thin Wafer Technology)、(韓国)、第19回パワー半導体デバイス国際シンポジウム2007(ISPSD’07:Proceedings of the 19th International Symposium on Power Semiconductor Devices and ICs 2007)、2007年5月27−30日、p.89−92
【非特許文献5】エム・ラヒモ(M.Rahimo)、外5名、ア ハイ カレント3300V モデル エンプロイイング リバース コンダクティング IGBTズ セッティング ア ニュー ベンチマーク イン アウトプット パワー ケイパビリティー(A High Current 3300V Module Employing Reverse Conducting IGBTs Setting a New Benchmark in Output Power Capability)、(米国)、第20回パワー半導体デバイス国際シンポジウム2008(ISPSD’08:Proceedings of the 20th International Symposium on Power Semiconductor Devices and ICs 2008)、2008年5月18−22日、p.68−71
【非特許文献6】エム・キタガワ(M.Kitagawa)、外4名、ア 4500V インジェクション エンハンスト インスレイテッド ゲート バイポーラ トランジスタ(IEGT) オペレーティング イン ア モード シミラー トゥー ア サイリスタ(A 4500V Injection Enhanced Insulated Gate Bipolar Transistor(IEGT) Operating in a Mode Similar to a Thyristor)、(米国)、1993年国際電子デバイス会議 テクニカル ダイジェスト(IEDM’93 Technical Digest:International Electron Devices Meeting 1993 Technical Digest)、1993年12月、p.679−681
【非特許文献7】エッチ・タカハシ(H.Takahashi)、外3名、キャリア ストアード トレンチ−ゲート バイポーラ トランジスタ −ア ノベル パワー デバイス フォア ハイ ボルテージ アプリケーション−(Carrier Stored Trench−Gate Bipolar Transistor −A Novel Power Device for High Voltage Application−)、(米国)、第8回パワー半導体デバイス国際シンポジウム2003(ISPSD’96:Proceedings of the 15th International Symposium on Power Semiconductor Devices and ICs 1996)、1996年5月20−23日、p.349−352
【発明の開示】
【発明が解決しようとする課題】
【0014】
しかしながら、上述した非特許文献4および非特許文献5の技術では、ライフタイムコントロールプロセスを適用してダイオードの逆回復特性の高速化を図っている。また、上述した非特許文献2および非特許文献4の技術では、pコレクタ層の濃度を低くすることで少数キャリアの注入効率を低くし、IGBT動作の高速スイッチング特性を実現している。このように、従来のRC−IGBTでは、IGBT動作時の高速スイッチング特性および内蔵PNダイオードの逆回復特性の高速化を実現するために、これらの特性とトレードオフ関係にある低オン電圧特性が十分に改善されていない。
【0015】
また、上述した非特許文献6および非特許文献7の技術をRC−IGBTに適用した場合、FWD動作時に、IGBTに内蔵したFWDのオン電圧が高くなってしまう。非特許文献6では、エミッタコンタクト部の間引き構造が、内蔵FWDのアノード電極の一部を排除することに相当し、電流導通能力が劣化しオン電圧を増大させてしまう。また、非特許文献7では、pチャネル層とn-層の間に高濃度のn層を設けることで、FWD動作時のpチャネル層からの正孔注入効率が劣化し、オン電圧が増大してしまう。つまり、低オン電圧特性を十分に改善させたフィールドストップ領域(以下、FS領域とする)を有するトレンチ構造のFS−IGBT(以下、トレンチFS−IGBTとする)にFWDを内蔵することでRC−IGBTを作製したとしても、トレンチFS−IGBTで得られた低オン電圧特性を得ることができない。このように、従来の技術では、低オン電圧特性が十分でないため、十分な電力変換効率が得られないという問題点がある。
【0016】
この発明は、上述した従来技術による問題点を解消するため、磁気エネルギー回生回路において、電力変換効率を向上させることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0017】
上述した課題を解決し、目的を達成するため、請求項1の発明にかかる半導体装置は、交流電源と誘導性負荷の間に直列に接続され、前記誘導性負荷に供給される電力を制御する電力変換装置を構成する半導体装置において、前記電力変換装置は、複数の逆導通半導体スイッチで構成されたブリッジ回路、および前記ブリッジ回路の直流端子間に接続されたコンデンサを有する磁気エネルギー回生回路を有し、前記磁気エネルギー回生回路を構成する前記逆導通半導体スイッチの少なくとも1つが、ダイオードを内蔵する絶縁ゲート型バイポーラトランジスタであり、かつ前記ダイオードの順方向と前記絶縁ゲート型バイポーラトランジスタの順方向が逆向きになるように接続されていることを特徴とする。
【0018】
また、請求項2の発明にかかる半導体装置は、請求項1に記載の発明において、前記絶縁ゲート型バイポーラトランジスタは、第1導電型の半導体基板と、前記半導体基板のおもて面の表面層に設けられた第2導電型のチャネル領域と、前記チャネル領域を貫通し前記半導体基板に達するように設けられたトレンチと、前記トレンチに、ゲート絶縁膜を介して設けられたゲート電極と、前記チャネル領域の表面層の一部に、前記トレンチに接して設けられた第1導電型のエミッタ領域と、前記エミッタ領域に接するエミッタ電極と、を有し、前記チャネル領域は前記トレンチによって、第1のチャネル領域と、前記エミッタ領域および前記エミッタ電極と接する第2のチャネル領域とに分けられ、前記半導体基板のおもて面における前記第1のチャネル領域の表面積は、前記半導体基板のおもて面における前記第2のチャネル領域の表面積よりも広く形成され、前記第1のチャネル領域の表面の一部には、前記第1のチャネル領域と前記エミッタ電極とが接する面積を制御するエミッタコンタクト部を有することを特徴とする。
【0019】
また、請求項3の発明にかかる半導体装置は、請求項2に記載の発明において、前記絶縁ゲート型バイポーラトランジスタは、前記半導体基板の裏面に設けられた前記半導体基板よりも低抵抗の第1導電型のフィールドストップ領域と、前記フィールドストップ領域の表面に設けられた第2導電型のコレクタ領域と、前記コレクタ領域の表面層の一部に、前記フィールドストップ領域よりも高濃度を有する第1導電型の高濃度領域と、を有し、前記半導体基板の裏面における前記高濃度領域の表面積は、前記半導体基板の電流が流れる活性領域の面積の2%以上40%以下であることを特徴とする。
【0020】
また、請求項4の発明にかかる半導体装置は、請求項3に記載の発明において、前記高濃度領域は、前記第2のチャネル領域の中央部と対向する領域に形成されることを特徴とする。
【0021】
上述した発明によれば、絶縁ゲート型バイポーラトランジスタにダイオードを内蔵した半導体装置において、第1のチャネル領域の表面積を、第2のチャネル領域の表面積よりも広く形成し、かつ、エミッタコンタクト部によって第1のチャネル領域とエミッタ電極とが接する面積を制御している。そのため、絶縁ゲート型バイポーラトランジスタの動作時に、第1のチャネル領域からエミッタ電極へとキャリアが流れ出すことを防止することができる。また、半導体基板のおもて面の表面層で、第1のチャネル領域と第2のチャネル領域を分離することにより、絶縁ゲート型バイポーラトランジスタの動作時に、半導体基板の内部において、第1のチャネル領域が第2のチャネル領域を介してエミッタ電極に接続されるのを防止することができる。また、半導体基板の裏面において、高濃度領域の表面積および形成位置を制御することにより、絶縁ゲート型バイポーラトランジスタの動作時に、コレクタ領域から高濃度領域に少数キャリアが注入されるのを防止することができる。これにより、ダイオードを内蔵する絶縁ゲート型バイポーラトランジスタの低オン電圧特性を、従来の逆導通半導体スイッチの低オン電圧特性よりも向上させることができる。また、ダイオードの動作時に、第1のチャネル領域から少数キャリアが注入されるので、ダイオードの低オン電圧特性を、従来の逆導通半導体スイッチの低オン電圧特性よりも向上させることができる。
【発明の効果】
【0022】
本発明にかかる半導体装置によれば、半導体素子を設けた磁気エネルギー回生回路において、電力変換効率を向上させることができるという効果を奏する。
【発明を実施するための最良の形態】
【0023】
以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。なお、各実施の形態の説明およびすべての添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【0024】
(実施の形態1)
図1は、実施の形態1にかかる半導体装置を用いた回路図である。図1に示す回路では、誘導性の負荷回路112と交流電源113の間に直列に接続された磁気エネルギー回生回路111と、制御回路114とで構成されている。磁気エネルギー回生回路111は、IGBT101およびダイオード102を有する第1の逆導通半導体スイッチと、IGBT103およびダイオード104を有する第2の逆導通半導体スイッチと、IGBT105およびダイオード106を有する第3の逆導通半導体スイッチと、IGBT107およびダイオード108を有する第4の逆導通半導体スイッチとで構成されたブリッジ回路、およびブリッジ回路の直流端子間に接続されたコンデンサ125で構成されている。それぞれの逆導通半導体スイッチには、各逆導通半導体スイッチを駆動するゲート駆動回路が設けられている。各逆導通半導体スイッチの内の少なくとも一つ、例えば第1の逆導通半導体スイッチを構成するIGBT101およびダイオード102は、同一の半導体装置100に一体的に形成されている。
【0025】
制御回路114は、ゲート駆動回路121〜124を制御するためのスイッチング信号を出力することにより、負荷回路112または交流電源113に同期する周波数で、磁気エネルギー回生回路111のオン・オフ制御を行っている。制御回路114では、対角線上に位置するペアの第1の逆導通半導体スイッチおよび第4の逆導通半導体スイッチと、第2の逆導通半導体スイッチおよび第3の逆導通半導体スイッチを、交流電源113の電圧波形と同一周期でそれぞれ交互にオンするように、スイッチング信号をそれぞれのゲート駆動回路に供給している。
【0026】
交流電源113の電圧が正の場合、IGBT103とIGBT105をオンさせることで、ダイオード102とIGBT105の経路とIGBT103とダイオード108の経路の2経路に同時に電流が流れる。交流電源113の電圧が正から負に反転する直前にIGBT103とIGBT105をオフにし、IGBT101とIGBT107をオンにすると、負荷回路112のインダクタンスに蓄えられた磁気エネルギーがダイオード102、コンデンサ125、ダイオード108の経路でコンデンサ125に充電される。充電が終わり、交流電源113の電圧が正から負に反転するとIGBT107,コンデンサ125、IGBT101の経路でコンデンサ125の放電が行われる。この時、ダイオード106とIGBT101の経路とIGBT107とダイオード104の経路の2経路に同時に電流が流れる。次に、交流電源113の電圧が負から正に反転する直前にIGBT103とIGBT105をオンにし、IGBT101とIGBT107をオフにすると、負荷回路112のインダクタンスに蓄えられた磁気エネルギーがダイオード106、コンデンサ125、ダイオード104の経路でコンデンサ125に充電される。充電が終わり、交流電源113の電圧が負から正に反転するとIGBT103,コンデンサ125、IGBT105の経路でコンデンサ125の放電が行われる。この時、ダイオード102とIGBT105の経路とIGBT103とダイオード108の経路の2経路に同時に電流が流れる。以降これらが繰り返される。このように、磁気エネルギーをコンデンサ125に蓄え、交流電源113の電圧が正負と反転するたびに負荷回路112にこの磁気エネルギーを放電することで回生を図り、回路における力率を向上させる。
【0027】
図2は、実施の形態1にかかる半導体装置を示す断面図である。また、図3は、実施の形態1にかかる半導体装置を示す平面図である。図2に示すように、半導体装置100では、n型のシリコン基板としてn-支持基板1が用いられている。半導体装置100は、例えば、n-支持基板1のおもて面側に設けられたトレンチ構造のゲート電極と、n-支持基板1の裏面側に設けられたフィールドストップ領域(FS領域)を有するトレンチ構造のFS−IGBT(トレンチFS−IGBT)である。また、半導体装置100は、IGBT101に、例えばPiNダイオード102が内蔵された構成の逆導通IGBT(RC−IGBT)である。なお、図1に示す回路では、第1〜第4の逆導通半導体スイッチとして、図2に示すような半導体装置100を4つ必要とする。
【0028】
図2に示すように、半導体装置100のおもて面には、n-支持基板1のおもて面の表面層に、pチャネル領域4が設けられている。pチャネル領域4を貫通しn-支持基板1に達するように、トレンチ11が設けられている。トレンチ11により分離されたpチャネル領域4は、第1のチャネル領域2と第2のチャネル領域3とが交互に繰り返し形成された構成となっている。このとき、第1のチャネル領域2と接するトレンチの側面間の幅(以下、第1のチャネル領域2の幅とする)は、第2のチャネル領域3と接するトレンチの側面間の幅(以下、第2のチャネル領域3の幅とする)よりも広くなっている。
【0029】
第2のチャネル領域3の表面層の一部には、トレンチ11に接して、n+エミッタ領域6が互いに離れて設けられている。トレンチ11内には、ゲート絶縁膜12を介してゲート電極5が設けられている。n-支持基板1のおもて面には、n+エミッタ領域6および第2のチャネル領域3に接するエミッタ電極7が設けられている。
【0030】
また、図3に示すように、トレンチ11、第1のチャネル領域2、第1のチャネル領域2間の第2のチャネル領域3、ゲート電極5およびn+エミッタ領域6は、pチャネル領域4の表面層においてストライプ形状で設けられている。第1のチャネル領域2はトレンチ11により囲まれており、第1のチャネル領域2と第2のチャネル領域3とは、トレンチ11により分離されている。pチャネル領域4を囲むように、耐圧構造領域14が設けられている。全てのトレンチ11を端部同士で連結してもよい。
【0031】
n-支持基板1のおもて面上には、図示省略する層間絶縁膜が設けられており、エミッタ電極7と第1のチャネル領域2とを電気的に接続させる第1のコンタクト部21および第2のコンタクト部22が設けられている。第1のコンタクト部21が、エミッタコンタクト部に相当する。
【0032】
第1のコンタクト部21は、第1のチャネル領域2の表面に、第1のチャネル領域2の表面積よりも十分に小さい例えば正方形の形状で設けられている。第2のコンタクト部22は、エミッタ電極7の表面にストライプ形状で設けられている。例えば1辺9.6mmの正方形形状を有する半導体装置100の電流が流れる領域(以下、活性領域とする)の面積が6mm2のとき、例えば第1のチャネル領域2の幅を16μmとし、第2のチャネル領域3の幅を4μmとし、トレンチ11の幅を1μmとして設けた場合、第1のコンタクト部21の大きさは、例えば1辺5μmの正方形の形状とするのが好ましい。
【0033】
一方、図2に示すように、半導体装置100の裏面では、n-支持基板1の裏面の表面層に、n-支持基板1よりも低抵抗のn型のFS領域8が設けられている。FS領域8の表面層には、pコレクタ領域9が設けられている。pコレクタ領域9の表面層の一部には、FS領域8よりも高濃度を有するn+高濃度領域10が設けられている。n+高濃度領域10は、第2のチャネル領域3の中央部とほぼ対向する領域に形成されている。また、n-支持基板1の裏面におけるn+高濃度領域10の表面積は、活性領域の面積の2%以上40%以下となるように設けられている。pコレクタ領域9およびn+高濃度領域10の表面には、コレクタ電極13が設けられている。
【0034】
このように、半導体装置100内にIGBT101と一体化して、第2のチャネル領域3と、n-支持基板1およびFS領域8と、n+高濃度領域10とで構成されるPiNダイオード102を形成することができる。
【0035】
また、n-支持基板1のおもて面において、第1のチャネル領域2と第2のチャネル領域3とをトレンチ11によって分離することにより、IGBT101の動作時において、第1のチャネル領域2とエミッタ電極7とがn-支持基板1の内部を介して接続されることを防止することができる。
【0036】
また、第1のチャネル領域2の幅を、第2のチャネル領域3の幅よりも広く設けることで、第1のチャネル領域2の表面積を第2のチャネル領域3の表面積よりも大きくすることができる。また、第1のコンタクト部21を第1のチャネル領域2の表面積よりも十分に小さく設けることで、第1のチャネル領域2とエミッタ電極7とが接続する面積を制御することができる。これにより、IGBT101の動作時において、第1のチャネル領域2からエミッタ電極7にキャリアが流れ出すことを防止することができ、表面キャリアが十分に蓄積されるため、IGBT101の低オン電圧特性を向上させることができる。また、PiNダイオード102の動作時において、第2のチャネル領域3からの少数キャリアの注入が十分に生じるため、PiNダイオード102の低オン電圧特性を向上させることができる。その理由は、後述する。
【0037】
また、n-支持基板1の裏面において、n+高濃度領域10の形成位置および形成面積を制御することにより、IGBT領域101の動作時において、pコレクタ領域9からn+高濃度領域10に少数キャリアが注入されるのを防止することができる。その理由は、後述する。
【0038】
図4〜図8は、実施の形態1にかかる半導体装置の製造方法を示す断面図である。まず、図4に示すように、n型シリコン基板のn-支持基板1となるウェハを準備し、n-支持基板1の表面層に、トレンチ11を、ストライプ形状でかつ第1のチャネル領域2となる領域を囲むように形成する。このとき、トレンチ11は、第1のチャネル領域2の幅となる間隔を開けた領域と、第1のチャネル領域2の幅よりも狭い第2のチャネル領域3となる間隔を開けた領域とが、交互に繰り返し形成されるような間隔を開けて形成される。トレンチ11の形成において、トレンチ11の底面を、約0.5μmの曲率半径で形成することができる。次いで、トレンチ11にゲート絶縁膜12を成長させ、例えばポリシリコンなどの酸化膜で埋め込み、ゲート電極5を形成する。
【0039】
次いで、イオン注入法および熱拡散法により、n-支持基板1のおもて面に、トレンチ11の深さよりも浅いpチャネル領域4を形成する。このとき、pチャネル領域4は、トレンチ11により、第1のチャネル領域2と第2のチャネル領域3に分離される。
【0040】
次いで、イオン注入法および熱拡散法により、第2のチャネル領域3の表面層の一部に、n+エミッタ領域6を形成する。次いで、n-支持基板1のおもて面に、図示省略する例えばBPSG(Boro−Phospho Silicate Glass)などの層間絶縁膜を形成する。次いで、パターニング処理および熱処理により、層間絶縁膜に、第1のコンタクト部21および第2のコンタクト部22を開口する。第1のコンタクト部21は、第1のチャネル領域2の表面に1箇所、例えば正方形形状に形成する。第2のコンタクト部22は、n+エミッタ領域6に沿って、ストライプ形状に形成する。
【0041】
次いで、スパッタリング法により、層間絶縁膜の表面に、エミッタ電極7となる例えばアルミニウム(Al)膜を堆積する。次いで、フォトリソグラフィにより、アルミニウム膜を加工して配線パターンを形成した後に熱処理を行う。次いで、半導体基板100の表面に、例えばポリイミドなどによる図示省略する表面保護膜を形成し、パターニング処理および熱処理により、エミッタ電極7およびゲート電極5のパッド部の電極引き出し用のコンタクトホールを開口し、接続のための電極表面を露出する。
【0042】
次いで、図5に示すように、n-支持基板1の裏面を100μm前後の所望の厚さになるまで研磨する。次いで、図6に示すように、イオン注入によりn-支持基板1の裏面の表面層にFS領域8を形成した後、アニール処理によりFS領域8を活性化する。次いで、イオン注入によりFS領域8の表面層にpコレクタ領域9を形成する。次いで、pコレクタ領域9の表面に、図示省略するフォトレジストを塗布してベーク処理を行う。その後、フォトレジストにパターニングを行い、各チップとなる領域において、n+エミッタ領域6を有する第2のチャネル領域3の中央部とほぼ対向する位置に、活性領域の面積の2%以上40%以下の大きさの穴(以下、レジスト穴とする)を開口する。
【0043】
次いで、レジスト穴からpコレクタ領域9の表面層に、例えばリンをイオン注入し、図7に示すように、pコレクタ領域9の表面層の一部に、n+高濃度領域10を形成する。次いで、図8に示すように、pコレクタ領域9およびn+高濃度領域10の表面に、例えば半導体レーザー15などを照射してレーザーアニールを行い、pコレクタ領域9およびn+高濃度領域10を活性化させる。次いで、フォトレジストを除去する。
【0044】
次いで、半導体装置100の裏面に、例えば真空蒸着法により、コレクタ電極13としてチタン(Ti)膜、ニッケル(Ni)膜および金(Au)膜をこの順に積層する。次いで、ダイシングラインに沿って個々のチップ状にウェハを切断することにより、半導体装置100が完成する。
【0045】
なお、レジスト穴の形状は、角部分を持たず曲線部を有する略円形状で、望ましくは円形状であることが好ましい。その理由は、多角形状のレジスト穴を開口した場合、縦型のPiNダイオード102において、断面形状が多角形状となってしまい、角部分に電界集中が起きてしまう可能性があるからである。
【0046】
以上、説明したように、実施の形態1によれば、IGBT101にPiNダイオード102を内蔵した半導体装置100において、第1のチャネル領域2の表面積を、第2のチャネル領域3の表面積よりも広く形成し、かつ、第1のコンタクト部21によって第1のチャネル領域2とエミッタ電極7とが接続される面積を制御している。そのため、IGBT101の動作時に、第1のチャネル領域2からエミッタ電極7へとキャリアが流れ出すことを防止することができる。また、トレンチ11によって、第1のチャネル領域2と第2のチャネル領域3とが分離されていることにより、IGBT101の動作時に、半導体基板100の内部において、第1のチャネル領域2が第2のチャネル領域3を介してエミッタ電極7に接続されるのを防止することができる。また、半導体基板100の裏面において、n+高濃度領域10の表面積および形成位置を制御することにより、IGBT101の動作時に、pコレクタ領域9からn+高濃度領域10に少数キャリアが注入されるのを防止することができる。これにより、半導体装置100の低オン電圧特性を、従来の逆導通半導体スイッチの低オン電圧特性よりも向上させることができる。また、PiNダイオード102の動作時に、第1のチャネル領域2から少数キャリアが注入されるので、PiNダイオード102の低オン電圧特性を、従来の逆導通半導体スイッチの低オン電圧特性よりも向上させることができる。また、磁気エネルギー回生回路では、商用電源周波数である50〜60Hz程度のスイッチング周波数を用いるため、高速スイッチング特性を必要としない。従って、従来のように、pコレクタ領域9を低濃度化することや、ライフタイム制御を行う必要がないので、IGBT101のオン電圧やPiNダイオード102のオン電圧が高くなることを防止することができる。また、半導体装置100に、IGBT101およびPiNダイオード102を一体化させて作製することにより、IGBTおよびPiNダイオードを別々の半導体基板に作製した従来の逆導通半導体スイッチよりも小型化を図ることができる。
【0047】
(実施の形態2)
実施の形態1において、トレンチ11に囲まれた第1のチャネル領域2に第1のコンタクト部21を複数箇所設けても良い。それ以外の半導体装置の構成は、実施の形態1と同様である。また、実施の形態2にかかる半導体装置の製造方法は、実施の形態1とほぼ同様である。
【0048】
以上、説明したように、実施の形態2によれば、実施の形態1と同様の効果を得ることができる。
【0049】
(実施例1)
実施の形態1に従い、半導体装置100を作製した(以下、実施例1とする)。実施例1において、n-支持基板1として、直径6インチ、厚さ500μmおよび不純物濃度8.0×1013cm-3のn型シリコン基板を準備した。裏面研削後のn-支持基板1の厚さは135μmとした。1つの半導体素子の形成領域を、1辺9.6mmの正方形形状とした。活性領域の面積を6mm2とした。第1のチャネル領域2の幅を16μmとした。第2のチャネル領域3の幅を4μmとした。トレンチ11の幅および深さは、それぞれ1μmおよび5μmとした。ゲート酸化膜の厚さを100nmとした。ゲート電極7として、ポリシリコンを用いた。pチャネル領域4の深さを2.5μmとした。pチャネル領域4の形成には、ドーパントとしてボロン(B)を用い、ドーズ量8.0×1013cm-2とし、熱処理温度および時間を1150℃および2時間とした。n+エミッタ領域6の深さを0.4μmとした。n+エミッタ領域6の形成には、ドーパントとして砒素(As)を用い、ドーズ量5.0×1015cm-2とした。
【0050】
層間絶縁膜としてBPSGを用い、その厚さを1.0μmとした。第1のコンタクト部21を、1辺が5μmの正方形の形状とした。トレンチ11に囲まれた第1のチャネル領域2において、第1のコンタクト部21の形成は1箇所とした。エミッタ電極7として、シリコン(Si)を1%含有するアルミニウムを用いた。エミッタ電極7のパターニング後の熱処理温度を400℃とした。表面保護膜の厚さを10μmとした。表面保護膜のパターニング後の熱処理温度を300℃とした。FS層8の形成には、ドーパントとしてリン(P)を用い、ドーズ量5.0×1013cm-2とした。pコレクタ領域9の形成には、ドーパントとしてボロンを用い、ドーズ量3.0×1013cm-2、加速電圧40keVとした。n+高濃度領域10の形成には、ドーパントとしてリンを用い、ドーズ量5.0×1015cm-2、加速電圧80keVとした。レジスト穴の形状を円形形状とし、その面積を活性領域の面積の2%である1.2mm2とした。pコレクタ領域9およびn+高濃度領域10に行うレーザーアニールの照射エネルギー密度を2J/cm2とした。コレクタ電極13として、チタン膜、ニッケル膜および金膜をこの順に積層した。
【0051】
上述した実施例1(RC−IGBT)と、トレンチFS−IGBTとPiNダイオードとを別々の半導体基板に作製した従来の半導体装置の電流−電圧特性を比較した。図9は、実施の形態1にかかる半導体装置のIGBT動作時の電流−電圧特性を示す特性図である。また、図10は、実施の形態1にかかる半導体装置のFWD動作時の電流−電圧特性を示す特性図である。図9に示す実施例1の結果は、実施例1においてIGBT101の動作時のオン電圧を測定している。図10に示す実施例1の結果は、実施例1においてPiNダイオード102の動作時のオン電圧を測定している。実施例1の定格電圧および定格電流は、それぞれ1200Vおよび75Aである。なお、従来のトレンチFS−IGBTは、低オン電圧特性および高速スイッチング特性を同時に実現させた設計とした。従来のPiNダイオードは、低オン電圧特性および高速スイッチング特性を同時に実現させた設計とした。
【0052】
図9および図10に示す結果より、75Aの電流が流れた時の、実施例1のIGBT101動作時およびPiNダイオード102動作時のオン電圧は、それぞれ1.55Vおよび1.47Vであることがわかる。それに対して、従来のトレンチFS−IGBTおよび従来のPiNダイオードのオン電圧は、それぞれ1.96Vおよび1.80Vであることがわかる。これにより、実施例1では、従来のトレンチFS−IGBTおよび従来のPiNダイオードに比べて、オン電圧を低減できることがわかった。なお、このときの実施例1の電流密度は125A/cm2となる。
【0053】
さらに、上述した従来のトレンチFS−IGBTおよびPiNダイオードを低オン電圧特性のみを実現させた設計とし、図9および図10に示す測定と同様に、電流−電圧特性を測定した。その結果、トレンチFS−IGBTおよびPiNダイオードのオン電圧は、それぞれ1.52Vおよび1.41Vとなった。つまり、実施例1は、低オン電圧特性のみを実現させた設計のトレンチFS−IGBTおよびPiNダイオードとほぼ同様のオン電圧を得ることができることがわかった。これにより、実施例1では、低オン電圧特性のみを特化した従来のスイッチング素子とほぼ同様の低オン電圧特性を実現することができることがわかった。また、実施例1では、IGBT101およびPiNダイオード102を同一の半導体基板に作製することで、別の半導体基板に作製された従来のスイッチング素子よりも小型化を図ることができる。
【0054】
また、実施例1においてn+高濃度領域10の形成位置のみを変更した半導体装置(以下、実施例1の比較例とする)の電流−電圧特性を測定した。実施例1の比較例は、n+高濃度領域10を形成するに際し、レジスト穴の位置を、n+エミッタ領域6を有する第2のチャネル領域3の中央部に対応する位置からIGBT101の形成領域側に2mm程ずらしている。その結果、実施例1の比較例では、IGBT101動作時のオン電圧が2.01Vとなった。PiNダイオード102動作時のオン電圧は、実施例1とほぼ同様の結果となった。この結果より、実施例1では、n+高濃度領域10をPiNダイオード102の形成領域の中央部に設けることで、IGBT101動作時のオン電圧を従来の半導体スイッチと同様に維持することができることがわかった。その理由は、IGBT101動作時において、半導体装置表面から供給される電子電流がn+高濃度領域10に集中し、pコレクタ領域9からの少数キャリアの注入が容易に生じるからであると推測される。
【0055】
さらに、実施例1においてn+高濃度領域10の面積を変化させて電流−電圧特性を測定した。図11は、実施の形態1にかかる半導体装置のFWDのカソード領域の面積変化に対する電流−電圧特性を示す特性図である。図11では、活性領域の面積に対するn+高濃度領域10の面積の比率の変化による、IGBT101動作時のオン電圧およびPiNダイオード102動作時のオン電圧を示している。図11に示す結果より、n+高濃度領域10の面積が増えるほど、IGBT101動作時のオン電圧が増大し、PiNダイオード102動作時のオン電圧は低減していることがわかる。また、活性領域の面積に対するn+高濃度領域10の面積の比率が2%以上40%以下の範囲Aにおいて、実施例1のIGBT101動作時およびPiNダイオード102動作時ともに、低オン電圧特性を維持していることがわかる。
【0056】
(実施例2)
また、実施例1において、トレンチ11に囲まれた各第1のチャネル領域2に第1のコンタクト部21を複数箇所形成した半導体装置(以下、実施例2とする)における電流−電圧特性を測定した。図12は、実施の形態2にかかる半導体装置の電流−電圧特性を示す特性図である。図12では、第1のコンタクト部21の形成個数の変化による、IGBT101動作時のオン電圧およびPiNダイオード102動作時のオン電圧を示している。図12に示す結果より、第1のコンタクト部21を設けていない、すなわち第1のチャネル領域2が電気的に浮いている場合、PiNダイオード102動作時のオン電圧が2.25Vとなることがわかった。このとき、IGBT101動作時のオン電圧は、従来のスイッチング素子と同様の低オン抵抗特性を維持している。これにより、第1のコンタクト部21を少なくとも1箇所設け、第1のチャネル領域2とエミッタ電極7とを電気的に接続させる必要があることがわかった。
【0057】
また、第1のコンタクト部21を5箇所以上設けた場合、IGBT101動作時のオン電圧が2.32V以上になることがわかった。その理由は、次に示すとおりである。例えば、実施例2において第1のチャネル領域2と第2のチャネル領域3が分離されていない場合の半導体装置(以下、実施例2の比較例とする)を例にして説明する。図13は、実施の形態2にかかる半導体装置の比較例の一例を示す平面図である。実施例2の比較例では、第1のコンタクト部21を設けていない場合においても、IGBT動作時のオン電圧が2.2Vとなってしまう。これは、半導体装置内部において、第1のチャネル領域2が、第2のチャネル領域3を介してエミッタ電極7の全面と接続されてしまうことにより、第1のチャネル領域2に表面キャリアを留めることができなくなるからである。これにより、第1のチャネル領域2とエミッタ電極7との接続面積を大きくし過ぎると、IGBT動作時のオン電圧が増大してしまうことがわかった。
【0058】
なお、本発明では、第1のチャネル領域2の幅および第2のチャネル領域3の幅をそれぞれ16μmおよび4μmとした半導体装置について記載しているが、第1のチャネル領域2の幅および第2のチャネル領域3の幅を、それぞれ20μmおよび4μmとした半導体装置、もしくは、それぞれ25μmおよび5μmとした半導体装置としても同様の効果を得ることができる。つまり、第1のチャネル領域2の幅が第2のチャネル領域3の幅よりも広ければ、同様の効果が得られる。
【0059】
以上において本発明では、磁気エネルギー回生回路を例に説明しているが、上述した実施の形態に限らず、さまざまな構成の回路に適用することが可能である。
【産業上の利用可能性】
【0060】
以上のように、本発明にかかる半導体装置は、電力変換装置に使用されるパワー半導体装置に有用である。
【図面の簡単な説明】
【0061】
【図1】実施の形態1にかかる半導体装置を用いた回路図である。
【図2】実施の形態1にかかる半導体装置を示す断面図である。
【図3】実施の形態1にかかる半導体装置を示す平面図である。
【図4】実施の形態1にかかる半導体装置の製造方法を示す断面図である。
【図5】実施の形態1にかかる半導体装置の製造方法を示す断面図である。
【図6】実施の形態1にかかる半導体装置の製造方法を示す断面図である。
【図7】実施の形態1にかかる半導体装置の製造方法を示す断面図である。
【図8】実施の形態1にかかる半導体装置の製造方法を示す断面図である。
【図9】実施の形態1にかかる半導体装置のIGBT動作時の電流−電圧特性を示す特性図である。
【図10】実施の形態1にかかる半導体装置のFWD動作時の電流−電圧特性を示す特性図である。
【図11】実施の形態1にかかる半導体装置のFWDのカソード領域の面積変化に対する電流−電圧特性を示す特性図である。
【図12】実施の形態2にかかる半導体装置の電流−電圧特性を示す特性図である。
【図13】実施の形態2にかかる半導体装置の比較例の一例を示す平面図である。
【符号の説明】
【0062】
1 n-支持基板
2 チャネル領域(第1)
3 チャネル領域(第2)
4 pチャネル領域
5 ゲート電極
6 n+エミッタ領域
7 エミッタ電極
8 フィールドストップ領域
9 pコレクタ領域
10 n+高濃度領域
11 トレンチ
12 ゲート絶縁膜
13 コレクタ電極
100 半導体装置
101 IGBT
102 PiNダイオード
【技術分野】
【0001】
この発明は、半導体装置に関し、特に交流回路に流れる電流を制御する磁気エネルギー回生回路に用いる半導体装置に関する。
【背景技術】
【0002】
複数の半導体スイッチング素子をオン・オフ制御することにより電力の変換を行う電力変換装置は公知な技術である。例えば、PWM(Pulse Width Modulation)制御を行うための電力変換装置では、交流電源からの電源電圧を、4個の逆導通半導体スイッチで構成されるブリッジ回路によって制御している。逆導通半導体スイッチには、それぞれ逆並列に接続されたフリーホイールダイオード(FWD:Free Wheeling Diode)を備えており、逆方向に電流を導通させる構成となっている。ブリッジ回路は、負荷回路に指定の大きさで電源供給を行うハードスイッチング回路となっている。
【0003】
このような電力変換装置では、逆導通半導体スイッチがオンになっている間は、電源から逆導通半導体スイッチを介して負荷回路へと電流が流れる。一方、逆導通半導体スイッチがオフになると、負荷回路が例えばコイルなどの誘導性の負荷回路である場合、誘導起電力が発生し、負荷回路から逆導通半導体スイッチへと逆方向に電流が流れてしまう。このとき、逆導通半導体スイッチにFWDが設けられていることで、誘導起電力によって流れた逆方向の電流を、FWDから誘導性負荷へと流すことができる。
【0004】
このような交流回路では、負荷回路内に発生する擬似的な電気抵抗(リアクタンス)や、配線および交流発電機のインダクタンス成分などにより、リアクタンス電圧が発生する。リアクタンス電圧が発生することにより、負荷回路に供給される電流の減少や、負荷回路に流れる電流波形の位相遅れなどが生じ、交流回路における力率が低下する。
【0005】
上述した問題を回避するため、低力率の交流回路では磁気エネルギー回生回路が備えられている。磁気エネルギー回生回路では、インダクタンスに蓄えられた磁気エネルギーを回生することでリアクタンス電圧の発生による導通損失を低減させ、電力変換装置の変換効率を向上させている(例えば、下記特許文献1参照。)。
【0006】
特許文献1では、負荷回路に流れる電流を遮断した場合、回路内に残留する磁気エネルギーをブリッジ回路内に設けられた蓄積コンデンサに蓄積し、次回のオン時に、蓄積コンデンサに蓄積されたエネルギーを負荷回路に放電することで、交流回路に回生させる電流順逆両方向スナバーエネルギー回生方式スイッチの発明について開示されている。
【0007】
このような磁気エネルギー回生回路では、低オン電圧特性、高速スイッチング特性および負荷短絡耐量という、それぞれがトレードオフ関係にある特性を同時に実現するように開発されたスイッチング素子が用いられている。このようなスイッチング素子として、例えば、絶縁ゲート型バイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)において、コレクタ領域からの少数キャリアの注入を低くすることで、低オン電圧特性を向上させるとともに、高速スイッチング特性および負荷短絡耐量を向上させる技術が提案されている(例えば、下記非特許文献1および下記非特許文献2参照。)。
【0008】
しかしながら、従来のスイッチング素子を用いた磁気エネルギー回生回路では、低オン電圧特性を犠牲にして、高速スイッチング特性を得ているため、磁気エネルギー回生回路のエネルギー変換効率を十分に向上させることができない。
【0009】
また、スイッチング素子の低オン電圧特性を改善するための方法として、スイッチング素子を構成するIGBTおよびFWDのそれぞれの低オン電圧特性を改善することでスイッチング素子全体の低オン電圧化を図り、電力変換装置の変換効率を向上させる技術が提案されている(例えば、下記特許文献2および下記非特許文献3参照。)。
【0010】
しかしながら、IGBTとFWDとを別々の半導体装置として構成しているため、半導体装置の数が多くなることで実装面積が大きくなり、半導体装置の小型化の障害となっている。さらに、磁気エネルギー回生回路では、スイッチング素子を直列に接続した構成となっているため、すべてのスイッチング素子に同じ大きさの電流が流れ、磁気エネルギー回生回路全体での導通損失が増加してしまうという問題がある。
【0011】
上述した問題を解決するために、IGBTおよびFWDを同一の半導体基板に一体的に形成した逆導通IGBT(RC−IGBT)が提案されている(例えば、下記特許文献3、下記非特許文献4および下記非特許文献5参照。)。非特許文献4および非特許文献5の技術では、IGBT構造が形成された半導体素子裏面のpコレクタ層の一部にn領域を設けることで、IGBT内にPNダイオードを内蔵している。そのため、磁気エネルギー回生回路のスイッチング素子としてRC−IGBTを用いることで、磁気エネルギー回生回路の構成に必要な半導体素子の数を減らすことができ、実装面積を小さくすることができる。
【0012】
ところで、トレンチ構造のIGBTの低オン電圧特性を改善する方法として、トレンチ構造とpチャネルの上のエミッタコンタクト部の間引き構造により、キャリアの流れを制限し半導体素子内に蓄積させることでキャリア濃度を増加させる方法が提案されている(例えば、下記非特許文献6参照。)。また、別の方法として、pチャネル層とn-層の間に高濃度のn層を設けて、下向きの弱い電界を発生させることにより、正孔を半導体素子内に蓄積することでキャリア濃度を増加させる方法が提案されている(例えば、下記非特許文献7参照。)。
【0013】
【特許文献1】特開2000−358359号公報
【特許文献2】特開2008−171294号公報
【特許文献3】特開2008−4867号公報
【非特許文献1】ワイ・オノザワ(Y.Onozawa)、外5名、ディベロップメント オブ ザ ネクスト ジェネレーション 1200V トレンチ−ゲート FS−IGBT フィーチャリング ローアー EMI ノイズ アンド ローアー スイッチング ロス(Development of the next generation 1200V trench−gate FS−IGBT featuring lower EMI noise and lower switching loss)、(韓国)、第19回パワー半導体デバイス国際シンポジウム2007(ISPSD’07:Proceedings of the 19th International Symposium on Power Semiconductor Devices and ICs 2007)、2007年5月27−30日、p.13−16
【非特許文献2】エッチ・ルースィング(H.Ruthing)、外4名、600V−IGBT3:トレンチ フィールド ストップ テクノロジー イン 70μm ウルトラ−スィン ウェハー テクノロジー(600V−IGBT3:Trench Field Stop Technology in 70μm Ultra−Thin Wafer Technology)、(英国)、第15回パワー半導体デバイス国際シンポジウム2003(ISPSD’03:Proceedings of the 15th International Symposium on Power Semiconductor Devices and ICs 2003)、2003年4月、p.66−69
【非特許文献3】アール・シマダ(R.Shimada)、外7名、ア ニュー AC カレント スイッチ コールド MERS ウィズ ロー オン−ステイト ボルテージ IGBTズ(1.54V) フォア リニューアブル エナジー アンド パワー セイビング アプリケーションズ(A New AC Current Switch Called MERS with Low On−State Voltage IGBTs(1.54V) for Renewable Energy and Power Saving Applications)、(米国)、第20回パワー半導体デバイス国際シンポジウム2008(ISPSD’08:Proceedings of the 20th International Symposium on Power Semiconductor Devices and ICs 2008)、2008年5月18−22日、p.4−11
【非特許文献4】エッチ・ルースィング(H.Ruthing)、外4名、600V リバース コンダクティング (RC−)IGBT フォア ドライバーズ アプリケーションズ イン ウルトラ−スィン ウェハー テクノロジー(600V Reverse Conducting (RC−)IGBT for Drives Applications in Ultra−Thin Wafer Technology)、(韓国)、第19回パワー半導体デバイス国際シンポジウム2007(ISPSD’07:Proceedings of the 19th International Symposium on Power Semiconductor Devices and ICs 2007)、2007年5月27−30日、p.89−92
【非特許文献5】エム・ラヒモ(M.Rahimo)、外5名、ア ハイ カレント3300V モデル エンプロイイング リバース コンダクティング IGBTズ セッティング ア ニュー ベンチマーク イン アウトプット パワー ケイパビリティー(A High Current 3300V Module Employing Reverse Conducting IGBTs Setting a New Benchmark in Output Power Capability)、(米国)、第20回パワー半導体デバイス国際シンポジウム2008(ISPSD’08:Proceedings of the 20th International Symposium on Power Semiconductor Devices and ICs 2008)、2008年5月18−22日、p.68−71
【非特許文献6】エム・キタガワ(M.Kitagawa)、外4名、ア 4500V インジェクション エンハンスト インスレイテッド ゲート バイポーラ トランジスタ(IEGT) オペレーティング イン ア モード シミラー トゥー ア サイリスタ(A 4500V Injection Enhanced Insulated Gate Bipolar Transistor(IEGT) Operating in a Mode Similar to a Thyristor)、(米国)、1993年国際電子デバイス会議 テクニカル ダイジェスト(IEDM’93 Technical Digest:International Electron Devices Meeting 1993 Technical Digest)、1993年12月、p.679−681
【非特許文献7】エッチ・タカハシ(H.Takahashi)、外3名、キャリア ストアード トレンチ−ゲート バイポーラ トランジスタ −ア ノベル パワー デバイス フォア ハイ ボルテージ アプリケーション−(Carrier Stored Trench−Gate Bipolar Transistor −A Novel Power Device for High Voltage Application−)、(米国)、第8回パワー半導体デバイス国際シンポジウム2003(ISPSD’96:Proceedings of the 15th International Symposium on Power Semiconductor Devices and ICs 1996)、1996年5月20−23日、p.349−352
【発明の開示】
【発明が解決しようとする課題】
【0014】
しかしながら、上述した非特許文献4および非特許文献5の技術では、ライフタイムコントロールプロセスを適用してダイオードの逆回復特性の高速化を図っている。また、上述した非特許文献2および非特許文献4の技術では、pコレクタ層の濃度を低くすることで少数キャリアの注入効率を低くし、IGBT動作の高速スイッチング特性を実現している。このように、従来のRC−IGBTでは、IGBT動作時の高速スイッチング特性および内蔵PNダイオードの逆回復特性の高速化を実現するために、これらの特性とトレードオフ関係にある低オン電圧特性が十分に改善されていない。
【0015】
また、上述した非特許文献6および非特許文献7の技術をRC−IGBTに適用した場合、FWD動作時に、IGBTに内蔵したFWDのオン電圧が高くなってしまう。非特許文献6では、エミッタコンタクト部の間引き構造が、内蔵FWDのアノード電極の一部を排除することに相当し、電流導通能力が劣化しオン電圧を増大させてしまう。また、非特許文献7では、pチャネル層とn-層の間に高濃度のn層を設けることで、FWD動作時のpチャネル層からの正孔注入効率が劣化し、オン電圧が増大してしまう。つまり、低オン電圧特性を十分に改善させたフィールドストップ領域(以下、FS領域とする)を有するトレンチ構造のFS−IGBT(以下、トレンチFS−IGBTとする)にFWDを内蔵することでRC−IGBTを作製したとしても、トレンチFS−IGBTで得られた低オン電圧特性を得ることができない。このように、従来の技術では、低オン電圧特性が十分でないため、十分な電力変換効率が得られないという問題点がある。
【0016】
この発明は、上述した従来技術による問題点を解消するため、磁気エネルギー回生回路において、電力変換効率を向上させることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0017】
上述した課題を解決し、目的を達成するため、請求項1の発明にかかる半導体装置は、交流電源と誘導性負荷の間に直列に接続され、前記誘導性負荷に供給される電力を制御する電力変換装置を構成する半導体装置において、前記電力変換装置は、複数の逆導通半導体スイッチで構成されたブリッジ回路、および前記ブリッジ回路の直流端子間に接続されたコンデンサを有する磁気エネルギー回生回路を有し、前記磁気エネルギー回生回路を構成する前記逆導通半導体スイッチの少なくとも1つが、ダイオードを内蔵する絶縁ゲート型バイポーラトランジスタであり、かつ前記ダイオードの順方向と前記絶縁ゲート型バイポーラトランジスタの順方向が逆向きになるように接続されていることを特徴とする。
【0018】
また、請求項2の発明にかかる半導体装置は、請求項1に記載の発明において、前記絶縁ゲート型バイポーラトランジスタは、第1導電型の半導体基板と、前記半導体基板のおもて面の表面層に設けられた第2導電型のチャネル領域と、前記チャネル領域を貫通し前記半導体基板に達するように設けられたトレンチと、前記トレンチに、ゲート絶縁膜を介して設けられたゲート電極と、前記チャネル領域の表面層の一部に、前記トレンチに接して設けられた第1導電型のエミッタ領域と、前記エミッタ領域に接するエミッタ電極と、を有し、前記チャネル領域は前記トレンチによって、第1のチャネル領域と、前記エミッタ領域および前記エミッタ電極と接する第2のチャネル領域とに分けられ、前記半導体基板のおもて面における前記第1のチャネル領域の表面積は、前記半導体基板のおもて面における前記第2のチャネル領域の表面積よりも広く形成され、前記第1のチャネル領域の表面の一部には、前記第1のチャネル領域と前記エミッタ電極とが接する面積を制御するエミッタコンタクト部を有することを特徴とする。
【0019】
また、請求項3の発明にかかる半導体装置は、請求項2に記載の発明において、前記絶縁ゲート型バイポーラトランジスタは、前記半導体基板の裏面に設けられた前記半導体基板よりも低抵抗の第1導電型のフィールドストップ領域と、前記フィールドストップ領域の表面に設けられた第2導電型のコレクタ領域と、前記コレクタ領域の表面層の一部に、前記フィールドストップ領域よりも高濃度を有する第1導電型の高濃度領域と、を有し、前記半導体基板の裏面における前記高濃度領域の表面積は、前記半導体基板の電流が流れる活性領域の面積の2%以上40%以下であることを特徴とする。
【0020】
また、請求項4の発明にかかる半導体装置は、請求項3に記載の発明において、前記高濃度領域は、前記第2のチャネル領域の中央部と対向する領域に形成されることを特徴とする。
【0021】
上述した発明によれば、絶縁ゲート型バイポーラトランジスタにダイオードを内蔵した半導体装置において、第1のチャネル領域の表面積を、第2のチャネル領域の表面積よりも広く形成し、かつ、エミッタコンタクト部によって第1のチャネル領域とエミッタ電極とが接する面積を制御している。そのため、絶縁ゲート型バイポーラトランジスタの動作時に、第1のチャネル領域からエミッタ電極へとキャリアが流れ出すことを防止することができる。また、半導体基板のおもて面の表面層で、第1のチャネル領域と第2のチャネル領域を分離することにより、絶縁ゲート型バイポーラトランジスタの動作時に、半導体基板の内部において、第1のチャネル領域が第2のチャネル領域を介してエミッタ電極に接続されるのを防止することができる。また、半導体基板の裏面において、高濃度領域の表面積および形成位置を制御することにより、絶縁ゲート型バイポーラトランジスタの動作時に、コレクタ領域から高濃度領域に少数キャリアが注入されるのを防止することができる。これにより、ダイオードを内蔵する絶縁ゲート型バイポーラトランジスタの低オン電圧特性を、従来の逆導通半導体スイッチの低オン電圧特性よりも向上させることができる。また、ダイオードの動作時に、第1のチャネル領域から少数キャリアが注入されるので、ダイオードの低オン電圧特性を、従来の逆導通半導体スイッチの低オン電圧特性よりも向上させることができる。
【発明の効果】
【0022】
本発明にかかる半導体装置によれば、半導体素子を設けた磁気エネルギー回生回路において、電力変換効率を向上させることができるという効果を奏する。
【発明を実施するための最良の形態】
【0023】
以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。なお、各実施の形態の説明およびすべての添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【0024】
(実施の形態1)
図1は、実施の形態1にかかる半導体装置を用いた回路図である。図1に示す回路では、誘導性の負荷回路112と交流電源113の間に直列に接続された磁気エネルギー回生回路111と、制御回路114とで構成されている。磁気エネルギー回生回路111は、IGBT101およびダイオード102を有する第1の逆導通半導体スイッチと、IGBT103およびダイオード104を有する第2の逆導通半導体スイッチと、IGBT105およびダイオード106を有する第3の逆導通半導体スイッチと、IGBT107およびダイオード108を有する第4の逆導通半導体スイッチとで構成されたブリッジ回路、およびブリッジ回路の直流端子間に接続されたコンデンサ125で構成されている。それぞれの逆導通半導体スイッチには、各逆導通半導体スイッチを駆動するゲート駆動回路が設けられている。各逆導通半導体スイッチの内の少なくとも一つ、例えば第1の逆導通半導体スイッチを構成するIGBT101およびダイオード102は、同一の半導体装置100に一体的に形成されている。
【0025】
制御回路114は、ゲート駆動回路121〜124を制御するためのスイッチング信号を出力することにより、負荷回路112または交流電源113に同期する周波数で、磁気エネルギー回生回路111のオン・オフ制御を行っている。制御回路114では、対角線上に位置するペアの第1の逆導通半導体スイッチおよび第4の逆導通半導体スイッチと、第2の逆導通半導体スイッチおよび第3の逆導通半導体スイッチを、交流電源113の電圧波形と同一周期でそれぞれ交互にオンするように、スイッチング信号をそれぞれのゲート駆動回路に供給している。
【0026】
交流電源113の電圧が正の場合、IGBT103とIGBT105をオンさせることで、ダイオード102とIGBT105の経路とIGBT103とダイオード108の経路の2経路に同時に電流が流れる。交流電源113の電圧が正から負に反転する直前にIGBT103とIGBT105をオフにし、IGBT101とIGBT107をオンにすると、負荷回路112のインダクタンスに蓄えられた磁気エネルギーがダイオード102、コンデンサ125、ダイオード108の経路でコンデンサ125に充電される。充電が終わり、交流電源113の電圧が正から負に反転するとIGBT107,コンデンサ125、IGBT101の経路でコンデンサ125の放電が行われる。この時、ダイオード106とIGBT101の経路とIGBT107とダイオード104の経路の2経路に同時に電流が流れる。次に、交流電源113の電圧が負から正に反転する直前にIGBT103とIGBT105をオンにし、IGBT101とIGBT107をオフにすると、負荷回路112のインダクタンスに蓄えられた磁気エネルギーがダイオード106、コンデンサ125、ダイオード104の経路でコンデンサ125に充電される。充電が終わり、交流電源113の電圧が負から正に反転するとIGBT103,コンデンサ125、IGBT105の経路でコンデンサ125の放電が行われる。この時、ダイオード102とIGBT105の経路とIGBT103とダイオード108の経路の2経路に同時に電流が流れる。以降これらが繰り返される。このように、磁気エネルギーをコンデンサ125に蓄え、交流電源113の電圧が正負と反転するたびに負荷回路112にこの磁気エネルギーを放電することで回生を図り、回路における力率を向上させる。
【0027】
図2は、実施の形態1にかかる半導体装置を示す断面図である。また、図3は、実施の形態1にかかる半導体装置を示す平面図である。図2に示すように、半導体装置100では、n型のシリコン基板としてn-支持基板1が用いられている。半導体装置100は、例えば、n-支持基板1のおもて面側に設けられたトレンチ構造のゲート電極と、n-支持基板1の裏面側に設けられたフィールドストップ領域(FS領域)を有するトレンチ構造のFS−IGBT(トレンチFS−IGBT)である。また、半導体装置100は、IGBT101に、例えばPiNダイオード102が内蔵された構成の逆導通IGBT(RC−IGBT)である。なお、図1に示す回路では、第1〜第4の逆導通半導体スイッチとして、図2に示すような半導体装置100を4つ必要とする。
【0028】
図2に示すように、半導体装置100のおもて面には、n-支持基板1のおもて面の表面層に、pチャネル領域4が設けられている。pチャネル領域4を貫通しn-支持基板1に達するように、トレンチ11が設けられている。トレンチ11により分離されたpチャネル領域4は、第1のチャネル領域2と第2のチャネル領域3とが交互に繰り返し形成された構成となっている。このとき、第1のチャネル領域2と接するトレンチの側面間の幅(以下、第1のチャネル領域2の幅とする)は、第2のチャネル領域3と接するトレンチの側面間の幅(以下、第2のチャネル領域3の幅とする)よりも広くなっている。
【0029】
第2のチャネル領域3の表面層の一部には、トレンチ11に接して、n+エミッタ領域6が互いに離れて設けられている。トレンチ11内には、ゲート絶縁膜12を介してゲート電極5が設けられている。n-支持基板1のおもて面には、n+エミッタ領域6および第2のチャネル領域3に接するエミッタ電極7が設けられている。
【0030】
また、図3に示すように、トレンチ11、第1のチャネル領域2、第1のチャネル領域2間の第2のチャネル領域3、ゲート電極5およびn+エミッタ領域6は、pチャネル領域4の表面層においてストライプ形状で設けられている。第1のチャネル領域2はトレンチ11により囲まれており、第1のチャネル領域2と第2のチャネル領域3とは、トレンチ11により分離されている。pチャネル領域4を囲むように、耐圧構造領域14が設けられている。全てのトレンチ11を端部同士で連結してもよい。
【0031】
n-支持基板1のおもて面上には、図示省略する層間絶縁膜が設けられており、エミッタ電極7と第1のチャネル領域2とを電気的に接続させる第1のコンタクト部21および第2のコンタクト部22が設けられている。第1のコンタクト部21が、エミッタコンタクト部に相当する。
【0032】
第1のコンタクト部21は、第1のチャネル領域2の表面に、第1のチャネル領域2の表面積よりも十分に小さい例えば正方形の形状で設けられている。第2のコンタクト部22は、エミッタ電極7の表面にストライプ形状で設けられている。例えば1辺9.6mmの正方形形状を有する半導体装置100の電流が流れる領域(以下、活性領域とする)の面積が6mm2のとき、例えば第1のチャネル領域2の幅を16μmとし、第2のチャネル領域3の幅を4μmとし、トレンチ11の幅を1μmとして設けた場合、第1のコンタクト部21の大きさは、例えば1辺5μmの正方形の形状とするのが好ましい。
【0033】
一方、図2に示すように、半導体装置100の裏面では、n-支持基板1の裏面の表面層に、n-支持基板1よりも低抵抗のn型のFS領域8が設けられている。FS領域8の表面層には、pコレクタ領域9が設けられている。pコレクタ領域9の表面層の一部には、FS領域8よりも高濃度を有するn+高濃度領域10が設けられている。n+高濃度領域10は、第2のチャネル領域3の中央部とほぼ対向する領域に形成されている。また、n-支持基板1の裏面におけるn+高濃度領域10の表面積は、活性領域の面積の2%以上40%以下となるように設けられている。pコレクタ領域9およびn+高濃度領域10の表面には、コレクタ電極13が設けられている。
【0034】
このように、半導体装置100内にIGBT101と一体化して、第2のチャネル領域3と、n-支持基板1およびFS領域8と、n+高濃度領域10とで構成されるPiNダイオード102を形成することができる。
【0035】
また、n-支持基板1のおもて面において、第1のチャネル領域2と第2のチャネル領域3とをトレンチ11によって分離することにより、IGBT101の動作時において、第1のチャネル領域2とエミッタ電極7とがn-支持基板1の内部を介して接続されることを防止することができる。
【0036】
また、第1のチャネル領域2の幅を、第2のチャネル領域3の幅よりも広く設けることで、第1のチャネル領域2の表面積を第2のチャネル領域3の表面積よりも大きくすることができる。また、第1のコンタクト部21を第1のチャネル領域2の表面積よりも十分に小さく設けることで、第1のチャネル領域2とエミッタ電極7とが接続する面積を制御することができる。これにより、IGBT101の動作時において、第1のチャネル領域2からエミッタ電極7にキャリアが流れ出すことを防止することができ、表面キャリアが十分に蓄積されるため、IGBT101の低オン電圧特性を向上させることができる。また、PiNダイオード102の動作時において、第2のチャネル領域3からの少数キャリアの注入が十分に生じるため、PiNダイオード102の低オン電圧特性を向上させることができる。その理由は、後述する。
【0037】
また、n-支持基板1の裏面において、n+高濃度領域10の形成位置および形成面積を制御することにより、IGBT領域101の動作時において、pコレクタ領域9からn+高濃度領域10に少数キャリアが注入されるのを防止することができる。その理由は、後述する。
【0038】
図4〜図8は、実施の形態1にかかる半導体装置の製造方法を示す断面図である。まず、図4に示すように、n型シリコン基板のn-支持基板1となるウェハを準備し、n-支持基板1の表面層に、トレンチ11を、ストライプ形状でかつ第1のチャネル領域2となる領域を囲むように形成する。このとき、トレンチ11は、第1のチャネル領域2の幅となる間隔を開けた領域と、第1のチャネル領域2の幅よりも狭い第2のチャネル領域3となる間隔を開けた領域とが、交互に繰り返し形成されるような間隔を開けて形成される。トレンチ11の形成において、トレンチ11の底面を、約0.5μmの曲率半径で形成することができる。次いで、トレンチ11にゲート絶縁膜12を成長させ、例えばポリシリコンなどの酸化膜で埋め込み、ゲート電極5を形成する。
【0039】
次いで、イオン注入法および熱拡散法により、n-支持基板1のおもて面に、トレンチ11の深さよりも浅いpチャネル領域4を形成する。このとき、pチャネル領域4は、トレンチ11により、第1のチャネル領域2と第2のチャネル領域3に分離される。
【0040】
次いで、イオン注入法および熱拡散法により、第2のチャネル領域3の表面層の一部に、n+エミッタ領域6を形成する。次いで、n-支持基板1のおもて面に、図示省略する例えばBPSG(Boro−Phospho Silicate Glass)などの層間絶縁膜を形成する。次いで、パターニング処理および熱処理により、層間絶縁膜に、第1のコンタクト部21および第2のコンタクト部22を開口する。第1のコンタクト部21は、第1のチャネル領域2の表面に1箇所、例えば正方形形状に形成する。第2のコンタクト部22は、n+エミッタ領域6に沿って、ストライプ形状に形成する。
【0041】
次いで、スパッタリング法により、層間絶縁膜の表面に、エミッタ電極7となる例えばアルミニウム(Al)膜を堆積する。次いで、フォトリソグラフィにより、アルミニウム膜を加工して配線パターンを形成した後に熱処理を行う。次いで、半導体基板100の表面に、例えばポリイミドなどによる図示省略する表面保護膜を形成し、パターニング処理および熱処理により、エミッタ電極7およびゲート電極5のパッド部の電極引き出し用のコンタクトホールを開口し、接続のための電極表面を露出する。
【0042】
次いで、図5に示すように、n-支持基板1の裏面を100μm前後の所望の厚さになるまで研磨する。次いで、図6に示すように、イオン注入によりn-支持基板1の裏面の表面層にFS領域8を形成した後、アニール処理によりFS領域8を活性化する。次いで、イオン注入によりFS領域8の表面層にpコレクタ領域9を形成する。次いで、pコレクタ領域9の表面に、図示省略するフォトレジストを塗布してベーク処理を行う。その後、フォトレジストにパターニングを行い、各チップとなる領域において、n+エミッタ領域6を有する第2のチャネル領域3の中央部とほぼ対向する位置に、活性領域の面積の2%以上40%以下の大きさの穴(以下、レジスト穴とする)を開口する。
【0043】
次いで、レジスト穴からpコレクタ領域9の表面層に、例えばリンをイオン注入し、図7に示すように、pコレクタ領域9の表面層の一部に、n+高濃度領域10を形成する。次いで、図8に示すように、pコレクタ領域9およびn+高濃度領域10の表面に、例えば半導体レーザー15などを照射してレーザーアニールを行い、pコレクタ領域9およびn+高濃度領域10を活性化させる。次いで、フォトレジストを除去する。
【0044】
次いで、半導体装置100の裏面に、例えば真空蒸着法により、コレクタ電極13としてチタン(Ti)膜、ニッケル(Ni)膜および金(Au)膜をこの順に積層する。次いで、ダイシングラインに沿って個々のチップ状にウェハを切断することにより、半導体装置100が完成する。
【0045】
なお、レジスト穴の形状は、角部分を持たず曲線部を有する略円形状で、望ましくは円形状であることが好ましい。その理由は、多角形状のレジスト穴を開口した場合、縦型のPiNダイオード102において、断面形状が多角形状となってしまい、角部分に電界集中が起きてしまう可能性があるからである。
【0046】
以上、説明したように、実施の形態1によれば、IGBT101にPiNダイオード102を内蔵した半導体装置100において、第1のチャネル領域2の表面積を、第2のチャネル領域3の表面積よりも広く形成し、かつ、第1のコンタクト部21によって第1のチャネル領域2とエミッタ電極7とが接続される面積を制御している。そのため、IGBT101の動作時に、第1のチャネル領域2からエミッタ電極7へとキャリアが流れ出すことを防止することができる。また、トレンチ11によって、第1のチャネル領域2と第2のチャネル領域3とが分離されていることにより、IGBT101の動作時に、半導体基板100の内部において、第1のチャネル領域2が第2のチャネル領域3を介してエミッタ電極7に接続されるのを防止することができる。また、半導体基板100の裏面において、n+高濃度領域10の表面積および形成位置を制御することにより、IGBT101の動作時に、pコレクタ領域9からn+高濃度領域10に少数キャリアが注入されるのを防止することができる。これにより、半導体装置100の低オン電圧特性を、従来の逆導通半導体スイッチの低オン電圧特性よりも向上させることができる。また、PiNダイオード102の動作時に、第1のチャネル領域2から少数キャリアが注入されるので、PiNダイオード102の低オン電圧特性を、従来の逆導通半導体スイッチの低オン電圧特性よりも向上させることができる。また、磁気エネルギー回生回路では、商用電源周波数である50〜60Hz程度のスイッチング周波数を用いるため、高速スイッチング特性を必要としない。従って、従来のように、pコレクタ領域9を低濃度化することや、ライフタイム制御を行う必要がないので、IGBT101のオン電圧やPiNダイオード102のオン電圧が高くなることを防止することができる。また、半導体装置100に、IGBT101およびPiNダイオード102を一体化させて作製することにより、IGBTおよびPiNダイオードを別々の半導体基板に作製した従来の逆導通半導体スイッチよりも小型化を図ることができる。
【0047】
(実施の形態2)
実施の形態1において、トレンチ11に囲まれた第1のチャネル領域2に第1のコンタクト部21を複数箇所設けても良い。それ以外の半導体装置の構成は、実施の形態1と同様である。また、実施の形態2にかかる半導体装置の製造方法は、実施の形態1とほぼ同様である。
【0048】
以上、説明したように、実施の形態2によれば、実施の形態1と同様の効果を得ることができる。
【0049】
(実施例1)
実施の形態1に従い、半導体装置100を作製した(以下、実施例1とする)。実施例1において、n-支持基板1として、直径6インチ、厚さ500μmおよび不純物濃度8.0×1013cm-3のn型シリコン基板を準備した。裏面研削後のn-支持基板1の厚さは135μmとした。1つの半導体素子の形成領域を、1辺9.6mmの正方形形状とした。活性領域の面積を6mm2とした。第1のチャネル領域2の幅を16μmとした。第2のチャネル領域3の幅を4μmとした。トレンチ11の幅および深さは、それぞれ1μmおよび5μmとした。ゲート酸化膜の厚さを100nmとした。ゲート電極7として、ポリシリコンを用いた。pチャネル領域4の深さを2.5μmとした。pチャネル領域4の形成には、ドーパントとしてボロン(B)を用い、ドーズ量8.0×1013cm-2とし、熱処理温度および時間を1150℃および2時間とした。n+エミッタ領域6の深さを0.4μmとした。n+エミッタ領域6の形成には、ドーパントとして砒素(As)を用い、ドーズ量5.0×1015cm-2とした。
【0050】
層間絶縁膜としてBPSGを用い、その厚さを1.0μmとした。第1のコンタクト部21を、1辺が5μmの正方形の形状とした。トレンチ11に囲まれた第1のチャネル領域2において、第1のコンタクト部21の形成は1箇所とした。エミッタ電極7として、シリコン(Si)を1%含有するアルミニウムを用いた。エミッタ電極7のパターニング後の熱処理温度を400℃とした。表面保護膜の厚さを10μmとした。表面保護膜のパターニング後の熱処理温度を300℃とした。FS層8の形成には、ドーパントとしてリン(P)を用い、ドーズ量5.0×1013cm-2とした。pコレクタ領域9の形成には、ドーパントとしてボロンを用い、ドーズ量3.0×1013cm-2、加速電圧40keVとした。n+高濃度領域10の形成には、ドーパントとしてリンを用い、ドーズ量5.0×1015cm-2、加速電圧80keVとした。レジスト穴の形状を円形形状とし、その面積を活性領域の面積の2%である1.2mm2とした。pコレクタ領域9およびn+高濃度領域10に行うレーザーアニールの照射エネルギー密度を2J/cm2とした。コレクタ電極13として、チタン膜、ニッケル膜および金膜をこの順に積層した。
【0051】
上述した実施例1(RC−IGBT)と、トレンチFS−IGBTとPiNダイオードとを別々の半導体基板に作製した従来の半導体装置の電流−電圧特性を比較した。図9は、実施の形態1にかかる半導体装置のIGBT動作時の電流−電圧特性を示す特性図である。また、図10は、実施の形態1にかかる半導体装置のFWD動作時の電流−電圧特性を示す特性図である。図9に示す実施例1の結果は、実施例1においてIGBT101の動作時のオン電圧を測定している。図10に示す実施例1の結果は、実施例1においてPiNダイオード102の動作時のオン電圧を測定している。実施例1の定格電圧および定格電流は、それぞれ1200Vおよび75Aである。なお、従来のトレンチFS−IGBTは、低オン電圧特性および高速スイッチング特性を同時に実現させた設計とした。従来のPiNダイオードは、低オン電圧特性および高速スイッチング特性を同時に実現させた設計とした。
【0052】
図9および図10に示す結果より、75Aの電流が流れた時の、実施例1のIGBT101動作時およびPiNダイオード102動作時のオン電圧は、それぞれ1.55Vおよび1.47Vであることがわかる。それに対して、従来のトレンチFS−IGBTおよび従来のPiNダイオードのオン電圧は、それぞれ1.96Vおよび1.80Vであることがわかる。これにより、実施例1では、従来のトレンチFS−IGBTおよび従来のPiNダイオードに比べて、オン電圧を低減できることがわかった。なお、このときの実施例1の電流密度は125A/cm2となる。
【0053】
さらに、上述した従来のトレンチFS−IGBTおよびPiNダイオードを低オン電圧特性のみを実現させた設計とし、図9および図10に示す測定と同様に、電流−電圧特性を測定した。その結果、トレンチFS−IGBTおよびPiNダイオードのオン電圧は、それぞれ1.52Vおよび1.41Vとなった。つまり、実施例1は、低オン電圧特性のみを実現させた設計のトレンチFS−IGBTおよびPiNダイオードとほぼ同様のオン電圧を得ることができることがわかった。これにより、実施例1では、低オン電圧特性のみを特化した従来のスイッチング素子とほぼ同様の低オン電圧特性を実現することができることがわかった。また、実施例1では、IGBT101およびPiNダイオード102を同一の半導体基板に作製することで、別の半導体基板に作製された従来のスイッチング素子よりも小型化を図ることができる。
【0054】
また、実施例1においてn+高濃度領域10の形成位置のみを変更した半導体装置(以下、実施例1の比較例とする)の電流−電圧特性を測定した。実施例1の比較例は、n+高濃度領域10を形成するに際し、レジスト穴の位置を、n+エミッタ領域6を有する第2のチャネル領域3の中央部に対応する位置からIGBT101の形成領域側に2mm程ずらしている。その結果、実施例1の比較例では、IGBT101動作時のオン電圧が2.01Vとなった。PiNダイオード102動作時のオン電圧は、実施例1とほぼ同様の結果となった。この結果より、実施例1では、n+高濃度領域10をPiNダイオード102の形成領域の中央部に設けることで、IGBT101動作時のオン電圧を従来の半導体スイッチと同様に維持することができることがわかった。その理由は、IGBT101動作時において、半導体装置表面から供給される電子電流がn+高濃度領域10に集中し、pコレクタ領域9からの少数キャリアの注入が容易に生じるからであると推測される。
【0055】
さらに、実施例1においてn+高濃度領域10の面積を変化させて電流−電圧特性を測定した。図11は、実施の形態1にかかる半導体装置のFWDのカソード領域の面積変化に対する電流−電圧特性を示す特性図である。図11では、活性領域の面積に対するn+高濃度領域10の面積の比率の変化による、IGBT101動作時のオン電圧およびPiNダイオード102動作時のオン電圧を示している。図11に示す結果より、n+高濃度領域10の面積が増えるほど、IGBT101動作時のオン電圧が増大し、PiNダイオード102動作時のオン電圧は低減していることがわかる。また、活性領域の面積に対するn+高濃度領域10の面積の比率が2%以上40%以下の範囲Aにおいて、実施例1のIGBT101動作時およびPiNダイオード102動作時ともに、低オン電圧特性を維持していることがわかる。
【0056】
(実施例2)
また、実施例1において、トレンチ11に囲まれた各第1のチャネル領域2に第1のコンタクト部21を複数箇所形成した半導体装置(以下、実施例2とする)における電流−電圧特性を測定した。図12は、実施の形態2にかかる半導体装置の電流−電圧特性を示す特性図である。図12では、第1のコンタクト部21の形成個数の変化による、IGBT101動作時のオン電圧およびPiNダイオード102動作時のオン電圧を示している。図12に示す結果より、第1のコンタクト部21を設けていない、すなわち第1のチャネル領域2が電気的に浮いている場合、PiNダイオード102動作時のオン電圧が2.25Vとなることがわかった。このとき、IGBT101動作時のオン電圧は、従来のスイッチング素子と同様の低オン抵抗特性を維持している。これにより、第1のコンタクト部21を少なくとも1箇所設け、第1のチャネル領域2とエミッタ電極7とを電気的に接続させる必要があることがわかった。
【0057】
また、第1のコンタクト部21を5箇所以上設けた場合、IGBT101動作時のオン電圧が2.32V以上になることがわかった。その理由は、次に示すとおりである。例えば、実施例2において第1のチャネル領域2と第2のチャネル領域3が分離されていない場合の半導体装置(以下、実施例2の比較例とする)を例にして説明する。図13は、実施の形態2にかかる半導体装置の比較例の一例を示す平面図である。実施例2の比較例では、第1のコンタクト部21を設けていない場合においても、IGBT動作時のオン電圧が2.2Vとなってしまう。これは、半導体装置内部において、第1のチャネル領域2が、第2のチャネル領域3を介してエミッタ電極7の全面と接続されてしまうことにより、第1のチャネル領域2に表面キャリアを留めることができなくなるからである。これにより、第1のチャネル領域2とエミッタ電極7との接続面積を大きくし過ぎると、IGBT動作時のオン電圧が増大してしまうことがわかった。
【0058】
なお、本発明では、第1のチャネル領域2の幅および第2のチャネル領域3の幅をそれぞれ16μmおよび4μmとした半導体装置について記載しているが、第1のチャネル領域2の幅および第2のチャネル領域3の幅を、それぞれ20μmおよび4μmとした半導体装置、もしくは、それぞれ25μmおよび5μmとした半導体装置としても同様の効果を得ることができる。つまり、第1のチャネル領域2の幅が第2のチャネル領域3の幅よりも広ければ、同様の効果が得られる。
【0059】
以上において本発明では、磁気エネルギー回生回路を例に説明しているが、上述した実施の形態に限らず、さまざまな構成の回路に適用することが可能である。
【産業上の利用可能性】
【0060】
以上のように、本発明にかかる半導体装置は、電力変換装置に使用されるパワー半導体装置に有用である。
【図面の簡単な説明】
【0061】
【図1】実施の形態1にかかる半導体装置を用いた回路図である。
【図2】実施の形態1にかかる半導体装置を示す断面図である。
【図3】実施の形態1にかかる半導体装置を示す平面図である。
【図4】実施の形態1にかかる半導体装置の製造方法を示す断面図である。
【図5】実施の形態1にかかる半導体装置の製造方法を示す断面図である。
【図6】実施の形態1にかかる半導体装置の製造方法を示す断面図である。
【図7】実施の形態1にかかる半導体装置の製造方法を示す断面図である。
【図8】実施の形態1にかかる半導体装置の製造方法を示す断面図である。
【図9】実施の形態1にかかる半導体装置のIGBT動作時の電流−電圧特性を示す特性図である。
【図10】実施の形態1にかかる半導体装置のFWD動作時の電流−電圧特性を示す特性図である。
【図11】実施の形態1にかかる半導体装置のFWDのカソード領域の面積変化に対する電流−電圧特性を示す特性図である。
【図12】実施の形態2にかかる半導体装置の電流−電圧特性を示す特性図である。
【図13】実施の形態2にかかる半導体装置の比較例の一例を示す平面図である。
【符号の説明】
【0062】
1 n-支持基板
2 チャネル領域(第1)
3 チャネル領域(第2)
4 pチャネル領域
5 ゲート電極
6 n+エミッタ領域
7 エミッタ電極
8 フィールドストップ領域
9 pコレクタ領域
10 n+高濃度領域
11 トレンチ
12 ゲート絶縁膜
13 コレクタ電極
100 半導体装置
101 IGBT
102 PiNダイオード
【特許請求の範囲】
【請求項1】
交流電源と誘導性負荷の間に直列に接続され、前記誘導性負荷に供給される電力を制御する電力変換装置を構成する半導体装置において、
前記電力変換装置は、複数の逆導通半導体スイッチで構成されたブリッジ回路、および前記ブリッジ回路の直流端子間に接続されたコンデンサを有する磁気エネルギー回生回路を有し、
前記磁気エネルギー回生回路を構成する前記逆導通半導体スイッチの少なくとも1つが、ダイオードを内蔵する絶縁ゲート型バイポーラトランジスタであり、かつ前記ダイオードの順方向と前記絶縁ゲート型バイポーラトランジスタの順方向が逆向きになるように接続されていることを特徴とする半導体装置。
【請求項2】
前記絶縁ゲート型バイポーラトランジスタは、
第1導電型の半導体基板と、
前記半導体基板のおもて面の表面層に設けられた第2導電型のチャネル領域と、
前記チャネル領域を貫通し前記半導体基板に達するように設けられたトレンチと、
前記トレンチに、ゲート絶縁膜を介して設けられたゲート電極と、
前記チャネル領域の表面層の一部に、前記トレンチに接して設けられた第1導電型のエミッタ領域と、
前記エミッタ領域に接するエミッタ電極と、を有し、
前記チャネル領域は、前記トレンチによって、第1のチャネル領域と、前記エミッタ領域および前記エミッタ電極と接する第2のチャネル領域とに分けられ、
前記半導体基板のおもて面における前記第1のチャネル領域の表面積は、前記半導体基板のおもて面における前記第2のチャネル領域の表面積よりも広く形成され、
前記第1のチャネル領域の表面の一部には、前記第1のチャネル領域と前記エミッタ電極とが接する面積を制御するエミッタコンタクト部を有することを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記絶縁ゲート型バイポーラトランジスタは、
前記半導体基板の裏面に設けられた前記半導体基板よりも低抵抗の第1導電型のフィールドストップ領域と、
前記フィールドストップ領域の表面に設けられた第2導電型のコレクタ領域と、
前記コレクタ領域の表面層の一部に、前記フィールドストップ領域よりも高濃度を有する第1導電型の高濃度領域と、を有し、
前記半導体基板の裏面における前記高濃度領域の表面積は、前記半導体基板の電流が流れる活性領域の面積の2%以上40%以下であることを特徴とする請求項2に記載の半導体装置。
【請求項4】
前記高濃度領域は、前記第2のチャネル領域の中央部と対向する領域に形成されることを特徴とする請求項3に記載の半導体装置。
【請求項1】
交流電源と誘導性負荷の間に直列に接続され、前記誘導性負荷に供給される電力を制御する電力変換装置を構成する半導体装置において、
前記電力変換装置は、複数の逆導通半導体スイッチで構成されたブリッジ回路、および前記ブリッジ回路の直流端子間に接続されたコンデンサを有する磁気エネルギー回生回路を有し、
前記磁気エネルギー回生回路を構成する前記逆導通半導体スイッチの少なくとも1つが、ダイオードを内蔵する絶縁ゲート型バイポーラトランジスタであり、かつ前記ダイオードの順方向と前記絶縁ゲート型バイポーラトランジスタの順方向が逆向きになるように接続されていることを特徴とする半導体装置。
【請求項2】
前記絶縁ゲート型バイポーラトランジスタは、
第1導電型の半導体基板と、
前記半導体基板のおもて面の表面層に設けられた第2導電型のチャネル領域と、
前記チャネル領域を貫通し前記半導体基板に達するように設けられたトレンチと、
前記トレンチに、ゲート絶縁膜を介して設けられたゲート電極と、
前記チャネル領域の表面層の一部に、前記トレンチに接して設けられた第1導電型のエミッタ領域と、
前記エミッタ領域に接するエミッタ電極と、を有し、
前記チャネル領域は、前記トレンチによって、第1のチャネル領域と、前記エミッタ領域および前記エミッタ電極と接する第2のチャネル領域とに分けられ、
前記半導体基板のおもて面における前記第1のチャネル領域の表面積は、前記半導体基板のおもて面における前記第2のチャネル領域の表面積よりも広く形成され、
前記第1のチャネル領域の表面の一部には、前記第1のチャネル領域と前記エミッタ電極とが接する面積を制御するエミッタコンタクト部を有することを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記絶縁ゲート型バイポーラトランジスタは、
前記半導体基板の裏面に設けられた前記半導体基板よりも低抵抗の第1導電型のフィールドストップ領域と、
前記フィールドストップ領域の表面に設けられた第2導電型のコレクタ領域と、
前記コレクタ領域の表面層の一部に、前記フィールドストップ領域よりも高濃度を有する第1導電型の高濃度領域と、を有し、
前記半導体基板の裏面における前記高濃度領域の表面積は、前記半導体基板の電流が流れる活性領域の面積の2%以上40%以下であることを特徴とする請求項2に記載の半導体装置。
【請求項4】
前記高濃度領域は、前記第2のチャネル領域の中央部と対向する領域に形成されることを特徴とする請求項3に記載の半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2010−129697(P2010−129697A)
【公開日】平成22年6月10日(2010.6.10)
【国際特許分類】
【出願番号】特願2008−301543(P2008−301543)
【出願日】平成20年11月26日(2008.11.26)
【出願人】(591083244)富士電機システムズ株式会社 (1,717)
【Fターム(参考)】
【公開日】平成22年6月10日(2010.6.10)
【国際特許分類】
【出願日】平成20年11月26日(2008.11.26)
【出願人】(591083244)富士電機システムズ株式会社 (1,717)
【Fターム(参考)】
[ Back to top ]