半導体集積回路、映像信号出力回路
【課題】同期信号の欠落を抑制することができ、且つ低コストで製品の小型化に貢献することが可能な半導体集積回路、映像信号出力回路を提供することを目的とする。
【解決手段】非反転入力端子に映像信号が入力される演算増幅器を有し、演算増幅器から出力される映像信号のサグ補正を行う半導体集積回路であって、演算増幅器の反転入力端子に一端が接続されており他端が接地された第一の抵抗と、演算増幅器の出力端子が接続された第一の外部端子と、演算増幅器の反転入力端子と接続された第二の外部端子と、演算増幅器の出力端子に一端が接続され、演算増幅器の反転入力端子に他端が接続された第二の抵抗と、を有し、第二の抵抗の抵抗値は、第一の外部端子と第二の外部端子との間に第二の抵抗と並列に接続される第一のコンデンサの容量値に基づき決められた値である構成により実現される。
【解決手段】非反転入力端子に映像信号が入力される演算増幅器を有し、演算増幅器から出力される映像信号のサグ補正を行う半導体集積回路であって、演算増幅器の反転入力端子に一端が接続されており他端が接地された第一の抵抗と、演算増幅器の出力端子が接続された第一の外部端子と、演算増幅器の反転入力端子と接続された第二の外部端子と、演算増幅器の出力端子に一端が接続され、演算増幅器の反転入力端子に他端が接続された第二の抵抗と、を有し、第二の抵抗の抵抗値は、第一の外部端子と第二の外部端子との間に第二の抵抗と並列に接続される第一のコンデンサの容量値に基づき決められた値である構成により実現される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像信号を増幅して出力する半導体集積回路、映像信号出力回路に関する。
【背景技術】
【０００２】
従来から、ＮＴＳＣ（National Television Standards Committee）方式等の映像信号を増幅して出力する映像信号出力回路がある。映像信号は、低周波（例えば６０Ｈｚ）の垂直同期信号や、直流から数ＭＨｚの帯域を有する輝度信号等の複合からなっている。従来の映像信号出力回路では、複数の信号を含む映像信号を波形歪みなく伝送する工夫がなされている。
【０００３】
図１０は、従来の映像信号出力回路の一例を示す図である。従来の映像信号出力回路１０において、演算増幅器１の非反転入力端子Ｔ１には映像信号が入力される演算増幅回路１の反転入力端子Ｔ２は、演算増幅器１の出力端子Ｔｏと接続されている。出力端子Ｔｏからは、演算増幅器１により増幅された映像信号が出力される。また出力端子Ｔｏには、出力される映像信号に含まれる直流成分を除去するためのコンデンサＣ１が接続されている。
【０００４】
映像信号出力回路１０では、映像信号の歪みを無くすために、コンデンサＣ１に容量の大きいコンデンサを使用している。しかしながらコンデンサＣ１の容量を大きくすると、コンデンサＣ１の体積が大きくなるために実装面積が広くなり、製品の小型化の観点から見て好ましくない。
【０００５】
図１１は、従来の映像信号出力回路の他の例を示す図である。図１１に示す映像信号出力回路２０では、映像信号の波形歪み（サグ）を補正する回路を設けることでコンデンサＣ１の容量を小さくしている。
【０００６】
映像信号出力回路２０では、出力端子Ｔｏの他にサグ補正端子Ｔｓが設けられている。サグ補正端子Ｔｓは、演算増幅器１の反転入力端子Ｔ２及び抵抗Ｒ１の一端に接続されている。抵抗Ｒ１の他端は演算増幅器１の出力端子Ｔｏと接続されている。また映像信号出力回路２０では、コンデンサＣ１の一端と演算増幅器１のサグ補正端子Ｔｓとの間にコンデンサＣ１と並列に接続されたコンデンサＣ２を有する。演算増幅器１から出力された映像信号は、コンデンサＣ１を通過した後にサグ補正端子Ｔｓへ帰還される。映像信号出力回路２０では、この構成によりコンデンサＣ１の容量が小さくし、且つ映像信号の歪みを補正（サグ補正）することができる。例えば特許文献１には、サグ補正を行う回路が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−２７４４３４
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら近年の映像信号出力回路では、電源電圧の低電圧化によりサグ補正が困難になりつつある。例えば図１１に示す演算増幅器１において電源電圧を低電圧とした場合、映像信号の振幅と比べて演算増幅器１のダイナミックレンジが不足し、十分なサグ補正ができなくなる。その結果、映像信号では、同期信号が欠落し、同期信号を検出できなくなる。
【０００９】
本発明は、上記事情を鑑みて成されたものであり、同期信号の欠落を抑制することができ、且つ低コストで製品の小型化に貢献することが可能な半導体集積回路、映像信号出力回路を提供することを目的とするものである。
【課題を解決するための手段】
【００１０】
本発明は、上記目的を達成するために、以下の如き構成を採用した。
【００１１】
本発明は、非反転入力端子（Ｔ１１）に映像信号が入力される演算増幅器（１１１）を有し、前記演算増幅器（１１１）から出力される映像信号のサグ補正を行う半導体集積回路（１１０）であって、
前記演算増幅器（１１１）の反転入力端子（Ｔ１２）に一端が接続されており他端が接地された第一の抵抗（Ｒ３０）と、
前記演算増幅器（１１１）の出力端子が接続された第一の外部端子（Ｔ１０）と、
前記演算増幅器（１１１）の反転入力端子（Ｔ１２）と接続された第二の外部端子（Ｔｓ）と、
前記演算増幅器（１１１）の出力端子に一端が接続され、前記演算増幅器（１１１）の反転入力端子（Ｔ１２）に他端が接続された第二の抵抗（Ｒｓａｇ）と、を有し、
前記第二の抵抗（Ｒｓａｇ）の抵抗値は、
前記第一の外部端子（Ｔ１０）と前記第二の外部端子（Ｔｓ）との間に前記第二の抵抗（Ｒｓａｇ）と並列に接続される第一のコンデンサ（Ｃ２０）の容量値に基づき決められた値である構成とした。
【００１２】
また本発明の半導体集積回路は、前記第一の外部端子（Ｔ１０）と前記第一のコンデンサ（Ｃ２０）との接続点に、第二のコンデンサ（Ｃ１０）と第三の抵抗（Ｒ１０）と第四の抵抗（Ｒ２０）とが直列に接続されたフィルタ回路（Ｆ）が接続される構成としても良い。
【００１３】
また本発明の半導体集積回路は、前記第一の抵抗（Ｒ３０）と接地との間に基準電圧を発生する電圧源（１２０）が接続された構成であっても良い。
【００１４】
また本発明の半導体集積回路は、前記第一の抵抗（Ｒ３０）と前記第二の抵抗（Ｒｓａｇ）との間に第五の抵抗（Ｒ４０）が直列に接続された構成であっても良い。
【００１５】
本発明は、非反転入力端子（Ｔ１１）に映像信号が入力される演算増幅器（１１１）を有し、前記演算増幅器（１１１）から出力される映像信号のサグ補正を行う映像信号出力回路（１００）であって、
前記演算増幅器（１１１）の反転入力端子（Ｔ１２）に一端が接続されており他端が接地された第一の抵抗（Ｒ３０）と、
前記演算増幅器（１１１）の出力端子に一端が接続され、前記演算増幅器（１１１）の前記反転入力端子（Ｔ１２）に他端が接続された第二の抵抗（Ｒｓａｇ）と、
前記第二の抵抗（Ｒｓａｇ）と並列に接続された第一のコンデンサ（Ｃ２０）と、
第二のコンデンサ（Ｃ１０）と第三の抵抗（Ｒ１０）と第四の抵抗（Ｒ２０）とが直列に接続されており、前記第四の抵抗（Ｒ２０）の一端が接地され、前記第二のコンデンサ（Ｃ１０）の一端が前記演算増幅器の出力端子に接続されたフィルタ回路（Ｆ）と、を有する構成とした。
【００１６】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【発明の効果】
【００１７】
本発明によれば、同期信号の欠落を抑制することができ、且つ低コストで製品の小型化に貢献することができる。
【図面の簡単な説明】
【００１８】
【図１】本実施形態の映像信号出力回路１００を示す図である。
【図２】映像信号のサグ率を説明するための図である。
【図３】コンデンサＣ１０及びコンデンサＣ２０の容量値の設定を説明する第一の図である。
【図４】コンデンサＣ１０及びコンデンサＣ２０の容量値の設定を説明する第二の図てれる。
【図５】映像信号出力回路１００においてサグ補正された映像信号と従来の映像信号出力回路においてサグ補正された映像信号とを比較する図である。
【図６】第一の変形例を説明する図である。
【図７】第二の変形例を説明する図である。
【図８】第三の変形例を説明する図である。
【図９】第四の変形例を説明する図である。
【図１０】従来の映像信号出力回路の一例を示す図である。
【図１１】従来の映像信号出力回路の他の例を示す図である。
【発明を実施するための形態】
【００１９】
以下に図面を参照して本発明の一実施形態について説明する。図１は、本実施形態の映像信号出力回路１００を示す図である。
【００２０】
本実施形態の映像信号出力回路１００は、半導体集積回路１１０、コンデンサＣ１０、コンデンサＣ２０、抵抗Ｒ１０、抵抗Ｒ２０を有する。
【００２１】
半導体集積回路１１０は、演算増幅器１１１を有し、半導体集積回路１１０に入力される映像信号を増幅する。本実施形態の半導体集積回路１１０は、外部端子Ｔ１０、外部端子Ｔｓ、演算増幅器１１１、抵抗Ｒ３０、抵抗Ｒｓａｇを有する。
【００２２】
半導体集積回路１１０において、演算増幅器１１１の非反転入力端子Ｔ１１には、映像信号が入力される。演算増幅器１１１の反転入力端子Ｔ１２は、抵抗Ｒ３０を介して接地されている。また演算増幅器１１１の反転入力端子Ｔ１２は、抵抗Ｒｓａｇを介して演算増幅器１１１の出力端子である外部端子Ｔ１０と接続されている。抵抗Ｒｓａｇは、映像信号をサグ補正するための抵抗であり、一端が外部端子Ｔ１０と接続されており、他端が外部端子Ｔｓと接続されている。
【００２３】
映像信号出力回路１００において、コンデンサＣ１０は、映像信号に含まれる直流成分を除去するためのコンデンサであり、抵抗Ｒ１０と抵抗Ｒ２０とは、インピーダンスマッチング抵抗（７５Ω）である。コンデンサＣ１０と抵抗Ｒ１０と抵抗Ｒ２０とは直列に接続されており、ハイパスフィルタＦを構成している。コンデンサＣ１０の一端が半導体集積回路１１０の外部端子Ｔ１０と接続されている。また抵抗Ｒ２０の一端が接地されている。コンデンサＣ１０と抵抗Ｒ１０との接続点Ｈから出力される信号は、映像信号出力回路１００の出力信号である。
【００２４】
コンデンサＣ２０は、演算増幅器１１１から出力される映像信号のサグ補正を行うためのコンデンサである。コンデンサＣ２０の一端は半導体集積回路１１０の外部端子Ｔｓと接続されており、他端が半導体集積回路１１０の外部端子Ｔ１０と接続されている。よって本実施形態の映像信号出力回路１００では、抵抗ＲｓａｇとコンデンサＣ２０とが、演算増幅器１１１の出力端子と反転入力端子Ｔ１２との間で並列に接続されることになる。
【００２５】
すなわち本実施形態では、コンデンサＣ１０を通過する前の映像信号が演算増幅器１１１の非反転入力端子Ｔ１２へ帰還される。
【００２６】
本実施形態では、上記構成の映像信号出力回路１００において、抵抗Ｒｓａｇの抵抗値と、コンデンサＣ１０の容量値及びコンデンサＣ２０の容量値とを適切な値に設定することで、コンデンサＣ１０とコンデンサＣ２０の容量を従来よりも小さくし、且つ同期信号の欠落を抑制することができる。
【００２７】
本実施形態において、抵抗Ｒｓａｇの抵抗値、コンデンサＣ１０の容量値及びコンデンサＣ２０の容量値の適切な値とは、後述する映像信号のサグ率が、映像信号出力回路１００から出力される映像信号の歪みが映像の画質に影響しない程度の値となるように設定された値である。本実施形態では、映像信号の歪みが画質に影響しない程度のサグ率として、サグ率が０．５％以下になるように、抵抗Ｒｓａｇの抵抗値、コンデンサＣ１０の容量値及びコンデンサＣ２０の容量値を設定した。
【００２８】
ここで図２を参照してサグ率について説明する。図２は、映像信号のサグ率を説明するための図である。
【００２９】
図２に示す映像信号Ｐは映像信号出力回路１００の出力信号である。本実施形態の映像信号Ｐにおいて、サグ率は、振幅を振幅Ａ、映像信号Ｐの歪みを歪みＡ′としたとき、Ａ′／Ａ×１００［％］で定義される。本実施形態では、抵抗Ｒｓａｇの抵抗値とコンデンサＣ１０の容量値及びコンデンサＣ２０の容量値とを変化させることで、サグ率を０．５％とする。
【００３０】
以下に図３、図４を参照してコンデンサＣ１０、コンデンサＣ２０の容量値の設定について説明する。
【００３１】
図３はコンデンサＣ１０及びコンデンサＣ２０の容量値の設定を説明する第一の図である。図４はコンデンサＣ１０及びコンデンサＣ２０の容量値の設定を説明する第二の図である。図３は、コンデンサＣ１０の容量値に対してコンデンサＣ２０の容量値を変化させたときのサグ率を示している。
【００３２】
図３では、コンデンサＣ２０の値を０μＦとしたときの結果を曲線Ｓ１とし、コンデンサＣ２０の値を１μＦとしたときの結果を曲線Ｓ２とし、コンデンサＣ２０の値を２μＦとしたときの結果を曲線Ｓ３とし、コンデンサＣ２０の値を４μＦとしたときの結果を曲線Ｓ４として示している。
【００３３】
本実施形態では、図３において、コンデンサＣ１０が特定の値において最もサグ率が低いコンデンサＣ２０の値が選択され、選択された値に基づきコンデンサＣ１０の容量値及びコンデンサＣ２０の容量値の最適化を行う。
【００３４】
図３において、例えばコンデンサＣ１０の容量が４７μＦのとき、最もサグ率の低いコンデンサＣ２０の値は１μＦ（図３の曲線Ｓ２）である。よってコンデンサＣ２０の値には、１μＦが選択される。次にコンデンサＣ１０の容量が約１００μＦのとき、同様に最もサグ率の低いコンデンサＣ２０の値を選択する。このとき最もサグ率の低いコンデンサＣ２０の値は１μＦである。
【００３５】
次にコンデンサＣ１０の容量が約２００μＦのとき、同様に最もサグ率の低いコンデンサＣ２０の値を選択する。このとき最もサグ率の低いコンデンサＣ２０の値は２μＦ（図３の曲線Ｓ３）である。以上のようにしてコンデンサＣ１０の値に対してサグ率が低くなるコンデンサＣ２０の値を選択する。尚図３は、本実施形態の映像信号出力回路１００においてコンデンサＣ１０の容量値及びコンデンサＣ２０の容量値を変化させた場合に、半導体集積回路１１０の出力信号から求めたサグ率の実測データである。
【００３６】
図４は、図３でピックアップした点を示す曲線である。図４においてサグ率が０．５％以下となるのは、コンデンサＣ１０が約２２０μＦでありコンデンサＣ２０が２μＦの点、コンデンサＣ１０が約３００μＦでありコンデンサＣ２０が４μＦの点、コンデンサＣ１０が約５００μＦでありコンデンサＣ２０が４μＦの点である。
【００３７】
本実施形態では、サグ率を０．５％以下とするコンデンサＣ１０の容量値及びコンデンサＣ２０の容量値として、コンデンサＣ１０＝２２０μＦ、コンデンサＣ２０＝２μＦを選択した。この理由は、コンデンサＣ１０を電界コンデンサとし、コンデンサＣ２０をチップコンデンサとすることができ、コンデンサＣ１０及びコンデンサＣ２０のサイズを小型化できるからである。
【００３８】
例えばサグ率を０．５％にするコンデンサＣ１０及びコンデンサＣ２０の容量値をコンデンサＣ１０＝３００μＦ、コンデンサＣ２０＝４μＦとした場合、コンデンサＣ１０及びコンデンサＣ２０の両方を電界コンデンサとすることとなり、コンデンサ１０及びコンデンサＣ２０のサイズを小さくすることができない。よって製品の小型化に貢献することができない。
【００３９】
次に、本実施形態の映像信号出力回路１００における抵抗Ｒｓａｇの抵抗値の設定について説明する。
【００４０】
映像信号出力回路１００において、コンデンサＣ１０、抵抗Ｒ１０、抵抗Ｒ２０により構成されるハイパスフィルタＦのカットオフ周波数ｆｃを求める。カットオフ周波数ｆｃは、以下の数１で求められる。
【００４１】
【数１】
尚Ｒｌｏａｄは、抵抗Ｒ１０と抵抗Ｒ２０との合成抵抗であり、本実施形態の抵抗Ｒｌｏａｄは、Ｒｌｏａｄ＝Ｒ１０＋Ｒ２０で表される。
【００４２】
次に、カットオフ周波数ｆｃにおいてサグ補正用の抵抗ＲｓａｇとコンデンサＣ２０とにより補正された後の映像信号出力回路１００の電圧利得Ａｖ（ｆｃ）を求める。電圧利得Ａｖ（ｆｃ）は、以下の数２で求められる。
【００４３】
【数２】
尚数２中のβは、以下の数３により求められる値である。
【００４４】
【数３】
本実施形態では、数１、数２及び数３により、抵抗Ｒｓａｇの抵抗値を求めることができる。本実施形態では、サグ率が０．５％以下となるように、コンデンサＣ１０＝２２０μＦ、コンデンサＣ２０＝２μＦとしているため、数１、数２にコンデンサＣ１０とコンデンサＣ２０の値を代入すれば、サグ率を０．５％以下とするための抵抗Ｒｓａｇを求めることができる。
【００４５】
抵抗Ｒｓａｇが求まった後は、以下の数４に示される式により、抵抗Ｒｓａｇを数１ないし数３から求められた値とした場合に電圧利得Ａｖ（ＤＣ）が演算増幅器１１１のダイナミックレンジの範囲におさまるか否かを確認する。
【００４６】
【数４】
尚数４で求められた電圧利得Ａｖ（ＤＣ）が演算増幅器１１１のダイナミックレンジの範囲におさまらない場合には、演算増幅器１１１から映像信号が正しく出力されない。よって抵抗Ｒｓａｇを小さくするように、コンデンサＣ１０の容量値及びコンデンサＣ２０の容量値を調整する。電圧利得Ａｖ（ＤＣ）が演算増幅器１１１のダイナミックレンジの範囲におさまる場合には、抵抗Ｒｓａｇを数４で求められた値に設定する。
【００４７】
以下に、コンデンサＣ１０＝２２０μＦ、コンデンサＣ２０＝２μＦ、抵抗Ｒｌｏａｄ＝１５０Ωの場合に抵抗Ｒｓａｇを求めた例を示す。
【００４８】
数１にコンデンサＣ１０の値と抵抗Ｒｌｏａｄの値を代入した式が数５である。
【００４９】
【数５】
数５により、ハイパスフィルタＦのカットオフ周波数ｆｃ＝４．８Ｈｚが求まる。上記各値と、数５で求められたカットオフ周波数ｆｃ＝４．８Ｈｚとを数２へ代入した式が数６である。
【００５０】
【数６】
数６から、抵抗Ｒｓａｇ＝５ｋΩが求まる。抵抗Ｒｓａｇ＝５ｋΩを数４に代入し、電圧利得Ａｖ（ＤＣ）が演算増幅器１１１のダイナミックレンジの範囲内であるか否かを確認し、ダイナミックレンジの範囲内であった場合には、抵抗Ｒｓａｇの抵抗値を５ｋΩとする。本実施形態では、抵抗Ｒｓａｇの抵抗値を以上のようにして求められた値とすることで、サグ率を０．５％以下とすることができる。
【００５１】
以上に説明したように、本実施形態の映像信号出力回路１００において抵抗Ｒｓａｇ、コンデンサＣ１０、コンデンサＣ２０の値を設定すれば、演算増幅器１１１の電源電圧を低電圧とした場合にも十分なサグ補正を行うことができ、同期信号の欠落を防止できる。
【００５２】
図５は、映像信号出力回路１００においてサグ補正された映像信号と従来の映像信号出力回路においてサグ補正された映像信号とを比較する図である。図５（Ａ）は、従来の映像信号出力回路においてサグ補正された映像信号を示し、図５（Ｂ）は、本実施形態の映像信号出力回路１００においてサグ補正された映像信号を示す。
【００５３】
図５（Ａ）では、映像信号が白画像から黒画像へ切り替わる際の同期信号の欠落を防止するために、演算増幅器のダイナミックレンジは３．５Ｖｐ−ｐが必要であった。図５（Ｂ）に示すように、本実施形態の映像信号出力回路１００では、演算増幅器１１１のダイナミックレンジは３．１Ｖｐ−ｐで良い。よって本実施形態では、従来の演算増幅器のダイナミックレンジよりも狭いダイナミックレンジの演算増幅器１１１により、同期信号を欠落させずにサグ補正を行うことができる。
【００５４】
また本実施形態では、コンデンサＣ１０の容量及びコンデンサＣ２０の容量を従来よりも小さくすることができる。さらに本実施形態では、サグ補正用のコンデンサＣ２０をチップコンデンサとすることができるため、コンデンサの実装面積を小さくすることができ、さらにコストを削減することができる。
【００５５】
よって本実施形態によれば、同期信号の欠落を抑制することができ、且つ低コストで製品の小型化に貢献することができる。
【００５６】
尚本実施形態では、映像信号は半導体集積回路１１０の外部から入力されるものとして示しているが、これに限定されない。本実施形態の半導体集積回路１１０は、図１に示す回路以外にも、例えば映像信号を処理する回路を有してしても良い。
【００５７】
また本実施形態では、先にコンデンサＣ１０の容量値及びコンデンサＣ２０の容量値を設定した後に、設定した容量値に基づき抵抗Ｒｓａｇの抵抗値を決定したが、抵抗Ｒｓａｇの抵抗値を決定する順序はこれに限定されない。抵抗Ｒｓａｇの抵抗値は、例えばコンデンサＣ１０の容量値及びコンデンサＣ２０の容量値が設定される前に決められていても良い。この場合コンデンサＣ１０の容量値及びコンデンサＣ２０の容量値は、抵抗Ｒｓａｇの抵抗値に合わせて設定される。
【００５８】
以下に、図６ないし９を参照して本実施形態の変形例を説明する。
【００５９】
図６は、第一の変形例を説明する図である。図６に示す映像信号出力回路１００Ａでは、半導体集積回路１１０Ａにおいて抵抗Ｒ３０とグランドとの間に基準電圧Ｖｒｅｆを発生する電圧源１２０を設け、映像信号出力回路１００Ａの出力信号の動作点を変化させた。映像信号出力回路１００Ａでは、基準電圧Ｖｒｅｆの値を調整することにより、出力信号の動作点を調整することができる。
【００６０】
図７は、第二の変形例を説明する図である。図７に示す映像信号出力回路１００Ｂでは、半導体集積回路１１０Ｂにおいて、電圧源１２０に加え、抵抗Ｒｓａｇと抵抗Ｒ３０との間に接続された抵抗Ｒ４０を設けた。映像信号出力回路１００Ｂでは、抵抗Ｒ４０を設けることで高域のゲイン設定を行うことが可能となる。
【００６１】
尚図７に示す映像信号出力回路１００Ｂにおいて、数３で示したβを求める場合には、以下の数７で表される。
【００６２】
【数７】
図８は、第三の変形例を説明する図である。図８に示す映像信号出力回路１００Ｃでは、半導体集積回路１１０Ｂの外部において出力端子Ｔ１０とサグ補正端子Ｔｓとの間に接続された抵抗Ｒ５０を設けた。
【００６３】
抵抗Ｒ５０は、出力端子Ｔ１０とサグ補正端子Ｔｓとの間にコンデンサＣ２０と並列に接続されている。図８に示す映像信号出力回路１００Ｃでは、半導体集積回路１１０Ｂの外部に抵抗Ｒ５０を接続することで抵抗Ｒｓａｇの抵抗値を調整することができる。
【００６４】
図９は、第四の変形例を説明する図である。図９に示す映像信号出力回路１００Ｄでは、半導体集積回路１１０Ｂの外部において、サグ補正端子ＴｓとコンデンサＣ２０との間にコンデンサＣ２０と直列に接続された抵抗Ｒ６０を設けた。図９に示す映像信号出力回路１００Ｄでは、半導体集積回路１１０Ｂの外部に抵抗Ｒ６０を接続することで抵抗Ｒｓａｇの抵抗値を調整することができる。
【００６５】
以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。
【産業上の利用可能性】
【００６６】
本発明は、映像信号を増幅して出力する半導体集積回路、映像信号出力回路に関する。
【符号の説明】
【００６７】
１００、１００Ａ〜１００Ｄ 映像信号出力回路
１１０、１１０Ａ、１１０Ｂ 半導体集積回路
１２０ 電圧源
Ｔ１０ 外部端子
Ｔｓ サグ補正端子
【技術分野】
【０００１】
本発明は、映像信号を増幅して出力する半導体集積回路、映像信号出力回路に関する。
【背景技術】
【０００２】
従来から、ＮＴＳＣ（National Television Standards Committee）方式等の映像信号を増幅して出力する映像信号出力回路がある。映像信号は、低周波（例えば６０Ｈｚ）の垂直同期信号や、直流から数ＭＨｚの帯域を有する輝度信号等の複合からなっている。従来の映像信号出力回路では、複数の信号を含む映像信号を波形歪みなく伝送する工夫がなされている。
【０００３】
図１０は、従来の映像信号出力回路の一例を示す図である。従来の映像信号出力回路１０において、演算増幅器１の非反転入力端子Ｔ１には映像信号が入力される演算増幅回路１の反転入力端子Ｔ２は、演算増幅器１の出力端子Ｔｏと接続されている。出力端子Ｔｏからは、演算増幅器１により増幅された映像信号が出力される。また出力端子Ｔｏには、出力される映像信号に含まれる直流成分を除去するためのコンデンサＣ１が接続されている。
【０００４】
映像信号出力回路１０では、映像信号の歪みを無くすために、コンデンサＣ１に容量の大きいコンデンサを使用している。しかしながらコンデンサＣ１の容量を大きくすると、コンデンサＣ１の体積が大きくなるために実装面積が広くなり、製品の小型化の観点から見て好ましくない。
【０００５】
図１１は、従来の映像信号出力回路の他の例を示す図である。図１１に示す映像信号出力回路２０では、映像信号の波形歪み（サグ）を補正する回路を設けることでコンデンサＣ１の容量を小さくしている。
【０００６】
映像信号出力回路２０では、出力端子Ｔｏの他にサグ補正端子Ｔｓが設けられている。サグ補正端子Ｔｓは、演算増幅器１の反転入力端子Ｔ２及び抵抗Ｒ１の一端に接続されている。抵抗Ｒ１の他端は演算増幅器１の出力端子Ｔｏと接続されている。また映像信号出力回路２０では、コンデンサＣ１の一端と演算増幅器１のサグ補正端子Ｔｓとの間にコンデンサＣ１と並列に接続されたコンデンサＣ２を有する。演算増幅器１から出力された映像信号は、コンデンサＣ１を通過した後にサグ補正端子Ｔｓへ帰還される。映像信号出力回路２０では、この構成によりコンデンサＣ１の容量が小さくし、且つ映像信号の歪みを補正（サグ補正）することができる。例えば特許文献１には、サグ補正を行う回路が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−２７４４３４
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら近年の映像信号出力回路では、電源電圧の低電圧化によりサグ補正が困難になりつつある。例えば図１１に示す演算増幅器１において電源電圧を低電圧とした場合、映像信号の振幅と比べて演算増幅器１のダイナミックレンジが不足し、十分なサグ補正ができなくなる。その結果、映像信号では、同期信号が欠落し、同期信号を検出できなくなる。
【０００９】
本発明は、上記事情を鑑みて成されたものであり、同期信号の欠落を抑制することができ、且つ低コストで製品の小型化に貢献することが可能な半導体集積回路、映像信号出力回路を提供することを目的とするものである。
【課題を解決するための手段】
【００１０】
本発明は、上記目的を達成するために、以下の如き構成を採用した。
【００１１】
本発明は、非反転入力端子（Ｔ１１）に映像信号が入力される演算増幅器（１１１）を有し、前記演算増幅器（１１１）から出力される映像信号のサグ補正を行う半導体集積回路（１１０）であって、
前記演算増幅器（１１１）の反転入力端子（Ｔ１２）に一端が接続されており他端が接地された第一の抵抗（Ｒ３０）と、
前記演算増幅器（１１１）の出力端子が接続された第一の外部端子（Ｔ１０）と、
前記演算増幅器（１１１）の反転入力端子（Ｔ１２）と接続された第二の外部端子（Ｔｓ）と、
前記演算増幅器（１１１）の出力端子に一端が接続され、前記演算増幅器（１１１）の反転入力端子（Ｔ１２）に他端が接続された第二の抵抗（Ｒｓａｇ）と、を有し、
前記第二の抵抗（Ｒｓａｇ）の抵抗値は、
前記第一の外部端子（Ｔ１０）と前記第二の外部端子（Ｔｓ）との間に前記第二の抵抗（Ｒｓａｇ）と並列に接続される第一のコンデンサ（Ｃ２０）の容量値に基づき決められた値である構成とした。
【００１２】
また本発明の半導体集積回路は、前記第一の外部端子（Ｔ１０）と前記第一のコンデンサ（Ｃ２０）との接続点に、第二のコンデンサ（Ｃ１０）と第三の抵抗（Ｒ１０）と第四の抵抗（Ｒ２０）とが直列に接続されたフィルタ回路（Ｆ）が接続される構成としても良い。
【００１３】
また本発明の半導体集積回路は、前記第一の抵抗（Ｒ３０）と接地との間に基準電圧を発生する電圧源（１２０）が接続された構成であっても良い。
【００１４】
また本発明の半導体集積回路は、前記第一の抵抗（Ｒ３０）と前記第二の抵抗（Ｒｓａｇ）との間に第五の抵抗（Ｒ４０）が直列に接続された構成であっても良い。
【００１５】
本発明は、非反転入力端子（Ｔ１１）に映像信号が入力される演算増幅器（１１１）を有し、前記演算増幅器（１１１）から出力される映像信号のサグ補正を行う映像信号出力回路（１００）であって、
前記演算増幅器（１１１）の反転入力端子（Ｔ１２）に一端が接続されており他端が接地された第一の抵抗（Ｒ３０）と、
前記演算増幅器（１１１）の出力端子に一端が接続され、前記演算増幅器（１１１）の前記反転入力端子（Ｔ１２）に他端が接続された第二の抵抗（Ｒｓａｇ）と、
前記第二の抵抗（Ｒｓａｇ）と並列に接続された第一のコンデンサ（Ｃ２０）と、
第二のコンデンサ（Ｃ１０）と第三の抵抗（Ｒ１０）と第四の抵抗（Ｒ２０）とが直列に接続されており、前記第四の抵抗（Ｒ２０）の一端が接地され、前記第二のコンデンサ（Ｃ１０）の一端が前記演算増幅器の出力端子に接続されたフィルタ回路（Ｆ）と、を有する構成とした。
【００１６】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【発明の効果】
【００１７】
本発明によれば、同期信号の欠落を抑制することができ、且つ低コストで製品の小型化に貢献することができる。
【図面の簡単な説明】
【００１８】
【図１】本実施形態の映像信号出力回路１００を示す図である。
【図２】映像信号のサグ率を説明するための図である。
【図３】コンデンサＣ１０及びコンデンサＣ２０の容量値の設定を説明する第一の図である。
【図４】コンデンサＣ１０及びコンデンサＣ２０の容量値の設定を説明する第二の図てれる。
【図５】映像信号出力回路１００においてサグ補正された映像信号と従来の映像信号出力回路においてサグ補正された映像信号とを比較する図である。
【図６】第一の変形例を説明する図である。
【図７】第二の変形例を説明する図である。
【図８】第三の変形例を説明する図である。
【図９】第四の変形例を説明する図である。
【図１０】従来の映像信号出力回路の一例を示す図である。
【図１１】従来の映像信号出力回路の他の例を示す図である。
【発明を実施するための形態】
【００１９】
以下に図面を参照して本発明の一実施形態について説明する。図１は、本実施形態の映像信号出力回路１００を示す図である。
【００２０】
本実施形態の映像信号出力回路１００は、半導体集積回路１１０、コンデンサＣ１０、コンデンサＣ２０、抵抗Ｒ１０、抵抗Ｒ２０を有する。
【００２１】
半導体集積回路１１０は、演算増幅器１１１を有し、半導体集積回路１１０に入力される映像信号を増幅する。本実施形態の半導体集積回路１１０は、外部端子Ｔ１０、外部端子Ｔｓ、演算増幅器１１１、抵抗Ｒ３０、抵抗Ｒｓａｇを有する。
【００２２】
半導体集積回路１１０において、演算増幅器１１１の非反転入力端子Ｔ１１には、映像信号が入力される。演算増幅器１１１の反転入力端子Ｔ１２は、抵抗Ｒ３０を介して接地されている。また演算増幅器１１１の反転入力端子Ｔ１２は、抵抗Ｒｓａｇを介して演算増幅器１１１の出力端子である外部端子Ｔ１０と接続されている。抵抗Ｒｓａｇは、映像信号をサグ補正するための抵抗であり、一端が外部端子Ｔ１０と接続されており、他端が外部端子Ｔｓと接続されている。
【００２３】
映像信号出力回路１００において、コンデンサＣ１０は、映像信号に含まれる直流成分を除去するためのコンデンサであり、抵抗Ｒ１０と抵抗Ｒ２０とは、インピーダンスマッチング抵抗（７５Ω）である。コンデンサＣ１０と抵抗Ｒ１０と抵抗Ｒ２０とは直列に接続されており、ハイパスフィルタＦを構成している。コンデンサＣ１０の一端が半導体集積回路１１０の外部端子Ｔ１０と接続されている。また抵抗Ｒ２０の一端が接地されている。コンデンサＣ１０と抵抗Ｒ１０との接続点Ｈから出力される信号は、映像信号出力回路１００の出力信号である。
【００２４】
コンデンサＣ２０は、演算増幅器１１１から出力される映像信号のサグ補正を行うためのコンデンサである。コンデンサＣ２０の一端は半導体集積回路１１０の外部端子Ｔｓと接続されており、他端が半導体集積回路１１０の外部端子Ｔ１０と接続されている。よって本実施形態の映像信号出力回路１００では、抵抗ＲｓａｇとコンデンサＣ２０とが、演算増幅器１１１の出力端子と反転入力端子Ｔ１２との間で並列に接続されることになる。
【００２５】
すなわち本実施形態では、コンデンサＣ１０を通過する前の映像信号が演算増幅器１１１の非反転入力端子Ｔ１２へ帰還される。
【００２６】
本実施形態では、上記構成の映像信号出力回路１００において、抵抗Ｒｓａｇの抵抗値と、コンデンサＣ１０の容量値及びコンデンサＣ２０の容量値とを適切な値に設定することで、コンデンサＣ１０とコンデンサＣ２０の容量を従来よりも小さくし、且つ同期信号の欠落を抑制することができる。
【００２７】
本実施形態において、抵抗Ｒｓａｇの抵抗値、コンデンサＣ１０の容量値及びコンデンサＣ２０の容量値の適切な値とは、後述する映像信号のサグ率が、映像信号出力回路１００から出力される映像信号の歪みが映像の画質に影響しない程度の値となるように設定された値である。本実施形態では、映像信号の歪みが画質に影響しない程度のサグ率として、サグ率が０．５％以下になるように、抵抗Ｒｓａｇの抵抗値、コンデンサＣ１０の容量値及びコンデンサＣ２０の容量値を設定した。
【００２８】
ここで図２を参照してサグ率について説明する。図２は、映像信号のサグ率を説明するための図である。
【００２９】
図２に示す映像信号Ｐは映像信号出力回路１００の出力信号である。本実施形態の映像信号Ｐにおいて、サグ率は、振幅を振幅Ａ、映像信号Ｐの歪みを歪みＡ′としたとき、Ａ′／Ａ×１００［％］で定義される。本実施形態では、抵抗Ｒｓａｇの抵抗値とコンデンサＣ１０の容量値及びコンデンサＣ２０の容量値とを変化させることで、サグ率を０．５％とする。
【００３０】
以下に図３、図４を参照してコンデンサＣ１０、コンデンサＣ２０の容量値の設定について説明する。
【００３１】
図３はコンデンサＣ１０及びコンデンサＣ２０の容量値の設定を説明する第一の図である。図４はコンデンサＣ１０及びコンデンサＣ２０の容量値の設定を説明する第二の図である。図３は、コンデンサＣ１０の容量値に対してコンデンサＣ２０の容量値を変化させたときのサグ率を示している。
【００３２】
図３では、コンデンサＣ２０の値を０μＦとしたときの結果を曲線Ｓ１とし、コンデンサＣ２０の値を１μＦとしたときの結果を曲線Ｓ２とし、コンデンサＣ２０の値を２μＦとしたときの結果を曲線Ｓ３とし、コンデンサＣ２０の値を４μＦとしたときの結果を曲線Ｓ４として示している。
【００３３】
本実施形態では、図３において、コンデンサＣ１０が特定の値において最もサグ率が低いコンデンサＣ２０の値が選択され、選択された値に基づきコンデンサＣ１０の容量値及びコンデンサＣ２０の容量値の最適化を行う。
【００３４】
図３において、例えばコンデンサＣ１０の容量が４７μＦのとき、最もサグ率の低いコンデンサＣ２０の値は１μＦ（図３の曲線Ｓ２）である。よってコンデンサＣ２０の値には、１μＦが選択される。次にコンデンサＣ１０の容量が約１００μＦのとき、同様に最もサグ率の低いコンデンサＣ２０の値を選択する。このとき最もサグ率の低いコンデンサＣ２０の値は１μＦである。
【００３５】
次にコンデンサＣ１０の容量が約２００μＦのとき、同様に最もサグ率の低いコンデンサＣ２０の値を選択する。このとき最もサグ率の低いコンデンサＣ２０の値は２μＦ（図３の曲線Ｓ３）である。以上のようにしてコンデンサＣ１０の値に対してサグ率が低くなるコンデンサＣ２０の値を選択する。尚図３は、本実施形態の映像信号出力回路１００においてコンデンサＣ１０の容量値及びコンデンサＣ２０の容量値を変化させた場合に、半導体集積回路１１０の出力信号から求めたサグ率の実測データである。
【００３６】
図４は、図３でピックアップした点を示す曲線である。図４においてサグ率が０．５％以下となるのは、コンデンサＣ１０が約２２０μＦでありコンデンサＣ２０が２μＦの点、コンデンサＣ１０が約３００μＦでありコンデンサＣ２０が４μＦの点、コンデンサＣ１０が約５００μＦでありコンデンサＣ２０が４μＦの点である。
【００３７】
本実施形態では、サグ率を０．５％以下とするコンデンサＣ１０の容量値及びコンデンサＣ２０の容量値として、コンデンサＣ１０＝２２０μＦ、コンデンサＣ２０＝２μＦを選択した。この理由は、コンデンサＣ１０を電界コンデンサとし、コンデンサＣ２０をチップコンデンサとすることができ、コンデンサＣ１０及びコンデンサＣ２０のサイズを小型化できるからである。
【００３８】
例えばサグ率を０．５％にするコンデンサＣ１０及びコンデンサＣ２０の容量値をコンデンサＣ１０＝３００μＦ、コンデンサＣ２０＝４μＦとした場合、コンデンサＣ１０及びコンデンサＣ２０の両方を電界コンデンサとすることとなり、コンデンサ１０及びコンデンサＣ２０のサイズを小さくすることができない。よって製品の小型化に貢献することができない。
【００３９】
次に、本実施形態の映像信号出力回路１００における抵抗Ｒｓａｇの抵抗値の設定について説明する。
【００４０】
映像信号出力回路１００において、コンデンサＣ１０、抵抗Ｒ１０、抵抗Ｒ２０により構成されるハイパスフィルタＦのカットオフ周波数ｆｃを求める。カットオフ周波数ｆｃは、以下の数１で求められる。
【００４１】
【数１】
尚Ｒｌｏａｄは、抵抗Ｒ１０と抵抗Ｒ２０との合成抵抗であり、本実施形態の抵抗Ｒｌｏａｄは、Ｒｌｏａｄ＝Ｒ１０＋Ｒ２０で表される。
【００４２】
次に、カットオフ周波数ｆｃにおいてサグ補正用の抵抗ＲｓａｇとコンデンサＣ２０とにより補正された後の映像信号出力回路１００の電圧利得Ａｖ（ｆｃ）を求める。電圧利得Ａｖ（ｆｃ）は、以下の数２で求められる。
【００４３】
【数２】
尚数２中のβは、以下の数３により求められる値である。
【００４４】
【数３】
本実施形態では、数１、数２及び数３により、抵抗Ｒｓａｇの抵抗値を求めることができる。本実施形態では、サグ率が０．５％以下となるように、コンデンサＣ１０＝２２０μＦ、コンデンサＣ２０＝２μＦとしているため、数１、数２にコンデンサＣ１０とコンデンサＣ２０の値を代入すれば、サグ率を０．５％以下とするための抵抗Ｒｓａｇを求めることができる。
【００４５】
抵抗Ｒｓａｇが求まった後は、以下の数４に示される式により、抵抗Ｒｓａｇを数１ないし数３から求められた値とした場合に電圧利得Ａｖ（ＤＣ）が演算増幅器１１１のダイナミックレンジの範囲におさまるか否かを確認する。
【００４６】
【数４】
尚数４で求められた電圧利得Ａｖ（ＤＣ）が演算増幅器１１１のダイナミックレンジの範囲におさまらない場合には、演算増幅器１１１から映像信号が正しく出力されない。よって抵抗Ｒｓａｇを小さくするように、コンデンサＣ１０の容量値及びコンデンサＣ２０の容量値を調整する。電圧利得Ａｖ（ＤＣ）が演算増幅器１１１のダイナミックレンジの範囲におさまる場合には、抵抗Ｒｓａｇを数４で求められた値に設定する。
【００４７】
以下に、コンデンサＣ１０＝２２０μＦ、コンデンサＣ２０＝２μＦ、抵抗Ｒｌｏａｄ＝１５０Ωの場合に抵抗Ｒｓａｇを求めた例を示す。
【００４８】
数１にコンデンサＣ１０の値と抵抗Ｒｌｏａｄの値を代入した式が数５である。
【００４９】
【数５】
数５により、ハイパスフィルタＦのカットオフ周波数ｆｃ＝４．８Ｈｚが求まる。上記各値と、数５で求められたカットオフ周波数ｆｃ＝４．８Ｈｚとを数２へ代入した式が数６である。
【００５０】
【数６】
数６から、抵抗Ｒｓａｇ＝５ｋΩが求まる。抵抗Ｒｓａｇ＝５ｋΩを数４に代入し、電圧利得Ａｖ（ＤＣ）が演算増幅器１１１のダイナミックレンジの範囲内であるか否かを確認し、ダイナミックレンジの範囲内であった場合には、抵抗Ｒｓａｇの抵抗値を５ｋΩとする。本実施形態では、抵抗Ｒｓａｇの抵抗値を以上のようにして求められた値とすることで、サグ率を０．５％以下とすることができる。
【００５１】
以上に説明したように、本実施形態の映像信号出力回路１００において抵抗Ｒｓａｇ、コンデンサＣ１０、コンデンサＣ２０の値を設定すれば、演算増幅器１１１の電源電圧を低電圧とした場合にも十分なサグ補正を行うことができ、同期信号の欠落を防止できる。
【００５２】
図５は、映像信号出力回路１００においてサグ補正された映像信号と従来の映像信号出力回路においてサグ補正された映像信号とを比較する図である。図５（Ａ）は、従来の映像信号出力回路においてサグ補正された映像信号を示し、図５（Ｂ）は、本実施形態の映像信号出力回路１００においてサグ補正された映像信号を示す。
【００５３】
図５（Ａ）では、映像信号が白画像から黒画像へ切り替わる際の同期信号の欠落を防止するために、演算増幅器のダイナミックレンジは３．５Ｖｐ−ｐが必要であった。図５（Ｂ）に示すように、本実施形態の映像信号出力回路１００では、演算増幅器１１１のダイナミックレンジは３．１Ｖｐ−ｐで良い。よって本実施形態では、従来の演算増幅器のダイナミックレンジよりも狭いダイナミックレンジの演算増幅器１１１により、同期信号を欠落させずにサグ補正を行うことができる。
【００５４】
また本実施形態では、コンデンサＣ１０の容量及びコンデンサＣ２０の容量を従来よりも小さくすることができる。さらに本実施形態では、サグ補正用のコンデンサＣ２０をチップコンデンサとすることができるため、コンデンサの実装面積を小さくすることができ、さらにコストを削減することができる。
【００５５】
よって本実施形態によれば、同期信号の欠落を抑制することができ、且つ低コストで製品の小型化に貢献することができる。
【００５６】
尚本実施形態では、映像信号は半導体集積回路１１０の外部から入力されるものとして示しているが、これに限定されない。本実施形態の半導体集積回路１１０は、図１に示す回路以外にも、例えば映像信号を処理する回路を有してしても良い。
【００５７】
また本実施形態では、先にコンデンサＣ１０の容量値及びコンデンサＣ２０の容量値を設定した後に、設定した容量値に基づき抵抗Ｒｓａｇの抵抗値を決定したが、抵抗Ｒｓａｇの抵抗値を決定する順序はこれに限定されない。抵抗Ｒｓａｇの抵抗値は、例えばコンデンサＣ１０の容量値及びコンデンサＣ２０の容量値が設定される前に決められていても良い。この場合コンデンサＣ１０の容量値及びコンデンサＣ２０の容量値は、抵抗Ｒｓａｇの抵抗値に合わせて設定される。
【００５８】
以下に、図６ないし９を参照して本実施形態の変形例を説明する。
【００５９】
図６は、第一の変形例を説明する図である。図６に示す映像信号出力回路１００Ａでは、半導体集積回路１１０Ａにおいて抵抗Ｒ３０とグランドとの間に基準電圧Ｖｒｅｆを発生する電圧源１２０を設け、映像信号出力回路１００Ａの出力信号の動作点を変化させた。映像信号出力回路１００Ａでは、基準電圧Ｖｒｅｆの値を調整することにより、出力信号の動作点を調整することができる。
【００６０】
図７は、第二の変形例を説明する図である。図７に示す映像信号出力回路１００Ｂでは、半導体集積回路１１０Ｂにおいて、電圧源１２０に加え、抵抗Ｒｓａｇと抵抗Ｒ３０との間に接続された抵抗Ｒ４０を設けた。映像信号出力回路１００Ｂでは、抵抗Ｒ４０を設けることで高域のゲイン設定を行うことが可能となる。
【００６１】
尚図７に示す映像信号出力回路１００Ｂにおいて、数３で示したβを求める場合には、以下の数７で表される。
【００６２】
【数７】
図８は、第三の変形例を説明する図である。図８に示す映像信号出力回路１００Ｃでは、半導体集積回路１１０Ｂの外部において出力端子Ｔ１０とサグ補正端子Ｔｓとの間に接続された抵抗Ｒ５０を設けた。
【００６３】
抵抗Ｒ５０は、出力端子Ｔ１０とサグ補正端子Ｔｓとの間にコンデンサＣ２０と並列に接続されている。図８に示す映像信号出力回路１００Ｃでは、半導体集積回路１１０Ｂの外部に抵抗Ｒ５０を接続することで抵抗Ｒｓａｇの抵抗値を調整することができる。
【００６４】
図９は、第四の変形例を説明する図である。図９に示す映像信号出力回路１００Ｄでは、半導体集積回路１１０Ｂの外部において、サグ補正端子ＴｓとコンデンサＣ２０との間にコンデンサＣ２０と直列に接続された抵抗Ｒ６０を設けた。図９に示す映像信号出力回路１００Ｄでは、半導体集積回路１１０Ｂの外部に抵抗Ｒ６０を接続することで抵抗Ｒｓａｇの抵抗値を調整することができる。
【００６５】
以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。
【産業上の利用可能性】
【００６６】
本発明は、映像信号を増幅して出力する半導体集積回路、映像信号出力回路に関する。
【符号の説明】
【００６７】
１００、１００Ａ〜１００Ｄ 映像信号出力回路
１１０、１１０Ａ、１１０Ｂ 半導体集積回路
１２０ 電圧源
Ｔ１０ 外部端子
Ｔｓ サグ補正端子
【特許請求の範囲】
【請求項１】
非反転入力端子に映像信号が入力される演算増幅器を有し、前記演算増幅器から出力される映像信号のサグ補正を行う半導体集積回路であって、
前記演算増幅器の反転入力端子に一端が接続されており他端が接地された第一の抵抗と、
前記演算増幅器の出力端子が接続された第一の外部端子と、
前記演算増幅器の反転入力端子と接続された第二の外部端子と、
前記演算増幅器の出力端子に一端が接続され、前記演算増幅器の反転入力端子に他端が接続された第二の抵抗と、を有し、
前記第二の抵抗の抵抗値は、
前記第一の外部端子と前記第二の外部端子との間に前記第二の抵抗と並列に接続される第一のコンデンサの容量値に基づき決められた値である半導体集積回路。
【請求項２】
前記第一の外部端子と前記第一のコンデンサとの接続点に、第二のコンデンサと第三の抵抗と第四の抵抗とが直列に接続されたフィルタ回路が接続される請求項１記載の半導体集積回路。
【請求項３】
前記第一の抵抗と接地との間に基準電圧を発生する電圧源が接続された請求項１又は２に記載の半導体集積回路。
【請求項４】
前記第一の抵抗と前記第二の抵抗との間に第五の抵抗が直列に接続された請求項１ないし３の何れか一項に記載の半導体集積回路。
【請求項５】
非反転入力端子に映像信号が入力される演算増幅器を有し、前記演算増幅器から出力される映像信号のサグ補正を行う映像信号出力回路であって、
前記演算増幅器の反転入力端子に一端が接続されており他端が接地された第一の抵抗と、
前記演算増幅器の出力端子に一端が接続され、前記演算増幅器の前記反転入力端子に他端が接続された第二の抵抗と、
前記第二の抵抗と並列に接続された第一のコンデンサと、
第二のコンデンサと第三の抵抗と第四の抵抗とが直列に接続されており、前記第四の抵抗の一端が接地され、前記第二のコンデンサの一端が前記演算増幅器の出力端子に接続されたフィルタ回路と、を有する映像信号出力回路。
【請求項１】
非反転入力端子に映像信号が入力される演算増幅器を有し、前記演算増幅器から出力される映像信号のサグ補正を行う半導体集積回路であって、
前記演算増幅器の反転入力端子に一端が接続されており他端が接地された第一の抵抗と、
前記演算増幅器の出力端子が接続された第一の外部端子と、
前記演算増幅器の反転入力端子と接続された第二の外部端子と、
前記演算増幅器の出力端子に一端が接続され、前記演算増幅器の反転入力端子に他端が接続された第二の抵抗と、を有し、
前記第二の抵抗の抵抗値は、
前記第一の外部端子と前記第二の外部端子との間に前記第二の抵抗と並列に接続される第一のコンデンサの容量値に基づき決められた値である半導体集積回路。
【請求項２】
前記第一の外部端子と前記第一のコンデンサとの接続点に、第二のコンデンサと第三の抵抗と第四の抵抗とが直列に接続されたフィルタ回路が接続される請求項１記載の半導体集積回路。
【請求項３】
前記第一の抵抗と接地との間に基準電圧を発生する電圧源が接続された請求項１又は２に記載の半導体集積回路。
【請求項４】
前記第一の抵抗と前記第二の抵抗との間に第五の抵抗が直列に接続された請求項１ないし３の何れか一項に記載の半導体集積回路。
【請求項５】
非反転入力端子に映像信号が入力される演算増幅器を有し、前記演算増幅器から出力される映像信号のサグ補正を行う映像信号出力回路であって、
前記演算増幅器の反転入力端子に一端が接続されており他端が接地された第一の抵抗と、
前記演算増幅器の出力端子に一端が接続され、前記演算増幅器の前記反転入力端子に他端が接続された第二の抵抗と、
前記第二の抵抗と並列に接続された第一のコンデンサと、
第二のコンデンサと第三の抵抗と第四の抵抗とが直列に接続されており、前記第四の抵抗の一端が接地され、前記第二のコンデンサの一端が前記演算増幅器の出力端子に接続されたフィルタ回路と、を有する映像信号出力回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１０−１６６４９３（Ｐ２０１０−１６６４９３Ａ）
【公開日】平成２２年７月２９日（２０１０．７．２９）
【国際特許分類】
【出願番号】特願２００９−８９１２（Ｐ２００９−８９１２）
【出願日】平成２１年１月１９日（２００９．１．１９）
【出願人】（０００００６２２０）ミツミ電機株式会社 (1,651)
【Ｆターム（参考）】
【公開日】平成２２年７月２９日（２０１０．７．２９）
【国際特許分類】
【出願日】平成２１年１月１９日（２００９．１．１９）
【出願人】（０００００６２２０）ミツミ電機株式会社 (1,651)
【Ｆターム（参考）】
[ Back to top ]