固体撮像装置
【課題】 混色が少なく、画素容量（飽和信号量）が大きく、かつ、残像が少ない固体撮像装置を提供すること。
【解決手段】 固体撮像装置は、第１導電型半導体基板１と、第１導電型半導体基板１上に形成された第２導電型半導体層２と、第１導電型半導体基板１とコンタクトするように第２導電型半導体層２内の下部側に選択的に形成された第１の第１導電型半導体領域３と、第１の第１導電半導体領域３およびその周囲の第２導電型半導体層２を含む画素領域を規定する、第１の第１導電型半導体領域３にコンタクトせずに第２導電型半導体層２を貫通する第１導電型画素分離領域６とを備えている。
【解決手段】 固体撮像装置は、第１導電型半導体基板１と、第１導電型半導体基板１上に形成された第２導電型半導体層２と、第１導電型半導体基板１とコンタクトするように第２導電型半導体層２内の下部側に選択的に形成された第１の第１導電型半導体領域３と、第１の第１導電半導体領域３およびその周囲の第２導電型半導体層２を含む画素領域を規定する、第１の第１導電型半導体領域３にコンタクトせずに第２導電型半導体層２を貫通する第１導電型画素分離領域６とを備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子としてフォトダイオードを用いた固体撮像装置に関する。
【背景技術】
【０００２】
最近、デジタルカメラ、ビデオカメラ、携帯電話等のカメラを備えた製品の開発が盛んに行われている。この種のカメラには固体撮像装置が搭載されている。固体撮像装置は、撮像領域内にフォトダイオード（光電変換素子）を二次元的に配置し、フォトダイオードに蓄積された電荷を読み出す構成になっている（特許文献1）。特許文献１に開示された固体撮像装置のデバイス構造は、画素容量を大きくするために、Ｎ型不純物領域の底面部に２つ以上の凸状のＮ型不純物領域を付加している。しかし、このデバイス構造の場合、凸状のＮ型不純物領域を付加した分だけ、画素中心が３つ以上に分離され、蓄積された電子（特に最も遠い画素中心の電子）を効率的に読み出せず、残像が多くなるという問題がある。
【０００３】
固体撮像装置は、混色が少なく、画素容量（飽和信号量）が大きく、かつ、残像が少ないことが望まれている。しかし、これらの全てを満足する固体撮像装置の実現は困難である。
【特許文献１】特開２００２−３１４５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、混色が少なく、画素容量（飽和信号量）が大きく、かつ、残像が少ない固体撮像装置を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の一態様による固体撮像装置は、第１導電型半導体基板と、前記第１導電型半導体基板上に形成された第２導電型半導体層と、前記第２導電型半導体層内の下部側に選択的に形成され、かつ、前記第１導電型半導体基板とコンタクトする第１の第１導電型半導体領域と、前記第１の第１導電半導体領域およびその周囲の前記第２導電型半導体層を含む画素領域を規定する、前記第１の第１導電型半導体領域にコンタクトせずに前記第２導電型半導体層を貫通する第１導電型画素分離領域とを具備してなることを特徴とする。
【発明の効果】
【０００６】
本発明によれば、混色が少なく、画素容量（飽和信号量）が大きく、かつ、残像が少ない固体撮像装置を実現できるようになる。
【発明を実施するための最良の形態】
【０００７】
以下、図面を参照しながら本発明の実施形態を説明する。以下の説明では、第１導電型をＰ型、第２導電型をＮ型として説明する。
【０００８】
（第１の実施形態）
図１は、本発明の一実施形態に係る固体撮像装置の基本セルを模式的に示す断面図である。図２は、図１のＡ−Ａ’断面に対応する平面図である。
【０００９】
図中、１はＰ型半導体基板を示しており、このＰ型半導体基板１上にはＮ型エピタキシャル半導体層２が形成されている。本実施形態では、Ｐ型半導体基板１は、Ｐ型シリコン基板とする。Ｐ型半導体基板１のＰ型不純物濃度は、例えば、１×１０18ｃｍ-3である。Ｎ型エピタキシャル半導体層２のＰ型不純物濃度は、例えば、１×１０15ｃｍ-3である。赤色光のような長波長の光を基板の深い位置で光電変換し、光電変換により発生した電子（電荷）を効率よく赤色画素に蓄積するためには、Ｎ型エピタキシャル半導体層２の厚さは５μｍ以上とする。
【００１０】
Ｎ型エピタキシャル半導体層２内の下部側には、第１のＰ型半導体領域３が選択的に形成されている。第１のＰ型半導体領域３はＰ型半導体基板１とコンタクトする。第１のＰ型半導体領域３のＰ型不純物濃度は、例えば、１×１０15ｃｍ-3である。
【００１１】
Ｎ型エピタキシャル半導体層２およびＰ型半導体領域３は、例えば、多段のエピタキシャルおよびイオン注入により形成される。すなわち、半導体層のエピタキシャル成長の工程と、上記半導体層内にＮ型およびＰ型不純物をイオン注入する工程とからなる一連の工程をＰ型半導体領域３の厚さに対応する半導体層が形成されるまで繰り返し、その後、半導体層のエピタキシャル成長の工程と、上記半導体層内にＮ型不純物をイオン注入する工程とからなる一連の工程をＮ型エピタキシャル半導体層２の厚さに対応する半導体層が形成されるまで繰り返す。
【００１２】
Ｎ型エピタキシャル半導体層２の表面には、Ｎ型半導体領域４が選択的に形成されている。Ｎ型半導体領域４のＮ型不純物濃度は、例えば、１×１０17ｃｍ-3である。Ｎ型半導体領域４およびＮ型エピタキシャル半導体層２の表面には、第１のＰ型半導体領域３よりも高不純物濃度の第２のＰ型半導体領域５が選択的に形成されている。第２のＰ型半導体領域５のＰ型不純物濃度は、例えば、１×１０18ｃｍ-3である。Ｎ型半導体領域４およびＰ型半導体領域５はＰ型半導体領域３とコンタクトしておらず、Ｎ型半導体領域４およびＰ型半導体領域５とＰ型半導体領域３との間にはＮ型エピタキシャル半導体層２が介在している。
【００１３】
Ｎ型エピタキシャル半導体層２には、画素分離用のＰ型分離領域６が形成されている。Ｐ型分離領域６は、Ｎ型エピタキシャル半導体層２を貫通して、Ｐ型半導体基板１の表面にコンタクトしている。Ｐ型分離領域６は、第１のＰ型半導体領域３およびその周囲のＮ型エピタキシャル半導体層２、ならびに、Ｎ型半導体領域４および第２のＰ型半導体領域５を含む、画素領域（基本セル）を規定する。Ｐ型分離領域６は、第１のＰ型半導体領域３にはコンタクトしておらず、これにより、図２に示すように、第１のＰ型半導体領域３の周囲は、Ｎ型エピタキシャル半導体層２を介して、Ｐ型分離領域６で囲まれる。Ｐ型分離領域６のＰ型不純物濃度は、例えば、１×１０15ｃｍ-3である。
【００１４】
Ｐ型分離領域６上にはゲート絶縁膜７が形成され、ゲート絶縁膜７上にはゲート電極８が形成されている。隣接する画素領域のＮ型エピタキシャル半導体層２の表面には、Ｐ型分離領域６にコンタクトするように、高不純物濃度のＮ型拡散層（ドレイン）９が選択的に形成されている。Ｐ型分離領域６にコンタクトした部分のＮ型半導体領域（ソース）４、ゲート絶縁膜７、ゲート電極８およびＮ型拡散層９は、電荷転送用のＭＯＳトランジスタを構成している。
【００１５】
本実施形態の固体撮像装置は、画素領域の表面に第１のＰＮジャンクションＰＮ−Ｊ１を備えている。第１のＰＮジャンクションＰＮ−Ｊ１は、Ｎ型半導体領域４と第２のＰ型半導体領域５とのＰＮ接合部で構成されている。
【００１６】
また、本実施形態の固体撮像装置は、画素領域の深さ方向の中央部に第２のＰＮジャンクションＰＮ−Ｊ２を備えている。第２のＰＮジャンクションＰＮ−Ｊ２は、第１のＰ型半導体領域３の上部とＮ型エピタキシャル半導体層２とのＰＮ接合部で構成されている。
【００１７】
さらに、本実施形態の固体撮像装置は、第２のＰＮジャンクションＰＮ−Ｊ２よりも深い部分に第３のＰＮジャンクションＰＮ−Ｊ３を備えている。第３のＰＮジャンクションＰＮ−Ｊ３は、画素領域の深さ方向の中央部よりも深い部分の第１のＰ型半導体領域３とＮ型エピタキシャル半導体層２とのＰＮ接合部、および、第１のＰ型半導体領域３の下部とＰ型半導体基板１とのＰＮ接合部で構成されている。図１には、上記のＰＮジャンクションＰＮ−Ｊ１〜ＰＮ−Ｊ３における電界ベクトルＥも示してある。図１において、Ｐ型半導体領域は接地されている。
【００１８】
本実施形態によれば、Ｎ型エピタキシャル半導体層２内に第１のＰ型半導体領域３が形成されているため、第１のＰ型半導体領域３がない場合（図３、図４）に比べて、等価回路的にみて画素領域内のキャパシタの電極間距離が短くなり、画素容量（飽和信号量）は大きくなる。なお、図４は図２に対応する平面図である。
【００１９】
画素容量を大きくする構造として、図５に示すように、画素領域の深い位置をＰ型半導体層３０によってＰ型にすることも考えられる。図５の場合、画素中心２０の深さ（位置）は例えば１μｍ程度である。しかし、この場合、画素領域のＰＮジャンクションに蓄積されずに画素領域内を流れる電子ｅ-は、隣接する画素領域に流れ込み、混色が大きくなるという問題がある。
【００２０】
これに対して本実施形態の場合、隣接する画素領域には電子は殆ど流れ込まないので、混色は十分に小さくなる。以下、この点についてさらに述べる。
【００２１】
入射した光が例えば４μｍの深さ（位置）で光電変換され、電子が発生したことを考えると、各ＰＮジャンクションＰＮ−Ｊ１〜ＰＮ−Ｊ３においては画素中心２０に向かう強い電界Ｅが発生する。ＰＮジャンクションＰＮ−Ｊ２における電界Ｅは、残りのＰＮジャンクションＰＮ−Ｊ１,Ｊ３における電界Ｅよりも十分に強い。そのため、光電変換で発生した電子の大部分は、ＰＮジャンクションＰＮ−Ｊ２における電界Ｅに引っ張られて画素中心２０にドリフトする。光電変換で発生した電子の一部は、ＰＮジャンクションＰＮ−Ｊ３における電界Ｅに引っ張られて隣接する画素領域にドリフトするが、その量は十分に少ないので、混色は十分に小さくなる。
【００２２】
図１では、上記の電子のドリフトが白抜きの矢印により模式的に示されている。太い白抜きの矢印はＰＮジャンクションＰＮ−Ｊ２における電界Ｅによるドリフト、細い白抜きの矢印はＰＮジャンクションＰＮ−Ｊ３（Ｐ型半導体領域３の側面）における電界Ｅによるドリフトを示している。
【００２３】
図３および図５にも、電子のドリフトを模式的に示す白抜きの矢印が描かれている。図５の場合、図１に比べて、電子の発生する位置から、強い電界が生じるＰＮジャンクションＰＮ−Ｊ２までの距離が長い。そのため、図５の場合、ＰＮジャンクションＰＮ−Ｊ２における電界Ｅに引っ張られて画素中心２０にドリフトする電子の量は図１に比べて減少し、その分、隣接する画素領域内にドリフトする電子の量が増加するために混色は大きくなる。
【００２４】
さらに、本実施形態によれば、第１のＰ型半導体領域３がない場合（図３、図４）に比べて、画素中心２０は、Ｎ型エピタキシャル半導体層２の表面側にシフトするため、画素中心２０とゲート電極８（転送ゲート）との間の距離が短くなり、残像は十分に小さくなり、残像特性は改善される。図１の場合、画素中心２０の深さ（位置）は例えば１μｍ程度、図３の場合、画素中心２０の深さ（位置）は例えば２μｍ程度である。
【００２５】
以上述べたように、本実施形態によれば、第１のＰ型半導体領域３によって、画素容量を大きくできるとともに、残像を小さくでき、また、混色を抑制できるようになるので、混色、画素容量および残像を同時に改善できるようになる。
【００２６】
なお、本発明は、上記実施形態に限定されるものではない。
【００２７】
例えば、上記実施形態では、第１導電型をＰ型、第２導電型をＮ型としたが、第１導電型をＮ型、第２導電型をＰ型としても構わない。
【００２８】
また、上記実施形態では、シリコン基板を用いたが、ＳＯＩ基板、ＳｉＣ基板、ＳｉＧｅ基板を用いても構わない。
【００２９】
また、上記実施形態の固体撮像装置は、三つのＰＮジャンクションＰＮ−Ｊ１，Ｊ２，Ｊ３を備えているが、少なくともＰＮジャンクションＰＮ−Ｊ３を備えていれば、従来の固体撮像装置に対して有利な効果を持つ。
【００３０】
また、本実施形態の固体撮像装置が適用されるデバイスについては特に言及しなかったが、具体的には、デジタルカメラ、ビデオカメラ、携帯電話等のカメラを備えた製品である。さらに、本実施形態の固体撮像装置は、ディスクリート製品としての固体撮像素子であっても構わない。
【００３１】
さらに、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００３２】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【図面の簡単な説明】
【００３３】
【図１】本発明の一実施形態に係る固体撮像装置の基本セルを模式的に示す断面図。
【図２】図１のＡ−Ａ’断面に対応する平面図。
【図３】比較例の固体撮像装置の基本セルを模式的に示す断面図。
【図４】図３の比較例の平面図。
【図５】他の比較例の固体撮像装置の基本セルを模式的に示す断面図。
【符号の説明】
【００３４】
１…Ｐ型半導体基板（第１導電型半導体基板）、２…Ｎ型エピタキシャル半導体層（第２導電型半導体層）、３…第１のＰ型半導体領域（第１の第１導電型半導体領域）、４…Ｎ型半導体領域（第２導電型半導体領域）、５…第２のＰ型半導体領域（第２の第１導電型半導体領域）、６…Ｐ型分離領域（第１導電型画素分離領域）、７…ゲート絶縁膜、８…ゲート電極、９…Ｎ型拡散層、２０…画素中心、３０…Ｐ型半導体層、ＰＮ−Ｊ１、ＰＮ−−Ｊ２、ＰＮ−Ｊ３…ＰＮジャンクション。
【技術分野】
【０００１】
本発明は、光電変換素子としてフォトダイオードを用いた固体撮像装置に関する。
【背景技術】
【０００２】
最近、デジタルカメラ、ビデオカメラ、携帯電話等のカメラを備えた製品の開発が盛んに行われている。この種のカメラには固体撮像装置が搭載されている。固体撮像装置は、撮像領域内にフォトダイオード（光電変換素子）を二次元的に配置し、フォトダイオードに蓄積された電荷を読み出す構成になっている（特許文献1）。特許文献１に開示された固体撮像装置のデバイス構造は、画素容量を大きくするために、Ｎ型不純物領域の底面部に２つ以上の凸状のＮ型不純物領域を付加している。しかし、このデバイス構造の場合、凸状のＮ型不純物領域を付加した分だけ、画素中心が３つ以上に分離され、蓄積された電子（特に最も遠い画素中心の電子）を効率的に読み出せず、残像が多くなるという問題がある。
【０００３】
固体撮像装置は、混色が少なく、画素容量（飽和信号量）が大きく、かつ、残像が少ないことが望まれている。しかし、これらの全てを満足する固体撮像装置の実現は困難である。
【特許文献１】特開２００２−３１４５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、混色が少なく、画素容量（飽和信号量）が大きく、かつ、残像が少ない固体撮像装置を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の一態様による固体撮像装置は、第１導電型半導体基板と、前記第１導電型半導体基板上に形成された第２導電型半導体層と、前記第２導電型半導体層内の下部側に選択的に形成され、かつ、前記第１導電型半導体基板とコンタクトする第１の第１導電型半導体領域と、前記第１の第１導電半導体領域およびその周囲の前記第２導電型半導体層を含む画素領域を規定する、前記第１の第１導電型半導体領域にコンタクトせずに前記第２導電型半導体層を貫通する第１導電型画素分離領域とを具備してなることを特徴とする。
【発明の効果】
【０００６】
本発明によれば、混色が少なく、画素容量（飽和信号量）が大きく、かつ、残像が少ない固体撮像装置を実現できるようになる。
【発明を実施するための最良の形態】
【０００７】
以下、図面を参照しながら本発明の実施形態を説明する。以下の説明では、第１導電型をＰ型、第２導電型をＮ型として説明する。
【０００８】
（第１の実施形態）
図１は、本発明の一実施形態に係る固体撮像装置の基本セルを模式的に示す断面図である。図２は、図１のＡ−Ａ’断面に対応する平面図である。
【０００９】
図中、１はＰ型半導体基板を示しており、このＰ型半導体基板１上にはＮ型エピタキシャル半導体層２が形成されている。本実施形態では、Ｐ型半導体基板１は、Ｐ型シリコン基板とする。Ｐ型半導体基板１のＰ型不純物濃度は、例えば、１×１０18ｃｍ-3である。Ｎ型エピタキシャル半導体層２のＰ型不純物濃度は、例えば、１×１０15ｃｍ-3である。赤色光のような長波長の光を基板の深い位置で光電変換し、光電変換により発生した電子（電荷）を効率よく赤色画素に蓄積するためには、Ｎ型エピタキシャル半導体層２の厚さは５μｍ以上とする。
【００１０】
Ｎ型エピタキシャル半導体層２内の下部側には、第１のＰ型半導体領域３が選択的に形成されている。第１のＰ型半導体領域３はＰ型半導体基板１とコンタクトする。第１のＰ型半導体領域３のＰ型不純物濃度は、例えば、１×１０15ｃｍ-3である。
【００１１】
Ｎ型エピタキシャル半導体層２およびＰ型半導体領域３は、例えば、多段のエピタキシャルおよびイオン注入により形成される。すなわち、半導体層のエピタキシャル成長の工程と、上記半導体層内にＮ型およびＰ型不純物をイオン注入する工程とからなる一連の工程をＰ型半導体領域３の厚さに対応する半導体層が形成されるまで繰り返し、その後、半導体層のエピタキシャル成長の工程と、上記半導体層内にＮ型不純物をイオン注入する工程とからなる一連の工程をＮ型エピタキシャル半導体層２の厚さに対応する半導体層が形成されるまで繰り返す。
【００１２】
Ｎ型エピタキシャル半導体層２の表面には、Ｎ型半導体領域４が選択的に形成されている。Ｎ型半導体領域４のＮ型不純物濃度は、例えば、１×１０17ｃｍ-3である。Ｎ型半導体領域４およびＮ型エピタキシャル半導体層２の表面には、第１のＰ型半導体領域３よりも高不純物濃度の第２のＰ型半導体領域５が選択的に形成されている。第２のＰ型半導体領域５のＰ型不純物濃度は、例えば、１×１０18ｃｍ-3である。Ｎ型半導体領域４およびＰ型半導体領域５はＰ型半導体領域３とコンタクトしておらず、Ｎ型半導体領域４およびＰ型半導体領域５とＰ型半導体領域３との間にはＮ型エピタキシャル半導体層２が介在している。
【００１３】
Ｎ型エピタキシャル半導体層２には、画素分離用のＰ型分離領域６が形成されている。Ｐ型分離領域６は、Ｎ型エピタキシャル半導体層２を貫通して、Ｐ型半導体基板１の表面にコンタクトしている。Ｐ型分離領域６は、第１のＰ型半導体領域３およびその周囲のＮ型エピタキシャル半導体層２、ならびに、Ｎ型半導体領域４および第２のＰ型半導体領域５を含む、画素領域（基本セル）を規定する。Ｐ型分離領域６は、第１のＰ型半導体領域３にはコンタクトしておらず、これにより、図２に示すように、第１のＰ型半導体領域３の周囲は、Ｎ型エピタキシャル半導体層２を介して、Ｐ型分離領域６で囲まれる。Ｐ型分離領域６のＰ型不純物濃度は、例えば、１×１０15ｃｍ-3である。
【００１４】
Ｐ型分離領域６上にはゲート絶縁膜７が形成され、ゲート絶縁膜７上にはゲート電極８が形成されている。隣接する画素領域のＮ型エピタキシャル半導体層２の表面には、Ｐ型分離領域６にコンタクトするように、高不純物濃度のＮ型拡散層（ドレイン）９が選択的に形成されている。Ｐ型分離領域６にコンタクトした部分のＮ型半導体領域（ソース）４、ゲート絶縁膜７、ゲート電極８およびＮ型拡散層９は、電荷転送用のＭＯＳトランジスタを構成している。
【００１５】
本実施形態の固体撮像装置は、画素領域の表面に第１のＰＮジャンクションＰＮ−Ｊ１を備えている。第１のＰＮジャンクションＰＮ−Ｊ１は、Ｎ型半導体領域４と第２のＰ型半導体領域５とのＰＮ接合部で構成されている。
【００１６】
また、本実施形態の固体撮像装置は、画素領域の深さ方向の中央部に第２のＰＮジャンクションＰＮ−Ｊ２を備えている。第２のＰＮジャンクションＰＮ−Ｊ２は、第１のＰ型半導体領域３の上部とＮ型エピタキシャル半導体層２とのＰＮ接合部で構成されている。
【００１７】
さらに、本実施形態の固体撮像装置は、第２のＰＮジャンクションＰＮ−Ｊ２よりも深い部分に第３のＰＮジャンクションＰＮ−Ｊ３を備えている。第３のＰＮジャンクションＰＮ−Ｊ３は、画素領域の深さ方向の中央部よりも深い部分の第１のＰ型半導体領域３とＮ型エピタキシャル半導体層２とのＰＮ接合部、および、第１のＰ型半導体領域３の下部とＰ型半導体基板１とのＰＮ接合部で構成されている。図１には、上記のＰＮジャンクションＰＮ−Ｊ１〜ＰＮ−Ｊ３における電界ベクトルＥも示してある。図１において、Ｐ型半導体領域は接地されている。
【００１８】
本実施形態によれば、Ｎ型エピタキシャル半導体層２内に第１のＰ型半導体領域３が形成されているため、第１のＰ型半導体領域３がない場合（図３、図４）に比べて、等価回路的にみて画素領域内のキャパシタの電極間距離が短くなり、画素容量（飽和信号量）は大きくなる。なお、図４は図２に対応する平面図である。
【００１９】
画素容量を大きくする構造として、図５に示すように、画素領域の深い位置をＰ型半導体層３０によってＰ型にすることも考えられる。図５の場合、画素中心２０の深さ（位置）は例えば１μｍ程度である。しかし、この場合、画素領域のＰＮジャンクションに蓄積されずに画素領域内を流れる電子ｅ-は、隣接する画素領域に流れ込み、混色が大きくなるという問題がある。
【００２０】
これに対して本実施形態の場合、隣接する画素領域には電子は殆ど流れ込まないので、混色は十分に小さくなる。以下、この点についてさらに述べる。
【００２１】
入射した光が例えば４μｍの深さ（位置）で光電変換され、電子が発生したことを考えると、各ＰＮジャンクションＰＮ−Ｊ１〜ＰＮ−Ｊ３においては画素中心２０に向かう強い電界Ｅが発生する。ＰＮジャンクションＰＮ−Ｊ２における電界Ｅは、残りのＰＮジャンクションＰＮ−Ｊ１,Ｊ３における電界Ｅよりも十分に強い。そのため、光電変換で発生した電子の大部分は、ＰＮジャンクションＰＮ−Ｊ２における電界Ｅに引っ張られて画素中心２０にドリフトする。光電変換で発生した電子の一部は、ＰＮジャンクションＰＮ−Ｊ３における電界Ｅに引っ張られて隣接する画素領域にドリフトするが、その量は十分に少ないので、混色は十分に小さくなる。
【００２２】
図１では、上記の電子のドリフトが白抜きの矢印により模式的に示されている。太い白抜きの矢印はＰＮジャンクションＰＮ−Ｊ２における電界Ｅによるドリフト、細い白抜きの矢印はＰＮジャンクションＰＮ−Ｊ３（Ｐ型半導体領域３の側面）における電界Ｅによるドリフトを示している。
【００２３】
図３および図５にも、電子のドリフトを模式的に示す白抜きの矢印が描かれている。図５の場合、図１に比べて、電子の発生する位置から、強い電界が生じるＰＮジャンクションＰＮ−Ｊ２までの距離が長い。そのため、図５の場合、ＰＮジャンクションＰＮ−Ｊ２における電界Ｅに引っ張られて画素中心２０にドリフトする電子の量は図１に比べて減少し、その分、隣接する画素領域内にドリフトする電子の量が増加するために混色は大きくなる。
【００２４】
さらに、本実施形態によれば、第１のＰ型半導体領域３がない場合（図３、図４）に比べて、画素中心２０は、Ｎ型エピタキシャル半導体層２の表面側にシフトするため、画素中心２０とゲート電極８（転送ゲート）との間の距離が短くなり、残像は十分に小さくなり、残像特性は改善される。図１の場合、画素中心２０の深さ（位置）は例えば１μｍ程度、図３の場合、画素中心２０の深さ（位置）は例えば２μｍ程度である。
【００２５】
以上述べたように、本実施形態によれば、第１のＰ型半導体領域３によって、画素容量を大きくできるとともに、残像を小さくでき、また、混色を抑制できるようになるので、混色、画素容量および残像を同時に改善できるようになる。
【００２６】
なお、本発明は、上記実施形態に限定されるものではない。
【００２７】
例えば、上記実施形態では、第１導電型をＰ型、第２導電型をＮ型としたが、第１導電型をＮ型、第２導電型をＰ型としても構わない。
【００２８】
また、上記実施形態では、シリコン基板を用いたが、ＳＯＩ基板、ＳｉＣ基板、ＳｉＧｅ基板を用いても構わない。
【００２９】
また、上記実施形態の固体撮像装置は、三つのＰＮジャンクションＰＮ−Ｊ１，Ｊ２，Ｊ３を備えているが、少なくともＰＮジャンクションＰＮ−Ｊ３を備えていれば、従来の固体撮像装置に対して有利な効果を持つ。
【００３０】
また、本実施形態の固体撮像装置が適用されるデバイスについては特に言及しなかったが、具体的には、デジタルカメラ、ビデオカメラ、携帯電話等のカメラを備えた製品である。さらに、本実施形態の固体撮像装置は、ディスクリート製品としての固体撮像素子であっても構わない。
【００３１】
さらに、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００３２】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【図面の簡単な説明】
【００３３】
【図１】本発明の一実施形態に係る固体撮像装置の基本セルを模式的に示す断面図。
【図２】図１のＡ−Ａ’断面に対応する平面図。
【図３】比較例の固体撮像装置の基本セルを模式的に示す断面図。
【図４】図３の比較例の平面図。
【図５】他の比較例の固体撮像装置の基本セルを模式的に示す断面図。
【符号の説明】
【００３４】
１…Ｐ型半導体基板（第１導電型半導体基板）、２…Ｎ型エピタキシャル半導体層（第２導電型半導体層）、３…第１のＰ型半導体領域（第１の第１導電型半導体領域）、４…Ｎ型半導体領域（第２導電型半導体領域）、５…第２のＰ型半導体領域（第２の第１導電型半導体領域）、６…Ｐ型分離領域（第１導電型画素分離領域）、７…ゲート絶縁膜、８…ゲート電極、９…Ｎ型拡散層、２０…画素中心、３０…Ｐ型半導体層、ＰＮ−Ｊ１、ＰＮ−−Ｊ２、ＰＮ−Ｊ３…ＰＮジャンクション。
【特許請求の範囲】
【請求項１】
第１導電型半導体基板と、
前記第１導電型半導体基板上に形成された第２導電型半導体層と、
前記第２導電型半導体層内の下部側に選択的に形成され、かつ、前記第１導電型半導体基板とコンタクトする第１の第１導電型半導体領域と、
前記第１の第１導電半導体領域およびその周囲の前記第２導電型半導体層を含む画素領域を規定する、前記第１の第１導電型半導体領域にコンタクトせずに前記第２導電型半導体層を貫通する第１導電型画素分離領域と
を具備してなることを特徴とする固体撮像装置。
【請求項２】
前記第２導電型半導体層の表面に選択的に形成され、前記第１の第１導電型半導体領域にコンタクトせず、かつ、前記第２導電型半導体層よりも高不純物濃度の第２導電型半導体領域、および、前記第２導電型半導体領域の表面に選択的に形成され、前記第１の第１導電型半導体領域よりも高不純物濃度の第２の第１導電型半導体領域をさらに備えていることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記第１の第１導電型半導体領域の周囲は、前記第２導電型半導体層で囲まれていることを特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
前記第２導電型半導体層は、エピタキシャル半導体層であることを特徴とする請求項１ないし３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記第１の第１導電型半導体領域は、前記エピタキシャル半導体層内に第１導電型不純物をイオン注入して形成された領域であることを特徴する請求項４に記載の固体撮像装置。
【請求項１】
第１導電型半導体基板と、
前記第１導電型半導体基板上に形成された第２導電型半導体層と、
前記第２導電型半導体層内の下部側に選択的に形成され、かつ、前記第１導電型半導体基板とコンタクトする第１の第１導電型半導体領域と、
前記第１の第１導電半導体領域およびその周囲の前記第２導電型半導体層を含む画素領域を規定する、前記第１の第１導電型半導体領域にコンタクトせずに前記第２導電型半導体層を貫通する第１導電型画素分離領域と
を具備してなることを特徴とする固体撮像装置。
【請求項２】
前記第２導電型半導体層の表面に選択的に形成され、前記第１の第１導電型半導体領域にコンタクトせず、かつ、前記第２導電型半導体層よりも高不純物濃度の第２導電型半導体領域、および、前記第２導電型半導体領域の表面に選択的に形成され、前記第１の第１導電型半導体領域よりも高不純物濃度の第２の第１導電型半導体領域をさらに備えていることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記第１の第１導電型半導体領域の周囲は、前記第２導電型半導体層で囲まれていることを特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
前記第２導電型半導体層は、エピタキシャル半導体層であることを特徴とする請求項１ないし３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記第１の第１導電型半導体領域は、前記エピタキシャル半導体層内に第１導電型不純物をイオン注入して形成された領域であることを特徴する請求項４に記載の固体撮像装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１０−１１８５３８（Ｐ２０１０−１１８５３８Ａ）
【公開日】平成２２年５月２７日（２０１０．５．２７）
【国際特許分類】
【出願番号】特願２００８−２９１２１５（Ｐ２００８−２９１２１５）
【出願日】平成２０年１１月１３日（２００８．１１．１３）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２２年５月２７日（２０１０．５．２７）
【国際特許分類】
【出願日】平成２０年１１月１３日（２００８．１１．１３）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]