抵抗メモリの可変抵抗層の製造方法
【課題】本発明は、抵抗メモリの可変抵抗層を簡単に製造することのできる抵抗メモリの可変抵抗層の製造方法を提供することを目的とする。
【解決手段】この方法は、銅ターゲットおよびシリコン酸化物（ＳｉＯ2）ターゲットを有するか、あるいは、銅およびシリコン酸化物から作られた複合ターゲットを有するスパッタリングチャンバー内に、基板を設置することを含む。その後、銅ターゲットおよびシリコン酸化物ターゲットを使用して同時スパッタリングプロセスを行うか、あるいは、複合ターゲットを使用してスパッタリングプロセスを行って、基板の表面に混合膜を沈積させる。混合膜は、抵抗メモリの可変抵抗層として使用され、混合膜のＣｕ／（Ｃｕ＋Ｓｉ）のモル百分率は、１〜１５％である。
【解決手段】この方法は、銅ターゲットおよびシリコン酸化物（ＳｉＯ2）ターゲットを有するか、あるいは、銅およびシリコン酸化物から作られた複合ターゲットを有するスパッタリングチャンバー内に、基板を設置することを含む。その後、銅ターゲットおよびシリコン酸化物ターゲットを使用して同時スパッタリングプロセスを行うか、あるいは、複合ターゲットを使用してスパッタリングプロセスを行って、基板の表面に混合膜を沈積させる。混合膜は、抵抗メモリの可変抵抗層として使用され、混合膜のＣｕ／（Ｃｕ＋Ｓｉ）のモル百分率は、１〜１５％である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗メモリ（resistance memory）の製造方法に関するものであり、特に、抵抗メモリの可変抵抗層（variable resistance layer）の製造方法に関するものである。
【背景技術】
【０００２】
抵抗メモリは、抵抗状態に基づいてデータを書き込むためのメモリである。抵抗メモリは、ＣＭＯＳ（Complementary Metal Oxide Semiconductor; 相補型金属酸化膜半導体）トランジスタのプロセスとの互換性、単純構造、小型化、速い操作速度、および低電力消費等の利点を有するため、現在、一般に普及する不揮発性メモリとなっている。
【０００３】
抵抗メモリ１００は、通常、図１に示すように、上電極１０２と、下電極１０４と、上電極１０２と下電極１０４の間に設けられた可変抵抗層１０６とを備え、ＭＩＭ（metal-insulation-metal）のサンドイッチ構造を有する。抵抗メモリ１００の抵抗値（または抵抗状態）は、上電極１０２と下電極１０４の間に印加する電圧を調整することによって、高抵抗状態（high resistive state, HRSまたは「絶縁状態」と称す）および低抵抗状態（low resistive state, LRSまたは「導電状態」と称す）に制御される。現在、可変抵抗層１０６を作るのに適した材料は、例えば、有機高分子材料、固体電解質、カルシウム‐チタン鉱物材料、または酸化物がある。
【０００４】
シリコン酸化物（ＳｉＯ2）を抵抗層の主要成分として選択する場合、例えば、銅（Ｃｕ）等の金属成分を追加して、ＨＲＳとＬＲＳの間の切り換えを行う必要がある。ＳｉＯ2層に銅を追加する現在の方法は、ほとんどの場合、ＳｉＯ2層に銅をメッキしてから、高温（５００℃以上）で焼きなまし（annealing）を行い、銅をＳｉＯ2層に熱拡散させるという方法で、Schindler他により２００７年に発表された下記の文献（非特許文献１）において記載されている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Schindler et al, IEEE Transactions on Electron Devices, Vol. 54, No. 10, pp. 2762-2768 (2007)
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述したＣｕ‐ＳｉＯ2可変抵抗層の製造方法は、ＳｉＯ2層を形成した後に、少なくとも２つのステップを必要とする。また、拡散の過程で非常に高い温度が必要とされるため、上述した方法は、製造時間およびコスト（エネルギー消費）の面で、理想的ではない。
【課題を解決するための手段】
【０００７】
したがって、本発明は、抵抗メモリの可変抵抗層を簡単に製造することのできる抵抗メモリの可変抵抗層の製造方法を提供する。
【０００８】
本発明は、抵抗メモリの可変抵抗層の製造方法を提供する。この方法は、銅ターゲット（copper target）およびシリコン酸化物ターゲット（silicon oxide target）を少なくとも有するスパッタリングチャンバー内に基板を設置することと、その後、銅ターゲットおよびシリコン酸化物ターゲットを使用して同時スパッタリング（co-sputtering）プロセスを行い、基板の表面に混合膜（compound film）を沈積させることとを含む。混合膜のＣｕ／（Ｃｕ＋Ｓｉ）のモル百分率は、１〜１５％である。
【０００９】
本発明のある実施形態中、銅ターゲットおよびシリコン酸化物ターゲットに印加された直流電圧（ＤＣ電圧）またはラジオ周波電圧（ＲＦ電圧）の仕事率は、互いに異なる。
【００１０】
本発明のある実施形態中、上述した混合膜の厚さは、１０ｎｍ〜１００ｎｍの間である。
【００１１】
本発明のある実施形態中、上述したスパッタリングチャンバーに基板支持体が内設され、上述した基板を支持する。また、同時スパッタリングプロセスの間、基板支持体を回転させてもよい。
【００１２】
本発明のある実施形態中、同時スパッタリングプロセスの間、基板は、加熱してもしなくてもよい。
【００１３】
本発明のある実施形態中、同時スパッタリングプロセスの間、基板の温度は、２５℃〜１５０℃の間である。
【００１４】
本発明のある実施形態中、上述した同時スパッタリングプロセスの圧力は、例えば、５×１０-3Ｔｏｒｒ〜５×１０-2Ｔｏｒｒの間である。
【００１５】
本発明のある実施形態中、上述した同時スパッタリングプロセスのガスは、１００ｖｏｌ．％のアルゴンガス、または０〜２０ｖｏｌ．％よりも大きい酸素ガスを含んだアルゴンガスを含む。
【００１６】
本発明は、また、抵抗メモリの可変抵抗層の製造方法を提供する。この方法において、まず、銅（Ｃｕ）およびシリコン酸化物（ＳｉＯ2）から作られた複合ターゲット（complex target）を少なくとも有するスパッタリングチャンバー内に基板を設置する。複合ターゲットのＣｕ／（Ｃｕ＋Ｓｉ）のモル百分率は、１〜１５％である。その後、上述した複合ターゲットを使用してスパッタリングプロセスを行い、基板の表面に混合膜を沈積させる。
【００１７】
本発明のある実施形態中、上述した混合膜の厚さは、１０ｎｍ〜１００ｎｍの間である。
【００１８】
本発明のある実施形態中、上述したスパッタリングチャンバーに基板支持体が内設され、上述した基板を支持する。
【００１９】
本発明のある実施形態中、スパッタリングプロセスの間、基板は、加熱してもしなくてもよい。
【００２０】
本発明のある実施形態中、スパッタリングプロセスの間、基板の温度は、２５℃〜１５０℃の間である。
【００２１】
本発明のある実施形態中、上述したスパッタリングプロセスの圧力は、例えば、５×１０-3Ｔｏｒｒ〜５×１０-2Ｔｏｒｒの間である。
【００２２】
本発明のある実施形態中、上述したスパッタリングプロセスのガスは、１００ｖｏｌ．％のアルゴンガス、または０〜２０ｖｏｌ．％よりも大きい酸素ガスを含んだアルゴンガスを含む。
【発明の効果】
【００２３】
以上に基づき、本発明の方法は、抵抗メモリの可変抵抗層の製造手順を簡易化することができるとともに、銅（Ｃｕ）およびシリコン酸化物（ＳｉＯ2）の混合膜を形成するのに沈積のステップしか必要としないため、先行技術の高温プロセスを省略することができる。
【００２４】
本発明の上記及び他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。
【図面の簡単な説明】
【００２５】
【図１】従来の抵抗メモリの図である。
【図２】本発明の実施形態に係る抵抗メモリの可変抵抗層の製造プロセスを示す概略的フローチャートである。
【図３】実験１の単極方向に沿った抵抗メモリの操作を示すI‐Ｖ曲線図である。
【図４】実験１の２つの極性方向に沿った抵抗メモリの操作を示すI‐Ｖ曲線図である。
【図５】実験２の単極方向に沿った抵抗メモリの操作を示すI‐Ｖ曲線図である。
【図６】実験２の２つの極性方向に沿った抵抗メモリの操作を示すI‐Ｖ曲線図である。
【図７】本発明の別の実施形態に係る抵抗メモリの可変抵抗層の製造プロセスを示す概略的フローチャートである。
【発明を実施するための形態】
【００２６】
以下、添付の図面を例として、本発明の実施形態を詳細に説明する。各図面および関連説明において、同一または類似する構成要素には、同一の参照番号を使用する。
【００２７】
図２は、本発明の実施形態に係る抵抗メモリの可変抵抗層の製造プロセスを示す概略的フローチャートである。
【００２８】
図２のステップ２００において、銅ターゲットおよびシリコン酸化物ターゲットを少なくとも有するスパッタリングチャンバー内に基板を設置する。また、スパッタリングチャンバーに、例えば、基板支持体がさらに内設され、上述した基板を支持する。
【００２９】
ステップ２１０において、それから、同時スパッタリングプロセスを行い、基板の表面に混合膜を沈積させる。本実施形態において、同時スパッタリングプロセスは、上述した銅ターゲット（Ｃｕ）およびシリコン酸化物（ＳｉＯ2）ターゲットを使用して実行される。沈積した混合膜のＣｕ／（Ｃｕ＋Ｓｉ）のモル百分率は、１〜１５％であるため、抵抗メモリの可変抵抗層として用いるのに適する。上述した混合膜の厚さは、例えば、１０ｎｍ〜１００ｎｍの間である。
【００３０】
本実施形態において、銅ターゲットおよびシリコン酸化物ターゲットに印加されたＤＣ電圧またはＲＦ電圧の仕事率は、互いに異なる。上述したスパッタリングプロセスの圧力は、例えば、５×１０-3Ｔｏｒｒ〜５×１０-2Ｔｏｒｒの間である。上述したスパッタリングプロセスのガスは、例えば、１００ｖｏｌ．％のアルゴンガス、または０〜２０ｖｏｌ．％よりも大きい酸素ガスを含んだアルゴンガスを含む。
【００３１】
上述した同時スパッタリングプロセスの間、基板支持体を回転させ、沈積した混合膜をより均一にすることができる。また、同時スパッタリングプロセスの間、基板は、選択的に、加熱してもしなくてもよい。例えば、基板の温度は、２５℃〜１５０℃の間である。
【００３２】
以下に、いくつかの実験について詳しく説明し、上述した実施形態の効果を証明する。注意すべきこととして、本発明は、以下の実験のみに限定されるものではない。
［実験１］
まず、基板に白金膜（Ｐｔ膜）を形成し、Ｐｔ膜を抵抗メモリの下電極として使用する。その後、銅（Ｃｕ）ターゲットおよびシリコン酸化物（ＳｉＯ2）ターゲットを有するスパッタリングチャンバー内の基板支持体に、上述した基板を設置する。
【００３３】
次に、同時スパッタリングプロセスを行う。操作条件は、以下の通りである。圧力を２×１０-2Ｔｏｒｒとし、ガスは純アルゴンガスを用い、基板は加熱せず、基板支持体の回転速度を３ｒｐｍとする。上述した条件の下で、基板のＰｔ膜にＣｕ‐ＳｉＯ2層を沈積させる。上記の沈積したＣｕ‐ＳｉＯ2層の厚さは約５０ｎｍであり、Ｃｕ／（Ｃｕ＋Ｓｉ）のモル百分率は約９．８％であるため、抵抗メモリの可変抵抗層として使用するのに適する。
【００３４】
最後に、Ｃｕ‐ＳｉＯ2層にＣｕ膜を形成し、Ｃｕ膜を抵抗メモリの上電極として使用する。
［実験２］
実験２は、ガスが４ｖｏｌ．％の酸素ガス（Ｏ2）および９６ｖｏｌ．％のアルゴンガス（Ａｒ）を含むこと以外は、実験１と同じ条件であり、Ｐｔ膜（下電極）、Ｃｕ‐ＳｉＯ2層（可変抵抗層）、およびＣｕ膜（上電極）を合わせて抵抗メモリを形成する。
【００３５】
操作方法に基づいて、抵抗メモリを、単極性（unipolar）抵抗メモリ（または「無極性（nonpolar）抵抗メモリ」と称す）と二極性（bipolar）抵抗メモリとに分けることができる。以下に、異なる操作方法で行った実験１および実験２の抵抗メモリの試験について、説明する。
［試験１］
図３に示すように、抵抗メモリに印加したバイアス電圧を変えて、実験１の抵抗メモリを高抵抗状態（ＨＲＳ）と低抵抗状態（ＬＲＳ）の間で切り換える。図３の下の曲線に示すように、バイアス電圧が０Ｖから増加すると、それに応じて、ＨＲＳのＣｕ‐ＳｉＯ2層を通過する電流が増加する。印加された電圧が高電圧値に達した時、電流が瞬時に跳ね上がり、この時、Ｃｕ‐ＳｉＯ2層が瞬時にＬＲＳに変わる。この変化を「セット（set）」と称す。図３の上の曲線に示すように、再度、印加した電圧が０Ｖから増加すると、それに応じて、新しく変化したＬＲＳのＣｕ‐ＳｉＯ2層を通過する電流が増加する。印加した電圧が一定の値に達した時、電流が瞬時に下降し、この時、Ｃｕ‐ＳｉＯ2層がＬＲＳからＨＲＳに変わる。この変化を「リセット（reset）」と称す。
【００３６】
単極性抵抗メモリのＨＲＳとＬＲＳの間の切り換えは、同じ極性方向で行うが、ここでは、図３に示すように、正バイアス（positive bias）で操作を行う。しかしながら、本発明に基づいて製造される可変抵抗層は、負バイアス（negative bias）で操作することもできる。
［試験２］
抵抗メモリに印加したバイアス電圧を変えて、実験１の抵抗メモリをＨＲＳとＬＲＳの間で切り換えるが、ここでは、図４に示すように、２つの極性方向で操作を行う。すなわち、正バイアスと負バイアスを繰り返して操作を行う。
【００３７】
図４の右下の曲線を参照すると、まず、電圧が正バイアスで０Vから増加すると、電流も徐々に増加し、Ｃｕ‐ＳｉＯ2層がＨＲＳになる。印加された電圧が一定の値に達した時、電流が瞬時に跳ね上がり、この時、Ｃｕ‐ＳｉＯ2層がＬＲＳに変わる。この動作を「セット」と称す。ＬＲＳをＨＲＳに戻すため、図４の右上の曲線に示すように、逆の操作を行う。正の高電圧が徐々に０Vに下降すると、それに応じて、電流も下降する。電圧が０Vを越えて負バイアスに達した時、負バイアスの絶対値は増加し続け、一方で、負電流も図４の左上の曲線に従って増加し（この時、曲線に対応する負電流は、絶対値または正値（positive value）に変換される）、Ｃｕ‐ＳｉＯ2層はそのままＬＲＳを維持する。負バイアスが一定の値に達した時、電流が大幅に減少して、Ｃｕ‐ＳｉＯ2層がＨＲＳに切り換わる。この動作を「リセット」と称す。さらに、負電圧が徐々に下降すると、電流も図４の左下の曲線に従って徐々に下降する（曲線に対応する負電流は、絶対値または正値に変換される）。
【００３８】
抵抗メモリの操作モードのセットおよびリセットは、互いに反対する２つのバイアスで行う必要がある。セットが正バイアスで行われた場合、リセットは負バイアスで逆の方向に行われなければならない。セットが初めに負バイアスで行われた場合、リセットは正バイアスで逆の方向に行われなければならない。この点に関し、上述した条件に対応する抵抗メモリを二極性抵抗メモリと称す。
［試験３］
実験２の抵抗メモリに印加した電圧を変えて、ＨＲＳとＬＲＳの間で切り換えを行うことによって、図５を得ることができる。図５からわかるように、実験２の抵抗メモリは、同じ極性方向でその状態を切り換えることができる。注意すべきこととして、ここでは正バイアスで操作を行うが、本発明により製造される抵抗メモリは、負バイアスで操作することもできる。
［試験４］
印加したバイアス電圧を変えて、実験２の抵抗メモリに対し２つの極性方向で前後に操作を行い、図６を得る。図６からわかるように、実験２の抵抗メモリは、二極性抵抗メモリとして使用することができる。
【００３９】
上記の試験１〜４に基づき、上述した実施形態の製造工程を用いて抵抗メモリの可変抵抗層を製造できることは確かである。
【００４０】
また、図２の実施形態以外に、本発明は、抵抗メモリの可変抵抗層を製造するための図７のステップを提供する。
【００４１】
まず、ステップ７００において、ＣｕおよびＳｉＯ2から作られた複合ターゲットを少なくとも有するスパッタリングチャンバー内に、基板を設置する。複合ターゲットのＣｕ／（Ｃｕ＋Ｓｉ）のモル百分率は、１〜１５％である。スパッタリングチャンバー内に、例えば、基板支持体が内設され、基板を支持する。
【００４２】
次に、ステップ７１０において、上述した複合ターゲットを使用してスパッタリングプロセスを行い、基板の表面に混合膜を沈積させる。本実施形態において、沈積した混合膜のＣｕ／（Ｃｕ＋Ｓｉ）のモル百分率は、複合ターゲットのモル百分率に近いため、沈積した膜層は、抵抗メモリの可変抵抗層として使用される。上述した混合膜の厚さは、例えば、１０ｎｍ〜１００ｎｍの間である。
【００４３】
本実施形態において、操作条件は、以下の通りである。スパッタリングプロセスの圧力を、例えば、５×１０-3Ｔｏｒｒ〜５×１０-2Ｔｏｒｒとし、ガスは、例えば、１００ｖｏｌ．％のアルゴンガス、または０〜２０ｖｏｌ．％よりも大きい酸素ガスを含んだアルゴンガスを用いる。また、スパッタリングプロセスの間、基板は、加熱してもしなくてもよい。基板の温度は、例えば、２５℃〜１５０℃である。
【００４４】
以上のように、本発明の方法は、一回の簡単な同時スパッタリングプロセス（またはスパッタリングプロセス）を行うことによって、抵抗メモリの可変抵抗層を製造することができるとともに、同時スパッタリングプロセス（またはスパッタリングプロセス）の間に、高温プロセスを行う必要がないため、製造時間およびコストの面で、先行技術よりも優れている。
【００４５】
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
【符号の説明】
【００４６】
１００ 抵抗メモリ
１０２ 上電極
１０４ 下電極
１０６ 可変抵抗層
２００〜２１０、７００〜７１０ ステップ
【技術分野】
【０００１】
本発明は、抵抗メモリ（resistance memory）の製造方法に関するものであり、特に、抵抗メモリの可変抵抗層（variable resistance layer）の製造方法に関するものである。
【背景技術】
【０００２】
抵抗メモリは、抵抗状態に基づいてデータを書き込むためのメモリである。抵抗メモリは、ＣＭＯＳ（Complementary Metal Oxide Semiconductor; 相補型金属酸化膜半導体）トランジスタのプロセスとの互換性、単純構造、小型化、速い操作速度、および低電力消費等の利点を有するため、現在、一般に普及する不揮発性メモリとなっている。
【０００３】
抵抗メモリ１００は、通常、図１に示すように、上電極１０２と、下電極１０４と、上電極１０２と下電極１０４の間に設けられた可変抵抗層１０６とを備え、ＭＩＭ（metal-insulation-metal）のサンドイッチ構造を有する。抵抗メモリ１００の抵抗値（または抵抗状態）は、上電極１０２と下電極１０４の間に印加する電圧を調整することによって、高抵抗状態（high resistive state, HRSまたは「絶縁状態」と称す）および低抵抗状態（low resistive state, LRSまたは「導電状態」と称す）に制御される。現在、可変抵抗層１０６を作るのに適した材料は、例えば、有機高分子材料、固体電解質、カルシウム‐チタン鉱物材料、または酸化物がある。
【０００４】
シリコン酸化物（ＳｉＯ2）を抵抗層の主要成分として選択する場合、例えば、銅（Ｃｕ）等の金属成分を追加して、ＨＲＳとＬＲＳの間の切り換えを行う必要がある。ＳｉＯ2層に銅を追加する現在の方法は、ほとんどの場合、ＳｉＯ2層に銅をメッキしてから、高温（５００℃以上）で焼きなまし（annealing）を行い、銅をＳｉＯ2層に熱拡散させるという方法で、Schindler他により２００７年に発表された下記の文献（非特許文献１）において記載されている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Schindler et al, IEEE Transactions on Electron Devices, Vol. 54, No. 10, pp. 2762-2768 (2007)
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述したＣｕ‐ＳｉＯ2可変抵抗層の製造方法は、ＳｉＯ2層を形成した後に、少なくとも２つのステップを必要とする。また、拡散の過程で非常に高い温度が必要とされるため、上述した方法は、製造時間およびコスト（エネルギー消費）の面で、理想的ではない。
【課題を解決するための手段】
【０００７】
したがって、本発明は、抵抗メモリの可変抵抗層を簡単に製造することのできる抵抗メモリの可変抵抗層の製造方法を提供する。
【０００８】
本発明は、抵抗メモリの可変抵抗層の製造方法を提供する。この方法は、銅ターゲット（copper target）およびシリコン酸化物ターゲット（silicon oxide target）を少なくとも有するスパッタリングチャンバー内に基板を設置することと、その後、銅ターゲットおよびシリコン酸化物ターゲットを使用して同時スパッタリング（co-sputtering）プロセスを行い、基板の表面に混合膜（compound film）を沈積させることとを含む。混合膜のＣｕ／（Ｃｕ＋Ｓｉ）のモル百分率は、１〜１５％である。
【０００９】
本発明のある実施形態中、銅ターゲットおよびシリコン酸化物ターゲットに印加された直流電圧（ＤＣ電圧）またはラジオ周波電圧（ＲＦ電圧）の仕事率は、互いに異なる。
【００１０】
本発明のある実施形態中、上述した混合膜の厚さは、１０ｎｍ〜１００ｎｍの間である。
【００１１】
本発明のある実施形態中、上述したスパッタリングチャンバーに基板支持体が内設され、上述した基板を支持する。また、同時スパッタリングプロセスの間、基板支持体を回転させてもよい。
【００１２】
本発明のある実施形態中、同時スパッタリングプロセスの間、基板は、加熱してもしなくてもよい。
【００１３】
本発明のある実施形態中、同時スパッタリングプロセスの間、基板の温度は、２５℃〜１５０℃の間である。
【００１４】
本発明のある実施形態中、上述した同時スパッタリングプロセスの圧力は、例えば、５×１０-3Ｔｏｒｒ〜５×１０-2Ｔｏｒｒの間である。
【００１５】
本発明のある実施形態中、上述した同時スパッタリングプロセスのガスは、１００ｖｏｌ．％のアルゴンガス、または０〜２０ｖｏｌ．％よりも大きい酸素ガスを含んだアルゴンガスを含む。
【００１６】
本発明は、また、抵抗メモリの可変抵抗層の製造方法を提供する。この方法において、まず、銅（Ｃｕ）およびシリコン酸化物（ＳｉＯ2）から作られた複合ターゲット（complex target）を少なくとも有するスパッタリングチャンバー内に基板を設置する。複合ターゲットのＣｕ／（Ｃｕ＋Ｓｉ）のモル百分率は、１〜１５％である。その後、上述した複合ターゲットを使用してスパッタリングプロセスを行い、基板の表面に混合膜を沈積させる。
【００１７】
本発明のある実施形態中、上述した混合膜の厚さは、１０ｎｍ〜１００ｎｍの間である。
【００１８】
本発明のある実施形態中、上述したスパッタリングチャンバーに基板支持体が内設され、上述した基板を支持する。
【００１９】
本発明のある実施形態中、スパッタリングプロセスの間、基板は、加熱してもしなくてもよい。
【００２０】
本発明のある実施形態中、スパッタリングプロセスの間、基板の温度は、２５℃〜１５０℃の間である。
【００２１】
本発明のある実施形態中、上述したスパッタリングプロセスの圧力は、例えば、５×１０-3Ｔｏｒｒ〜５×１０-2Ｔｏｒｒの間である。
【００２２】
本発明のある実施形態中、上述したスパッタリングプロセスのガスは、１００ｖｏｌ．％のアルゴンガス、または０〜２０ｖｏｌ．％よりも大きい酸素ガスを含んだアルゴンガスを含む。
【発明の効果】
【００２３】
以上に基づき、本発明の方法は、抵抗メモリの可変抵抗層の製造手順を簡易化することができるとともに、銅（Ｃｕ）およびシリコン酸化物（ＳｉＯ2）の混合膜を形成するのに沈積のステップしか必要としないため、先行技術の高温プロセスを省略することができる。
【００２４】
本発明の上記及び他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。
【図面の簡単な説明】
【００２５】
【図１】従来の抵抗メモリの図である。
【図２】本発明の実施形態に係る抵抗メモリの可変抵抗層の製造プロセスを示す概略的フローチャートである。
【図３】実験１の単極方向に沿った抵抗メモリの操作を示すI‐Ｖ曲線図である。
【図４】実験１の２つの極性方向に沿った抵抗メモリの操作を示すI‐Ｖ曲線図である。
【図５】実験２の単極方向に沿った抵抗メモリの操作を示すI‐Ｖ曲線図である。
【図６】実験２の２つの極性方向に沿った抵抗メモリの操作を示すI‐Ｖ曲線図である。
【図７】本発明の別の実施形態に係る抵抗メモリの可変抵抗層の製造プロセスを示す概略的フローチャートである。
【発明を実施するための形態】
【００２６】
以下、添付の図面を例として、本発明の実施形態を詳細に説明する。各図面および関連説明において、同一または類似する構成要素には、同一の参照番号を使用する。
【００２７】
図２は、本発明の実施形態に係る抵抗メモリの可変抵抗層の製造プロセスを示す概略的フローチャートである。
【００２８】
図２のステップ２００において、銅ターゲットおよびシリコン酸化物ターゲットを少なくとも有するスパッタリングチャンバー内に基板を設置する。また、スパッタリングチャンバーに、例えば、基板支持体がさらに内設され、上述した基板を支持する。
【００２９】
ステップ２１０において、それから、同時スパッタリングプロセスを行い、基板の表面に混合膜を沈積させる。本実施形態において、同時スパッタリングプロセスは、上述した銅ターゲット（Ｃｕ）およびシリコン酸化物（ＳｉＯ2）ターゲットを使用して実行される。沈積した混合膜のＣｕ／（Ｃｕ＋Ｓｉ）のモル百分率は、１〜１５％であるため、抵抗メモリの可変抵抗層として用いるのに適する。上述した混合膜の厚さは、例えば、１０ｎｍ〜１００ｎｍの間である。
【００３０】
本実施形態において、銅ターゲットおよびシリコン酸化物ターゲットに印加されたＤＣ電圧またはＲＦ電圧の仕事率は、互いに異なる。上述したスパッタリングプロセスの圧力は、例えば、５×１０-3Ｔｏｒｒ〜５×１０-2Ｔｏｒｒの間である。上述したスパッタリングプロセスのガスは、例えば、１００ｖｏｌ．％のアルゴンガス、または０〜２０ｖｏｌ．％よりも大きい酸素ガスを含んだアルゴンガスを含む。
【００３１】
上述した同時スパッタリングプロセスの間、基板支持体を回転させ、沈積した混合膜をより均一にすることができる。また、同時スパッタリングプロセスの間、基板は、選択的に、加熱してもしなくてもよい。例えば、基板の温度は、２５℃〜１５０℃の間である。
【００３２】
以下に、いくつかの実験について詳しく説明し、上述した実施形態の効果を証明する。注意すべきこととして、本発明は、以下の実験のみに限定されるものではない。
［実験１］
まず、基板に白金膜（Ｐｔ膜）を形成し、Ｐｔ膜を抵抗メモリの下電極として使用する。その後、銅（Ｃｕ）ターゲットおよびシリコン酸化物（ＳｉＯ2）ターゲットを有するスパッタリングチャンバー内の基板支持体に、上述した基板を設置する。
【００３３】
次に、同時スパッタリングプロセスを行う。操作条件は、以下の通りである。圧力を２×１０-2Ｔｏｒｒとし、ガスは純アルゴンガスを用い、基板は加熱せず、基板支持体の回転速度を３ｒｐｍとする。上述した条件の下で、基板のＰｔ膜にＣｕ‐ＳｉＯ2層を沈積させる。上記の沈積したＣｕ‐ＳｉＯ2層の厚さは約５０ｎｍであり、Ｃｕ／（Ｃｕ＋Ｓｉ）のモル百分率は約９．８％であるため、抵抗メモリの可変抵抗層として使用するのに適する。
【００３４】
最後に、Ｃｕ‐ＳｉＯ2層にＣｕ膜を形成し、Ｃｕ膜を抵抗メモリの上電極として使用する。
［実験２］
実験２は、ガスが４ｖｏｌ．％の酸素ガス（Ｏ2）および９６ｖｏｌ．％のアルゴンガス（Ａｒ）を含むこと以外は、実験１と同じ条件であり、Ｐｔ膜（下電極）、Ｃｕ‐ＳｉＯ2層（可変抵抗層）、およびＣｕ膜（上電極）を合わせて抵抗メモリを形成する。
【００３５】
操作方法に基づいて、抵抗メモリを、単極性（unipolar）抵抗メモリ（または「無極性（nonpolar）抵抗メモリ」と称す）と二極性（bipolar）抵抗メモリとに分けることができる。以下に、異なる操作方法で行った実験１および実験２の抵抗メモリの試験について、説明する。
［試験１］
図３に示すように、抵抗メモリに印加したバイアス電圧を変えて、実験１の抵抗メモリを高抵抗状態（ＨＲＳ）と低抵抗状態（ＬＲＳ）の間で切り換える。図３の下の曲線に示すように、バイアス電圧が０Ｖから増加すると、それに応じて、ＨＲＳのＣｕ‐ＳｉＯ2層を通過する電流が増加する。印加された電圧が高電圧値に達した時、電流が瞬時に跳ね上がり、この時、Ｃｕ‐ＳｉＯ2層が瞬時にＬＲＳに変わる。この変化を「セット（set）」と称す。図３の上の曲線に示すように、再度、印加した電圧が０Ｖから増加すると、それに応じて、新しく変化したＬＲＳのＣｕ‐ＳｉＯ2層を通過する電流が増加する。印加した電圧が一定の値に達した時、電流が瞬時に下降し、この時、Ｃｕ‐ＳｉＯ2層がＬＲＳからＨＲＳに変わる。この変化を「リセット（reset）」と称す。
【００３６】
単極性抵抗メモリのＨＲＳとＬＲＳの間の切り換えは、同じ極性方向で行うが、ここでは、図３に示すように、正バイアス（positive bias）で操作を行う。しかしながら、本発明に基づいて製造される可変抵抗層は、負バイアス（negative bias）で操作することもできる。
［試験２］
抵抗メモリに印加したバイアス電圧を変えて、実験１の抵抗メモリをＨＲＳとＬＲＳの間で切り換えるが、ここでは、図４に示すように、２つの極性方向で操作を行う。すなわち、正バイアスと負バイアスを繰り返して操作を行う。
【００３７】
図４の右下の曲線を参照すると、まず、電圧が正バイアスで０Vから増加すると、電流も徐々に増加し、Ｃｕ‐ＳｉＯ2層がＨＲＳになる。印加された電圧が一定の値に達した時、電流が瞬時に跳ね上がり、この時、Ｃｕ‐ＳｉＯ2層がＬＲＳに変わる。この動作を「セット」と称す。ＬＲＳをＨＲＳに戻すため、図４の右上の曲線に示すように、逆の操作を行う。正の高電圧が徐々に０Vに下降すると、それに応じて、電流も下降する。電圧が０Vを越えて負バイアスに達した時、負バイアスの絶対値は増加し続け、一方で、負電流も図４の左上の曲線に従って増加し（この時、曲線に対応する負電流は、絶対値または正値（positive value）に変換される）、Ｃｕ‐ＳｉＯ2層はそのままＬＲＳを維持する。負バイアスが一定の値に達した時、電流が大幅に減少して、Ｃｕ‐ＳｉＯ2層がＨＲＳに切り換わる。この動作を「リセット」と称す。さらに、負電圧が徐々に下降すると、電流も図４の左下の曲線に従って徐々に下降する（曲線に対応する負電流は、絶対値または正値に変換される）。
【００３８】
抵抗メモリの操作モードのセットおよびリセットは、互いに反対する２つのバイアスで行う必要がある。セットが正バイアスで行われた場合、リセットは負バイアスで逆の方向に行われなければならない。セットが初めに負バイアスで行われた場合、リセットは正バイアスで逆の方向に行われなければならない。この点に関し、上述した条件に対応する抵抗メモリを二極性抵抗メモリと称す。
［試験３］
実験２の抵抗メモリに印加した電圧を変えて、ＨＲＳとＬＲＳの間で切り換えを行うことによって、図５を得ることができる。図５からわかるように、実験２の抵抗メモリは、同じ極性方向でその状態を切り換えることができる。注意すべきこととして、ここでは正バイアスで操作を行うが、本発明により製造される抵抗メモリは、負バイアスで操作することもできる。
［試験４］
印加したバイアス電圧を変えて、実験２の抵抗メモリに対し２つの極性方向で前後に操作を行い、図６を得る。図６からわかるように、実験２の抵抗メモリは、二極性抵抗メモリとして使用することができる。
【００３９】
上記の試験１〜４に基づき、上述した実施形態の製造工程を用いて抵抗メモリの可変抵抗層を製造できることは確かである。
【００４０】
また、図２の実施形態以外に、本発明は、抵抗メモリの可変抵抗層を製造するための図７のステップを提供する。
【００４１】
まず、ステップ７００において、ＣｕおよびＳｉＯ2から作られた複合ターゲットを少なくとも有するスパッタリングチャンバー内に、基板を設置する。複合ターゲットのＣｕ／（Ｃｕ＋Ｓｉ）のモル百分率は、１〜１５％である。スパッタリングチャンバー内に、例えば、基板支持体が内設され、基板を支持する。
【００４２】
次に、ステップ７１０において、上述した複合ターゲットを使用してスパッタリングプロセスを行い、基板の表面に混合膜を沈積させる。本実施形態において、沈積した混合膜のＣｕ／（Ｃｕ＋Ｓｉ）のモル百分率は、複合ターゲットのモル百分率に近いため、沈積した膜層は、抵抗メモリの可変抵抗層として使用される。上述した混合膜の厚さは、例えば、１０ｎｍ〜１００ｎｍの間である。
【００４３】
本実施形態において、操作条件は、以下の通りである。スパッタリングプロセスの圧力を、例えば、５×１０-3Ｔｏｒｒ〜５×１０-2Ｔｏｒｒとし、ガスは、例えば、１００ｖｏｌ．％のアルゴンガス、または０〜２０ｖｏｌ．％よりも大きい酸素ガスを含んだアルゴンガスを用いる。また、スパッタリングプロセスの間、基板は、加熱してもしなくてもよい。基板の温度は、例えば、２５℃〜１５０℃である。
【００４４】
以上のように、本発明の方法は、一回の簡単な同時スパッタリングプロセス（またはスパッタリングプロセス）を行うことによって、抵抗メモリの可変抵抗層を製造することができるとともに、同時スパッタリングプロセス（またはスパッタリングプロセス）の間に、高温プロセスを行う必要がないため、製造時間およびコストの面で、先行技術よりも優れている。
【００４５】
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
【符号の説明】
【００４６】
１００ 抵抗メモリ
１０２ 上電極
１０４ 下電極
１０６ 可変抵抗層
２００〜２１０、７００〜７１０ ステップ
【特許請求の範囲】
【請求項１】
銅ターゲットおよびシリコン酸化物ターゲットを少なくとも有するスパッタリングチャンバー内に基板を設置することと、
前記銅ターゲットおよび前記シリコン酸化物ターゲットを使用して同時スパッタリングプロセスを行い、前記基板の表面にＣｕ／（Ｃｕ＋Ｓｉ）のモル百分率が１〜１５％である混合膜を沈積させることと
を含む抵抗メモリの可変抵抗層の製造方法。
【請求項２】
前記銅ターゲットおよび前記シリコン酸化物ターゲットに印加された直流電圧またはラジオ周波電圧の仕事率が、互いに異なる請求項1記載の抵抗メモリの可変抵抗層の製造方法。
【請求項３】
銅（Ｃｕ）およびシリコン酸化物（ＳｉＯ2）から作られ、Ｃｕ／（Ｃｕ＋Ｓｉ）のモル百分率が１〜１５％である複合ターゲットを少なくとも有するスパッタリングチャンバー内に基板を設置することと、
前記複合ターゲットを使用してスパッタリングプロセスを行い、前記基板の表面に混合膜を沈積させることと
を含む抵抗メモリの可変抵抗層の製造方法。
【請求項４】
前記混合膜の厚さが、１０ｎｍ〜１００ｎｍの間である請求項１または３記載の抵抗メモリの可変抵抗層の製造方法。
【請求項５】
前記スパッタリングチャンバーが、さらに、前記基板を支持するための基板支持体を備えた請求項１または３記載の抵抗メモリの可変抵抗層の製造方法。
【請求項６】
前記同時スパッタリングプロセスを行っている間に、前記基板支持体を回転させることをさらに含む請求項５記載の抵抗メモリの可変抵抗層の製造方法。
【請求項７】
前記同時スパッタリング／スパッタリングプロセスを行っている間に、前記基板を加熱すること、または加熱しないことをさらに含む請求項１または３記載の抵抗メモリの可変抵抗層の製造方法。
【請求項８】
前記同時スパッタリング／スパッタリングプロセスを行っている間、前記基板の温度が、２５℃〜１５０℃の間である請求項１または３記載の抵抗メモリの可変抵抗層の製造方法。
【請求項９】
前記同時スパッタリング／スパッタリングプロセスの圧力が、５×１０-3Ｔｏｒｒ〜５×１０-2Ｔｏｒｒの間である請求項１または３記載の抵抗メモリの可変抵抗層の製造方法。
【請求項１０】
前記同時スパッタリング／スパッタリングプロセスのガスが、１００ｖｏｌ．％のアルゴンガス、または０〜２０ｖｏｌ．％よりも大きい酸素ガスを含んだアルゴンガスを含む請求項１または３記載の抵抗メモリの可変抵抗層の製造方法。
【請求項１】
銅ターゲットおよびシリコン酸化物ターゲットを少なくとも有するスパッタリングチャンバー内に基板を設置することと、
前記銅ターゲットおよび前記シリコン酸化物ターゲットを使用して同時スパッタリングプロセスを行い、前記基板の表面にＣｕ／（Ｃｕ＋Ｓｉ）のモル百分率が１〜１５％である混合膜を沈積させることと
を含む抵抗メモリの可変抵抗層の製造方法。
【請求項２】
前記銅ターゲットおよび前記シリコン酸化物ターゲットに印加された直流電圧またはラジオ周波電圧の仕事率が、互いに異なる請求項1記載の抵抗メモリの可変抵抗層の製造方法。
【請求項３】
銅（Ｃｕ）およびシリコン酸化物（ＳｉＯ2）から作られ、Ｃｕ／（Ｃｕ＋Ｓｉ）のモル百分率が１〜１５％である複合ターゲットを少なくとも有するスパッタリングチャンバー内に基板を設置することと、
前記複合ターゲットを使用してスパッタリングプロセスを行い、前記基板の表面に混合膜を沈積させることと
を含む抵抗メモリの可変抵抗層の製造方法。
【請求項４】
前記混合膜の厚さが、１０ｎｍ〜１００ｎｍの間である請求項１または３記載の抵抗メモリの可変抵抗層の製造方法。
【請求項５】
前記スパッタリングチャンバーが、さらに、前記基板を支持するための基板支持体を備えた請求項１または３記載の抵抗メモリの可変抵抗層の製造方法。
【請求項６】
前記同時スパッタリングプロセスを行っている間に、前記基板支持体を回転させることをさらに含む請求項５記載の抵抗メモリの可変抵抗層の製造方法。
【請求項７】
前記同時スパッタリング／スパッタリングプロセスを行っている間に、前記基板を加熱すること、または加熱しないことをさらに含む請求項１または３記載の抵抗メモリの可変抵抗層の製造方法。
【請求項８】
前記同時スパッタリング／スパッタリングプロセスを行っている間、前記基板の温度が、２５℃〜１５０℃の間である請求項１または３記載の抵抗メモリの可変抵抗層の製造方法。
【請求項９】
前記同時スパッタリング／スパッタリングプロセスの圧力が、５×１０-3Ｔｏｒｒ〜５×１０-2Ｔｏｒｒの間である請求項１または３記載の抵抗メモリの可変抵抗層の製造方法。
【請求項１０】
前記同時スパッタリング／スパッタリングプロセスのガスが、１００ｖｏｌ．％のアルゴンガス、または０〜２０ｖｏｌ．％よりも大きい酸素ガスを含んだアルゴンガスを含む請求項１または３記載の抵抗メモリの可変抵抗層の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−１２４５２８（Ｐ２０１１−１２４５２８Ａ）
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１０−１０１２１０（Ｐ２０１０−１０１２１０）
【出願日】平成２２年４月２６日（２０１０．４．２６）
【出願人】（５０３４１６３３１）國立臺灣科技大學 (12)
【Ｆターム（参考）】
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願番号】特願２０１０−１０１２１０（Ｐ２０１０−１０１２１０）
【出願日】平成２２年４月２６日（２０１０．４．２６）
【出願人】（５０３４１６３３１）國立臺灣科技大學 (12)
【Ｆターム（参考）】
[ Back to top ]