液晶表示装置
【課題】ＩＰＳ方式の液晶表示装置の開口率を向上させることが可能な技術を提供することである。
【解決手段】
ドレイン線と、ゲート線と、共通電極と、線状の画素電極と、薄膜トランジスタとを有する液晶表示装置であって、前記ドレイン線は、同一の画素行内で隣接する２つの画素毎に１本形成され、前記ゲート線は、同一の画素行内で、同一のドレイン線に接続される前記画素の内で、一方の画素に接続される第１のゲート線と、他方の画素に接続される第２のゲート線からなり、前記画素電極は、前記共通電極との重畳領域において、前記第１の方向からプラス方向に傾斜した第１の線状電極と、前記第１の方向からマイナス方向に傾斜した第２の線状電極とからなり、前記画素毎に、前記第１の線状電極の領域と前記第２の線状電極の領域との間の領域に、前記第１及び第２のゲート線並びに前記薄膜トランジスタとが形成されてなる液晶表示装置である。
【解決手段】
ドレイン線と、ゲート線と、共通電極と、線状の画素電極と、薄膜トランジスタとを有する液晶表示装置であって、前記ドレイン線は、同一の画素行内で隣接する２つの画素毎に１本形成され、前記ゲート線は、同一の画素行内で、同一のドレイン線に接続される前記画素の内で、一方の画素に接続される第１のゲート線と、他方の画素に接続される第２のゲート線からなり、前記画素電極は、前記共通電極との重畳領域において、前記第１の方向からプラス方向に傾斜した第１の線状電極と、前記第１の方向からマイナス方向に傾斜した第２の線状電極とからなり、前記画素毎に、前記第１の線状電極の領域と前記第２の線状電極の領域との間の領域に、前記第１及び第２のゲート線並びに前記薄膜トランジスタとが形成されてなる液晶表示装置である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係わり、特に、同一の画素内に異なる傾斜角の線状（櫛歯）電極と備える液晶表示装置に関する。
【背景技術】
【０００２】
ＩＰＳ（In-Plane Switching）方式又は横電界方式と称される液晶表示装置は、絶縁膜を介して対向配置される画素電極と共通電極とが同一の平面基板上に形成される構成となっている。このＩＰＳ方式の液晶表示装置では、画素電極と共通電極との間に平面基板の主面に平行な成分を有する電界を生じさせ、この電界により液晶の分子を駆動させる構成となっており、広視野角表示ができるとして知られている。ＩＰＳ方式の液晶表示装置では、透明導電膜で形成される平板状の共通電極の液晶側に、複数のスリットの形成される透明電極が絶縁膜を介して形成されており、この構成により平板状の共通電極と重畳する線状（櫛歯）の画素電極を形成している。
【０００３】
近年、表示画質のさらなる向上が要望され、ダイナミックレンジレンジの向上のために開口率の向上が要望されている。開口率を向上した液晶表示装置として、例えば、図？？に示すように、隣接配置される２列分の画素列毎に１本のドレイン線が形成され、該ドレイン線の両側に配置される画素に時分割で映像信号を供給する構成となっている。さらには、画素が１行（１列）おきに半ピッチずつゲート線の延在方向（ドレイン線の延在方向）にずれるように形成することにより、時分割で映像信号を供給する際に生じる、いわゆる縦スジの発生に伴う表示不良を低減した液晶表示装置がある。画素を１行（１列）おきに半ピッチずつゲート線の延在方向ずらして配置する液晶表示装置としては、例えば、特許文献１に記載の液晶表示装置がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−２８９４２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一方、ＩＰＳ方式の液晶表示装置における視野角を向上させる技術として、図８に示すように、長方形状の画素領域の内で薄膜トランジスタＴＦＴに近い領域と遠い領域とで、ゲート線ＧＬに沿って開口されるスリットＳＬＴの傾斜角を異なる傾斜角で形成する、いわゆるマルチドメイン方式がある。しかしながら、ゲート線ＧＬの方向に開口されるスリットＳＬＴを形成した場合、開口率を向上させるために、スリットＳＬＴを有する画素電極をスリットの延在方向に大きく形成する必要がある。しかしながら、隣接する画素の画素電極との間隔が小さくなった場合、隣接する画素間での飛び込み電圧の影響が大きくなってしまい、隣接する画素間で実行電圧の差が生じてしまい、縦スジが生じてしまうことが懸念されている。
【０００６】
この問題を解決する方法として、図９に示すように、画素領域の内で薄膜トランジスタに近い領域と遠い領域とで、ゲート線と直交する方向（画素の列方向）に対して異なる傾斜角でスリットを形成し、該傾斜角の異なるスリットを連結して「く」の字状に線状電極ＰＸを形成するマルチドメイン方式がある。
【０００７】
しかしながら、この方式の画素電極ＰＸでは、画素電極の間隔Ｌは大きくできるが、スリットの傾斜角が変化する、点線の丸印で示す境界領域においては電界が乱れてしまい、正常な画像表示ができないことが知られ、特に、液晶表示装置の法線方向からの押圧により、バックライト光が透過してしまう、いわゆる押しドメインの発生が知られている。この改善方法として、図１０に示すように、画素領域の内で薄膜トランジスタに近い領域と遠い領域とのそれぞれの領域に異なる傾斜角のスリットＳＬＴを形成し、境界領域に電極ＴＴを形成すること方法が知られているが、電極ＴＴを形成した領域は画像表示に寄与しない領域となるので、開口率が低下してしまうことが懸念されている。
【０００８】
本発明はこれらの問題点に鑑みてなされたものであり、本発明の目的は、ＩＰＳ方式の液晶表示装置の開口率を向上させることが可能な技術を提供することにある。
【課題を解決するための手段】
【０００９】
前記課題を解決すべく、第１の方向に延在し第２の方向に並設されるドレイン線と、前記第２の方向に延在し前記第１の方向に並設されるゲート線と、平板状に形成され、基準となる共通信号が入力される共通電極と、絶縁膜を介して液晶層側に配置され、前記共通電極と重畳配置される線状の画素電極と、前記ゲート線からの走査信号に同期して前記ドレイン線からの映像信号を前記画素電極に供給する薄膜トランジスタと、を有する液晶表示装置であって、前記ドレイン線は、同一の画素行内で隣接する２つの画素毎に１本形成され、前記ゲート線は、同一の画素行内で、同一のドレイン線に接続される前記画素の内で、一方の画素に接続される第１のゲート線と、他方の画素に接続される第２のゲート線からなり、前記画素電極は、前記共通電極との重畳領域において、前記第１の方向からプラス方向に傾斜した第１の線状電極と、前記第１の方向からマイナス方向に傾斜した第２の線状電極とからなり、前記画素毎に、前記第１の線状電極の領域と前記第２の線状電極の領域との間の領域に、前記第１及び第２のゲート線並びに前記薄膜トランジスタとが形成されてなる液晶表示装置である。
【発明の効果】
【００１０】
本発明によれば、ＩＰＳ方式の液晶表示装置の開口率をさらに向上させることができる。
【００１１】
本発明のその他の効果については、明細書全体の記載から明らかにされる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態１の表示装置である液晶表示装置の概略構成を説明するための図である。
【図２】本発明の実施形態１の液晶表示装置における画素構成を説明するための平面図である。
【図３】図２のＣ−Ｃ’線での断面図である。
【図４】本発明の実施形態１の画素電極の概略構成を説明するための図である。
【図５】本発明の実施形態２の液晶表示装置におけるドレイン線の概略構成を説明するための拡大図である。
【図６】本願発明の実施形態２の液晶表示装置におけるドレイン線の形成領域を説明するための図である。
【図７】図６に示す領域における実施形態１のドレイン線を説明するための拡大図である。
【図８】従来の液晶表示装置における画素構成を説明するための図である。
【図９】従来の液晶表示装置における画素電極を説明するための図である。
【図１０】従来の液晶表示装置における画素電極を説明するための図である。
【発明を実施するための形態】
【００１３】
以下、本発明が適用された実施形態について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。
【００１４】
〈実施形態１〉
〈全体構成〉
図１は本発明の実施形態１の表示装置である液晶表示装置の概略構成を説明するための図であり、以下、図１に基づいて、実施形態１の液晶表示装置の全体構成を説明する。ただし、図１に示すＸ，ＹはそれぞれＸ軸、Ｙ軸を示す。また、以下の説明では、平板状の共通電極の液晶層側に線状の画素電極が絶縁膜を介して配置される場合について説明するが、これに限定されることはなく、例えば、ドレイン線と平板状の画素電極とが同層に形成され、該画素電極の液晶層側に線状の共通電極が絶縁膜を介して配置されるＩＰＳ方式の液晶表示装置にも適用可能である。
【００１５】
図１に示すように、実施形態１の液晶表示装置は、画素電極（第２電極）ＰＸ及び薄膜トランジスタＴＦＴが形成される第１基板ＳＵＢ１と、第１基板ＳＵＢ１に対向して配置されカラーフィルタ等が形成される第２基板ＳＵＢ２と、第１基板ＳＵＢ１と第２基板ＳＵＢ２とで挟持される図示しない液晶層とで構成される液晶表示パネルＰＮＬを有し、該液晶表示パネルＰＮＬの光源となる図示しないバックライトユニット（バックライト装置）とを組み合わせることにより、液晶表示装置が構成されている。第１基板ＳＵＢ１と第２基板ＳＵＢ２との固定及び液晶の封止は、第２基板の周辺部に環状に塗布されたシール材ＳＬで固定され、液晶も封止される構成となっている。ただし、実施形態１の液晶表示装置では、液晶が封入された領域の内で表示画素（以下、画素と略記する）の形成される領域が表示領域ＡＲとなる。従って、液晶が封入されている領域内であっても、画素が形成されておらず表示に係わらない領域は表示領域ＡＲとはならない。
【００１６】
また、第２基板ＳＵＢ２は、第１基板ＳＵＢ１よりも小さな面積となっており、第１基板ＳＵＢ１の図中下側の辺部を露出させるようになっている。この第１基板ＳＵＢ１の辺部には、半導体チップで構成される駆動回路ＤＲが搭載されている。この駆動回路ＤＲは、表示領域ＡＲに配置される各画素を駆動する。なお、以下の説明では、液晶表示パネルＰＮＬの説明においても、液晶表示装置と記すことがある。
【００１７】
第１基板ＳＵＢ１及び第２基板ＳＵＢ２としては、例えば周知のガラス基板が基材として用いられるのが一般的であるが、ガラス基板に限定されることはなく、石英ガラスやプラスチック（樹脂）のような他の絶縁性基板であってもよい。
【００１８】
実施形態１の液晶表示装置では第１基板ＳＵＢ１の液晶側の面であって表示領域ＡＲ内には、図１中Ｘ方向に延在しＹ方向に並設され、駆動回路ＤＲからの走査信号が供給される走査信号線（ゲート線）ＧＬが形成されている。また、図１中Ｙ方向に延在しＸ方向に並設され、駆動回路からの映像信号（階調信号）が供給される映像信号線（ドレイン線）ＤＬが形成されている。このとき、実施形態１の液晶表示装置では、後に詳述するように、Ｘ方向に隣接する２つの画素毎にドレイン線ＤＬがＹ方向に並設される構成となっており、該ドレイン線ＤＬは同一の画素行（走査ライン）の２つの画素が接続される構成となっている。また、走査ライン毎に隣接する２つの画素に対応した映像信号が順次入力される構成となっている。また、画素電極のＹ方向の中間領域にＸ方向に伸延する直線状の２本のゲート線が形成され、同一のドレイン線が接続される画素毎に異なるゲート線に接続される構成となっている。
【００１９】
各画素は、例えば図１中丸印Ａの等価回路図Ａ’に示すように、ゲート線ＧＬからの走査信号によってオン／オフ駆動される薄膜トランジスタＴＦＴと、このオンされた薄膜トランジスタＴＦＴを介してドレイン線ＤＬからの映像信号が供給される画素電極ＰＸと、コモン線ＣＬを介して映像信号の電位に対して基準となる電位を有する共通信号が供給される共通電極ＣＴとを備えている。ただし、薄膜トランジスタＴＦＴは、いわゆる逆スタガ構造の薄膜トランジスタであり、そのバイアスの印加によってドレイン電極とソース電極が入れ替わるように駆動するが、本明細書中においては、便宜上、ドレイン線ＤＬと接続される側をドレイン電極ＤＴ、画素電極ＰＸと接続される側をソース電極ＳＴと記す。
【００２０】
画素電極ＰＸと共通電極ＣＴとの間には、第１基板ＳＵＢ１の主面に平行な成分を有する電界が生じ、この電界によって液晶の分子を駆動させるようになっている。このような液晶表示装置は、いわゆる広視野角表示ができるものとして知られ、液晶への電界の印加の特異性から、ＩＰＳ方式あるいは横電界方式と称される。また、このような構成の液晶表示装置において、液晶に電界が印加されていない場合に光透過率を最小（黒表示）とし、電界を印加することにより光透過率を向上させていくノーマリブラック表示形態で表示を行うようになっている。
【００２１】
各ドレイン線ＤＬ及び各ゲート線ＧＬはその端部においてシール材ＳＬを越えてそれぞれ延在され、外部システムからフレキシブルプリント基板ＦＰＣを介して入力される入力信号に基づいて、映像信号や走査信号等の駆動信号を生成する駆動回路ＤＲに接続される。ただし、実施形態１の液晶表示装置では、駆動回路ＤＲを半導体チップで形成し第１基板ＳＵＢ１に搭載する構成としているが、映像信号を出力する映像信号駆動回路と走査信号を出力する走査信号駆動回路との何れか一方又はその両方の駆動回路をフレキシブルプリント基板ＦＰＣにテープキャリア方式やＣＯＦ（Chip On Film）方式で搭載し、第１基板ＳＵＢ１に接続させる構成であってもよい。
【００２２】
なお、実施形態１の液晶表示装置では、画素毎に独立して形成される共通電極ＣＴに対して、コモン線ＣＬを介して共通信号を入力する構成としたが、これに限定されることはなく、例えば、少なくとも表示領域ＡＲの全面に共通電極ＣＴを形成する構成であってもよい。
【００２３】
〈画素構成〉
図２は本発明の実施形態１の液晶表示装置における画素構成を説明するための平面図であり、特に、第１基板ＳＵＢ１の平面図である。また、図３は図２のＣ−Ｃ’線での断面図であり、図４は本発明の実施形態１の画素電極の概略構成を説明するための図である。ただし、図２に示す画素の配置は、上段が走査ラインの奇数行であり、下段が走査ラインの偶数行であり、各段の左列が奇数列であり、右列が偶数列の場合について説明する。また、以下の説明において、各薄膜層は周知のフォトリソグラフィー技術で形成可能となるので、その形成方法等の詳細は省略する。さらには、実施形態２の液晶表示装置では、図示しない第２基板ＳＵＢ２には、各画素の辺縁部に対応したブラックマトリクス及びＲ（赤色），Ｇ（緑色），Ｂ（青色）カラーフィルタが形成され、ブラックマトリクスが隣接配置される画素間からの光漏れを防止する構成となっている。
【００２４】
図２に示すように、実施形態１の液晶表示装置では、Ｙ方向に延在しＸ方向に並設されるドレイン線ＤＬを有しており、１本のドレイン線ＤＬは同一の画素行（走査ライン）に隣接する２つの画素列に接続されている。また、Ｙ方向に延在しＸ方向に並設されるゲート線ＧＬを有しており、同一の画素行に対して、近接して形成される２本のゲート線ＧＬ１，ＧＬ２が配置されている。
【００２５】
また、実施形態１では、奇数段である上段に２個の画素ＰＸＬ１，ＰＸＬ２がＸ方向に並設され、偶数段である下段に２個の画素ＰＸＬ３，ＰＸＬ４がＸ方向に並設され、この４つの画素ＰＸＬ１〜ＰＸＬ４からなる画素グループが表示領域ＡＲ内にマトリクス状に配置されて、画像表示を行う構成となっている。このとき、上段の画素ＰＸＬ１，ＰＸＬ２に対して、下段の画素ＰＸＬ３，ＰＸＬ４は半ピッチ（Ｘ方向の画素幅の半分）ずつＸ方向に沿ってずれて形成され、このずれ方向は、段の下降ごとに、交互（例えば、左右）に異なるように各画素ＰＸＬ１〜ＰＸＬ４が配列されている。ただし、各画素ＰＸＬ１〜ＰＸＬ４は、このようなＸ方向へのずれを有することなく、Ｙ方向に直線状に配置されるようになっていてもよい。
【００２６】
このような画素配置において、各画素列に配置される２本のゲート線ＧＬ１，ＧＬ２は、各画素ＰＸＬ１〜ＰＸＬ４を配置される画素電極ＰＸに形成されるスリットＳＬＴの傾斜角が変化する境界領域に形成されている。従って、Ｙ方向に隣接する画素との間には、ゲート線ＧＬ１，ＧＬ２が形成されない構成となっている。このとき、同一の画素列に配置されると共に、同一のドレイン線ＤＬに接続される２つの画素毎に、異なる２つのゲート線ＧＬ１，ＧＬ２にそれぞれ接続される。例えば、上段に示す同一のドレイン線ＤＬに接続される画素ＰＸＬ１はゲート線ＧＬ１に接続され、画素ＰＸＬ２はゲート線ＧＬ２に接続される。同様にして、下段に示す同一のドレイン線ＤＬに接続される画素ＰＸＬ３はゲート線ＧＬ２に接続され、画素ＰＸＬ４はゲート線ＧＬ１に接続される。
【００２７】
また、Ｙ方向に延在されるドレイン線ＤＬは、画素ＰＸＬ１の長手方向の辺縁部の一端側（図中左端側）に沿って配置されＹ方向（図中下方向）に伸延された後に、画素ＰＸＬ１の短手方向の図中下側の辺縁部、すなわち画素ＰＸＬ１と画素ＰＸＬ３とが隣接する辺縁部に沿って配置され、Ｘ方向（図中右方向）に伸延される。この後に、Ｘ方向に伸延されるドレイン線ＤＬは、画素ＰＸＬ３と画素ＰＸＬ４とが隣接する個所において２つに分かれる。この分かれた一方のドレイン線ＤＬは、画素ＰＸＬ３の長手方向の辺縁部の一端側（図中右端側）、すなわち画素ＰＸＬ３と画素ＰＸＬ４とが隣接する辺縁部に沿って配置されＹ方向（図中下方向）に伸延される。他方のドレイン線は、画素電極ＰＸＬ１の短手方向の辺縁部、すなわち画素ＰＸＬ１と画素ＰＸＬ４とが隣接する辺縁部に沿って配置され、さらにＸ方向（図中右方向）に伸延される。このＸ方向へ伸延される他方のドレイン線ＤＬは、画素ＰＸＬ１の短手方向の端部において、画素ＰＸＬ１の長手方向の他端側（図中右端側）の辺縁部、すなわち画素ＰＸＬ１と画素ＰＸＬ２とが隣接する辺縁部に沿って配置され、Ｙ方向（図中上方向）に伸延され、画素ＰＸＬ２を形成する薄膜トランジスタＴＦＴ２（後に、詳述する）のドレイン電極ＤＴに至る構成となっている。
【００２８】
また、画素ＰＸＬ３の長手方向の辺縁部に沿ってＹ方向に伸延される一方のドレイン線は、画素ＰＸＬ３の長手方向の端部において、画素ＰＸＬ３の短手方向の他端側（図中下端側）の辺縁部に沿って配置され、Ｘ方向（図中左方向）に伸延される。この後に、画素ＰＸＬ３の短手方向の端部において、画素ＰＸＬ３の長手方向の一端側（図中左端側）の辺縁部に沿ってＹ方向（図中上方向）に伸延され、当該画素ＰＸＬ３を形成する薄膜トランジスタＴＦＴ２のドレイン電極ＤＴに至る構成となっている。
【００２９】
また、図２から明らかなように、実施形態１の各画素ＰＸＬ１〜４の構成は、ドレイン線ＤＬを除く他の構成部材の配置がＹ方向（上下方向）に反転した位置関係となっている。従って、以下の説明では、画素ＰＸＬ１について詳細に説明する。
【００３０】
前述するように、ゲート線ＧＬ１，ＧＬ２及びドレイン線ＤＬが形成される画素ＰＸＬ１〜ＰＸＬ４においては、Ｙ方向の画素領域の中央領域に２本のゲート線ＧＬ１，ＧＬ２が配置されると共に、この領域に各画素に対応する薄膜トランジスタＴＦＴ１，ＴＦＴ２が形成されている。
【００３１】
例えば、画素ＰＸＬ１においては、画素の中央領域内のドレイン線ＤＬの形成側である図中左側において、ゲート線ＧＬ１から図中下側に突出し、薄膜トランジスタＴＦＴ１のゲート電極ＧＴとして機能する構成となっている。第１基板ＳＵＢ１の表面には、ゲート線ＧＬをも被って、後述する絶縁膜ＧＩ（図３参照）が形成され、各薄膜トランジスタＴＦＴ１，ＴＦＴ２の形成領域においては、ゲート絶縁膜として機能する。この絶縁膜ＧＩ上のゲート電極ＧＴと重畳する部分には、例えばアモルファスシリコンからなる島状の半導体層ＡＳが形成されている。この半導体層ＡＳは、薄膜トランジスタＴＦＴ１の半導体層となるものであり、その上面に互いに対向するドレイン電極ＤＴおよびソース電極ＳＴを形成することによっていわゆるＭＩＳ（Metal Insulator Semiconductor）構造の薄膜トランジスタＴＦＴ１が形成される。
【００３２】
ドレイン電極ＤＴは半円形の湾曲した形状をなしており、ドレイン線ＤＬの形成と同時に形成され、ドレイン線ＤＬの一部が延在して形成される延在部ＪＣにより、ドレイン線ＤＬとドレイン電極ＤＴとが電気的に接続されている。また、ソース電極ＳＴは、ドレイン電極ＤＴの形成と同時に形成され、該ソース電極ＳＴから延在されるパッド部ＰＤも共に形成される。このように、実施形態１においては、ドレイン電極ＤＴは半円形の湾曲したパターンをなし、ソース電極ＳＴはドレイン電極ＤＴの凹面に対向して配置されている。これによって、薄膜トランジスタＴＦＴ１のチャネル幅を大きく構成できるようにしている。
【００３３】
このパッド部ＰＤの上層には、図３に示すように、薄膜トランジスタＴＦＴ１及びドレイン線ＤＬ等をも被ってなる保護膜ＰＡＳが第１基板ＳＵＢ１の表面に形成され、当該保護膜ＰＡＳの表面を平坦化する構成としている。この保護膜ＰＡＳの上面には平板状の共通電極ＣＴが形成されている。この共通電極ＣＴは、例えばＩＴＯ（Indium Tin Oxide）からなる透光性導電膜によって構成されているが、ＺｎＯ（酸化亜鉛）系透明導電膜を用いてもよい。
【００３４】
実施形態１の液晶表示装置においては、共通電極ＣＴは画素毎に独立して形成される構成となっており、特に、薄膜トランジスタＴＦＴ１が形成されると共に、ゲート線ＧＬ，ＧＬ２が形成される画素ＰＸＬ１の中央領域に形成されない。すなわち、実施形態１の共通電極は、画素ＰＸＬ１を形成する領域内に形成される画素電極ＰＸにスリットＳＬＴが形成される領域である、画素ＰＸＬ１の中央領域の上側領域と下側領域にのみ形成される構成となっている。なお、パッド部ＰＤのＸ方向の大きさを小さくすることによって、中央領域を跨ぐようにして、共通電極ＣＴを形成してもよい。
【００３５】
共通電極ＣＴの上層には、第１基板の表面を被うようにして、２つの絶縁膜ＩＮ１，ＩＮ２が形成され、この絶縁膜ＩＮ１，ＩＮ２の上面には、各画素ＰＸＬ１〜ＰＸＬ４の領域ごとに画素電極ＰＸが形成されている。画素電極ＰＸも共通電極と同様に、例えばＩＴＯからなる透光性導電膜によって構成されている。実施形態１の画素電極ＰＸは、共通電極ＣＴと重畳される領域において、平板状の形成される透明電極に、開口部であるスリットＳＬＴを複数形成することによって、共通電極ＣＴと重畳される領域において複数の線状（櫛歯状）電極を形成している。
【００３６】
このとき、図４に示すように、実施形態１の画素電極ＰＸでは、画素ＰＸＬ１の中央領域にはスリットＳＬＴが形成されない構成となっており、このスリットの形成されない領域の内で、絶縁膜ＩＮ１，ＩＮ２及び保護膜ＰＡＳに形成されたコンタクトホールＴＨを通してパッド部ＰＤに接続されている。これにより、画素電極ＰＸは薄膜トランジスタＴＦＴのソース電極ＳＴに電気的に接続されている。
【００３７】
また、実施形態１の画素電極ＰＸでは、図４から明らかなように、図中上側の領域に形成されるスリットＳＬＴは、Ｙ方向からプラス方向に傾斜した構成となっており、図中下側の領域に形成されるスリットＳＬＴは、Ｙ方向からマイナス方向に傾斜した構成となっており、いわゆる縦マルチドメインの電極構成となっている。従って、同一のドレイン線ＤＬが接続されると共に、同一画素行に隣接配置される画素ＰＸＬ１，ＰＸＬ２の画素電極であっても、その間隔Ｌを大きくすることが可能となるので、押しドメインによる表示品質を防止し、画素の開口率を向上させると共に、隣接する画素からの飛び込み電圧の影響を大幅に低減させることができる。
【００３８】
以上説明したように、実施形態１の液晶表示装置では、１本のドレイン線ＤＬが同一の画素行内で隣接する２つの画素毎に配置されると共に、ゲート線ＧＬは、同一の画素行内で、同一のドレイン線に接続される画素の内で、一方の画素に接続されるゲート線ＧＬ１と、他方の画素に接続されるゲート線ＧＬ２からなり、画素領域毎に形成される画素電極ＰＸが共通電極ＣＴとの重畳領域において、ドレイン線の延在方向であるＹ方向からプラス方向に傾斜したスリットＳＬＴにより線状電極が図２中の上側領域に形成され、ドレイン線の延在方向からマイナス方向に傾斜したスリットＳＬＴにより線状電極が図２中の下側領域に形成され、画素毎に、プラス方向に傾斜した線状電極が形成される領域と、プラス方向に傾斜した線状電極が形成される領域との間の領域に、２本のゲート線ＧＬ１，ＧＬ２と薄膜トランジスタＴＦＴとが形成される構成となっているので、押しドメインによる表示品質を防止し、画素の開口率を向上させると共に、隣接する画素からの飛び込み電圧の影響を大幅に低減させることができる。
【００３９】
〈実施形態２〉
図５は本発明の実施形態２の液晶表示装置におけるドレイン線の概略構成を説明するための拡大図であり、実施形態１の液晶表示装置に本願発明を適用した場合を示している。また、図６は本願発明の実施形態２の液晶表示装置におけるドレイン線の形成領域を説明するための図であり、図７は図６に示す領域における実施形態１のドレイン線を説明するための拡大図である。ただし、図中に示す矢印Ｙ１は図示しない配向膜のラビング方向すなわち液晶分子の初期配向方向を示す。また、実施形態２の液晶表示装置は、ドレイン線から延在され画素ＰＸＬ２と画素ＰＸＬ４との間に形成される伸延部ＪＣ１，ＪＣ２、及び図示しない第２基板ＳＵＢ２に形成されるブラックマトリクスを除く他の構成は、実施形態１の液晶表示装置と同様となる。従って、以下の説明では、伸延部ＪＣ１，ＪＣ２及びブラックマトリクスについて詳細に説明する。
【００４０】
実施形態２のドレイン線は、図６中に丸印Ｄで示す領域に形成され、Ｙ方向に隣接される画素間における光漏れを防止する構成となっている。このとき、実施形態２のドレイン線ＤＬは、図５に示すように、Ｘ方向に延在される部分は配線幅が大きく形成されており、画素電極のＹ方向端部とドレイン線ＤＬとが重畳して形成されている。さらには、実施形態２のドレイン線ＤＬは、実施形態１においてはＸ方向のドレイン線が形成されない領域にも伸延される伸延部ＪＣ１を有しており、隣接される図示しないドレイン線から伸延される伸延部ＪＣ２と共に、Ｙ方向に隣接される画素間における光漏れを防止する構成となっている。
【００４１】
このとき、図５から明らかなように、図６中の丸印Ｄで示す、ＰＸＬ２と画素ＰＸＬ４とが隣接する領域においては、ドレイン線ＤＬからＸ方向（図中右側方向）に伸延する伸延部ＪＣ１が配置されている。また、この領域には、ドレイン線ＤＬに隣接する次のドレイン線、すなわち画素ＰＸＬ２の図中右側の辺縁部に沿って形成される図示しないドレイン線からＸ方向（図中左側方向）に伸延される伸延部ＪＣ２が配置されている。このとき、図５中の点線の丸印に示すように、伸延部ＪＣ１と伸延部ＪＣ２とは所定の間隔を有してＸ方向に対向配置されている。また、実施形態２においては、伸延部ＪＣ１と伸延部ＪＣ２との対向する側の端部は、画素ＰＸＬ２の画素電極ＰＸの左下側端部と、画素ＰＸＬ４の画素電極ＰＸの右上側端部との間の幅がＨの領域に形成される。このような構成とすることにより、伸延部ＪＣ１と伸延部ＪＣ２との短絡に伴う隣接するドレイン線の短絡を防止すると共に、配向膜のラビング方向及び電界の方向と、図示しない偏光板の偏光軸の方向とを一致させることが可能となり、伸延部ＪＣ１と伸延部ＪＣ２との離間部分における液晶表示動作中での光漏れを防止することが可能となる。ただし、伸延部ＪＣ１の端部と伸延部ＪＣ２の端部との間の距離（間隔）は、液晶材料や駆動電圧等によって適宜設定される。
【００４２】
このとき、図７に示すように、第２基板にブラックマトリクスＢＭを形成し、Ｙ方向に隣接する領域を遮光する場合、ブラックマトリクスＢＭの形成精度及び第１基板ＳＵＢ１と第２基板ＳＵＢ２との位置合わせ精度等を考慮して、ブラックマトリクスＢＭの幅を大きくする必要がある。これに対して、実施形態２の液晶表示装置では、第１基板ＳＵＢ１に薄膜層を形成する精度で伸延部ＪＣ１，ＪＣ２を形成することができるので、ブラックマトリクスＢＭの幅よりも伸延部ＪＣ１，ＪＣ２の配線幅を細く形成することが可能となる。従って、実施形態１の効果に加えて、大きく開口率を向上できるという格別の効果を得ることができる。
【００４３】
以上、本発明者によってなされた発明を、前記発明の実施形態に基づき具体的に説明したが、本発明は、前記発明の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。
【符号の説明】
【００４４】
ＰＮＬ……液晶表示パネル、ＦＰＣ……フレキシブルプリント基板、ＡＲ……表示領域
ＣＴ……共通電極、ＰＸ……画素電極、ＳＬ……シール材、ＤＬ……ドレイン線
ＣＬ……コモン線、ＧＬ，ＧＬ１，ＧＬ２……ゲート線、ＳＴ……ソース電極
ＴＦＴ，ＴＦＴ１，ＴＦＴ２……薄膜トランジスタ、ＳＵＢ１……第１基板
ＳＵＢ２……第２基板、ＤＲ……駆動回路、ＡＳ……半導体層、ＪＣ……延在部
ＰＡＤ……パッド部、ＰＸＬ１〜ＰＸＬ４……画素、ＧＩ……絶縁膜（ゲート絶縁膜）
ＩＮ１，ＩＮ２……絶縁膜、ＪＣ１，ＪＣ２……伸延部、ＢＭ……ブラックマトリクス
ＴＴ……電極、ＳＬＴ……スリット、ＰＡＳ……保護膜、ＴＨ……コンタクトホール
【技術分野】
【０００１】
本発明は、液晶表示装置に係わり、特に、同一の画素内に異なる傾斜角の線状（櫛歯）電極と備える液晶表示装置に関する。
【背景技術】
【０００２】
ＩＰＳ（In-Plane Switching）方式又は横電界方式と称される液晶表示装置は、絶縁膜を介して対向配置される画素電極と共通電極とが同一の平面基板上に形成される構成となっている。このＩＰＳ方式の液晶表示装置では、画素電極と共通電極との間に平面基板の主面に平行な成分を有する電界を生じさせ、この電界により液晶の分子を駆動させる構成となっており、広視野角表示ができるとして知られている。ＩＰＳ方式の液晶表示装置では、透明導電膜で形成される平板状の共通電極の液晶側に、複数のスリットの形成される透明電極が絶縁膜を介して形成されており、この構成により平板状の共通電極と重畳する線状（櫛歯）の画素電極を形成している。
【０００３】
近年、表示画質のさらなる向上が要望され、ダイナミックレンジレンジの向上のために開口率の向上が要望されている。開口率を向上した液晶表示装置として、例えば、図？？に示すように、隣接配置される２列分の画素列毎に１本のドレイン線が形成され、該ドレイン線の両側に配置される画素に時分割で映像信号を供給する構成となっている。さらには、画素が１行（１列）おきに半ピッチずつゲート線の延在方向（ドレイン線の延在方向）にずれるように形成することにより、時分割で映像信号を供給する際に生じる、いわゆる縦スジの発生に伴う表示不良を低減した液晶表示装置がある。画素を１行（１列）おきに半ピッチずつゲート線の延在方向ずらして配置する液晶表示装置としては、例えば、特許文献１に記載の液晶表示装置がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−２８９４２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一方、ＩＰＳ方式の液晶表示装置における視野角を向上させる技術として、図８に示すように、長方形状の画素領域の内で薄膜トランジスタＴＦＴに近い領域と遠い領域とで、ゲート線ＧＬに沿って開口されるスリットＳＬＴの傾斜角を異なる傾斜角で形成する、いわゆるマルチドメイン方式がある。しかしながら、ゲート線ＧＬの方向に開口されるスリットＳＬＴを形成した場合、開口率を向上させるために、スリットＳＬＴを有する画素電極をスリットの延在方向に大きく形成する必要がある。しかしながら、隣接する画素の画素電極との間隔が小さくなった場合、隣接する画素間での飛び込み電圧の影響が大きくなってしまい、隣接する画素間で実行電圧の差が生じてしまい、縦スジが生じてしまうことが懸念されている。
【０００６】
この問題を解決する方法として、図９に示すように、画素領域の内で薄膜トランジスタに近い領域と遠い領域とで、ゲート線と直交する方向（画素の列方向）に対して異なる傾斜角でスリットを形成し、該傾斜角の異なるスリットを連結して「く」の字状に線状電極ＰＸを形成するマルチドメイン方式がある。
【０００７】
しかしながら、この方式の画素電極ＰＸでは、画素電極の間隔Ｌは大きくできるが、スリットの傾斜角が変化する、点線の丸印で示す境界領域においては電界が乱れてしまい、正常な画像表示ができないことが知られ、特に、液晶表示装置の法線方向からの押圧により、バックライト光が透過してしまう、いわゆる押しドメインの発生が知られている。この改善方法として、図１０に示すように、画素領域の内で薄膜トランジスタに近い領域と遠い領域とのそれぞれの領域に異なる傾斜角のスリットＳＬＴを形成し、境界領域に電極ＴＴを形成すること方法が知られているが、電極ＴＴを形成した領域は画像表示に寄与しない領域となるので、開口率が低下してしまうことが懸念されている。
【０００８】
本発明はこれらの問題点に鑑みてなされたものであり、本発明の目的は、ＩＰＳ方式の液晶表示装置の開口率を向上させることが可能な技術を提供することにある。
【課題を解決するための手段】
【０００９】
前記課題を解決すべく、第１の方向に延在し第２の方向に並設されるドレイン線と、前記第２の方向に延在し前記第１の方向に並設されるゲート線と、平板状に形成され、基準となる共通信号が入力される共通電極と、絶縁膜を介して液晶層側に配置され、前記共通電極と重畳配置される線状の画素電極と、前記ゲート線からの走査信号に同期して前記ドレイン線からの映像信号を前記画素電極に供給する薄膜トランジスタと、を有する液晶表示装置であって、前記ドレイン線は、同一の画素行内で隣接する２つの画素毎に１本形成され、前記ゲート線は、同一の画素行内で、同一のドレイン線に接続される前記画素の内で、一方の画素に接続される第１のゲート線と、他方の画素に接続される第２のゲート線からなり、前記画素電極は、前記共通電極との重畳領域において、前記第１の方向からプラス方向に傾斜した第１の線状電極と、前記第１の方向からマイナス方向に傾斜した第２の線状電極とからなり、前記画素毎に、前記第１の線状電極の領域と前記第２の線状電極の領域との間の領域に、前記第１及び第２のゲート線並びに前記薄膜トランジスタとが形成されてなる液晶表示装置である。
【発明の効果】
【００１０】
本発明によれば、ＩＰＳ方式の液晶表示装置の開口率をさらに向上させることができる。
【００１１】
本発明のその他の効果については、明細書全体の記載から明らかにされる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態１の表示装置である液晶表示装置の概略構成を説明するための図である。
【図２】本発明の実施形態１の液晶表示装置における画素構成を説明するための平面図である。
【図３】図２のＣ−Ｃ’線での断面図である。
【図４】本発明の実施形態１の画素電極の概略構成を説明するための図である。
【図５】本発明の実施形態２の液晶表示装置におけるドレイン線の概略構成を説明するための拡大図である。
【図６】本願発明の実施形態２の液晶表示装置におけるドレイン線の形成領域を説明するための図である。
【図７】図６に示す領域における実施形態１のドレイン線を説明するための拡大図である。
【図８】従来の液晶表示装置における画素構成を説明するための図である。
【図９】従来の液晶表示装置における画素電極を説明するための図である。
【図１０】従来の液晶表示装置における画素電極を説明するための図である。
【発明を実施するための形態】
【００１３】
以下、本発明が適用された実施形態について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。
【００１４】
〈実施形態１〉
〈全体構成〉
図１は本発明の実施形態１の表示装置である液晶表示装置の概略構成を説明するための図であり、以下、図１に基づいて、実施形態１の液晶表示装置の全体構成を説明する。ただし、図１に示すＸ，ＹはそれぞれＸ軸、Ｙ軸を示す。また、以下の説明では、平板状の共通電極の液晶層側に線状の画素電極が絶縁膜を介して配置される場合について説明するが、これに限定されることはなく、例えば、ドレイン線と平板状の画素電極とが同層に形成され、該画素電極の液晶層側に線状の共通電極が絶縁膜を介して配置されるＩＰＳ方式の液晶表示装置にも適用可能である。
【００１５】
図１に示すように、実施形態１の液晶表示装置は、画素電極（第２電極）ＰＸ及び薄膜トランジスタＴＦＴが形成される第１基板ＳＵＢ１と、第１基板ＳＵＢ１に対向して配置されカラーフィルタ等が形成される第２基板ＳＵＢ２と、第１基板ＳＵＢ１と第２基板ＳＵＢ２とで挟持される図示しない液晶層とで構成される液晶表示パネルＰＮＬを有し、該液晶表示パネルＰＮＬの光源となる図示しないバックライトユニット（バックライト装置）とを組み合わせることにより、液晶表示装置が構成されている。第１基板ＳＵＢ１と第２基板ＳＵＢ２との固定及び液晶の封止は、第２基板の周辺部に環状に塗布されたシール材ＳＬで固定され、液晶も封止される構成となっている。ただし、実施形態１の液晶表示装置では、液晶が封入された領域の内で表示画素（以下、画素と略記する）の形成される領域が表示領域ＡＲとなる。従って、液晶が封入されている領域内であっても、画素が形成されておらず表示に係わらない領域は表示領域ＡＲとはならない。
【００１６】
また、第２基板ＳＵＢ２は、第１基板ＳＵＢ１よりも小さな面積となっており、第１基板ＳＵＢ１の図中下側の辺部を露出させるようになっている。この第１基板ＳＵＢ１の辺部には、半導体チップで構成される駆動回路ＤＲが搭載されている。この駆動回路ＤＲは、表示領域ＡＲに配置される各画素を駆動する。なお、以下の説明では、液晶表示パネルＰＮＬの説明においても、液晶表示装置と記すことがある。
【００１７】
第１基板ＳＵＢ１及び第２基板ＳＵＢ２としては、例えば周知のガラス基板が基材として用いられるのが一般的であるが、ガラス基板に限定されることはなく、石英ガラスやプラスチック（樹脂）のような他の絶縁性基板であってもよい。
【００１８】
実施形態１の液晶表示装置では第１基板ＳＵＢ１の液晶側の面であって表示領域ＡＲ内には、図１中Ｘ方向に延在しＹ方向に並設され、駆動回路ＤＲからの走査信号が供給される走査信号線（ゲート線）ＧＬが形成されている。また、図１中Ｙ方向に延在しＸ方向に並設され、駆動回路からの映像信号（階調信号）が供給される映像信号線（ドレイン線）ＤＬが形成されている。このとき、実施形態１の液晶表示装置では、後に詳述するように、Ｘ方向に隣接する２つの画素毎にドレイン線ＤＬがＹ方向に並設される構成となっており、該ドレイン線ＤＬは同一の画素行（走査ライン）の２つの画素が接続される構成となっている。また、走査ライン毎に隣接する２つの画素に対応した映像信号が順次入力される構成となっている。また、画素電極のＹ方向の中間領域にＸ方向に伸延する直線状の２本のゲート線が形成され、同一のドレイン線が接続される画素毎に異なるゲート線に接続される構成となっている。
【００１９】
各画素は、例えば図１中丸印Ａの等価回路図Ａ’に示すように、ゲート線ＧＬからの走査信号によってオン／オフ駆動される薄膜トランジスタＴＦＴと、このオンされた薄膜トランジスタＴＦＴを介してドレイン線ＤＬからの映像信号が供給される画素電極ＰＸと、コモン線ＣＬを介して映像信号の電位に対して基準となる電位を有する共通信号が供給される共通電極ＣＴとを備えている。ただし、薄膜トランジスタＴＦＴは、いわゆる逆スタガ構造の薄膜トランジスタであり、そのバイアスの印加によってドレイン電極とソース電極が入れ替わるように駆動するが、本明細書中においては、便宜上、ドレイン線ＤＬと接続される側をドレイン電極ＤＴ、画素電極ＰＸと接続される側をソース電極ＳＴと記す。
【００２０】
画素電極ＰＸと共通電極ＣＴとの間には、第１基板ＳＵＢ１の主面に平行な成分を有する電界が生じ、この電界によって液晶の分子を駆動させるようになっている。このような液晶表示装置は、いわゆる広視野角表示ができるものとして知られ、液晶への電界の印加の特異性から、ＩＰＳ方式あるいは横電界方式と称される。また、このような構成の液晶表示装置において、液晶に電界が印加されていない場合に光透過率を最小（黒表示）とし、電界を印加することにより光透過率を向上させていくノーマリブラック表示形態で表示を行うようになっている。
【００２１】
各ドレイン線ＤＬ及び各ゲート線ＧＬはその端部においてシール材ＳＬを越えてそれぞれ延在され、外部システムからフレキシブルプリント基板ＦＰＣを介して入力される入力信号に基づいて、映像信号や走査信号等の駆動信号を生成する駆動回路ＤＲに接続される。ただし、実施形態１の液晶表示装置では、駆動回路ＤＲを半導体チップで形成し第１基板ＳＵＢ１に搭載する構成としているが、映像信号を出力する映像信号駆動回路と走査信号を出力する走査信号駆動回路との何れか一方又はその両方の駆動回路をフレキシブルプリント基板ＦＰＣにテープキャリア方式やＣＯＦ（Chip On Film）方式で搭載し、第１基板ＳＵＢ１に接続させる構成であってもよい。
【００２２】
なお、実施形態１の液晶表示装置では、画素毎に独立して形成される共通電極ＣＴに対して、コモン線ＣＬを介して共通信号を入力する構成としたが、これに限定されることはなく、例えば、少なくとも表示領域ＡＲの全面に共通電極ＣＴを形成する構成であってもよい。
【００２３】
〈画素構成〉
図２は本発明の実施形態１の液晶表示装置における画素構成を説明するための平面図であり、特に、第１基板ＳＵＢ１の平面図である。また、図３は図２のＣ−Ｃ’線での断面図であり、図４は本発明の実施形態１の画素電極の概略構成を説明するための図である。ただし、図２に示す画素の配置は、上段が走査ラインの奇数行であり、下段が走査ラインの偶数行であり、各段の左列が奇数列であり、右列が偶数列の場合について説明する。また、以下の説明において、各薄膜層は周知のフォトリソグラフィー技術で形成可能となるので、その形成方法等の詳細は省略する。さらには、実施形態２の液晶表示装置では、図示しない第２基板ＳＵＢ２には、各画素の辺縁部に対応したブラックマトリクス及びＲ（赤色），Ｇ（緑色），Ｂ（青色）カラーフィルタが形成され、ブラックマトリクスが隣接配置される画素間からの光漏れを防止する構成となっている。
【００２４】
図２に示すように、実施形態１の液晶表示装置では、Ｙ方向に延在しＸ方向に並設されるドレイン線ＤＬを有しており、１本のドレイン線ＤＬは同一の画素行（走査ライン）に隣接する２つの画素列に接続されている。また、Ｙ方向に延在しＸ方向に並設されるゲート線ＧＬを有しており、同一の画素行に対して、近接して形成される２本のゲート線ＧＬ１，ＧＬ２が配置されている。
【００２５】
また、実施形態１では、奇数段である上段に２個の画素ＰＸＬ１，ＰＸＬ２がＸ方向に並設され、偶数段である下段に２個の画素ＰＸＬ３，ＰＸＬ４がＸ方向に並設され、この４つの画素ＰＸＬ１〜ＰＸＬ４からなる画素グループが表示領域ＡＲ内にマトリクス状に配置されて、画像表示を行う構成となっている。このとき、上段の画素ＰＸＬ１，ＰＸＬ２に対して、下段の画素ＰＸＬ３，ＰＸＬ４は半ピッチ（Ｘ方向の画素幅の半分）ずつＸ方向に沿ってずれて形成され、このずれ方向は、段の下降ごとに、交互（例えば、左右）に異なるように各画素ＰＸＬ１〜ＰＸＬ４が配列されている。ただし、各画素ＰＸＬ１〜ＰＸＬ４は、このようなＸ方向へのずれを有することなく、Ｙ方向に直線状に配置されるようになっていてもよい。
【００２６】
このような画素配置において、各画素列に配置される２本のゲート線ＧＬ１，ＧＬ２は、各画素ＰＸＬ１〜ＰＸＬ４を配置される画素電極ＰＸに形成されるスリットＳＬＴの傾斜角が変化する境界領域に形成されている。従って、Ｙ方向に隣接する画素との間には、ゲート線ＧＬ１，ＧＬ２が形成されない構成となっている。このとき、同一の画素列に配置されると共に、同一のドレイン線ＤＬに接続される２つの画素毎に、異なる２つのゲート線ＧＬ１，ＧＬ２にそれぞれ接続される。例えば、上段に示す同一のドレイン線ＤＬに接続される画素ＰＸＬ１はゲート線ＧＬ１に接続され、画素ＰＸＬ２はゲート線ＧＬ２に接続される。同様にして、下段に示す同一のドレイン線ＤＬに接続される画素ＰＸＬ３はゲート線ＧＬ２に接続され、画素ＰＸＬ４はゲート線ＧＬ１に接続される。
【００２７】
また、Ｙ方向に延在されるドレイン線ＤＬは、画素ＰＸＬ１の長手方向の辺縁部の一端側（図中左端側）に沿って配置されＹ方向（図中下方向）に伸延された後に、画素ＰＸＬ１の短手方向の図中下側の辺縁部、すなわち画素ＰＸＬ１と画素ＰＸＬ３とが隣接する辺縁部に沿って配置され、Ｘ方向（図中右方向）に伸延される。この後に、Ｘ方向に伸延されるドレイン線ＤＬは、画素ＰＸＬ３と画素ＰＸＬ４とが隣接する個所において２つに分かれる。この分かれた一方のドレイン線ＤＬは、画素ＰＸＬ３の長手方向の辺縁部の一端側（図中右端側）、すなわち画素ＰＸＬ３と画素ＰＸＬ４とが隣接する辺縁部に沿って配置されＹ方向（図中下方向）に伸延される。他方のドレイン線は、画素電極ＰＸＬ１の短手方向の辺縁部、すなわち画素ＰＸＬ１と画素ＰＸＬ４とが隣接する辺縁部に沿って配置され、さらにＸ方向（図中右方向）に伸延される。このＸ方向へ伸延される他方のドレイン線ＤＬは、画素ＰＸＬ１の短手方向の端部において、画素ＰＸＬ１の長手方向の他端側（図中右端側）の辺縁部、すなわち画素ＰＸＬ１と画素ＰＸＬ２とが隣接する辺縁部に沿って配置され、Ｙ方向（図中上方向）に伸延され、画素ＰＸＬ２を形成する薄膜トランジスタＴＦＴ２（後に、詳述する）のドレイン電極ＤＴに至る構成となっている。
【００２８】
また、画素ＰＸＬ３の長手方向の辺縁部に沿ってＹ方向に伸延される一方のドレイン線は、画素ＰＸＬ３の長手方向の端部において、画素ＰＸＬ３の短手方向の他端側（図中下端側）の辺縁部に沿って配置され、Ｘ方向（図中左方向）に伸延される。この後に、画素ＰＸＬ３の短手方向の端部において、画素ＰＸＬ３の長手方向の一端側（図中左端側）の辺縁部に沿ってＹ方向（図中上方向）に伸延され、当該画素ＰＸＬ３を形成する薄膜トランジスタＴＦＴ２のドレイン電極ＤＴに至る構成となっている。
【００２９】
また、図２から明らかなように、実施形態１の各画素ＰＸＬ１〜４の構成は、ドレイン線ＤＬを除く他の構成部材の配置がＹ方向（上下方向）に反転した位置関係となっている。従って、以下の説明では、画素ＰＸＬ１について詳細に説明する。
【００３０】
前述するように、ゲート線ＧＬ１，ＧＬ２及びドレイン線ＤＬが形成される画素ＰＸＬ１〜ＰＸＬ４においては、Ｙ方向の画素領域の中央領域に２本のゲート線ＧＬ１，ＧＬ２が配置されると共に、この領域に各画素に対応する薄膜トランジスタＴＦＴ１，ＴＦＴ２が形成されている。
【００３１】
例えば、画素ＰＸＬ１においては、画素の中央領域内のドレイン線ＤＬの形成側である図中左側において、ゲート線ＧＬ１から図中下側に突出し、薄膜トランジスタＴＦＴ１のゲート電極ＧＴとして機能する構成となっている。第１基板ＳＵＢ１の表面には、ゲート線ＧＬをも被って、後述する絶縁膜ＧＩ（図３参照）が形成され、各薄膜トランジスタＴＦＴ１，ＴＦＴ２の形成領域においては、ゲート絶縁膜として機能する。この絶縁膜ＧＩ上のゲート電極ＧＴと重畳する部分には、例えばアモルファスシリコンからなる島状の半導体層ＡＳが形成されている。この半導体層ＡＳは、薄膜トランジスタＴＦＴ１の半導体層となるものであり、その上面に互いに対向するドレイン電極ＤＴおよびソース電極ＳＴを形成することによっていわゆるＭＩＳ（Metal Insulator Semiconductor）構造の薄膜トランジスタＴＦＴ１が形成される。
【００３２】
ドレイン電極ＤＴは半円形の湾曲した形状をなしており、ドレイン線ＤＬの形成と同時に形成され、ドレイン線ＤＬの一部が延在して形成される延在部ＪＣにより、ドレイン線ＤＬとドレイン電極ＤＴとが電気的に接続されている。また、ソース電極ＳＴは、ドレイン電極ＤＴの形成と同時に形成され、該ソース電極ＳＴから延在されるパッド部ＰＤも共に形成される。このように、実施形態１においては、ドレイン電極ＤＴは半円形の湾曲したパターンをなし、ソース電極ＳＴはドレイン電極ＤＴの凹面に対向して配置されている。これによって、薄膜トランジスタＴＦＴ１のチャネル幅を大きく構成できるようにしている。
【００３３】
このパッド部ＰＤの上層には、図３に示すように、薄膜トランジスタＴＦＴ１及びドレイン線ＤＬ等をも被ってなる保護膜ＰＡＳが第１基板ＳＵＢ１の表面に形成され、当該保護膜ＰＡＳの表面を平坦化する構成としている。この保護膜ＰＡＳの上面には平板状の共通電極ＣＴが形成されている。この共通電極ＣＴは、例えばＩＴＯ（Indium Tin Oxide）からなる透光性導電膜によって構成されているが、ＺｎＯ（酸化亜鉛）系透明導電膜を用いてもよい。
【００３４】
実施形態１の液晶表示装置においては、共通電極ＣＴは画素毎に独立して形成される構成となっており、特に、薄膜トランジスタＴＦＴ１が形成されると共に、ゲート線ＧＬ，ＧＬ２が形成される画素ＰＸＬ１の中央領域に形成されない。すなわち、実施形態１の共通電極は、画素ＰＸＬ１を形成する領域内に形成される画素電極ＰＸにスリットＳＬＴが形成される領域である、画素ＰＸＬ１の中央領域の上側領域と下側領域にのみ形成される構成となっている。なお、パッド部ＰＤのＸ方向の大きさを小さくすることによって、中央領域を跨ぐようにして、共通電極ＣＴを形成してもよい。
【００３５】
共通電極ＣＴの上層には、第１基板の表面を被うようにして、２つの絶縁膜ＩＮ１，ＩＮ２が形成され、この絶縁膜ＩＮ１，ＩＮ２の上面には、各画素ＰＸＬ１〜ＰＸＬ４の領域ごとに画素電極ＰＸが形成されている。画素電極ＰＸも共通電極と同様に、例えばＩＴＯからなる透光性導電膜によって構成されている。実施形態１の画素電極ＰＸは、共通電極ＣＴと重畳される領域において、平板状の形成される透明電極に、開口部であるスリットＳＬＴを複数形成することによって、共通電極ＣＴと重畳される領域において複数の線状（櫛歯状）電極を形成している。
【００３６】
このとき、図４に示すように、実施形態１の画素電極ＰＸでは、画素ＰＸＬ１の中央領域にはスリットＳＬＴが形成されない構成となっており、このスリットの形成されない領域の内で、絶縁膜ＩＮ１，ＩＮ２及び保護膜ＰＡＳに形成されたコンタクトホールＴＨを通してパッド部ＰＤに接続されている。これにより、画素電極ＰＸは薄膜トランジスタＴＦＴのソース電極ＳＴに電気的に接続されている。
【００３７】
また、実施形態１の画素電極ＰＸでは、図４から明らかなように、図中上側の領域に形成されるスリットＳＬＴは、Ｙ方向からプラス方向に傾斜した構成となっており、図中下側の領域に形成されるスリットＳＬＴは、Ｙ方向からマイナス方向に傾斜した構成となっており、いわゆる縦マルチドメインの電極構成となっている。従って、同一のドレイン線ＤＬが接続されると共に、同一画素行に隣接配置される画素ＰＸＬ１，ＰＸＬ２の画素電極であっても、その間隔Ｌを大きくすることが可能となるので、押しドメインによる表示品質を防止し、画素の開口率を向上させると共に、隣接する画素からの飛び込み電圧の影響を大幅に低減させることができる。
【００３８】
以上説明したように、実施形態１の液晶表示装置では、１本のドレイン線ＤＬが同一の画素行内で隣接する２つの画素毎に配置されると共に、ゲート線ＧＬは、同一の画素行内で、同一のドレイン線に接続される画素の内で、一方の画素に接続されるゲート線ＧＬ１と、他方の画素に接続されるゲート線ＧＬ２からなり、画素領域毎に形成される画素電極ＰＸが共通電極ＣＴとの重畳領域において、ドレイン線の延在方向であるＹ方向からプラス方向に傾斜したスリットＳＬＴにより線状電極が図２中の上側領域に形成され、ドレイン線の延在方向からマイナス方向に傾斜したスリットＳＬＴにより線状電極が図２中の下側領域に形成され、画素毎に、プラス方向に傾斜した線状電極が形成される領域と、プラス方向に傾斜した線状電極が形成される領域との間の領域に、２本のゲート線ＧＬ１，ＧＬ２と薄膜トランジスタＴＦＴとが形成される構成となっているので、押しドメインによる表示品質を防止し、画素の開口率を向上させると共に、隣接する画素からの飛び込み電圧の影響を大幅に低減させることができる。
【００３９】
〈実施形態２〉
図５は本発明の実施形態２の液晶表示装置におけるドレイン線の概略構成を説明するための拡大図であり、実施形態１の液晶表示装置に本願発明を適用した場合を示している。また、図６は本願発明の実施形態２の液晶表示装置におけるドレイン線の形成領域を説明するための図であり、図７は図６に示す領域における実施形態１のドレイン線を説明するための拡大図である。ただし、図中に示す矢印Ｙ１は図示しない配向膜のラビング方向すなわち液晶分子の初期配向方向を示す。また、実施形態２の液晶表示装置は、ドレイン線から延在され画素ＰＸＬ２と画素ＰＸＬ４との間に形成される伸延部ＪＣ１，ＪＣ２、及び図示しない第２基板ＳＵＢ２に形成されるブラックマトリクスを除く他の構成は、実施形態１の液晶表示装置と同様となる。従って、以下の説明では、伸延部ＪＣ１，ＪＣ２及びブラックマトリクスについて詳細に説明する。
【００４０】
実施形態２のドレイン線は、図６中に丸印Ｄで示す領域に形成され、Ｙ方向に隣接される画素間における光漏れを防止する構成となっている。このとき、実施形態２のドレイン線ＤＬは、図５に示すように、Ｘ方向に延在される部分は配線幅が大きく形成されており、画素電極のＹ方向端部とドレイン線ＤＬとが重畳して形成されている。さらには、実施形態２のドレイン線ＤＬは、実施形態１においてはＸ方向のドレイン線が形成されない領域にも伸延される伸延部ＪＣ１を有しており、隣接される図示しないドレイン線から伸延される伸延部ＪＣ２と共に、Ｙ方向に隣接される画素間における光漏れを防止する構成となっている。
【００４１】
このとき、図５から明らかなように、図６中の丸印Ｄで示す、ＰＸＬ２と画素ＰＸＬ４とが隣接する領域においては、ドレイン線ＤＬからＸ方向（図中右側方向）に伸延する伸延部ＪＣ１が配置されている。また、この領域には、ドレイン線ＤＬに隣接する次のドレイン線、すなわち画素ＰＸＬ２の図中右側の辺縁部に沿って形成される図示しないドレイン線からＸ方向（図中左側方向）に伸延される伸延部ＪＣ２が配置されている。このとき、図５中の点線の丸印に示すように、伸延部ＪＣ１と伸延部ＪＣ２とは所定の間隔を有してＸ方向に対向配置されている。また、実施形態２においては、伸延部ＪＣ１と伸延部ＪＣ２との対向する側の端部は、画素ＰＸＬ２の画素電極ＰＸの左下側端部と、画素ＰＸＬ４の画素電極ＰＸの右上側端部との間の幅がＨの領域に形成される。このような構成とすることにより、伸延部ＪＣ１と伸延部ＪＣ２との短絡に伴う隣接するドレイン線の短絡を防止すると共に、配向膜のラビング方向及び電界の方向と、図示しない偏光板の偏光軸の方向とを一致させることが可能となり、伸延部ＪＣ１と伸延部ＪＣ２との離間部分における液晶表示動作中での光漏れを防止することが可能となる。ただし、伸延部ＪＣ１の端部と伸延部ＪＣ２の端部との間の距離（間隔）は、液晶材料や駆動電圧等によって適宜設定される。
【００４２】
このとき、図７に示すように、第２基板にブラックマトリクスＢＭを形成し、Ｙ方向に隣接する領域を遮光する場合、ブラックマトリクスＢＭの形成精度及び第１基板ＳＵＢ１と第２基板ＳＵＢ２との位置合わせ精度等を考慮して、ブラックマトリクスＢＭの幅を大きくする必要がある。これに対して、実施形態２の液晶表示装置では、第１基板ＳＵＢ１に薄膜層を形成する精度で伸延部ＪＣ１，ＪＣ２を形成することができるので、ブラックマトリクスＢＭの幅よりも伸延部ＪＣ１，ＪＣ２の配線幅を細く形成することが可能となる。従って、実施形態１の効果に加えて、大きく開口率を向上できるという格別の効果を得ることができる。
【００４３】
以上、本発明者によってなされた発明を、前記発明の実施形態に基づき具体的に説明したが、本発明は、前記発明の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。
【符号の説明】
【００４４】
ＰＮＬ……液晶表示パネル、ＦＰＣ……フレキシブルプリント基板、ＡＲ……表示領域
ＣＴ……共通電極、ＰＸ……画素電極、ＳＬ……シール材、ＤＬ……ドレイン線
ＣＬ……コモン線、ＧＬ，ＧＬ１，ＧＬ２……ゲート線、ＳＴ……ソース電極
ＴＦＴ，ＴＦＴ１，ＴＦＴ２……薄膜トランジスタ、ＳＵＢ１……第１基板
ＳＵＢ２……第２基板、ＤＲ……駆動回路、ＡＳ……半導体層、ＪＣ……延在部
ＰＡＤ……パッド部、ＰＸＬ１〜ＰＸＬ４……画素、ＧＩ……絶縁膜（ゲート絶縁膜）
ＩＮ１，ＩＮ２……絶縁膜、ＪＣ１，ＪＣ２……伸延部、ＢＭ……ブラックマトリクス
ＴＴ……電極、ＳＬＴ……スリット、ＰＡＳ……保護膜、ＴＨ……コンタクトホール
【特許請求の範囲】
【請求項１】
第１の方向に延在し第２の方向に並設されるドレイン線と、前記第２の方向に延在し前記第１の方向に並設されるゲート線と、平板状に形成され、基準となる共通信号が入力される共通電極と、絶縁膜を介して液晶層側に配置され、前記共通電極と重畳配置される線状の画素電極と、前記ゲート線からの走査信号に同期して前記ドレイン線からの映像信号を前記画素電極に供給する薄膜トランジスタと、を有する液晶表示装置であって、
前記ドレイン線は、同一の画素行内で隣接する２つの画素毎に１本形成され、
前記ゲート線は、同一の画素行内で、同一のドレイン線に接続される前記画素の内で、一方の画素に接続される第１のゲート線と、他方の画素に接続される第２のゲート線からなり、
前記画素電極は、前記共通電極との重畳領域において、前記第１の方向からプラス方向に傾斜した第１の線状電極と、前記第１の方向からマイナス方向に傾斜した第２の線状電極とからなり、
前記画素毎に、前記第１の線状電極の領域と前記第２の線状電極の領域との間の領域に、前記第１及び第２のゲート線並びに前記薄膜トランジスタとが形成されてなることを特徴とする液晶表示装置。
【請求項２】
前記画素電極は、前記絶縁膜の上層において、前記薄膜トランジスタを跨いで前記第１の線状電極の領域と前記第２の線状電極の領域が配置されることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１及び第２のゲート線並びに前記薄膜トランジスタと、前記画素電極とが重畳する領域は、平板状の画素電極が形成されてなることを特徴とする請求項１又は２に記載の液晶表示装置。
【請求項４】
前記画素は、画素行毎に、前記第２の方向に画素幅の１／２ずれて形成されることを特徴とする請求項１乃至３の内の何れかに記載の液晶表示装置。
【請求項５】
前記ドレイン線は金属薄膜からなり、隣接する画素と間において、前記ドレイン線が形成されない領域に配置され、前記ドレイン線と同層に形成される金属薄膜からなり、前記ドレイン線とは、前記第２の方向に延在される領域において、所定の間隔で切り欠きが形成されることを特徴とする請求項１乃至４に記載の液晶表示装置。
【請求項１】
第１の方向に延在し第２の方向に並設されるドレイン線と、前記第２の方向に延在し前記第１の方向に並設されるゲート線と、平板状に形成され、基準となる共通信号が入力される共通電極と、絶縁膜を介して液晶層側に配置され、前記共通電極と重畳配置される線状の画素電極と、前記ゲート線からの走査信号に同期して前記ドレイン線からの映像信号を前記画素電極に供給する薄膜トランジスタと、を有する液晶表示装置であって、
前記ドレイン線は、同一の画素行内で隣接する２つの画素毎に１本形成され、
前記ゲート線は、同一の画素行内で、同一のドレイン線に接続される前記画素の内で、一方の画素に接続される第１のゲート線と、他方の画素に接続される第２のゲート線からなり、
前記画素電極は、前記共通電極との重畳領域において、前記第１の方向からプラス方向に傾斜した第１の線状電極と、前記第１の方向からマイナス方向に傾斜した第２の線状電極とからなり、
前記画素毎に、前記第１の線状電極の領域と前記第２の線状電極の領域との間の領域に、前記第１及び第２のゲート線並びに前記薄膜トランジスタとが形成されてなることを特徴とする液晶表示装置。
【請求項２】
前記画素電極は、前記絶縁膜の上層において、前記薄膜トランジスタを跨いで前記第１の線状電極の領域と前記第２の線状電極の領域が配置されることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１及び第２のゲート線並びに前記薄膜トランジスタと、前記画素電極とが重畳する領域は、平板状の画素電極が形成されてなることを特徴とする請求項１又は２に記載の液晶表示装置。
【請求項４】
前記画素は、画素行毎に、前記第２の方向に画素幅の１／２ずれて形成されることを特徴とする請求項１乃至３の内の何れかに記載の液晶表示装置。
【請求項５】
前記ドレイン線は金属薄膜からなり、隣接する画素と間において、前記ドレイン線が形成されない領域に配置され、前記ドレイン線と同層に形成される金属薄膜からなり、前記ドレイン線とは、前記第２の方向に延在される領域において、所定の間隔で切り欠きが形成されることを特徴とする請求項１乃至４に記載の液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１２−７３４４２（Ｐ２０１２−７３４４２Ａ）
【公開日】平成２４年４月１２日（２０１２．４．１２）
【国際特許分類】
【出願番号】特願２０１０−２１８３５１（Ｐ２０１０−２１８３５１）
【出願日】平成２２年９月２９日（２０１０．９．２９）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【出願人】（５０６０８７８１９）パナソニック液晶ディスプレイ株式会社 (443)
【Ｆターム（参考）】
【公開日】平成２４年４月１２日（２０１２．４．１２）
【国際特許分類】
【出願日】平成２２年９月２９日（２０１０．９．２９）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【出願人】（５０６０８７８１９）パナソニック液晶ディスプレイ株式会社 (443)
【Ｆターム（参考）】
[ Back to top ]