測距装置
【課題】 短い検出時間で正確且つ簡単に対象物までの距離を測定可能な測距装置を提供する。
【解決手段】 転送時において、外光の強度が高いほど、転送電圧の大きさを小さくすると、障壁高さが高くなり、より多くの電荷量のキャリアが、第1及び第2ポテンシャル井戸φCD1、φCD2内に残留する。単位期間は、外光の強度に依存しないで設定される。外光の強度が高いほど、多くのキャリアが残留し、最終的に読み出されるキャリアから除去される。外光が強ければ、単位期間当りの転送回数が増加し、第1及び第2ポテンシャル井戸φCD1、φCD2内に蓄積されるキャリアが飽和する前に、転送が行われる。外光が弱ければ、単位期間当りの転送回数が減少し、余分な転送を行わないことで、単位時間当たりの蓄積電荷量を増加させ、短い検出時間において検出精度を向上させることができる。
【解決手段】 転送時において、外光の強度が高いほど、転送電圧の大きさを小さくすると、障壁高さが高くなり、より多くの電荷量のキャリアが、第1及び第2ポテンシャル井戸φCD1、φCD2内に残留する。単位期間は、外光の強度に依存しないで設定される。外光の強度が高いほど、多くのキャリアが残留し、最終的に読み出されるキャリアから除去される。外光が強ければ、単位期間当りの転送回数が増加し、第1及び第2ポテンシャル井戸φCD1、φCD2内に蓄積されるキャリアが飽和する前に、転送が行われる。外光が弱ければ、単位期間当りの転送回数が減少し、余分な転送を行わないことで、単位時間当たりの蓄積電荷量を増加させ、短い検出時間において検出精度を向上させることができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、測距装置に関する。
【背景技術】
【0002】
従来の測距装置は、下記特許文献1、特許文献2及び特許文献3に記載されている。
【0003】
特許文献1に記載の測距装置は、光源から出射された光を対象物に照射し、対象物からの反射光を光検出素子で測定しており、照射光と反射光の位相差に基づいて対象物までの距離を求めている。ここで、特許文献1に記載の測距装置では、光検出素子が飽和しないように、モニタされた光量に応じてその検出期間を設定している。光検出素子は、長期間と短期間の2つの期間で反射光を検出し、光検出素子が飽和していない期間の電荷量を選択し、他方の期間の電荷量を破棄している。
【0004】
特許文献2に記載の測距装置も、特許文献1と同様に、光源から出射された光を対象物に照射し、対象物からの反射光を光検出素子で測定しており、照射光と反射光の位相差に基づいて対象物までの距離を求めている。ここで、特許文献2に記載の測距装置では、光検出素子の露光期間を、初期検出された光量レベルに応じて適切に設定し、光検出素子の飽和を抑制している。
【0005】
特許文献3に記載の測距装置は、上記と同様の測距動作を、マイクロプロセッサを用いて実現している。
【特許文献1】特開2006−84430号公報
【特許文献2】米国特許出願公開2006/0176467号明細書
【特許文献3】米国特許6,919,549号明細書
【発明の開示】
【発明が解決しようとする課題】
【0006】
しかしながら、特許文献1に記載された測距装置では、検出に寄与しない電荷は破棄しているため、必要な電荷量を得るための検出時間が長くなり、検出時間を短くすると距離検出精度が劣化するという問題がある。特許文献2に記載された測距装置では、光検出素子の露光期間が異なるため、光検出素子からの電荷の読み出し時刻を、光量レベル毎に変更する制御が必要であり、後段回路において複雑な信号処理を要するという問題がある。特許文献3に記載の装置における問題も同様である。
【0007】
本発明は、このような課題に鑑みてなされたものであり、短い検出時間で正確且つ簡単に対象物までの距離を測定可能な測距装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
上述の課題を解決するため、本発明に係る測距装置は、変調した光を対象物に向けて出射する光源と、半導体基板に設けられた第1及び第2ゲート電極に交互に電圧を印加することで、入射光に応じて発生したキャリアを、交互に蓄積する第1及び第2ポテンシャル井戸と、第1及び第2ポテンシャル井戸にそれぞれ隣接した第3及び第4ポテンシャル井戸と、転送電圧が印加されることによって、第1ポテンシャル井戸と第3ポテンシャル井戸との間のキャリアに対する障壁高さを所定値に設定する第3ゲート電極と、転送電圧が印加されることによって、第2ポテンシャル井戸と第4ポテンシャル井戸との間のキャリアに対する障壁高さを所定値に設定する第4ゲート電極とを備え、単位期間の終期以降に第3及び第4ポテンシャル井戸内に累積的に蓄積された電荷をそれぞれ読み出す測距装置であって、外光を検出する検出手段と、転送電圧の印加を行う転送電圧印加手段と、検出手段により検出された外光の強度が高いほど、転送電圧の大きさを小さくし、且つ、単位期間当りの転送電圧印加回数を多くするように転送電圧印加手段を制御する制御手段と、を備えることを特徴とする。
【0009】
光源から出射された変調光が対象物によって反射されると、この反射光が半導体基板に入射する。反射光と変調光との位相差に応じて、第1及び第2ポテンシャル井戸内に蓄積されるキャリアの電荷量が異なる。この位相差は、対象物までの距離に依存するため、蓄積された電荷量の比率から対象物までの距離を求めることができる。
【0010】
第1及び第2ポテンシャル井戸に蓄積されたキャリアは、第3及び第4ポテンシャル井戸との間の障壁高さが小さくなると、第3及び第4ポテンシャル井戸内にそれぞれ流れ込む。この障壁高さは、第3及び第4ゲート電極に印加される転送電圧の大きさに依存する。大きな転送電圧を印加すれば、障壁高さは小さくなり、多くのキャリアが、第1及び第2ポテンシャル井戸内から、第3及び第4ポテンシャル井戸内に流れ込む。
【0011】
外光の入射に応じて発生するキャリアの電荷量と等しい電荷量のキャリアが、第1及び第2ポテンシャル井戸内に残留するように、障壁高さを設定すれば、転送時において、外光成分が除去されたキャリアが、第1及び第2ポテンシャル井戸内から第3及び第4ポテンシャル井戸内に流入する。第1及び第2ゲート電極には、交互に電圧を印加することで、第1及び第2ポテンシャル井戸内にキャリアを蓄積している。これらのポテンシャル井戸の蓄積されたキャリアのうち、外光成分が除去された電荷量のキャリアが、第3及び第4ポテンシャル井戸内に流れ込み、読み出される。
【0012】
転送時において、検出手段により検出された外光の強度が高いほど、転送電圧の大きさを小さくすると、障壁高さが高くなり、より多くの電荷量のキャリアが、第1及び第2ポテンシャル井戸内に残留する。すなわち、外光の強度が高いほど、多くのキャリアが残留し、最終的に読み出されるキャリアから除去される。
【0013】
ここで、単位期間当りの転送電圧印加回数は、外光の強度が高いほど、多くなる。すなわち、外光が強ければ、単位期間当りの転送回数が増加し、第1及び第2ポテンシャル井戸内に蓄積されるキャリアが飽和する前に、転送が行われる。外光が弱ければ、単位期間当りの転送回数が減少し、余分な転送を行わないことで、単位時間当たりの蓄積電荷量を増加させ、短い検出時間において検出精度を向上させることができる。
【0014】
この単位期間は、外光の強度に依存しないため、単位期間の終期以降に第3及び第4ポテンシャル井戸に蓄積されたキャリアを周期的に読み出せばよく、読み出しには格別の制御を必要としない。すなわち、本発明の測距装置によれば、簡単な構成で距離検出を行うことができる。
【0015】
また、本発明に係る測距装置は、光の入射面とは逆側に第1、第2、第3及び第4ゲート電極を設けることが好ましい。この測距装置は、裏面入射型測距センサを構成することとなり、半導体基板の光入射面とは逆側の領域で発生したキャリアを効率的に収集することができるようになり、高精度の測距を行うことが可能となる。
【0016】
このように、演算手段は、それぞれ読み出された電荷の全体電荷量に対する比率に基づいて、対象物までの距離を演算している。対象物までの距離は、このような比率に依存するため、演算手段は、かかる比率に基づいて距離を演算することができる。
【発明の効果】
【0017】
本発明の測距装置によれば、短い検出時間で正確且つ簡単に対象物までの距離を測定することが可能である。
【発明を実施するための最良の形態】
【0018】
以下、実施の形態に係る測距装置について説明する。なお、同一要素には、同一符号を用いることとし、重複する説明は省略する。
【0019】
図1は測距装置の構成を示す説明図である。
【0020】
本例の測距センサ1は、裏面入射型測距センサであるとするが、後述のように表面入射型測距センサとすることもできる。この測距装置は、測距センサ1と、近赤外光を出射する光源3と、光源3にパルス駆動信号SPを与える駆動回路4と、裏面入射型測距センサ1の各画素に含まれる第1及び第2ゲート電極(TX1,TX2:図5参照)に、パルス駆動信号SPに同期した検出用ゲート信号SL,SRを与える制御回路2と、測距センサ1の第1及び第2半導体領域(FD1,FD2:図5参照)から読み出された距離情報を示す信号d’(m,n)から、歩行者などの対象物Hまでの距離を演算する演算回路(演算手段)5を備えている。測距センサ1から対象物Hまでの水平方向Dの距離をdとする。
【0021】
制御回路2は、パルス駆動信号SPを駆動回路4のスイッチ4bに入力している。LED又はレーザダイオードからなる投光用の光源3は、スイッチ4bを介して電源4aに接続されている。したがって、スイッチ4bにパルス駆動信号SPが入力されると、パルス駆動信号SPと同じ波形の駆動電流が光源3に供給され、光源3からは測距用のプローブ光としてのパルス光LPが出力される。
【0022】
パルス光LPが対象物Hに照射されると、対象物Hによってパルス光が反射され、パルス光LDとして、裏面入射型測距センサ1に入射して、パルス検出信号SDを出力する。パルス検出信号SDはパルス光LDの入射に応じて基板内部で発生した総電荷量を示し、立ち上がりと立ち下がりのタイミングはパルス光LDに一致するが、距離dに応じた分だけパルス光LPに対して位相が遅延している。
【0023】
測距センサ1は、配線基板10上に固定されており、配線基板10上の配線を介して、距離情報を有する信号d’(m,n)が各画素から出力される。
【0024】
パルス駆動信号SPの波形は、周期Tの方形波であり、ハイレベルを「1」、ローレベルを「0」とすると、その電圧V(t)は以下の式で与えられる。
・パルス駆動信号SP:
・V(t)=1(但し、0<t<(T/2)の場合)
・V(t)=0(但し、(T/2)<t<Tの場合)
・V(t+T)=V(t)
【0025】
検出用ゲート信号SL、SRの波形は、周期Tの方形波であり、その電圧V(t)は以下の式で与えられる。
・検出用ゲート信号SL:
・V(t)=1(但し、0<t<(T/2)の場合)
・V(t)=0(但し、(T/2)<t<Tの場合)
・V(t+T)=V(t)
・検出用ゲート信号SR(=SLの反転):
・V(t)=0(但し、0<t<(T/2)の場合)
・V(t)=1(但し、(T/2)<t<Tの場合)
・V(t+T)=V(t)
【0026】
上記パルス信号SP,SL、SR、SDは、全てパルス周期2×TPを有していることとする。検出用ゲート信号SL及びパルス検出信号SDが共に「1」のときに測距センサ1内で発生する電荷量をQ1、検出用ゲート信号SR及びパルス検出信号SDが共に「1」のときに測距センサ1内で発生する電荷量をQ2とする。
【0027】
測距センサ1における一方の検出用ゲート信号SLとパルス検出信号SDの位相差は、他方の検出用ゲート信号SRとパルス検出信号SDが「1」の時の重複期間において、裏面入射型測距センサ1において発生した電荷量Q2に比例する。すなわち、電荷量Q2は、検出用ゲート信号SRとパルス検出信号SDの論理積が「1」である期間において発生した電荷量である。1画素内において発生する全電荷量をQ1+Q2とし、駆動信号SPの半周期のパルス幅をTPとすると、Δt=TP×Q2/(Q1+Q2)の期間だけ、駆動信号SPに対してパルス検出信号SDが遅れていることになる。
【0028】
1つのパルス光の飛行時間Δtは、対象物までの距離をd、光速をcとすると、Δt=2d/cで与えられるため、特定の画素からの距離情報を有する信号d’として2つの電荷量(Q1,Q2)が出力されると、演算回路5は、入力された電荷量Q1,Q2と、予め判明している半周期パルス幅TPに基づいて、対象物Hまでの距離d=(c×Δt)/2=c×TP×Q2/(2×(Q1+Q2))を演算する。
【0029】
上述のように、電荷量Q1、Q2を分離して読み出せば、演算回路5は、距離dを演算することができる。なお、上述のパルスは繰り返して出射され、その積分値を各電荷量Q1,Q2として出力することができる。
【0030】
また、電荷量Q1,Q2の全体電荷量に対する比率は、上述の位相差、すなわち、対象物Hまでの距離に対応しており、演算回路5は、この位相差に応じて対象物Hまで距離を演算している。上述のように、位相差に対応する時間差をΔtとすると、距離dは、好適にはd=(c×Δt)/2で与えられるが、適当な補正演算をこれに加えて行ってもよい。例えば、実際の距離と、演算された距離dとが異なる場合、後者を補正する係数βを予め求めておき、出荷後の製品では演算された距離dに係数βを乗じたものを最終的な演算距離dとしてもよい。また、外気温度を測定しておき、外気温度に応じて光速cが異なる場合には、光速cを補正する演算を行ってから、距離演算を行うこともできる。また、演算回路に入力された信号と、実際の距離との関係を予めメモリに記憶しておき、ルックアップテーブル方式によって、距離を演算してもよい。また、センサ構造によっても演算方法は変更することができ、これには従来から知られている演算方法を用いることができる。
【0031】
このように、演算回路5は、それぞれ読み出された電荷Q1(Q2)の全体電荷量(Q1+Q2)に対する比率に基づいて、対象物Hまでの距離を演算している。対象物Hまでの距離は、このような比率に依存するため、演算回路5は、かかる比率に基づいて距離を演算することができる。
【0032】
図2は測距センサ1の平面図である。
【0033】
測距センサ1は、二次元状に配列した複数の画素P(m,n)からなる撮像領域1Bを有する半導体基板1Aを備えている。各画素P(m,n)からは、上述の距離情報を有する信号d’(m,n)として2つの電荷量(Q1,Q2)が出力される。各画素P(m,n)は微小測距センサとして対象物Hまでの距離に応じた信号d’(m,n)を出力するので、対象物Hからの反射光を、撮像領域1Bに結像すれば、対象物H上の各点までの距離情報の集合体としての対象物の距離画像を得ることができる。
【0034】
図3は図2に示した測距センサのIII−III矢印断面図である。
【0035】
測距センサ1には、光入射面1BKからパルス光LDが入射する。裏面入射型測距センサ1の光入射面1BKとは逆側の表面1FTは、接着領域ADを介して配線基板10に接続されている。接着領域ADは、バンプなどの接着素子を含む領域であり、必要に応じて絶縁性の接着剤やフィラーを有している。裏面入射型測距センサ1を構成する半導体基板1Aは、補強用のフレーム部Fと、フレーム部Fよりも薄い薄板部TFを有しており、これらは一体化している。薄板部TFの厚さは、10μm以上100μm以下である。本例のフレーム部Fの厚さは200μm以上600μm以下である。
【0036】
図4は変形例に係る測距センサの断面図である。
【0037】
この測距センサは、図3に示したものと半導体基板1Aの形状のみが異なり、他の構成は同一である。半導体基板1Aは、ストライプ状又は格子状に形成された補強部AFを更に有しており、補強部AFの間に薄板部TFが形成され、これらは一体化している。本例の補強部AFの厚みは、フレーム部AFの厚さと同じであり、200μm以上600μm以下である。薄板部TFには前述の各画素が形成されている。薄板部TFはKOH等のアルカリ性エッチング液を用いたウエットエッチングによって形成する。エッチングによって形成された露出表面の粗さは1μm以下である。
【0038】
図5は、図3又は図4に示した測距センサの領域Vの拡大図である。
【0039】
裏面入射型測距センサ1は、光入射面1BK及び光入射面1BKとは逆側の表面1FTを有する半導体基板1A,1A’と、表面1FT上において絶縁層1Eを介して設けられたフォトゲート電極PGと、表面1FT上において絶縁層1Eを介しフォトゲート電極PGに隣接して設けられた第1及び第2ゲート電極TX1,TX2とを備えている。
【0040】
更に、裏面入射型測距センサ1は、表面1FT上において絶縁層1Eを介し第1及び第2ゲート電極TX1,TX2の外側に隣接して設けられた第3及び第4ゲート電極TX1’,TX2’を備えている。
【0041】
第1ゲート電極TX1と第3ゲート電極TX1’との間のエピタキシャル層1A’内の領域には、表面1FT側から高濃度のN型不純物が添加されており、一時的キャリアの蓄積領域CD1が形成されている。また、第2ゲート電極TX2と第4ゲート電極TX2’との間のエピタキシャル層1A’内の領域には、表面1FT側から高濃度のN型不純物が添加されており、一時的キャリアの蓄積領域CD2が形成されている。
【0042】
第3ゲート電極TX1’の外側のエピタキシャル層1A’内の領域には、表面1FT側から高濃度のN型不純物が添加されており、N型の半導体領域FD1からなるフローティング・ディフュージョン領域が形成されている。第4ゲート電極TX2’の外側のエピタキシャル層1A’内の領域には、表面1FT側から高濃度のN型不純物が添加されており、N型の半導体領域FD2からなるフローティング・ディフュージョン領域が形成されている。半導体領域FD1,FD2は、第3及び第4ゲート電極TX1’,TX2’をそれぞれ含む電界効果トランジスタのドレインを構成しており、蓄積領域CD1,CD2はソースを構成している。
【0043】
フォトゲート電極PGの直下の半導体領域内で発生したキャリア(電子e)は、第1及び第2ゲート電極TX1,TX2直下の領域に流れ込み、それぞれ一時的に蓄積領域CD1,CD2内に蓄積される。しかる後、電界効果トランジスタのゲート電極TX1’,TX2’に転送電圧を印加することにより、半導体領域FD1,FD2内に転送される。半導体領域FD1,FD2内に蓄積されたキャリアは、それぞれ電荷量Q1,Q2として読み出される。
【0044】
本例の半導体基板1A,1A’はSiからなり、絶縁層1EはSiO2からなる。絶縁層1Eを厚くすることで、半導体基板内にフリンジング電界を形成することができる。フリンジング電界を形成するための好適な絶縁層1Eの厚みは、50〜5000nmである。
【0045】
なお、本例の半導体基板は、光入射面を有する基板本体1Aと、ゲート電極側のエピタキシャル層1A’とからなるが、エピタキシャル層は省略することも可能である。
【0046】
半導体基板1A,1A’は、低不純物濃度のP型半導体基板からなる。蓄積領域CD1,CD2、半導体領域FD1,FD2は、それぞれ高不純物濃度のN型半導体からなり、エピタキシャル層1A’内に形成されている。
【0047】
蓄積領域CD1,CD2のフォトゲート電極PG側の部分は、半導体基板のエピタキシャル層1A’における各ゲート電極TX1,TX2の直下の領域に近接又は接触している。第1及び第2半導体領域FD1,FD2のフォトゲート電極PG側の部分は、半導体基板のエピタキシャル層1A’における各ゲート電極TX1’,TX2’の直下の領域に近接又は接触している。半導体基板1A,1A’の光入射面1BKの側には、反射防止膜1Dが設けられている。半導体基板1Aの露出面の表面粗さ、すなわち、表面凹凸の最大値と最小値の高さの差は1μm以下である。反射防止膜1Dの材料は、SiO2またはSiN(窒化シリコン)である。
【0048】
なお、ゲート電極TX1,TX2間の領域の直下領域は、半導体基板1A,1A’と同一の導電型であるP型であって、半導体基板1A,1A’の不純物濃度よりも、低い不純物濃度又は高い不純物濃度を有することとしてもよい。このような領域は、エピタキシャル成長法を用いるか、或いは不純物拡散法又はイオン注入法を用いて形成することができる。
【0049】
配線基板10は、Siからなる半導体基板10Aと、半導体基板10A上に形成された電荷排出配線11h、15h、信号読み出し配線18h、21hを備えており、配線11h、15hは、それぞれ、蓄積領域CD1、CD2に電気的に接続され、配線18h、21hは、それぞれ、半導体領域FD1、FD2に電気的に接続されている。
【0050】
領域CD1,CD2,FD1,FD2と、配線11h,15h,18h,21hとの間には、それぞれ、コンタクト電極11a,15a,18a,21a、パッド電極11b、15b,18b,21b、バンプ11c,15c,18c,21c、パッド電極11d、15d、18d、21d、コンタクト電極11e,15e,18e,21e、中間電極11f、15f,18f,21f、コンタクト電極11g,15g,18g,21gが介在している。
【0051】
半導体基板10A上には、第1ゲート配線12g、第2ゲート配線14g,主ゲート配線13g、第3ゲート配線19g,第4ゲート配線20gが設けられており、これらはそれぞれ、第1ゲート電極TX1、第2ゲート電極TX2、フォトゲート電極PG、第3ゲート電極TX1’、第4ゲート電極TX2’に電気的に接続されている。
【0052】
ゲート電極TX1、TX2,PG,TX1’、TX2’と、ゲート配線12g,14g,13g,19g,20gとの間には、それぞれ、コンタクト電極12a、14a,13a,19a,20a、パッド電極12b、14b,13b,19b,20b、バンプ12c、14c,13c,19c,20c、パッド電極12d,14d,13d,19d,20d、コンタクト電極12e、14e,13e,19e,20e、中間電極12f,14f,13f,19f,20f、が介在している。
【0053】
各コンタクト電極は、図示の如く、絶縁層1F,10B,10Cに設けられたコンタクトホール内に埋設されている。
【0054】
接着領域ADは、樹脂からなる接着層AD1と、裏面入射型測距センサ1の各電極を配線基板10上の各種配線に接続するためのバンプ11c,12c,13c,14c,15c,18c,19c,20c,21cを備えている。
【0055】
この測距装置では、裏面入射型の測距センサ1の表面1FTを、絶縁層1E及び各種電極及び接着領域ADを介して、配線基板10のマウント面M上に固定し、第1ゲート電極TX1、第2ゲート電極TX2、フォトゲート電極PG、第3ゲート電極TX1’、第4ゲート電極TX2’、各N型の半導体領域CD1,CD2,FD1,FD2を、配線基板10上の配線にバンプを介して接続している。この測距装置では、裏面入射型の測距センサ1を配線基板10上にマウントすると、各配線を介して、上記信号をそれぞれの電極に与えることができ、装置が小型化されている。
【0056】
なお、配線基板10のマウント面M上には、黒色樹脂からなる光吸収層SHが形成されており、裏面入射型測距センサ1を透過した光の配線基板10への入射を抑制すると共に、配線基板10上の配線によって反射された光が、裏面入射型測距センサ1に逆戻りしてクロストークを引き起こすのを防止している。また、上述の各種電極又は配線はアルミニウム又はポリシリコンからなる。裏面入射型測距センサ1におけるSiからなる半導体基板の厚みt1は10〜100μmであり、好適には15〜50μmであり、本例では20μmである。
【0057】
この裏面入射型測距センサ1では、投光用の光の入射に応答して半導体深部で発生したキャリアを、光入射面1BKとは逆側のキャリア発生位置近傍に設けられたポテンシャル井戸に引き込み、高速で正確な測距を可能としている。
【0058】
半導体基板1A,1A’の光入射面(裏面)1BKから入射した対象物からのパルス光LDは、半導体基板1A,1A’の表面側のフォトゲート電極PGの直下領域(光感応領域)まで至る。パルス光の入射に伴って半導体基板1A,1A’内で発生したキャリアは、この光感応領域から、これに隣接する第1及び第2ゲート電極TX1,TX2直下の領域に振り分けられる。すなわち、第1及び第2ゲート電極TX1,TX2に光源の駆動信号SPに同期した検出用ゲート信号SL,SRを、配線基板10を介して、交互に与えると、光感応領域及びその近傍の半導体領域内で発生したキャリアが、それぞれ第1及び第2ゲート電極TX1,TX2直下の領域に流れ、これらから蓄積領域CD1,CD2に流れ込む。
【0059】
蓄積領域CD1,CD2に蓄積されたキャリアは、第3及び第4ゲート電極に、転送電圧を印加することで、半導体領域FD1,FD2にそれぞれ転送される。
【0060】
第1半導体領域FD1又は第2半導体領域FD2内に蓄積されるキャリアの電荷量Q1,Q2の全体電荷量(Q1+Q2)に対する比率は、駆動信号SPを光源に与えることによって出射された出射パルス光と、対象物Hによって出射パルス光が反射されることによって戻ってきた検出パルス光の位相差に対応する。
【0061】
ゲート電極TX1,TX2への駆動信号(検出用ゲート信号SL,SR)の周波数を増加させることで、この電荷の振り分け速度を増加させても、近赤外光の入射に応じて発生したキャリアの発生領域は、半導体基板1Aの光入射面1BKよりも、逆側の表面1FTに近いため、多くのキャリアは光感応領域から蓄積領域CD1,CD2に流れ込み、これらの領域から、半導体領域FD1,FD2にキャリアが転送され、配線基板10の配線18h、21hを介して、蓄積電荷Q1,Q2を読み出すことができる。また、近赤外よりも短い波長の光は、半導体基板1A,1A’の光入射面1BK側の領域において除去される傾向があるため、光入射面側に可視光カットフィルタを設けずとも、測距用の検出パルス光の検出精度を向上させることができる。
【0062】
フローティング・ディフュージョン領域としてのN型の半導体領域FD1,FD2は、蓄積された電荷の読み出し後にリセットされる。半導体領域FD1,FD2に正電位を与えると、半導体領域FD1,FD2がリセットされる。また、蓄積領域CD1,CD2に残留したキャリアも、転送電圧の印加後に、配線11h、15hを介して外部に排出される。
【0063】
なお、各半導体領域の厚さ/不純物濃度は以下の通りである。
・基板本体1A:厚さ10〜100μm/不純物濃度1×1012〜1019cm−3
・エピタキシャル層1A’:厚さ1〜5μm/不純物濃度1×1012〜1015cm−3
・半導体領域FD1,FD2:厚さ0.1〜0.4μm/不純物濃度1×1018〜1020cm−3
・蓄積領域CD1,CD2:厚さ0.1〜0.4μm/不純物濃度1×1018〜1020cm−3
【0064】
なお、本例の半導体基板の厚さは20μm、不純物濃度は1×1012cm−3、領域FD1,FD2,CD1,CD2の不純物濃度は1×1019cm−3とする。
【0065】
なお、半導体基板1A、1A’には、バックゲート又は貫通電極などを介してグランド電位などの基準電位が与えられる。
【0066】
図6は、バックゲート近傍の断面図である。
【0067】
すなわち、上述の裏面入射型測距センサ1の半導体基板1A,1A’の電位を基準電位に固定するため、本実施形態に係る測距センサは、P型のエピタキシャル層1A’内に、高濃度不純物を含有するP型のバックゲート半導体領域BGを備えている。信号読み出し回路の設けられた配線基板10の半導体基板10A上にはグランド配線16hが設けられている。バックゲート半導体領域BGと、グランド配線16hとの間には、コンタクト電極16a、パッド電極16b、バンプ16c、パッド電極16d、コンタクト電極16e、中間電極16f、コンタクト電極16gが介在しており、これらを電気的に接続している。
【0068】
図7は貫通電極近傍の断面図である。
【0069】
上述の裏面入射型測距センサ1の半導体基板1Aの電位を基準電位に固定するため、バックゲート電極の代わりに、基板内に埋設されたP型の拡散領域W4などのP型半導体層を有し、これに電気的に接続された貫通電極17xを備えることとしてもよい。配線基板10の半導体基板10A上にはグランド配線17hが設けられている。貫通電極17xと、グランド配線17hとの間には、コンタクト電極17a、パッド電極17b、バンプ17c、パッド電極17d、コンタクト電極17e、中間電極17f、コンタクト電極17gが介在しており、これらを電気的に接続している。
【0070】
図8は、実施形態に係るキャリア蓄積動作を説明するための基板表面近傍のポテンシャル図である。
【0071】
このポテンシャル図では、下向きがポテンシャルの正方向である。光入射時において、フォトゲート電極PGの直下の領域(光感応領域)のポテンシャルφPGは、無バイアス時における隣接するゲート電極直下の領域のポテンシャル(φTX2)を基準電位とすると、この基板電位よりも高く設定されている。この光感応領域のポテンシャルφPGはポテンシャルφTX2よりも高くなり、この領域のポテンシャル図は図面の下向きに凹んだ形状となる。
【0072】
蓄積領域CD1,CD2では、N型の不純物が添加されているため、正方向にポテンシャルが凹んでおり、ゲート電極TX1に高電位を与えると、光感応領域のポテンシャルφPGは一方の蓄積領域CD1の方向のみに傾斜する。
【0073】
なお、同図には、ゲート電極TX1の直下の領域のポテンシャルφTX1、ゲート電極TX2の直下の領域のポテンシャルφTX2、フォトゲート電極PG直下の光感応領域のポテンシャルφPG、蓄積領域CD1のポテンシャルφCD1、蓄積領域CD2のポテンシャルφCD2、半導体領域FD1のポテンシャルφFD1、半導体領域FD2のポテンシャルφFD2が示されている。
【0074】
検出用ゲート信号SLの高電位が、ゲート電極TX1に入力されると、光感応領域の近傍で発生したキャリア(電子e)は、ポテンシャル勾配にしたがって、ゲート電極TX1の直下の領域を介して、蓄積領域CD1のポテンシャル井戸内に蓄積され、このポテンシャル井戸内には電荷量Q1+外光成分に対応した電荷量ΔQが蓄積されることとなる。なお、便宜上、複数回のパルス照射によってそれぞれ発生したキャリアの電荷量もQ1,Q2で示すこととする。
【0075】
図9はキャリア蓄積動作を説明するための基板表面近傍のポテンシャル図である。
【0076】
光入射時において、光感応領域のポテンシャルφPGは、隣接するゲート電極TX1の直下の領域のポテンシャルφTX1よりも若干高く設定される。
【0077】
検出用ゲート信号SLに続いて、検出用ゲート信号SRの高電位が、ゲート電極TX2に入力されると、光感応領域内で発生したキャリア(電子e)は、ポテンシャル勾配にしたがって、ゲート電極TX2の直下の領域を介して、蓄積領域CD2のポテンシャル井戸内に蓄積され、このポテンシャル井戸内には電荷量Q2+外光成分に対応した電荷量ΔQが蓄積されることとなる。
【0078】
検出用ゲート信号SL、検出用ゲート信号SRの高電位をそれぞれゲート電極TX1,TX2に交互に複数回印加した後、外光に対応して発生したキャリアが、蓄積領域CD1,CD2内に残留するように、ポテンシャルφTX1’,φTX2’の電子に対する障壁高さを低下させる。すなわち、第3及び第4ゲート電極TX1’,TX2’に高電位を与えると、蓄積領域CD1,CD2内に蓄積されたキャリアのうち、外光成分に対応した電荷量ΔQがポテンシャル障壁(φTX1’,φTX2’)を超えられず、パルス光の入射に対応して発生した電荷量Q1,Q2のキャリアのみが、それぞれポテンシャルφFD1,φFD2内に転送される。
【0079】
上述のように、第3ゲート電極TX1’、第4ゲート電極TX2’に、外光成分の電荷量がポテンシャルφCD1,φCD2内に残留する大きさの転送電圧を印加することにより、外光成分が除去された信号を半導体領域FD1、FD2から読み出すことができる。上述のように、各ポテンシャル井戸に蓄積された電荷Q1,Q2は、配線基板10に設けられた読み出し配線18h、21h(図5参照)を介して外部に読み出される。
【0080】
上述のように、第1及び第2ポテンシャル井戸(φCD1,φCD2)に蓄積されたキャリアは、第3及び第4ポテンシャル井戸(φFD1,φFD2)との間の障壁(φTX1’,φTX2’)高さが小さくなると、第3及び第4ポテンシャル井戸(φFD1,φFD2)内にそれぞれ流れ込む。この障壁(φTX1’,φTX2’)の高さは、第3及び第4ゲート電極TX1’,TX2’に印加される転送電圧の大きさに依存する。大きな転送電圧を印加すれば、障壁高さは小さくなり、多くのキャリアが、第1及び第2ポテンシャル井戸(φCD1,φCD2)内から、第3及び第4ポテンシャル井戸(φFD1,φFD2)内に流れ込む。
【0081】
外光の入射に応じて発生するキャリアの電荷量と等しい電荷量のキャリアが、第1及び第2ポテンシャル井戸(φCD1,φCD2)内に残留するように、障壁(φTX1’,φTX2’)の高さを設定すれば、転送時において、外光成分が除去されたキャリアが、第1及び第2ポテンシャル井戸(φCD1,φCD2)内から第3及び第4ポテンシャル井戸(φFD1,φFD2)内に流入する。第1及び第2ゲート電極TX1,TX2には、交互に電圧を印加することで、第1及び第2ポテンシャル井戸(φCD1,φCD2)内にキャリアを蓄積している。これらのポテンシャル井戸の蓄積されたキャリアのうち、外光成分が除去された電荷量のキャリアが、第3及び第4ポテンシャル井戸(φFD1,φFD2)内に流れ込み、読み出される。
【0082】
転送時において、図12、図13に示した検出手段(光検出素子PD)により検出された外光の強度が高いほど、転送電圧の大きさを小さくすると、障壁高さ(φTX1’,φTX2’)が高くなり、より多くの電荷量のキャリアが、第1及び第2ポテンシャル井戸(φCD1,φCD2)内に残留する。すなわち、外光の強度が高いほど、多くのキャリアが残留し、最終的に読み出されるキャリアから除去される。
【0083】
また、ゲート電極PG,TX1,TX2,TX1’,TX2’を金属とするか、又はポリシリコンとしてその光入射面側に金属膜を形成することとすると、この金属によって半導体基板を一度透過した光が反射されるため、光の利用効率を上げることができる。
【0084】
また、半導体基板の光入射面側に可視帯域カットフィルタを蒸着してもよい。また、上述の測距センサは光源を含めてモジュール化することもできる。
【0085】
図10は、上述の実施形態に係る測距センサをゲート電極側からみた測距センサの平面図である。なお、絶縁層は省略して示す。
【0086】
この測距センサでは、1つの画素P(m,n)内において、フォトゲート電極PGに隣接してゲート電極TX1,TX2が配置されている。ゲート電極TX1,TX2と、ゲート電極TX1’,TX2’との間には、それぞれ蓄積領域CD1,CD2が位置している。蓄積領域CD1,CD2の外側には、半導体領域FD1,FD2が位置している。蓄積領域CD1,CD2は、電荷排出ゲート電極TBD1,TBD2をゲートとする電界効果トランジスタのソースを構成しており、排出領域CD1’,CD2’はドレインを構成している。電荷排出ゲート電極TBD1,TBD2に転送電圧を印加すると、蓄積領域CD1,CD2内に蓄積されたキャリアが、排出領域CD1’、CD2’にそれぞれ転送され、外部に排出される。なお、1つの画素内には、必要に応じて、ゲート電極(RG1,RG2)を有し、蓄積領域CD1,CD2に接続されたリセット用トランジスタを形成することとしてもよい。
【0087】
図11は、キャリアの読み出し回路を示す回路図である。
【0088】
上述の裏面入射型測距センサでは、測距センサはバンプを介して配線基板にマウントしている。この場合、画素P(m,n)に接続されるキャリア読み出し用のトランジスタは、配線基板側に設けられており、測距センサ単体内に含まれる素子数が低減されている。なお、後述のように、測距センサを表面入射型とし、同一半導体基板上にキャリア読み出し用のトランジスタを配置することも可能であるが、この場合には、測距センサの半導体基板内にトランジスタを形成することになるので、単一の画素(P’(m,n)として点線で示す)内に含まれる素子数が多くなる。換言すれば、裏面入射型測距センサの方が、表面入射型測距センサよりも、画素面積が同一であれば、その光感応領域の面積を大きくすることができる。
【0089】
なお、同図において、ゲート電極TX1,TX2,PG,TX1’,TX2’,TBD1,TBD2,RG1、RG2は、電界効果トランジスタのゲート電極を構成するものであり、説明の簡略化のため、これらの電界効果トランジスタは、対応するゲート電極(TX1,TX2,PG,TX1’,TX2’,TBD1,TBD2,RG1、RG2)と同一符号を用いて示すこととする。
【0090】
フォトゲート電極PGの直下の光感応領域において発生したキャリアは、ゲート電極TX1に高電位が印加されている場合には、電界効果トランジスタ(TX1)はONしており(電界効果トランジスタ(TX2)はOFF)、この電界効果トランジスタ(TX1)を介して蓄積領域CD1によって構成されるポテンシャル井戸に流れ込む。
【0091】
一方、フォトゲート電極PGの直下の光感応領域において発生したキャリアは、ゲート電極TX2に高電位が印加されている場合には、電界効果トランジスタ(TX2)はONしており(電界効果トランジスタ(TX1)はOFF)、この電界効果トランジスタ(TX2)を介して蓄積領域CD2によって構成されるポテンシャル井戸に流れ込む。
【0092】
このような蓄積は交互に複数回行われる。
【0093】
蓄積領域CD1,CD2に蓄積されたキャリア(電荷)は、転送用のトランジスタ(TX1’,TX2’)をONさせることにより、半導体領域FD1,FD2に転送され、それぞれ、電界効果トランジスタQFD1のゲート電極(読み出し配線18h:図5参照)、電界効果トランジスタQFD2のゲート電極(読み出し配線21h:図5参照)、に入力される。
【0094】
電界効果トランジスタQFD1,QFD2のゲート電極に入力された電位に応じて、電源電位V+と選択トランジスタSEL1、SEL2のソースが接続され、選択トランジスタSEL1,SEL2のゲート電極に、ハイレベルの読み出し電位が与えられると、垂直読み出し配線LL、RLを介して、サンプルホールド回路S/H(1),S/H(2)に、半導体領域FD1,FD2に蓄積されたキャリアの電荷量に応じた電荷がホールドされる。サンプルホールド回路S/H(1),S/H(2)に蓄積された電荷は、水平シフトレジスタからの水平読み出し信号がスイッチSW1,SW2に入力されることにより、水平読み出しラインH1、H2に出力される。
【0095】
電荷の読み出しが終了すると、リセットゲート電極RG1,RG2に高電位が与えられ、電界効果トランジスタ(RG1,RG2)がONし、電源電位V++に接続されたリセットドレイン領域RD1、RD2と、蓄積領域CD1,CD2が接続され、蓄積領域CD1.CD2がリセットされる。このときトランジスタ(TX1’,TX2’)をONしておけば、フローティング・ディフュージョン領域としての半導体領域FD1,FD2もリセットされる。なお、半導体領域内に電子が蓄積されると、負電荷の増加に伴ってその電位が低下する。
【0096】
なお、サンプルホールド回路S/H(1),S/H(2)が、選択トランジスタSEL1、SEL2のドレインからの電荷を、上記リセット時と、電荷蓄積終了時においてサンプリングする。すなわち、リセット時の半導体領域FD1,FD2の電位と、電荷蓄積後の半導体領域FD1.FD2の電位の双方をサンプルホールド回路S/H(1)、S/H(2)においてホールドすることで、これらの電位の差分を半導体領域FD1、FD2に蓄積された電荷量として検出し、その差分を蓄積電荷量Q1,Q2として、スイッチSW1、SW2を介して水平読み出しラインH1、H2に出力することができる。なお、キャリア転送後に蓄積領域CD1,CD2内に残留したキャリアは、その後、トランジスタ(TBD1,TBD2)をONすることで、外部に排出することができる。
【0097】
以上のようにして、水平読み出しラインH1には電荷量Q1が、水平読み出しラインH2には電荷量Q2が入力され、外部に出力される。
【0098】
図12は、第3及び第4ゲート電極TX1’,TX2’への転送電圧の印加回路の回路図である。
【0099】
上述の測距センサは、フォトダイオードなどの光検出素子PDを備えている。光検出素子PDは、外光強度を検出するものであって、出力側に反転回路INV及びスイッチSWXが設けられており、外光の強度が高いほど、第3及び第4ゲート電極TX1’,TX2’に印加される転送電圧の大きさは小さくなり、すなわち、キャリア転送時のポテンシャル障壁が高く、外光に対応するキャリア分が、蓄積領域内に残留するようになっている。転送電圧はスイッチSWXをONすることで、第3及び第4ゲート電極TX1’,TX2’に印加される。
【0100】
制御回路CONTには、光検出素子PDの出力が入力されている。光検出素子PDによって検出された外光の強度が高いほど、制御回路CONTは、単位時間当りにスイッチSWXがONする回数を増加させる。
【0101】
図13は、第3及び第4ゲート電極TX1’,TX2’への転送電圧の印加回路の回路図である。
【0102】
光検出素子PDの出力は、制御回路CONTに入力され、制御回路CONTは入力された光検出素子PDの出力に応じて、転送電圧印加回路TVAから出力される上記転送電圧を制御する。転送電圧は、第3及び第4ゲート電極TX1’,TX2’に入力される。制御回路CONTは、光検出素子PDにおいて検出された外光強度が高いほど、第3及び第4ゲート電極TX1’,TX2’に印加される転送電圧の大きさが小さくなるように、転送電圧印加回路TVAを制御する。
【0103】
また、光検出素子PDによって検出された外光の強度が高いほど、制御回路CONTは、単位時間当りに転送電圧を印加する回数を増加させる。
【0104】
以上のように、上記測距装置は、単位期間TFの終期以降に第3及び第4ポテンシャルφTX1’,φTX2’の井戸内に累積的に蓄積された電荷をそれぞれ読み出すが、外光を検出する光検出素子(検出手段)PDを備えている。この光検出素子PDとして、自身の画素の出力、すなわち、上述の蓄積領域CD1,CD2から排出されたキャリアを用いることもできる。
【0105】
また、上記測距装置は、転送電圧の印加を行う転送電圧印加手段(TVA,SWX)と、検出手段により検出された外光の強度が高いほど、転送電圧の大きさを小さくし、且つ、単位期間TF当りの転送電圧印加回数Nを多くするように転送電圧印加手段(TVA,SWX)を制御する制御手段CONTを備えている。
【0106】
以上のように、上述の実施形態に係る測距装置は、変調した光を対象物Hに向けて出射する光源3と、半導体基板1A,1A’に設けられた第1及び第2ゲート電極TX1,TX2に交互に電圧を印加することで、入射光に応じて発生したキャリアを、交互に蓄積する第1及び第2ポテンシャル井戸(φCD1,φCD2)と、第1及び第2ポテンシャル井戸(φCD1,φCD2)にそれぞれ隣接した第3及び第4ポテンシャル井戸(φCD3,φCD4)と、転送電圧が印加されることによって、第1ポテンシャル井戸(φCD1)と第3ポテンシャル井戸(φFD1)との間のキャリアに対する障壁(φTX1’)高さを所定値に設定する第3ゲート電極TX1’、転送電圧が印加されることによって、第2ポテンシャル井戸(φCD2)と第4ポテンシャル井戸(φFD2)との間のキャリアに対する障壁(φTX2’)高さを所定値に設定する第4ゲート電極TX2’とを備え、単位期間(TF)の終期以降に第3及び第4ポテンシャル井戸(φFD1,φFD2)内に累積的に蓄積された電荷をそれぞれ読み出す測距装置であって、外光を検出する検出手段(PD)と、転送電圧の印加を行う転送電圧印加手段(TVA,SWX)と、検出手段(PD)により検出された外光の強度が高いほど、転送電圧の大きさを小さくし、且つ、単位期間(TF)当りの転送電圧印加回数を多くするように転送電圧印加手段(TVA,SWX)を制御する制御手段CONT
とを備えている。
【0107】
単位期間TF当りの転送電圧印加回数Nは、外光の強度が高いほど、多くなる。すなわち、外光が強ければ、単位期間TF当りのキャリアの転送回数が増加し、第1及び第2ポテンシャルφTX1,φTX2の井戸内に蓄積されるキャリアが飽和する前に、転送が行われる。外光が弱ければ、単位期間TF当りのキャリアの転送回数が減少し、余分な転送を行わないことで、単位時間TF当たりの蓄積電荷量を増加させ、短い検出時間において検出精度を向上させることができる。
【0108】
この単位期間TFは、外光の強度に依存しないため、単位期間TFの終期以降に第3及び第4ポテンシャルφTX1’,φTX2’の井戸内に蓄積されたキャリアを、周期的に読み出せばよく、読み出しには格別の制御を必要としない。すなわち、実施形態に係る測距装置によれば、簡単な構成で距離検出を行うことができる。
【0109】
また、上述の測距装置は、図5に示したように、光の入射面1BKとは逆側に第1、第2、第3及び第4ゲート電極TX1,TX2,TX1’,TX2’を設けており、この測距装置は、裏面入射型測距センサを構成することとなり、半導体基板の光入射面1BKとは逆側の領域で発生したキャリアを効率的に収集することができるようになり、高精度の測距を行うことが可能となる。
【0110】
図14〜図16は、電荷読み出しのタイミングチャートである。
【0111】
単位期間TFは、時刻t1〜t24までの期間で与えられている。パルス駆動信号SPと検出用ゲート信号SLは同位相であり、パルス駆動信号SPと検出用ゲート信号SRは逆位相である。キャリアの振り分け開始前に、時刻t1〜t2まで、検出用ゲート信号SL、SR、外光蓄積信号TN、キャリア排出信号SEXはハイレベルであり、蓄積領域CD1,CD2内に蓄積されたキャリアは外部に排出され、光検出素子PDの出力が外光として蓄積される。なお、蓄積領域CD1,CD2から排出されたキャリアを外光として用いることもできる。時刻t1〜t2までは、転送電圧(転送信号)STはローレベルであり、蓄積領域CD1,CD2から半導体領域FD1,FD2へのキャリア転送は行われない。
【0112】
単位期間TF内において、N=4回のキャリア転送を行う場合(図16)の、最初のキャリア転送が終了するまでの期間を所定期間TF’とする。単位期間TFは、所定期間TF’のX(=N)倍に相当する。なお、図16では、キャリアの振り分け期間TMの半分の期間(TM/2)を外光蓄積期間としている。これにより、キャリア振り分け期間TM内に一方の蓄積領域内に蓄積されたキャリアと同じ量のキャリアが光検出素子で発生することになるため、転送電圧のレベル調整を外光に比例して行うことが容易となる。
【0113】
なお、図14におけるキャリア振り分け期間は時刻t3〜t22までであり、外光蓄積期間は例えばこの期間の半分(TM/2)に設定される。また、図15におけるキャリア振り分け期間は時刻t3〜t10までであり、外光蓄積期間は例えばこの期間の半分(TM/2)に設定される。
【0114】
図14のようにN=1回のキャリア転送を行う場合、キャリア振り分け終了後の時刻t23〜t24において、転送信号STがハイレベルとなり、蓄積領域CD1,CD2内に蓄積されたキャリアが、半導体領域FD1,FD2内に転送され、その後、キャリア排出信号SEXが時刻t23〜t24においてハイレベルとなることにより、蓄積領域CD1,CD2内に残留したキャリアが外部に排出され、その後、蓄積領域CD1,CD2及び半導体領域FD1,FD2のリセットが行われる。キャリア転送直後の半導体領域FD1,FD2の電位と、リセット時の電位をサンプルホールドすれば、半導体領域FD1,FD2内に蓄積された電荷量を検出することができる。
【0115】
図15のようにN=2回のキャリア転送を行う場合、それぞれのキャリア振り分け終了後の時刻t11〜t12、t23〜t24において、転送信号STがハイレベルとなり、蓄積領域CD1,CD2内に蓄積されたキャリアが、半導体領域FD1,FD2内に転送され、その後、キャリア排出信号SEXが時刻t13〜t14、t25〜t26においてハイレベルとなることにより、蓄積領域CD1,CD2内に残留したキャリアが外部に排出され、単位期間直後のキャリア排出後、蓄積領域CD1,CD2及び半導体領域FD1,FD2のリセットが行われる。キャリア転送直後の半導体領域FD1,FD2の電位と、リセット時の電位をサンプルホールドすれば、半導体領域FD1,FD2内に蓄積された電荷量を検出することができる。
【0116】
図16のようにN=4回のキャリア転送を行う場合、それぞれのキャリア振り分け終了後の時刻t5〜t6、t11〜t12、t17〜t18、t23〜t24において、転送信号STがハイレベルとなり、蓄積領域CD1,CD2内に蓄積されたキャリアが、半導体領域FD1,FD2内に転送され、その後、キャリア排出信号SEXが時刻t7〜t8、t13〜t14、t19〜t20、t25〜t26においてハイレベルとなることにより、蓄積領域CD1,CD2内に残留したキャリアが外部に排出され、単位期間直後のキャリア排出後、蓄積領域CD1,CD2及び半導体領域FD1,FD2のリセットが行われる。単位期間最後のキャリア転送直後の半導体領域FD1,FD2の電位と、リセット時の電位をサンプルホールドすれば、半導体領域FD1,FD2内に蓄積された電荷量を検出することができる。
【0117】
上述の制御によれば、単位期間TF当りの転送電圧印加回数は、外光の強度が高いほど、多くなる。すなわち、外光が強ければ、単位期間TF当りの転送回数Nが増加し、第1及び第2ポテンシャルφCD1,φCD2の井戸内に蓄積されるキャリアが飽和する前に、転送が行われる。外光が弱ければ、単位期間TF当りの転送回数Nが減少し、余分な転送を行わないことで、単位時間TF当たりの蓄積電荷量を増加させ、短い検出時間において検出精度を向上させることができる。すなわち、図14では、1回のキャリア転送しか行わないため、図15及び図16の制御よりも、単位期間TF当りに多くのキャリアを蓄積することができる。図15は2回のキャリア転送しか行わないため、図16の制御よりも、単位期間TF当りに多くのキャリアを蓄積することができる。また、転送回数を減らすことで、転送ノイズを低減することででき、また、ポテンシャルを飽和させずにキャリアの積分回数を増やすことで、光源のパワーを低減させることができる。
【0118】
以上、説明したように、上述の測距装置では、蓄積時間と転送期間(外光キャンセル期間)を1サイクルとして、蓄積電荷を読み出すまでの所定の期間(1フレーム)内の最初に照射光をモニタし、モニタした光量に応じて1フレーム内で1サイクルの繰り返し回数を決定し、1フレームの最後に蓄積した電荷を読み出すこととした。
【0119】
転送回数(外光キャンセル回数)が4回の場合、10,000回の電荷振り分けを実施したとする。また、外光蓄積期間はTM/2期間、外光キャンセル期間をTM/2期間と割り当てたとする。この場合、外光蓄積期間に相当する分だけ、電荷振り分け回数が少なくなる。例えば、外光キャンセル回数4回では40000回、外光キャンセル回数2回では60000回、外光キャンセル回数1回では70,000回、外光キャンセルしない場合には80000回の電荷振り分けを行うことができる。
【0120】
外光が非常に少ない場合は、図14のように、全蓄積時間を電荷振り分け期間に割り当て、外光が飽和を超える場合は、その光強度に応じて適応的に外光キャンセル回数を、図15、図16のように、変更することで飽和を避けながら外光をキャンセルすることができる。蓄積時間が異なると蓄積する信号量の絶対値が変化するが、上記の測距原理では変調信号の差分を距離測定に用いているため、信号量の絶対値の影響は少なくなる。
【0121】
また、外光が強い場合でも、外光キャンセル機能を用いながら、所定期間TF’内の信号分のみを画素内のポテンシャル井戸(メモリ)に蓄積させておき、単位期間(フレーム)の最後で信号を読み出すことができている。これにより、外光が強い(すなわち露光時間が短い)場合でも、高S/N信号を取得することができる。
【0122】
次に、上記構造の表面入射型の測距センサへの適用例について説明する。なお、回路構造は、裏面入射型測距センサにも適用することができる。
【0123】
図17は、表面入射型の測距センサ1の平面図である。
【0124】
測距センサ1は、二次元状に配列した複数の画素P(m,n)からなる撮像領域1Bを有する半導体基板1Aを備えている。なお、各画素P(m,n)は、図11に示した画素P’(m,n)と同一の回路構造を有している。各画素P(m,n)からは、上述の距離情報を有する信号d’(m,n)として2つの電荷量(Q1,Q2)が出力される。各画素P(m,n)は微小測距センサとして対象物Hまでの距離に応じた信号d’(m,n)を出力するので、対象物Hからの反射光を、撮像領域1Bに結像すれば、対象物H上の各点までの距離情報の集合体としての対象物の距離画像を得ることができる。
【0125】
半導体基板1A上には、図11に示したサンプルホールド回路S/Hを各画素列毎に有してなるサンプルホールド回路群SHGを備えており、各サンプルホールド回路S/Hは図11に示したスイッチSW1,SW2を各画素列ごとに有する読み出しスイッチ群RSを介して、水平読み出しラインH1,H2に接続されている。水平読み出しラインH1,H2はアンプAPに入力されている。読み出しスイッチ群RSの各スイッチは、半導体基板1A上(又はその近傍)に形成された水平シフトレジスタHSからの水平読み出し信号によってON/OFFする。
【0126】
半導体基板1A上(又はその近傍)には、垂直シフトレジスタVSが形成されており、図11のトランジスタSEL1(SEL2)に与えられる選択信号SSEL(i),SSEL(i+1)・・・を各画素行毎に、各画素行のトランジスタSEL1(SEL2)(図11参照)のゲート電極に順次与える。なお、図11のリセットゲート電極RG1,RG2へ印加されるリセット信号も垂直シフトレジスタVSから与えられる。
【0127】
水平シフトレジスタHS及び垂直シフトレジスタVSには、タイミング発生回路TGからの基準クロック信号が入力されており、水平シフトレジスタHS及び垂直シフトレジスタVSは、基準クロック信号に基づき、水平読み出し信号、選択信号、及びリセット信号を生成している。
【0128】
図18は、表面入射型の測距センサ内の1画素の断面図である。
【0129】
フォトゲート電極PGの上方が開口した遮光膜SHLが光入射面側に配置されている。この構造は、図5に示した裏面入射型の測距センサ1の構造と比較すると、半導体基板1A、1A’の厚さが裏面入射型測距センサよりも厚い点を除いて、同一である。半導体基板1A、1A’の厚さは200μm以上であり、図5に示した基板裏面側の反射防止膜1Dは省略されている。
【0130】
なお、上述のフォトゲート電極PGは測距センサ当り1つであってもよく、フォトゲート電極PGを含む微小測距センサを画素として1次元又は2次元状に複数配列し、1次元又は2次元の距離画像を得ることができる測距センサとしてもよい。なお、光感応領域の上方のみが開口した遮光膜SHLを裏面入射型測距センサ1の光入射面側に設けることも可能であり、これにより半導体領域FD1,FD2への斜め入射によるクロストークを低減することもできる。
【0131】
次に、各画素P(m,n)が、フォトゲート電極PGの周囲に4つの転送ゲート電極を有している場合について説明する。
【0132】
図19は、このような画素の平面図である。
【0133】
横方向に配列した電極及び各半導体領域の構造は、図10に示したものと同じであるが、キャリア排出用のゲート電極TBD1,TBD2の位置が、フォトゲート電極PGの重心に対して点対称に配置されている点が上記と異なる。
【0134】
縦方向に配列した電極及び各半導体の構造は、横方向に配列した一群をフォトゲート電極PGの重心を中心として90度回転させたものであり、一端から順番に、半導体領域FD1a、ゲート電極TX1a’、蓄積領域CD1a、ゲート電極TX1a、フォトゲート電極PG、ゲート電極TX2a、蓄積領域CD2a、ゲート電極TX2a、フォトゲート電極FD2aが並んでおり、それぞれの要素は、半導体領域FD1、ゲート電極TX1’、蓄積領域CD1、ゲート電極TX1、フォトゲート電極PG、ゲート電極TX2、蓄積領域CD2、ゲート電極TX2、フォトゲート電極FD2と同じである。
【0135】
なお、蓄積領域CD1a、CD2aには、ゲート電極TBD1a,TBD2aを介して排出領域CD1a’,CD2a’が接続されており、これらの関係は、蓄積領域CD1、CD2、ゲート電極TBD1,TBD2、排出領域CD1’,CD2a’の関係と同じである。
【0136】
横方向に両端に位置する半導体領域FD1,FD2から電荷量Q1,Q2が出力され、縦方向の両端に位置する半導体領域FD1a,FD2aから電荷量Q3,Q4が出力されるとする。
【0137】
上述の実施形態では、180度の位相差で2つのゲート電極TX1,TX2を駆動した場合の例を説明したが、本例では90度毎の位相差で4つのゲート電極TX1,TX1a,TX2,TX2aを駆動している。この場合、距離d=Φ×c/2×2πfで与えられる。なお、駆動信号が正弦波状の場合には、fは駆動パルス信号SPの繰り返し周波数であり、位相Φ=−arctan((Q2−Q4)/(Q1−Q3))で与えられる。
【0138】
図20は、図19の画素を有する場合の測距センサ1の平面図である。
【0139】
この測距センサ1は、図19に示したものに水平シフトレジスタHS2,アンプAP2,水平読み出しラインH1’,H2’、スイッチ群RS2、サンプルホールド回路群SHG2を付加したものであり、それぞれの機能は、水平シフトレジスタHS,アンプAP,水平読み出しラインH1,H2、スイッチ群RS、サンプルホールド回路群SHGと同一でり、各画素から出力される電荷量をQ1,Q2に代えて、Q3,Q4としたものである。
【0140】
すなわち、アンプAPからは信号d(Q1,Q2)が出力され、アンプAP2からは信号d(Q3,Q4)が出力される。
【0141】
以上、説明したように、上述の実施形態に係る測距装置では、短い検出時間で正確且つ簡単に対象物までの距離を測定可能となる。
【図面の簡単な説明】
【0142】
【図1】測距装置の構成を示す説明図である。
【図2】測距センサ1の平面図である。
【図3】図2に示した測距センサのIII−III矢印断面図である。
【図4】変形例に係る測距センサの断面図である。
【図5】図3又は図4に示した測距センサの領域Vの拡大図である。
【図6】バックゲート近傍の断面図である。
【図7】貫通電極近傍の断面図である。
【図8】キャリア蓄積動作を説明するための基板表面近傍のポテンシャル図である。
【図9】キャリア蓄積動作を説明するための基板表面近傍のポテンシャル図である。
【図10】測距センサをゲート電極側からみた測距センサの画素の平面図である。
【図11】キャリアの読み出し回路を示す回路図である。
【図12】転送電圧の印加回路の回路図である。
【図13】別の転送電圧の印加回路の回路図である。
【図14】電荷読み出しのタイミングチャートである。
【図15】電荷読み出しのタイミングチャートである。
【図16】電荷読み出しのタイミングチャートである。
【図17】測距センサ1の平面図である。
【図18】表面入射型の測距センサ内の1画素の断面図である。
【図19】測距センサをゲート電極側からみた測距センサの画素の平面図である。
【図20】測距センサ1の平面図である。
【符号の説明】
【0143】
1A(1A’)・・・半導体基板、PG・・・フォトゲート電極、TX1,TX2・・・ゲート電極、CD1,CD2・・・蓄積領域、FD1,FD2・・・半導体領域(フローティング・ディフュージョン領域)。
【技術分野】
【0001】
本発明は、測距装置に関する。
【背景技術】
【0002】
従来の測距装置は、下記特許文献1、特許文献2及び特許文献3に記載されている。
【0003】
特許文献1に記載の測距装置は、光源から出射された光を対象物に照射し、対象物からの反射光を光検出素子で測定しており、照射光と反射光の位相差に基づいて対象物までの距離を求めている。ここで、特許文献1に記載の測距装置では、光検出素子が飽和しないように、モニタされた光量に応じてその検出期間を設定している。光検出素子は、長期間と短期間の2つの期間で反射光を検出し、光検出素子が飽和していない期間の電荷量を選択し、他方の期間の電荷量を破棄している。
【0004】
特許文献2に記載の測距装置も、特許文献1と同様に、光源から出射された光を対象物に照射し、対象物からの反射光を光検出素子で測定しており、照射光と反射光の位相差に基づいて対象物までの距離を求めている。ここで、特許文献2に記載の測距装置では、光検出素子の露光期間を、初期検出された光量レベルに応じて適切に設定し、光検出素子の飽和を抑制している。
【0005】
特許文献3に記載の測距装置は、上記と同様の測距動作を、マイクロプロセッサを用いて実現している。
【特許文献1】特開2006−84430号公報
【特許文献2】米国特許出願公開2006/0176467号明細書
【特許文献3】米国特許6,919,549号明細書
【発明の開示】
【発明が解決しようとする課題】
【0006】
しかしながら、特許文献1に記載された測距装置では、検出に寄与しない電荷は破棄しているため、必要な電荷量を得るための検出時間が長くなり、検出時間を短くすると距離検出精度が劣化するという問題がある。特許文献2に記載された測距装置では、光検出素子の露光期間が異なるため、光検出素子からの電荷の読み出し時刻を、光量レベル毎に変更する制御が必要であり、後段回路において複雑な信号処理を要するという問題がある。特許文献3に記載の装置における問題も同様である。
【0007】
本発明は、このような課題に鑑みてなされたものであり、短い検出時間で正確且つ簡単に対象物までの距離を測定可能な測距装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
上述の課題を解決するため、本発明に係る測距装置は、変調した光を対象物に向けて出射する光源と、半導体基板に設けられた第1及び第2ゲート電極に交互に電圧を印加することで、入射光に応じて発生したキャリアを、交互に蓄積する第1及び第2ポテンシャル井戸と、第1及び第2ポテンシャル井戸にそれぞれ隣接した第3及び第4ポテンシャル井戸と、転送電圧が印加されることによって、第1ポテンシャル井戸と第3ポテンシャル井戸との間のキャリアに対する障壁高さを所定値に設定する第3ゲート電極と、転送電圧が印加されることによって、第2ポテンシャル井戸と第4ポテンシャル井戸との間のキャリアに対する障壁高さを所定値に設定する第4ゲート電極とを備え、単位期間の終期以降に第3及び第4ポテンシャル井戸内に累積的に蓄積された電荷をそれぞれ読み出す測距装置であって、外光を検出する検出手段と、転送電圧の印加を行う転送電圧印加手段と、検出手段により検出された外光の強度が高いほど、転送電圧の大きさを小さくし、且つ、単位期間当りの転送電圧印加回数を多くするように転送電圧印加手段を制御する制御手段と、を備えることを特徴とする。
【0009】
光源から出射された変調光が対象物によって反射されると、この反射光が半導体基板に入射する。反射光と変調光との位相差に応じて、第1及び第2ポテンシャル井戸内に蓄積されるキャリアの電荷量が異なる。この位相差は、対象物までの距離に依存するため、蓄積された電荷量の比率から対象物までの距離を求めることができる。
【0010】
第1及び第2ポテンシャル井戸に蓄積されたキャリアは、第3及び第4ポテンシャル井戸との間の障壁高さが小さくなると、第3及び第4ポテンシャル井戸内にそれぞれ流れ込む。この障壁高さは、第3及び第4ゲート電極に印加される転送電圧の大きさに依存する。大きな転送電圧を印加すれば、障壁高さは小さくなり、多くのキャリアが、第1及び第2ポテンシャル井戸内から、第3及び第4ポテンシャル井戸内に流れ込む。
【0011】
外光の入射に応じて発生するキャリアの電荷量と等しい電荷量のキャリアが、第1及び第2ポテンシャル井戸内に残留するように、障壁高さを設定すれば、転送時において、外光成分が除去されたキャリアが、第1及び第2ポテンシャル井戸内から第3及び第4ポテンシャル井戸内に流入する。第1及び第2ゲート電極には、交互に電圧を印加することで、第1及び第2ポテンシャル井戸内にキャリアを蓄積している。これらのポテンシャル井戸の蓄積されたキャリアのうち、外光成分が除去された電荷量のキャリアが、第3及び第4ポテンシャル井戸内に流れ込み、読み出される。
【0012】
転送時において、検出手段により検出された外光の強度が高いほど、転送電圧の大きさを小さくすると、障壁高さが高くなり、より多くの電荷量のキャリアが、第1及び第2ポテンシャル井戸内に残留する。すなわち、外光の強度が高いほど、多くのキャリアが残留し、最終的に読み出されるキャリアから除去される。
【0013】
ここで、単位期間当りの転送電圧印加回数は、外光の強度が高いほど、多くなる。すなわち、外光が強ければ、単位期間当りの転送回数が増加し、第1及び第2ポテンシャル井戸内に蓄積されるキャリアが飽和する前に、転送が行われる。外光が弱ければ、単位期間当りの転送回数が減少し、余分な転送を行わないことで、単位時間当たりの蓄積電荷量を増加させ、短い検出時間において検出精度を向上させることができる。
【0014】
この単位期間は、外光の強度に依存しないため、単位期間の終期以降に第3及び第4ポテンシャル井戸に蓄積されたキャリアを周期的に読み出せばよく、読み出しには格別の制御を必要としない。すなわち、本発明の測距装置によれば、簡単な構成で距離検出を行うことができる。
【0015】
また、本発明に係る測距装置は、光の入射面とは逆側に第1、第2、第3及び第4ゲート電極を設けることが好ましい。この測距装置は、裏面入射型測距センサを構成することとなり、半導体基板の光入射面とは逆側の領域で発生したキャリアを効率的に収集することができるようになり、高精度の測距を行うことが可能となる。
【0016】
このように、演算手段は、それぞれ読み出された電荷の全体電荷量に対する比率に基づいて、対象物までの距離を演算している。対象物までの距離は、このような比率に依存するため、演算手段は、かかる比率に基づいて距離を演算することができる。
【発明の効果】
【0017】
本発明の測距装置によれば、短い検出時間で正確且つ簡単に対象物までの距離を測定することが可能である。
【発明を実施するための最良の形態】
【0018】
以下、実施の形態に係る測距装置について説明する。なお、同一要素には、同一符号を用いることとし、重複する説明は省略する。
【0019】
図1は測距装置の構成を示す説明図である。
【0020】
本例の測距センサ1は、裏面入射型測距センサであるとするが、後述のように表面入射型測距センサとすることもできる。この測距装置は、測距センサ1と、近赤外光を出射する光源3と、光源3にパルス駆動信号SPを与える駆動回路4と、裏面入射型測距センサ1の各画素に含まれる第1及び第2ゲート電極(TX1,TX2:図5参照)に、パルス駆動信号SPに同期した検出用ゲート信号SL,SRを与える制御回路2と、測距センサ1の第1及び第2半導体領域(FD1,FD2:図5参照)から読み出された距離情報を示す信号d’(m,n)から、歩行者などの対象物Hまでの距離を演算する演算回路(演算手段)5を備えている。測距センサ1から対象物Hまでの水平方向Dの距離をdとする。
【0021】
制御回路2は、パルス駆動信号SPを駆動回路4のスイッチ4bに入力している。LED又はレーザダイオードからなる投光用の光源3は、スイッチ4bを介して電源4aに接続されている。したがって、スイッチ4bにパルス駆動信号SPが入力されると、パルス駆動信号SPと同じ波形の駆動電流が光源3に供給され、光源3からは測距用のプローブ光としてのパルス光LPが出力される。
【0022】
パルス光LPが対象物Hに照射されると、対象物Hによってパルス光が反射され、パルス光LDとして、裏面入射型測距センサ1に入射して、パルス検出信号SDを出力する。パルス検出信号SDはパルス光LDの入射に応じて基板内部で発生した総電荷量を示し、立ち上がりと立ち下がりのタイミングはパルス光LDに一致するが、距離dに応じた分だけパルス光LPに対して位相が遅延している。
【0023】
測距センサ1は、配線基板10上に固定されており、配線基板10上の配線を介して、距離情報を有する信号d’(m,n)が各画素から出力される。
【0024】
パルス駆動信号SPの波形は、周期Tの方形波であり、ハイレベルを「1」、ローレベルを「0」とすると、その電圧V(t)は以下の式で与えられる。
・パルス駆動信号SP:
・V(t)=1(但し、0<t<(T/2)の場合)
・V(t)=0(但し、(T/2)<t<Tの場合)
・V(t+T)=V(t)
【0025】
検出用ゲート信号SL、SRの波形は、周期Tの方形波であり、その電圧V(t)は以下の式で与えられる。
・検出用ゲート信号SL:
・V(t)=1(但し、0<t<(T/2)の場合)
・V(t)=0(但し、(T/2)<t<Tの場合)
・V(t+T)=V(t)
・検出用ゲート信号SR(=SLの反転):
・V(t)=0(但し、0<t<(T/2)の場合)
・V(t)=1(但し、(T/2)<t<Tの場合)
・V(t+T)=V(t)
【0026】
上記パルス信号SP,SL、SR、SDは、全てパルス周期2×TPを有していることとする。検出用ゲート信号SL及びパルス検出信号SDが共に「1」のときに測距センサ1内で発生する電荷量をQ1、検出用ゲート信号SR及びパルス検出信号SDが共に「1」のときに測距センサ1内で発生する電荷量をQ2とする。
【0027】
測距センサ1における一方の検出用ゲート信号SLとパルス検出信号SDの位相差は、他方の検出用ゲート信号SRとパルス検出信号SDが「1」の時の重複期間において、裏面入射型測距センサ1において発生した電荷量Q2に比例する。すなわち、電荷量Q2は、検出用ゲート信号SRとパルス検出信号SDの論理積が「1」である期間において発生した電荷量である。1画素内において発生する全電荷量をQ1+Q2とし、駆動信号SPの半周期のパルス幅をTPとすると、Δt=TP×Q2/(Q1+Q2)の期間だけ、駆動信号SPに対してパルス検出信号SDが遅れていることになる。
【0028】
1つのパルス光の飛行時間Δtは、対象物までの距離をd、光速をcとすると、Δt=2d/cで与えられるため、特定の画素からの距離情報を有する信号d’として2つの電荷量(Q1,Q2)が出力されると、演算回路5は、入力された電荷量Q1,Q2と、予め判明している半周期パルス幅TPに基づいて、対象物Hまでの距離d=(c×Δt)/2=c×TP×Q2/(2×(Q1+Q2))を演算する。
【0029】
上述のように、電荷量Q1、Q2を分離して読み出せば、演算回路5は、距離dを演算することができる。なお、上述のパルスは繰り返して出射され、その積分値を各電荷量Q1,Q2として出力することができる。
【0030】
また、電荷量Q1,Q2の全体電荷量に対する比率は、上述の位相差、すなわち、対象物Hまでの距離に対応しており、演算回路5は、この位相差に応じて対象物Hまで距離を演算している。上述のように、位相差に対応する時間差をΔtとすると、距離dは、好適にはd=(c×Δt)/2で与えられるが、適当な補正演算をこれに加えて行ってもよい。例えば、実際の距離と、演算された距離dとが異なる場合、後者を補正する係数βを予め求めておき、出荷後の製品では演算された距離dに係数βを乗じたものを最終的な演算距離dとしてもよい。また、外気温度を測定しておき、外気温度に応じて光速cが異なる場合には、光速cを補正する演算を行ってから、距離演算を行うこともできる。また、演算回路に入力された信号と、実際の距離との関係を予めメモリに記憶しておき、ルックアップテーブル方式によって、距離を演算してもよい。また、センサ構造によっても演算方法は変更することができ、これには従来から知られている演算方法を用いることができる。
【0031】
このように、演算回路5は、それぞれ読み出された電荷Q1(Q2)の全体電荷量(Q1+Q2)に対する比率に基づいて、対象物Hまでの距離を演算している。対象物Hまでの距離は、このような比率に依存するため、演算回路5は、かかる比率に基づいて距離を演算することができる。
【0032】
図2は測距センサ1の平面図である。
【0033】
測距センサ1は、二次元状に配列した複数の画素P(m,n)からなる撮像領域1Bを有する半導体基板1Aを備えている。各画素P(m,n)からは、上述の距離情報を有する信号d’(m,n)として2つの電荷量(Q1,Q2)が出力される。各画素P(m,n)は微小測距センサとして対象物Hまでの距離に応じた信号d’(m,n)を出力するので、対象物Hからの反射光を、撮像領域1Bに結像すれば、対象物H上の各点までの距離情報の集合体としての対象物の距離画像を得ることができる。
【0034】
図3は図2に示した測距センサのIII−III矢印断面図である。
【0035】
測距センサ1には、光入射面1BKからパルス光LDが入射する。裏面入射型測距センサ1の光入射面1BKとは逆側の表面1FTは、接着領域ADを介して配線基板10に接続されている。接着領域ADは、バンプなどの接着素子を含む領域であり、必要に応じて絶縁性の接着剤やフィラーを有している。裏面入射型測距センサ1を構成する半導体基板1Aは、補強用のフレーム部Fと、フレーム部Fよりも薄い薄板部TFを有しており、これらは一体化している。薄板部TFの厚さは、10μm以上100μm以下である。本例のフレーム部Fの厚さは200μm以上600μm以下である。
【0036】
図4は変形例に係る測距センサの断面図である。
【0037】
この測距センサは、図3に示したものと半導体基板1Aの形状のみが異なり、他の構成は同一である。半導体基板1Aは、ストライプ状又は格子状に形成された補強部AFを更に有しており、補強部AFの間に薄板部TFが形成され、これらは一体化している。本例の補強部AFの厚みは、フレーム部AFの厚さと同じであり、200μm以上600μm以下である。薄板部TFには前述の各画素が形成されている。薄板部TFはKOH等のアルカリ性エッチング液を用いたウエットエッチングによって形成する。エッチングによって形成された露出表面の粗さは1μm以下である。
【0038】
図5は、図3又は図4に示した測距センサの領域Vの拡大図である。
【0039】
裏面入射型測距センサ1は、光入射面1BK及び光入射面1BKとは逆側の表面1FTを有する半導体基板1A,1A’と、表面1FT上において絶縁層1Eを介して設けられたフォトゲート電極PGと、表面1FT上において絶縁層1Eを介しフォトゲート電極PGに隣接して設けられた第1及び第2ゲート電極TX1,TX2とを備えている。
【0040】
更に、裏面入射型測距センサ1は、表面1FT上において絶縁層1Eを介し第1及び第2ゲート電極TX1,TX2の外側に隣接して設けられた第3及び第4ゲート電極TX1’,TX2’を備えている。
【0041】
第1ゲート電極TX1と第3ゲート電極TX1’との間のエピタキシャル層1A’内の領域には、表面1FT側から高濃度のN型不純物が添加されており、一時的キャリアの蓄積領域CD1が形成されている。また、第2ゲート電極TX2と第4ゲート電極TX2’との間のエピタキシャル層1A’内の領域には、表面1FT側から高濃度のN型不純物が添加されており、一時的キャリアの蓄積領域CD2が形成されている。
【0042】
第3ゲート電極TX1’の外側のエピタキシャル層1A’内の領域には、表面1FT側から高濃度のN型不純物が添加されており、N型の半導体領域FD1からなるフローティング・ディフュージョン領域が形成されている。第4ゲート電極TX2’の外側のエピタキシャル層1A’内の領域には、表面1FT側から高濃度のN型不純物が添加されており、N型の半導体領域FD2からなるフローティング・ディフュージョン領域が形成されている。半導体領域FD1,FD2は、第3及び第4ゲート電極TX1’,TX2’をそれぞれ含む電界効果トランジスタのドレインを構成しており、蓄積領域CD1,CD2はソースを構成している。
【0043】
フォトゲート電極PGの直下の半導体領域内で発生したキャリア(電子e)は、第1及び第2ゲート電極TX1,TX2直下の領域に流れ込み、それぞれ一時的に蓄積領域CD1,CD2内に蓄積される。しかる後、電界効果トランジスタのゲート電極TX1’,TX2’に転送電圧を印加することにより、半導体領域FD1,FD2内に転送される。半導体領域FD1,FD2内に蓄積されたキャリアは、それぞれ電荷量Q1,Q2として読み出される。
【0044】
本例の半導体基板1A,1A’はSiからなり、絶縁層1EはSiO2からなる。絶縁層1Eを厚くすることで、半導体基板内にフリンジング電界を形成することができる。フリンジング電界を形成するための好適な絶縁層1Eの厚みは、50〜5000nmである。
【0045】
なお、本例の半導体基板は、光入射面を有する基板本体1Aと、ゲート電極側のエピタキシャル層1A’とからなるが、エピタキシャル層は省略することも可能である。
【0046】
半導体基板1A,1A’は、低不純物濃度のP型半導体基板からなる。蓄積領域CD1,CD2、半導体領域FD1,FD2は、それぞれ高不純物濃度のN型半導体からなり、エピタキシャル層1A’内に形成されている。
【0047】
蓄積領域CD1,CD2のフォトゲート電極PG側の部分は、半導体基板のエピタキシャル層1A’における各ゲート電極TX1,TX2の直下の領域に近接又は接触している。第1及び第2半導体領域FD1,FD2のフォトゲート電極PG側の部分は、半導体基板のエピタキシャル層1A’における各ゲート電極TX1’,TX2’の直下の領域に近接又は接触している。半導体基板1A,1A’の光入射面1BKの側には、反射防止膜1Dが設けられている。半導体基板1Aの露出面の表面粗さ、すなわち、表面凹凸の最大値と最小値の高さの差は1μm以下である。反射防止膜1Dの材料は、SiO2またはSiN(窒化シリコン)である。
【0048】
なお、ゲート電極TX1,TX2間の領域の直下領域は、半導体基板1A,1A’と同一の導電型であるP型であって、半導体基板1A,1A’の不純物濃度よりも、低い不純物濃度又は高い不純物濃度を有することとしてもよい。このような領域は、エピタキシャル成長法を用いるか、或いは不純物拡散法又はイオン注入法を用いて形成することができる。
【0049】
配線基板10は、Siからなる半導体基板10Aと、半導体基板10A上に形成された電荷排出配線11h、15h、信号読み出し配線18h、21hを備えており、配線11h、15hは、それぞれ、蓄積領域CD1、CD2に電気的に接続され、配線18h、21hは、それぞれ、半導体領域FD1、FD2に電気的に接続されている。
【0050】
領域CD1,CD2,FD1,FD2と、配線11h,15h,18h,21hとの間には、それぞれ、コンタクト電極11a,15a,18a,21a、パッド電極11b、15b,18b,21b、バンプ11c,15c,18c,21c、パッド電極11d、15d、18d、21d、コンタクト電極11e,15e,18e,21e、中間電極11f、15f,18f,21f、コンタクト電極11g,15g,18g,21gが介在している。
【0051】
半導体基板10A上には、第1ゲート配線12g、第2ゲート配線14g,主ゲート配線13g、第3ゲート配線19g,第4ゲート配線20gが設けられており、これらはそれぞれ、第1ゲート電極TX1、第2ゲート電極TX2、フォトゲート電極PG、第3ゲート電極TX1’、第4ゲート電極TX2’に電気的に接続されている。
【0052】
ゲート電極TX1、TX2,PG,TX1’、TX2’と、ゲート配線12g,14g,13g,19g,20gとの間には、それぞれ、コンタクト電極12a、14a,13a,19a,20a、パッド電極12b、14b,13b,19b,20b、バンプ12c、14c,13c,19c,20c、パッド電極12d,14d,13d,19d,20d、コンタクト電極12e、14e,13e,19e,20e、中間電極12f,14f,13f,19f,20f、が介在している。
【0053】
各コンタクト電極は、図示の如く、絶縁層1F,10B,10Cに設けられたコンタクトホール内に埋設されている。
【0054】
接着領域ADは、樹脂からなる接着層AD1と、裏面入射型測距センサ1の各電極を配線基板10上の各種配線に接続するためのバンプ11c,12c,13c,14c,15c,18c,19c,20c,21cを備えている。
【0055】
この測距装置では、裏面入射型の測距センサ1の表面1FTを、絶縁層1E及び各種電極及び接着領域ADを介して、配線基板10のマウント面M上に固定し、第1ゲート電極TX1、第2ゲート電極TX2、フォトゲート電極PG、第3ゲート電極TX1’、第4ゲート電極TX2’、各N型の半導体領域CD1,CD2,FD1,FD2を、配線基板10上の配線にバンプを介して接続している。この測距装置では、裏面入射型の測距センサ1を配線基板10上にマウントすると、各配線を介して、上記信号をそれぞれの電極に与えることができ、装置が小型化されている。
【0056】
なお、配線基板10のマウント面M上には、黒色樹脂からなる光吸収層SHが形成されており、裏面入射型測距センサ1を透過した光の配線基板10への入射を抑制すると共に、配線基板10上の配線によって反射された光が、裏面入射型測距センサ1に逆戻りしてクロストークを引き起こすのを防止している。また、上述の各種電極又は配線はアルミニウム又はポリシリコンからなる。裏面入射型測距センサ1におけるSiからなる半導体基板の厚みt1は10〜100μmであり、好適には15〜50μmであり、本例では20μmである。
【0057】
この裏面入射型測距センサ1では、投光用の光の入射に応答して半導体深部で発生したキャリアを、光入射面1BKとは逆側のキャリア発生位置近傍に設けられたポテンシャル井戸に引き込み、高速で正確な測距を可能としている。
【0058】
半導体基板1A,1A’の光入射面(裏面)1BKから入射した対象物からのパルス光LDは、半導体基板1A,1A’の表面側のフォトゲート電極PGの直下領域(光感応領域)まで至る。パルス光の入射に伴って半導体基板1A,1A’内で発生したキャリアは、この光感応領域から、これに隣接する第1及び第2ゲート電極TX1,TX2直下の領域に振り分けられる。すなわち、第1及び第2ゲート電極TX1,TX2に光源の駆動信号SPに同期した検出用ゲート信号SL,SRを、配線基板10を介して、交互に与えると、光感応領域及びその近傍の半導体領域内で発生したキャリアが、それぞれ第1及び第2ゲート電極TX1,TX2直下の領域に流れ、これらから蓄積領域CD1,CD2に流れ込む。
【0059】
蓄積領域CD1,CD2に蓄積されたキャリアは、第3及び第4ゲート電極に、転送電圧を印加することで、半導体領域FD1,FD2にそれぞれ転送される。
【0060】
第1半導体領域FD1又は第2半導体領域FD2内に蓄積されるキャリアの電荷量Q1,Q2の全体電荷量(Q1+Q2)に対する比率は、駆動信号SPを光源に与えることによって出射された出射パルス光と、対象物Hによって出射パルス光が反射されることによって戻ってきた検出パルス光の位相差に対応する。
【0061】
ゲート電極TX1,TX2への駆動信号(検出用ゲート信号SL,SR)の周波数を増加させることで、この電荷の振り分け速度を増加させても、近赤外光の入射に応じて発生したキャリアの発生領域は、半導体基板1Aの光入射面1BKよりも、逆側の表面1FTに近いため、多くのキャリアは光感応領域から蓄積領域CD1,CD2に流れ込み、これらの領域から、半導体領域FD1,FD2にキャリアが転送され、配線基板10の配線18h、21hを介して、蓄積電荷Q1,Q2を読み出すことができる。また、近赤外よりも短い波長の光は、半導体基板1A,1A’の光入射面1BK側の領域において除去される傾向があるため、光入射面側に可視光カットフィルタを設けずとも、測距用の検出パルス光の検出精度を向上させることができる。
【0062】
フローティング・ディフュージョン領域としてのN型の半導体領域FD1,FD2は、蓄積された電荷の読み出し後にリセットされる。半導体領域FD1,FD2に正電位を与えると、半導体領域FD1,FD2がリセットされる。また、蓄積領域CD1,CD2に残留したキャリアも、転送電圧の印加後に、配線11h、15hを介して外部に排出される。
【0063】
なお、各半導体領域の厚さ/不純物濃度は以下の通りである。
・基板本体1A:厚さ10〜100μm/不純物濃度1×1012〜1019cm−3
・エピタキシャル層1A’:厚さ1〜5μm/不純物濃度1×1012〜1015cm−3
・半導体領域FD1,FD2:厚さ0.1〜0.4μm/不純物濃度1×1018〜1020cm−3
・蓄積領域CD1,CD2:厚さ0.1〜0.4μm/不純物濃度1×1018〜1020cm−3
【0064】
なお、本例の半導体基板の厚さは20μm、不純物濃度は1×1012cm−3、領域FD1,FD2,CD1,CD2の不純物濃度は1×1019cm−3とする。
【0065】
なお、半導体基板1A、1A’には、バックゲート又は貫通電極などを介してグランド電位などの基準電位が与えられる。
【0066】
図6は、バックゲート近傍の断面図である。
【0067】
すなわち、上述の裏面入射型測距センサ1の半導体基板1A,1A’の電位を基準電位に固定するため、本実施形態に係る測距センサは、P型のエピタキシャル層1A’内に、高濃度不純物を含有するP型のバックゲート半導体領域BGを備えている。信号読み出し回路の設けられた配線基板10の半導体基板10A上にはグランド配線16hが設けられている。バックゲート半導体領域BGと、グランド配線16hとの間には、コンタクト電極16a、パッド電極16b、バンプ16c、パッド電極16d、コンタクト電極16e、中間電極16f、コンタクト電極16gが介在しており、これらを電気的に接続している。
【0068】
図7は貫通電極近傍の断面図である。
【0069】
上述の裏面入射型測距センサ1の半導体基板1Aの電位を基準電位に固定するため、バックゲート電極の代わりに、基板内に埋設されたP型の拡散領域W4などのP型半導体層を有し、これに電気的に接続された貫通電極17xを備えることとしてもよい。配線基板10の半導体基板10A上にはグランド配線17hが設けられている。貫通電極17xと、グランド配線17hとの間には、コンタクト電極17a、パッド電極17b、バンプ17c、パッド電極17d、コンタクト電極17e、中間電極17f、コンタクト電極17gが介在しており、これらを電気的に接続している。
【0070】
図8は、実施形態に係るキャリア蓄積動作を説明するための基板表面近傍のポテンシャル図である。
【0071】
このポテンシャル図では、下向きがポテンシャルの正方向である。光入射時において、フォトゲート電極PGの直下の領域(光感応領域)のポテンシャルφPGは、無バイアス時における隣接するゲート電極直下の領域のポテンシャル(φTX2)を基準電位とすると、この基板電位よりも高く設定されている。この光感応領域のポテンシャルφPGはポテンシャルφTX2よりも高くなり、この領域のポテンシャル図は図面の下向きに凹んだ形状となる。
【0072】
蓄積領域CD1,CD2では、N型の不純物が添加されているため、正方向にポテンシャルが凹んでおり、ゲート電極TX1に高電位を与えると、光感応領域のポテンシャルφPGは一方の蓄積領域CD1の方向のみに傾斜する。
【0073】
なお、同図には、ゲート電極TX1の直下の領域のポテンシャルφTX1、ゲート電極TX2の直下の領域のポテンシャルφTX2、フォトゲート電極PG直下の光感応領域のポテンシャルφPG、蓄積領域CD1のポテンシャルφCD1、蓄積領域CD2のポテンシャルφCD2、半導体領域FD1のポテンシャルφFD1、半導体領域FD2のポテンシャルφFD2が示されている。
【0074】
検出用ゲート信号SLの高電位が、ゲート電極TX1に入力されると、光感応領域の近傍で発生したキャリア(電子e)は、ポテンシャル勾配にしたがって、ゲート電極TX1の直下の領域を介して、蓄積領域CD1のポテンシャル井戸内に蓄積され、このポテンシャル井戸内には電荷量Q1+外光成分に対応した電荷量ΔQが蓄積されることとなる。なお、便宜上、複数回のパルス照射によってそれぞれ発生したキャリアの電荷量もQ1,Q2で示すこととする。
【0075】
図9はキャリア蓄積動作を説明するための基板表面近傍のポテンシャル図である。
【0076】
光入射時において、光感応領域のポテンシャルφPGは、隣接するゲート電極TX1の直下の領域のポテンシャルφTX1よりも若干高く設定される。
【0077】
検出用ゲート信号SLに続いて、検出用ゲート信号SRの高電位が、ゲート電極TX2に入力されると、光感応領域内で発生したキャリア(電子e)は、ポテンシャル勾配にしたがって、ゲート電極TX2の直下の領域を介して、蓄積領域CD2のポテンシャル井戸内に蓄積され、このポテンシャル井戸内には電荷量Q2+外光成分に対応した電荷量ΔQが蓄積されることとなる。
【0078】
検出用ゲート信号SL、検出用ゲート信号SRの高電位をそれぞれゲート電極TX1,TX2に交互に複数回印加した後、外光に対応して発生したキャリアが、蓄積領域CD1,CD2内に残留するように、ポテンシャルφTX1’,φTX2’の電子に対する障壁高さを低下させる。すなわち、第3及び第4ゲート電極TX1’,TX2’に高電位を与えると、蓄積領域CD1,CD2内に蓄積されたキャリアのうち、外光成分に対応した電荷量ΔQがポテンシャル障壁(φTX1’,φTX2’)を超えられず、パルス光の入射に対応して発生した電荷量Q1,Q2のキャリアのみが、それぞれポテンシャルφFD1,φFD2内に転送される。
【0079】
上述のように、第3ゲート電極TX1’、第4ゲート電極TX2’に、外光成分の電荷量がポテンシャルφCD1,φCD2内に残留する大きさの転送電圧を印加することにより、外光成分が除去された信号を半導体領域FD1、FD2から読み出すことができる。上述のように、各ポテンシャル井戸に蓄積された電荷Q1,Q2は、配線基板10に設けられた読み出し配線18h、21h(図5参照)を介して外部に読み出される。
【0080】
上述のように、第1及び第2ポテンシャル井戸(φCD1,φCD2)に蓄積されたキャリアは、第3及び第4ポテンシャル井戸(φFD1,φFD2)との間の障壁(φTX1’,φTX2’)高さが小さくなると、第3及び第4ポテンシャル井戸(φFD1,φFD2)内にそれぞれ流れ込む。この障壁(φTX1’,φTX2’)の高さは、第3及び第4ゲート電極TX1’,TX2’に印加される転送電圧の大きさに依存する。大きな転送電圧を印加すれば、障壁高さは小さくなり、多くのキャリアが、第1及び第2ポテンシャル井戸(φCD1,φCD2)内から、第3及び第4ポテンシャル井戸(φFD1,φFD2)内に流れ込む。
【0081】
外光の入射に応じて発生するキャリアの電荷量と等しい電荷量のキャリアが、第1及び第2ポテンシャル井戸(φCD1,φCD2)内に残留するように、障壁(φTX1’,φTX2’)の高さを設定すれば、転送時において、外光成分が除去されたキャリアが、第1及び第2ポテンシャル井戸(φCD1,φCD2)内から第3及び第4ポテンシャル井戸(φFD1,φFD2)内に流入する。第1及び第2ゲート電極TX1,TX2には、交互に電圧を印加することで、第1及び第2ポテンシャル井戸(φCD1,φCD2)内にキャリアを蓄積している。これらのポテンシャル井戸の蓄積されたキャリアのうち、外光成分が除去された電荷量のキャリアが、第3及び第4ポテンシャル井戸(φFD1,φFD2)内に流れ込み、読み出される。
【0082】
転送時において、図12、図13に示した検出手段(光検出素子PD)により検出された外光の強度が高いほど、転送電圧の大きさを小さくすると、障壁高さ(φTX1’,φTX2’)が高くなり、より多くの電荷量のキャリアが、第1及び第2ポテンシャル井戸(φCD1,φCD2)内に残留する。すなわち、外光の強度が高いほど、多くのキャリアが残留し、最終的に読み出されるキャリアから除去される。
【0083】
また、ゲート電極PG,TX1,TX2,TX1’,TX2’を金属とするか、又はポリシリコンとしてその光入射面側に金属膜を形成することとすると、この金属によって半導体基板を一度透過した光が反射されるため、光の利用効率を上げることができる。
【0084】
また、半導体基板の光入射面側に可視帯域カットフィルタを蒸着してもよい。また、上述の測距センサは光源を含めてモジュール化することもできる。
【0085】
図10は、上述の実施形態に係る測距センサをゲート電極側からみた測距センサの平面図である。なお、絶縁層は省略して示す。
【0086】
この測距センサでは、1つの画素P(m,n)内において、フォトゲート電極PGに隣接してゲート電極TX1,TX2が配置されている。ゲート電極TX1,TX2と、ゲート電極TX1’,TX2’との間には、それぞれ蓄積領域CD1,CD2が位置している。蓄積領域CD1,CD2の外側には、半導体領域FD1,FD2が位置している。蓄積領域CD1,CD2は、電荷排出ゲート電極TBD1,TBD2をゲートとする電界効果トランジスタのソースを構成しており、排出領域CD1’,CD2’はドレインを構成している。電荷排出ゲート電極TBD1,TBD2に転送電圧を印加すると、蓄積領域CD1,CD2内に蓄積されたキャリアが、排出領域CD1’、CD2’にそれぞれ転送され、外部に排出される。なお、1つの画素内には、必要に応じて、ゲート電極(RG1,RG2)を有し、蓄積領域CD1,CD2に接続されたリセット用トランジスタを形成することとしてもよい。
【0087】
図11は、キャリアの読み出し回路を示す回路図である。
【0088】
上述の裏面入射型測距センサでは、測距センサはバンプを介して配線基板にマウントしている。この場合、画素P(m,n)に接続されるキャリア読み出し用のトランジスタは、配線基板側に設けられており、測距センサ単体内に含まれる素子数が低減されている。なお、後述のように、測距センサを表面入射型とし、同一半導体基板上にキャリア読み出し用のトランジスタを配置することも可能であるが、この場合には、測距センサの半導体基板内にトランジスタを形成することになるので、単一の画素(P’(m,n)として点線で示す)内に含まれる素子数が多くなる。換言すれば、裏面入射型測距センサの方が、表面入射型測距センサよりも、画素面積が同一であれば、その光感応領域の面積を大きくすることができる。
【0089】
なお、同図において、ゲート電極TX1,TX2,PG,TX1’,TX2’,TBD1,TBD2,RG1、RG2は、電界効果トランジスタのゲート電極を構成するものであり、説明の簡略化のため、これらの電界効果トランジスタは、対応するゲート電極(TX1,TX2,PG,TX1’,TX2’,TBD1,TBD2,RG1、RG2)と同一符号を用いて示すこととする。
【0090】
フォトゲート電極PGの直下の光感応領域において発生したキャリアは、ゲート電極TX1に高電位が印加されている場合には、電界効果トランジスタ(TX1)はONしており(電界効果トランジスタ(TX2)はOFF)、この電界効果トランジスタ(TX1)を介して蓄積領域CD1によって構成されるポテンシャル井戸に流れ込む。
【0091】
一方、フォトゲート電極PGの直下の光感応領域において発生したキャリアは、ゲート電極TX2に高電位が印加されている場合には、電界効果トランジスタ(TX2)はONしており(電界効果トランジスタ(TX1)はOFF)、この電界効果トランジスタ(TX2)を介して蓄積領域CD2によって構成されるポテンシャル井戸に流れ込む。
【0092】
このような蓄積は交互に複数回行われる。
【0093】
蓄積領域CD1,CD2に蓄積されたキャリア(電荷)は、転送用のトランジスタ(TX1’,TX2’)をONさせることにより、半導体領域FD1,FD2に転送され、それぞれ、電界効果トランジスタQFD1のゲート電極(読み出し配線18h:図5参照)、電界効果トランジスタQFD2のゲート電極(読み出し配線21h:図5参照)、に入力される。
【0094】
電界効果トランジスタQFD1,QFD2のゲート電極に入力された電位に応じて、電源電位V+と選択トランジスタSEL1、SEL2のソースが接続され、選択トランジスタSEL1,SEL2のゲート電極に、ハイレベルの読み出し電位が与えられると、垂直読み出し配線LL、RLを介して、サンプルホールド回路S/H(1),S/H(2)に、半導体領域FD1,FD2に蓄積されたキャリアの電荷量に応じた電荷がホールドされる。サンプルホールド回路S/H(1),S/H(2)に蓄積された電荷は、水平シフトレジスタからの水平読み出し信号がスイッチSW1,SW2に入力されることにより、水平読み出しラインH1、H2に出力される。
【0095】
電荷の読み出しが終了すると、リセットゲート電極RG1,RG2に高電位が与えられ、電界効果トランジスタ(RG1,RG2)がONし、電源電位V++に接続されたリセットドレイン領域RD1、RD2と、蓄積領域CD1,CD2が接続され、蓄積領域CD1.CD2がリセットされる。このときトランジスタ(TX1’,TX2’)をONしておけば、フローティング・ディフュージョン領域としての半導体領域FD1,FD2もリセットされる。なお、半導体領域内に電子が蓄積されると、負電荷の増加に伴ってその電位が低下する。
【0096】
なお、サンプルホールド回路S/H(1),S/H(2)が、選択トランジスタSEL1、SEL2のドレインからの電荷を、上記リセット時と、電荷蓄積終了時においてサンプリングする。すなわち、リセット時の半導体領域FD1,FD2の電位と、電荷蓄積後の半導体領域FD1.FD2の電位の双方をサンプルホールド回路S/H(1)、S/H(2)においてホールドすることで、これらの電位の差分を半導体領域FD1、FD2に蓄積された電荷量として検出し、その差分を蓄積電荷量Q1,Q2として、スイッチSW1、SW2を介して水平読み出しラインH1、H2に出力することができる。なお、キャリア転送後に蓄積領域CD1,CD2内に残留したキャリアは、その後、トランジスタ(TBD1,TBD2)をONすることで、外部に排出することができる。
【0097】
以上のようにして、水平読み出しラインH1には電荷量Q1が、水平読み出しラインH2には電荷量Q2が入力され、外部に出力される。
【0098】
図12は、第3及び第4ゲート電極TX1’,TX2’への転送電圧の印加回路の回路図である。
【0099】
上述の測距センサは、フォトダイオードなどの光検出素子PDを備えている。光検出素子PDは、外光強度を検出するものであって、出力側に反転回路INV及びスイッチSWXが設けられており、外光の強度が高いほど、第3及び第4ゲート電極TX1’,TX2’に印加される転送電圧の大きさは小さくなり、すなわち、キャリア転送時のポテンシャル障壁が高く、外光に対応するキャリア分が、蓄積領域内に残留するようになっている。転送電圧はスイッチSWXをONすることで、第3及び第4ゲート電極TX1’,TX2’に印加される。
【0100】
制御回路CONTには、光検出素子PDの出力が入力されている。光検出素子PDによって検出された外光の強度が高いほど、制御回路CONTは、単位時間当りにスイッチSWXがONする回数を増加させる。
【0101】
図13は、第3及び第4ゲート電極TX1’,TX2’への転送電圧の印加回路の回路図である。
【0102】
光検出素子PDの出力は、制御回路CONTに入力され、制御回路CONTは入力された光検出素子PDの出力に応じて、転送電圧印加回路TVAから出力される上記転送電圧を制御する。転送電圧は、第3及び第4ゲート電極TX1’,TX2’に入力される。制御回路CONTは、光検出素子PDにおいて検出された外光強度が高いほど、第3及び第4ゲート電極TX1’,TX2’に印加される転送電圧の大きさが小さくなるように、転送電圧印加回路TVAを制御する。
【0103】
また、光検出素子PDによって検出された外光の強度が高いほど、制御回路CONTは、単位時間当りに転送電圧を印加する回数を増加させる。
【0104】
以上のように、上記測距装置は、単位期間TFの終期以降に第3及び第4ポテンシャルφTX1’,φTX2’の井戸内に累積的に蓄積された電荷をそれぞれ読み出すが、外光を検出する光検出素子(検出手段)PDを備えている。この光検出素子PDとして、自身の画素の出力、すなわち、上述の蓄積領域CD1,CD2から排出されたキャリアを用いることもできる。
【0105】
また、上記測距装置は、転送電圧の印加を行う転送電圧印加手段(TVA,SWX)と、検出手段により検出された外光の強度が高いほど、転送電圧の大きさを小さくし、且つ、単位期間TF当りの転送電圧印加回数Nを多くするように転送電圧印加手段(TVA,SWX)を制御する制御手段CONTを備えている。
【0106】
以上のように、上述の実施形態に係る測距装置は、変調した光を対象物Hに向けて出射する光源3と、半導体基板1A,1A’に設けられた第1及び第2ゲート電極TX1,TX2に交互に電圧を印加することで、入射光に応じて発生したキャリアを、交互に蓄積する第1及び第2ポテンシャル井戸(φCD1,φCD2)と、第1及び第2ポテンシャル井戸(φCD1,φCD2)にそれぞれ隣接した第3及び第4ポテンシャル井戸(φCD3,φCD4)と、転送電圧が印加されることによって、第1ポテンシャル井戸(φCD1)と第3ポテンシャル井戸(φFD1)との間のキャリアに対する障壁(φTX1’)高さを所定値に設定する第3ゲート電極TX1’、転送電圧が印加されることによって、第2ポテンシャル井戸(φCD2)と第4ポテンシャル井戸(φFD2)との間のキャリアに対する障壁(φTX2’)高さを所定値に設定する第4ゲート電極TX2’とを備え、単位期間(TF)の終期以降に第3及び第4ポテンシャル井戸(φFD1,φFD2)内に累積的に蓄積された電荷をそれぞれ読み出す測距装置であって、外光を検出する検出手段(PD)と、転送電圧の印加を行う転送電圧印加手段(TVA,SWX)と、検出手段(PD)により検出された外光の強度が高いほど、転送電圧の大きさを小さくし、且つ、単位期間(TF)当りの転送電圧印加回数を多くするように転送電圧印加手段(TVA,SWX)を制御する制御手段CONT
とを備えている。
【0107】
単位期間TF当りの転送電圧印加回数Nは、外光の強度が高いほど、多くなる。すなわち、外光が強ければ、単位期間TF当りのキャリアの転送回数が増加し、第1及び第2ポテンシャルφTX1,φTX2の井戸内に蓄積されるキャリアが飽和する前に、転送が行われる。外光が弱ければ、単位期間TF当りのキャリアの転送回数が減少し、余分な転送を行わないことで、単位時間TF当たりの蓄積電荷量を増加させ、短い検出時間において検出精度を向上させることができる。
【0108】
この単位期間TFは、外光の強度に依存しないため、単位期間TFの終期以降に第3及び第4ポテンシャルφTX1’,φTX2’の井戸内に蓄積されたキャリアを、周期的に読み出せばよく、読み出しには格別の制御を必要としない。すなわち、実施形態に係る測距装置によれば、簡単な構成で距離検出を行うことができる。
【0109】
また、上述の測距装置は、図5に示したように、光の入射面1BKとは逆側に第1、第2、第3及び第4ゲート電極TX1,TX2,TX1’,TX2’を設けており、この測距装置は、裏面入射型測距センサを構成することとなり、半導体基板の光入射面1BKとは逆側の領域で発生したキャリアを効率的に収集することができるようになり、高精度の測距を行うことが可能となる。
【0110】
図14〜図16は、電荷読み出しのタイミングチャートである。
【0111】
単位期間TFは、時刻t1〜t24までの期間で与えられている。パルス駆動信号SPと検出用ゲート信号SLは同位相であり、パルス駆動信号SPと検出用ゲート信号SRは逆位相である。キャリアの振り分け開始前に、時刻t1〜t2まで、検出用ゲート信号SL、SR、外光蓄積信号TN、キャリア排出信号SEXはハイレベルであり、蓄積領域CD1,CD2内に蓄積されたキャリアは外部に排出され、光検出素子PDの出力が外光として蓄積される。なお、蓄積領域CD1,CD2から排出されたキャリアを外光として用いることもできる。時刻t1〜t2までは、転送電圧(転送信号)STはローレベルであり、蓄積領域CD1,CD2から半導体領域FD1,FD2へのキャリア転送は行われない。
【0112】
単位期間TF内において、N=4回のキャリア転送を行う場合(図16)の、最初のキャリア転送が終了するまでの期間を所定期間TF’とする。単位期間TFは、所定期間TF’のX(=N)倍に相当する。なお、図16では、キャリアの振り分け期間TMの半分の期間(TM/2)を外光蓄積期間としている。これにより、キャリア振り分け期間TM内に一方の蓄積領域内に蓄積されたキャリアと同じ量のキャリアが光検出素子で発生することになるため、転送電圧のレベル調整を外光に比例して行うことが容易となる。
【0113】
なお、図14におけるキャリア振り分け期間は時刻t3〜t22までであり、外光蓄積期間は例えばこの期間の半分(TM/2)に設定される。また、図15におけるキャリア振り分け期間は時刻t3〜t10までであり、外光蓄積期間は例えばこの期間の半分(TM/2)に設定される。
【0114】
図14のようにN=1回のキャリア転送を行う場合、キャリア振り分け終了後の時刻t23〜t24において、転送信号STがハイレベルとなり、蓄積領域CD1,CD2内に蓄積されたキャリアが、半導体領域FD1,FD2内に転送され、その後、キャリア排出信号SEXが時刻t23〜t24においてハイレベルとなることにより、蓄積領域CD1,CD2内に残留したキャリアが外部に排出され、その後、蓄積領域CD1,CD2及び半導体領域FD1,FD2のリセットが行われる。キャリア転送直後の半導体領域FD1,FD2の電位と、リセット時の電位をサンプルホールドすれば、半導体領域FD1,FD2内に蓄積された電荷量を検出することができる。
【0115】
図15のようにN=2回のキャリア転送を行う場合、それぞれのキャリア振り分け終了後の時刻t11〜t12、t23〜t24において、転送信号STがハイレベルとなり、蓄積領域CD1,CD2内に蓄積されたキャリアが、半導体領域FD1,FD2内に転送され、その後、キャリア排出信号SEXが時刻t13〜t14、t25〜t26においてハイレベルとなることにより、蓄積領域CD1,CD2内に残留したキャリアが外部に排出され、単位期間直後のキャリア排出後、蓄積領域CD1,CD2及び半導体領域FD1,FD2のリセットが行われる。キャリア転送直後の半導体領域FD1,FD2の電位と、リセット時の電位をサンプルホールドすれば、半導体領域FD1,FD2内に蓄積された電荷量を検出することができる。
【0116】
図16のようにN=4回のキャリア転送を行う場合、それぞれのキャリア振り分け終了後の時刻t5〜t6、t11〜t12、t17〜t18、t23〜t24において、転送信号STがハイレベルとなり、蓄積領域CD1,CD2内に蓄積されたキャリアが、半導体領域FD1,FD2内に転送され、その後、キャリア排出信号SEXが時刻t7〜t8、t13〜t14、t19〜t20、t25〜t26においてハイレベルとなることにより、蓄積領域CD1,CD2内に残留したキャリアが外部に排出され、単位期間直後のキャリア排出後、蓄積領域CD1,CD2及び半導体領域FD1,FD2のリセットが行われる。単位期間最後のキャリア転送直後の半導体領域FD1,FD2の電位と、リセット時の電位をサンプルホールドすれば、半導体領域FD1,FD2内に蓄積された電荷量を検出することができる。
【0117】
上述の制御によれば、単位期間TF当りの転送電圧印加回数は、外光の強度が高いほど、多くなる。すなわち、外光が強ければ、単位期間TF当りの転送回数Nが増加し、第1及び第2ポテンシャルφCD1,φCD2の井戸内に蓄積されるキャリアが飽和する前に、転送が行われる。外光が弱ければ、単位期間TF当りの転送回数Nが減少し、余分な転送を行わないことで、単位時間TF当たりの蓄積電荷量を増加させ、短い検出時間において検出精度を向上させることができる。すなわち、図14では、1回のキャリア転送しか行わないため、図15及び図16の制御よりも、単位期間TF当りに多くのキャリアを蓄積することができる。図15は2回のキャリア転送しか行わないため、図16の制御よりも、単位期間TF当りに多くのキャリアを蓄積することができる。また、転送回数を減らすことで、転送ノイズを低減することででき、また、ポテンシャルを飽和させずにキャリアの積分回数を増やすことで、光源のパワーを低減させることができる。
【0118】
以上、説明したように、上述の測距装置では、蓄積時間と転送期間(外光キャンセル期間)を1サイクルとして、蓄積電荷を読み出すまでの所定の期間(1フレーム)内の最初に照射光をモニタし、モニタした光量に応じて1フレーム内で1サイクルの繰り返し回数を決定し、1フレームの最後に蓄積した電荷を読み出すこととした。
【0119】
転送回数(外光キャンセル回数)が4回の場合、10,000回の電荷振り分けを実施したとする。また、外光蓄積期間はTM/2期間、外光キャンセル期間をTM/2期間と割り当てたとする。この場合、外光蓄積期間に相当する分だけ、電荷振り分け回数が少なくなる。例えば、外光キャンセル回数4回では40000回、外光キャンセル回数2回では60000回、外光キャンセル回数1回では70,000回、外光キャンセルしない場合には80000回の電荷振り分けを行うことができる。
【0120】
外光が非常に少ない場合は、図14のように、全蓄積時間を電荷振り分け期間に割り当て、外光が飽和を超える場合は、その光強度に応じて適応的に外光キャンセル回数を、図15、図16のように、変更することで飽和を避けながら外光をキャンセルすることができる。蓄積時間が異なると蓄積する信号量の絶対値が変化するが、上記の測距原理では変調信号の差分を距離測定に用いているため、信号量の絶対値の影響は少なくなる。
【0121】
また、外光が強い場合でも、外光キャンセル機能を用いながら、所定期間TF’内の信号分のみを画素内のポテンシャル井戸(メモリ)に蓄積させておき、単位期間(フレーム)の最後で信号を読み出すことができている。これにより、外光が強い(すなわち露光時間が短い)場合でも、高S/N信号を取得することができる。
【0122】
次に、上記構造の表面入射型の測距センサへの適用例について説明する。なお、回路構造は、裏面入射型測距センサにも適用することができる。
【0123】
図17は、表面入射型の測距センサ1の平面図である。
【0124】
測距センサ1は、二次元状に配列した複数の画素P(m,n)からなる撮像領域1Bを有する半導体基板1Aを備えている。なお、各画素P(m,n)は、図11に示した画素P’(m,n)と同一の回路構造を有している。各画素P(m,n)からは、上述の距離情報を有する信号d’(m,n)として2つの電荷量(Q1,Q2)が出力される。各画素P(m,n)は微小測距センサとして対象物Hまでの距離に応じた信号d’(m,n)を出力するので、対象物Hからの反射光を、撮像領域1Bに結像すれば、対象物H上の各点までの距離情報の集合体としての対象物の距離画像を得ることができる。
【0125】
半導体基板1A上には、図11に示したサンプルホールド回路S/Hを各画素列毎に有してなるサンプルホールド回路群SHGを備えており、各サンプルホールド回路S/Hは図11に示したスイッチSW1,SW2を各画素列ごとに有する読み出しスイッチ群RSを介して、水平読み出しラインH1,H2に接続されている。水平読み出しラインH1,H2はアンプAPに入力されている。読み出しスイッチ群RSの各スイッチは、半導体基板1A上(又はその近傍)に形成された水平シフトレジスタHSからの水平読み出し信号によってON/OFFする。
【0126】
半導体基板1A上(又はその近傍)には、垂直シフトレジスタVSが形成されており、図11のトランジスタSEL1(SEL2)に与えられる選択信号SSEL(i),SSEL(i+1)・・・を各画素行毎に、各画素行のトランジスタSEL1(SEL2)(図11参照)のゲート電極に順次与える。なお、図11のリセットゲート電極RG1,RG2へ印加されるリセット信号も垂直シフトレジスタVSから与えられる。
【0127】
水平シフトレジスタHS及び垂直シフトレジスタVSには、タイミング発生回路TGからの基準クロック信号が入力されており、水平シフトレジスタHS及び垂直シフトレジスタVSは、基準クロック信号に基づき、水平読み出し信号、選択信号、及びリセット信号を生成している。
【0128】
図18は、表面入射型の測距センサ内の1画素の断面図である。
【0129】
フォトゲート電極PGの上方が開口した遮光膜SHLが光入射面側に配置されている。この構造は、図5に示した裏面入射型の測距センサ1の構造と比較すると、半導体基板1A、1A’の厚さが裏面入射型測距センサよりも厚い点を除いて、同一である。半導体基板1A、1A’の厚さは200μm以上であり、図5に示した基板裏面側の反射防止膜1Dは省略されている。
【0130】
なお、上述のフォトゲート電極PGは測距センサ当り1つであってもよく、フォトゲート電極PGを含む微小測距センサを画素として1次元又は2次元状に複数配列し、1次元又は2次元の距離画像を得ることができる測距センサとしてもよい。なお、光感応領域の上方のみが開口した遮光膜SHLを裏面入射型測距センサ1の光入射面側に設けることも可能であり、これにより半導体領域FD1,FD2への斜め入射によるクロストークを低減することもできる。
【0131】
次に、各画素P(m,n)が、フォトゲート電極PGの周囲に4つの転送ゲート電極を有している場合について説明する。
【0132】
図19は、このような画素の平面図である。
【0133】
横方向に配列した電極及び各半導体領域の構造は、図10に示したものと同じであるが、キャリア排出用のゲート電極TBD1,TBD2の位置が、フォトゲート電極PGの重心に対して点対称に配置されている点が上記と異なる。
【0134】
縦方向に配列した電極及び各半導体の構造は、横方向に配列した一群をフォトゲート電極PGの重心を中心として90度回転させたものであり、一端から順番に、半導体領域FD1a、ゲート電極TX1a’、蓄積領域CD1a、ゲート電極TX1a、フォトゲート電極PG、ゲート電極TX2a、蓄積領域CD2a、ゲート電極TX2a、フォトゲート電極FD2aが並んでおり、それぞれの要素は、半導体領域FD1、ゲート電極TX1’、蓄積領域CD1、ゲート電極TX1、フォトゲート電極PG、ゲート電極TX2、蓄積領域CD2、ゲート電極TX2、フォトゲート電極FD2と同じである。
【0135】
なお、蓄積領域CD1a、CD2aには、ゲート電極TBD1a,TBD2aを介して排出領域CD1a’,CD2a’が接続されており、これらの関係は、蓄積領域CD1、CD2、ゲート電極TBD1,TBD2、排出領域CD1’,CD2a’の関係と同じである。
【0136】
横方向に両端に位置する半導体領域FD1,FD2から電荷量Q1,Q2が出力され、縦方向の両端に位置する半導体領域FD1a,FD2aから電荷量Q3,Q4が出力されるとする。
【0137】
上述の実施形態では、180度の位相差で2つのゲート電極TX1,TX2を駆動した場合の例を説明したが、本例では90度毎の位相差で4つのゲート電極TX1,TX1a,TX2,TX2aを駆動している。この場合、距離d=Φ×c/2×2πfで与えられる。なお、駆動信号が正弦波状の場合には、fは駆動パルス信号SPの繰り返し周波数であり、位相Φ=−arctan((Q2−Q4)/(Q1−Q3))で与えられる。
【0138】
図20は、図19の画素を有する場合の測距センサ1の平面図である。
【0139】
この測距センサ1は、図19に示したものに水平シフトレジスタHS2,アンプAP2,水平読み出しラインH1’,H2’、スイッチ群RS2、サンプルホールド回路群SHG2を付加したものであり、それぞれの機能は、水平シフトレジスタHS,アンプAP,水平読み出しラインH1,H2、スイッチ群RS、サンプルホールド回路群SHGと同一でり、各画素から出力される電荷量をQ1,Q2に代えて、Q3,Q4としたものである。
【0140】
すなわち、アンプAPからは信号d(Q1,Q2)が出力され、アンプAP2からは信号d(Q3,Q4)が出力される。
【0141】
以上、説明したように、上述の実施形態に係る測距装置では、短い検出時間で正確且つ簡単に対象物までの距離を測定可能となる。
【図面の簡単な説明】
【0142】
【図1】測距装置の構成を示す説明図である。
【図2】測距センサ1の平面図である。
【図3】図2に示した測距センサのIII−III矢印断面図である。
【図4】変形例に係る測距センサの断面図である。
【図5】図3又は図4に示した測距センサの領域Vの拡大図である。
【図6】バックゲート近傍の断面図である。
【図7】貫通電極近傍の断面図である。
【図8】キャリア蓄積動作を説明するための基板表面近傍のポテンシャル図である。
【図9】キャリア蓄積動作を説明するための基板表面近傍のポテンシャル図である。
【図10】測距センサをゲート電極側からみた測距センサの画素の平面図である。
【図11】キャリアの読み出し回路を示す回路図である。
【図12】転送電圧の印加回路の回路図である。
【図13】別の転送電圧の印加回路の回路図である。
【図14】電荷読み出しのタイミングチャートである。
【図15】電荷読み出しのタイミングチャートである。
【図16】電荷読み出しのタイミングチャートである。
【図17】測距センサ1の平面図である。
【図18】表面入射型の測距センサ内の1画素の断面図である。
【図19】測距センサをゲート電極側からみた測距センサの画素の平面図である。
【図20】測距センサ1の平面図である。
【符号の説明】
【0143】
1A(1A’)・・・半導体基板、PG・・・フォトゲート電極、TX1,TX2・・・ゲート電極、CD1,CD2・・・蓄積領域、FD1,FD2・・・半導体領域(フローティング・ディフュージョン領域)。
【特許請求の範囲】
【請求項1】
変調した光を対象物に向けて出射する光源と、
半導体基板に設けられた第1及び第2ゲート電極に交互に電圧を印加することで、入射光に応じて発生したキャリアを、交互に蓄積する第1及び第2ポテンシャル井戸と、
前記第1及び第2ポテンシャル井戸にそれぞれ隣接した第3及び第4ポテンシャル井戸と、
転送電圧が印加されることによって、前記第1ポテンシャル井戸と前記第3ポテンシャル井戸との間のキャリアに対する障壁高さを所定値に設定する第3ゲート電極と、
転送電圧が印加されることによって、前記第2ポテンシャル井戸と前記第4ポテンシャル井戸との間のキャリアに対する障壁高さを所定値に設定する第4ゲート電極と、
を備え、
単位期間の終期以降に前記第3及び第4ポテンシャル井戸内に累積的に蓄積された電荷をそれぞれ読み出す測距装置であって、
外光を検出する検出手段と、
前記転送電圧の印加を行う転送電圧印加手段と、
前記検出手段により検出された外光の強度が高いほど、前記転送電圧の大きさを小さくし、且つ、前記単位期間当りの転送電圧印加回数を多くするように前記転送電圧印加手段を制御する制御手段と、
を備えることを特徴とする測距装置。
【請求項2】
光の入射面とは逆側に前記第1、第2、第3及び第4ゲート電極を設けたことを特徴とする請求項1に記載の測距装置。
【請求項3】
それぞれ読み出された電荷の全体電荷量に対する比率に基づいて、前記対象物までの距離を演算する演算手段を更に備えることを特徴とする請求項1又は2に記載の測距装置。
【請求項1】
変調した光を対象物に向けて出射する光源と、
半導体基板に設けられた第1及び第2ゲート電極に交互に電圧を印加することで、入射光に応じて発生したキャリアを、交互に蓄積する第1及び第2ポテンシャル井戸と、
前記第1及び第2ポテンシャル井戸にそれぞれ隣接した第3及び第4ポテンシャル井戸と、
転送電圧が印加されることによって、前記第1ポテンシャル井戸と前記第3ポテンシャル井戸との間のキャリアに対する障壁高さを所定値に設定する第3ゲート電極と、
転送電圧が印加されることによって、前記第2ポテンシャル井戸と前記第4ポテンシャル井戸との間のキャリアに対する障壁高さを所定値に設定する第4ゲート電極と、
を備え、
単位期間の終期以降に前記第3及び第4ポテンシャル井戸内に累積的に蓄積された電荷をそれぞれ読み出す測距装置であって、
外光を検出する検出手段と、
前記転送電圧の印加を行う転送電圧印加手段と、
前記検出手段により検出された外光の強度が高いほど、前記転送電圧の大きさを小さくし、且つ、前記単位期間当りの転送電圧印加回数を多くするように前記転送電圧印加手段を制御する制御手段と、
を備えることを特徴とする測距装置。
【請求項2】
光の入射面とは逆側に前記第1、第2、第3及び第4ゲート電極を設けたことを特徴とする請求項1に記載の測距装置。
【請求項3】
それぞれ読み出された電荷の全体電荷量に対する比率に基づいて、前記対象物までの距離を演算する演算手段を更に備えることを特徴とする請求項1又は2に記載の測距装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【公開番号】特開2009−47661(P2009−47661A)
【公開日】平成21年3月5日(2009.3.5)
【国際特許分類】
【出願番号】特願2007−216516(P2007−216516)
【出願日】平成19年8月22日(2007.8.22)
【出願人】(000236436)浜松ホトニクス株式会社 (1,479)
【Fターム(参考)】
【公開日】平成21年3月5日(2009.3.5)
【国際特許分類】
【出願日】平成19年8月22日(2007.8.22)
【出願人】(000236436)浜松ホトニクス株式会社 (1,479)
【Fターム(参考)】
[ Back to top ]