炭化珪素半導体の洗浄方法、炭化珪素半導体および炭化珪素半導体装置
【課題】SiC半導体に対する洗浄効果を発現できるSiC半導体の洗浄方法を提供する。特性を向上できるSiC半導体およびSiC半導体装置を提供する。
【解決手段】SiC半導体の洗浄方法は、SiC半導体の表面に酸化膜を形成する工程(ステップS2)と、酸化膜を除去する工程(ステップS3)とを備え、形成する工程(ステップS2)では、700℃以上の温度で、かつO元素を含むドライ雰囲気で酸化膜を形成する。SiC半導体は、表面を有するSiC半導体において、表面の金属面密度は、1×1012cm-2以下である。SiC半導体装置は、SiC半導体と、SiC半導体の表面上に形成された酸化膜とを備える。
【解決手段】SiC半導体の洗浄方法は、SiC半導体の表面に酸化膜を形成する工程(ステップS2)と、酸化膜を除去する工程(ステップS3)とを備え、形成する工程(ステップS2)では、700℃以上の温度で、かつO元素を含むドライ雰囲気で酸化膜を形成する。SiC半導体は、表面を有するSiC半導体において、表面の金属面密度は、1×1012cm-2以下である。SiC半導体装置は、SiC半導体と、SiC半導体の表面上に形成された酸化膜とを備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、炭化珪素(SiC)半導体の洗浄方法、SiC半導体およびSiC半導体装置に関し、より特定的には酸化膜を有する半導体装置に用いるSiC半導体洗浄方法、SiC半導体およびSiC半導体装置に関する。
【背景技術】
【0002】
従来より、半導体の表面に付着している付着物を除去するために洗浄を行なっている。このような洗浄方法として、たとえば、特開平6−314679号公報(特許文献1)に開示の技術や公知のRCA洗浄が挙げられる。
【0003】
特許文献1に開示の半導体基板の洗浄方法は、以下のように行なう。すなわち、シリコン(Si)基板をオゾンを含む超純水で洗浄してSi酸化膜を形成し、このSi酸化膜の内部や表面にパーティクルおよび金属不純物を取り込む。次に、このSi基板を希フッ酸水溶液で洗浄してSi酸化膜をエッチング除去し、同時にパーティクルおよび金属不純物を除去する。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平6−314679号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
SiCは、バンドギャップが大きく、また絶縁破壊電界および熱伝導率はSiと比較して大きい一方、キャリアの移動度はSiと同程度に大きく、電子の飽和ドリフト速度も大きい。そのため、高効率化、高耐圧化、および大容量化を要求される半導体装置への適用が期待される。そこで、本発明者はSiC半導体を半導体装置に用いることに着目した。SiC半導体を半導体装置に用いる場合には、SiC半導体の表面を洗浄する必要がある。
【0006】
しかし、上記特許文献1の洗浄方法をSiC半導体に適用すると、SiCはSiよりも熱的に安定な化合物であるので、SiC半導体の表面が酸化されにくいことを本発明者は初めて明らかにした。つまり、上記特許文献1の洗浄方法は、Si半導体の表面を酸化することはできるが、SiC半導体の表面を十分に酸化できない。このため、SiC半導体の表面を十分に洗浄することはできない。十分に洗浄されていないSiC半導体を用いてエピタキシャル成長層や半導体装置を製造すると、エピタキシャル成長層や半導体装置の特性が悪化する。
【0007】
したがって、本発明の一の目的は、これまでウエットプロセスで行なわれていたSiC半導体の洗浄プロセスにドライプロセスを加えることで、SiC半導体に対する洗浄効果を発現できるSiC半導体の洗浄方法を提供することである。
【0008】
本発明の他の目的は、特性を向上できるSiC半導体およびSiC半導体装置を提供することである。
【課題を解決するための手段】
【0009】
本発明のSiC半導体の洗浄方法は、SiC半導体の表面に酸化膜を形成する工程と、酸化膜を除去する工程とを備え、形成する工程では、700℃以上の温度で、かつ酸素(O)原子を含むドライ雰囲気で酸化膜を形成する。
【0010】
本発明者がSiC半導体に対する洗浄効果を発現するための条件について鋭意研究した結果、700℃以上の温度で、かつOを含むドライ雰囲気中で、安定な化合物であるSiC半導体の表面を効果的に酸化できることを見い出した。したがって、本発明のSiC半導体の洗浄方法によれば、SiC半導体の表面を効果的に酸化することができるので、表面に付着していた不純物、パーティクルなどを取り込んで酸化膜を形成することができる。この酸化膜を除去することで、SiC半導体の表面の不純物、パーティクルなどを除去することができる。よって、本発明のSiC半導体の洗浄方法は、SiC半導体に対する洗浄効果を発現できる。
【0011】
上記SiC半導体の洗浄方法において好ましくは、ドライ雰囲気は、酸素濃度が1%以上100%以下である。
【0012】
酸素濃度が1%未満の場合、SiCの酸化反応が十分に得られない。また、酸素濃度をより濃くすることで、SiCの酸化反応を十分に促進することができる。
【0013】
上記SiC半導体の洗浄方法において好ましくは、ドライ雰囲気は、水蒸気を含む。酸素原子源として水蒸気を用いても、SiC半導体の表面に酸化膜を形成することができる。
【0014】
上記SiC半導体の洗浄方法において好ましくは、除去する工程では、フッ化水素(HF)を用いて酸化膜を除去する。
【0015】
これにより、酸化膜を容易に除去できるので、表面に残存する酸化膜を低減することができる。
【0016】
上記SiC半導体の洗浄方法において好ましくは、形成する工程では、1分子層以上30nm以下の厚みの酸化膜を形成する。
【0017】
1分子層以上の厚みを有する酸化膜を形成することで、表面の不純物、パーティクルなどを酸化膜に取り込むことができる。30nm以下、好ましくは10nm以下の酸化膜を形成することで、SiC半導体において除去される領域を低減することができる。
【0018】
本発明のSiC半導体は、表面を有するSiC半導体において、表面の金属面密度は、1×1012cm-2以下であることを特徴とする。
【0019】
本発明のSiC半導体によれば、表面の金属面密度を上記範囲まで低減できるので、この表面上にエピタキシャル層を形成する場合には、エピタキシャル層の特性を向上することができる。また、この表面上に半導体装置を構成する酸化膜を形成する場合には、SiC半導体と酸化膜との界面に存在する金属不純物を低減でき、かつ酸化膜中に存在する金属不純物も低減できる。このため、この酸化膜がSiC半導体装置を構成する場合、SiC半導体装置の特性を向上することができる。
【0020】
本発明のSiC半導体装置は、上記SiC半導体と、上記SiC半導体の表面上に形成された酸化膜とを備えている。
【0021】
本発明のSiC半導体装置によれば、SiC半導体と酸化膜との界面に存在する金属不純物を低減でき、かつ酸化膜中に存在する金属不純物も低減できる。これにより、酸化膜の耐圧を向上できる。したがって、SiC半導体装置の特性を向上することができる。
【発明の効果】
【0022】
以上説明したように、本発明のSiC半導体の洗浄方法によれば、700℃以上の温度で、かつO原子を含むドライ雰囲気で酸化膜を形成することにより、SiC半導体に対する洗浄効果を発現できる。
【0023】
また本発明のSiC半導体およびSiC半導体装置によれば、SiC半導体の表面の金属面密度が1×1012cm-2以下であるので、特性を向上できるSiC半導体およびSiC半導体装置を実現できる。
【図面の簡単な説明】
【0024】
【図1】本発明の実施の形態1におけるSiC半導体としてのSiC基板を概略的に示す断面図である。
【図2】本発明の実施の形態1におけるSiC半導体としてのSiC基板の洗浄方法を示すフローチャートである。
【図3】本発明の実施の形態1におけるSiC半導体としてのSiC基板の洗浄方法の一工程を概略的に示す断面図である。
【図4】本発明の実施の形態1におけるSiC半導体としてのSiC基板の洗浄方法の一工程を概略的に示す断面図である。
【図5】本発明の実施の形態2におけるSiC半導体としてのエピタキシャルウエハを概略的に示す断面図である。
【図6】本発明の実施の形態2におけるSiC半導体としてのエピタキシャルウエハの洗浄方法を示すフローチャートである。
【図7】本発明の実施の形態2におけるSiC半導体としてのエピタキシャルウエハの洗浄方法の一工程を概略的に示す断面図である。
【図8】本発明の実施の形態2におけるSiC半導体としてのエピタキシャルウエハの洗浄方法の一工程を概略的に示す断面図である。
【図9】本発明の実施の形態2におけるSiC半導体としてのエピタキシャルウエハの洗浄方法の一工程を概略的に示す断面図である。
【図10】本発明の実施の形態3におけるSiC半導体装置としてのMOSFETを概略的に示す断面図である。
【図11】本発明の実施の形態3におけるSiC半導体装置としてのMOSFETの製造方法を示すフローチャートである。
【図12】本発明の実施の形態3におけるSiC半導体装置としてのMOSFETの製造方法の一工程を概略的に示す断面図である。
【図13】本発明の実施の形態3におけるSiC半導体装置としてのMOSFETの製造方法の一工程を概略的に示す断面図である。
【図14】実施例で洗浄するエピタキシャルウエハを概略的に示す断面図である。
【発明を実施するための形態】
【0025】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。
【0026】
(実施の形態1)
図1は、本発明の実施の形態1におけるSiC半導体としてのSiC基板2を概略的に示す断面図である。図1を参照して、本発明のSiC半導体の一実施の形態であるSiC基板2について説明する。
【0027】
図1に示すように、SiC基板2は、表面2aを有する。表面2aは、1×1012cm-2以下、好ましくは1×1010cm-2以下の金属面密度を有する。金属面密度は低いほど好ましいが、容易に製造できる観点から、下限値はたとえば1×107cm-2である。
【0028】
ここで、金属面密度とは、たとえばチタン(Ti)、鉄(Fe)、ニッケル(Ni)、銅(Cu)などの各種金属の濃度を全反射蛍光X線分析(TXRF: Total X-ray Reflection Fluorescence)により測定した値である。つまり、金属面密度は、表面101aに存在する測定可能な金属不純物の面密度である。
【0029】
SiC基板2の導電型はたとえばn型であり、抵抗はたとえば0.02Ωcmである。SiC基板2のポリタイプは特に限定されないが、4H−SiCであることが好ましい。
【0030】
図2は、本発明の実施の形態1におけるSiC半導体としてのSiC基板2の洗浄方法を示すフローチャートである。図3および図4は、本発明の実施の形態1におけるSiC半導体としてのSiC基板の洗浄方法の一工程を概略的に示す断面図である。図1〜図4を参照して、本発明の一実施の形態におけるSiC半導体としてのSiC基板の洗浄方法を説明する。本実施の形態では、SiC半導体として、図3に示すSiC基板1を洗浄する方法を説明する。
【0031】
図2および図3に示すように、まず、表面1aを有するSiC基板1を準備する(ステップS1)。SiC基板1は、特に限定されないが、たとえば以下の方法により準備することができる。
【0032】
具体的には、たとえば、昇華法、CVD(Chemical Vapor Deposition:化学蒸着)法、HVPE(Hydride Vapor Phase Epitaxy:ハイドライド気相成長)法、MBE(Molecular Beam Epitaxy:分子線エピタキシ)法、OMVPE(OrganoMetallic Vapor Phase Epitaxy:有機金属気相成長)法などの気相成長法、フラックス法、高窒素圧溶液法などの液相成長法などにより成長されたSiCインゴットを準備する。その後、SiCインゴットから表面を有するSiC基板を切り出す。切り出す方法は特に限定されず、SiCインゴットからスライスなどによりSiC基板を切り出す。SiC基板の面方位は特に限定されない。
【0033】
次いで、切り出したSiC基板の表面を研磨する。研磨する面は、表面のみでもよく、表面と反対側の裏面をさらに研磨してもよい。研磨する方法は特に限定されないが、表面を平坦にするとともに、傷などのダメージを低減するために、たとえばCMP(Chemical Mechanical Polishing:化学機械研磨)を行なう。CMPでは、研磨剤としてコロイダルシリカ、砥粒としてダイヤモンド、酸化クロム、固定剤として接着剤、ワックスなどを用いる。なお、CMPと併せて、あるいは代わりに、電界研磨法、化学研磨法、機械研磨法などの他の研磨をさらに行なってもよい。また研磨を省略してもよい。これにより、図3に示す表面1aを有するSiC基板1を準備することができる。このようなSiC基板1として、たとえば導電型がn型であり、抵抗が0.02Ωcmの基板を用いる。
【0034】
次に、SiC基板1の表面1aを酸洗浄する。酸洗浄は、たとえば硫酸(H2SO4)と過酸化水素水(H2O2)とを含むSPM、塩酸(HCl)およびHClと硝酸(HNO3)の少なくとも1種の酸性溶液を用いてSiC基板1の表面1aを洗浄する。酸洗浄によりSiC基板1の表面1aの有機物を除去できる。なお、酸洗浄の代わりに、あるいは酸洗浄と併せて、RCA洗浄をしてもよい。酸洗浄およびRCA洗浄は省略されてもよい。
【0035】
次に、SiC基板1の表面1aをHF洗浄する。HF洗浄は、HFを用いてSiC基板1の表面1aを洗浄する。HF洗浄によりSiC基板1の表面1aに形成されている自然酸化膜を除去できる。HF洗浄は省略されてもよい。
【0036】
次に、図2および図4に示すように、700℃以上の温度で、かつO原子を含むドライ雰囲気で、SiC基板1の表面1aに酸化膜3を形成する(ステップS2)。ドライ雰囲気とは、気相中で酸化膜3を形成することを意味し、意図しない液相成分を含んでいてもよい。つまり、700℃以上の温度で、O原子を有するガスを含む気相中でSiC基板1の表面1aを熱処理することで、表面1aを酸化して酸化膜3を形成する。
【0037】
このステップS2では、O原子を含むドライ雰囲気は、O原子を有するガスを含む酸化ガスよりなる雰囲気である。O原子を含むドライ雰囲気は、たとえば酸素ガス(O2)、O2ガスと窒素(N2)ガスとの混合ガス、O2ガスとアルゴン(Ar)などの不活性ガスとの混合ガス、一酸化窒素(NO)ガスや一酸化二窒素(N2O)ガスなどの窒素酸化物(NOx)を含むガス、水蒸気を含むガスなどからなる。また、純度の高いガスを用いることが好ましく、大気(空気)は不純物が含まれているので、大気を用いないことが好ましい。
【0038】
ドライ雰囲気中の酸素濃度は、1%以上100%以下であることが好ましい。酸素濃度が1%未満の場合、SiCの酸化反応が十分に得られない。また、酸素濃度をより濃くすることで、SiCの酸化反応を十分に促進することができる。
【0039】
このステップS2では、700℃以上、好ましくは1200℃以下の温度でSiC基板1の表面1aに酸化膜3を形成する。700℃以上の場合、安定した化合物であるSiCの表面との酸化反応を促進できる。1200℃以下の場合、酸化反応の制御性を高めることができる。
【0040】
ステップS2において700℃以上の温度でSiC基板1を熱処理(熱酸化)する方法は、特に限定されないが、たとえば公知の酸化炉、RTA(Rapid Thermal Annealing:高速熱処理)炉、ベルトコンベアで高温炉に搬送し短時間で酸化を行なう炉などの熱処理装置を用いる技術を採用できる。高速昇降温度が得られるので、ステップS2においてRTA炉を用いることがより好ましい。
【0041】
またこのステップS2では、たとえば1分子層以上30nm以下の厚みの酸化膜3を形成するが、10nm以下の酸化膜3であることが好ましい。つまり、表面1aから裏面に向けて1分子層以上30nm以下、より好ましくは10nm以下の酸化膜3を形成することが好ましい。1分子層以上の厚みを有する酸化膜3を形成することで、表面1aの不純物、パーティクルなどを酸化膜3に取り込むことができる。30nm以下の酸化膜3を形成することで、後述する酸化膜3を除去するステップS3で酸化膜3を容易に除去できる。
【0042】
このステップS2においてSiC基板1の表面1aを酸化することで、SiC基板1の表面1aに付着しているパーティクル、金属不純物などを酸化膜3の表面や内部に取り込むことができる。なお、酸化膜は、たとえば酸化シリコンである。
【0043】
次に、図1および図2に示すように、酸化膜3を除去する(ステップS3)。このステップS3では、不純物、パーティクルなどを取り込んだ酸化膜3を除去するので、ステップS1で準備したSiC基板1の表面1aの不純物、パーティクルなどを除去することができる。
【0044】
このステップS3では、たとえばHF、好ましくは0.1%以上10%以下の希HF(DHF)を用いて除去する。HFを用いて除去する場合には、たとえば反応容器にHFを貯留させて、SiC基板1をHFに浸漬させることで酸化膜3を除去することができる。
【0045】
なお、酸化膜3を除去する方法はHFに限定されず、たとえばNH4F(フッ化アンモニウム)などの他の溶液を用いて除去してもよく、ドライエッチング、プラズマなどの気相中で酸化膜3を除去してもよい。
【0046】
また、HFなどの液相を用いたウエット洗浄をする場合には、ウエット洗浄後に、SiC基板1の表面1aを純水で洗浄してもよい(純水リンス工程)。純水は超純水であることが好ましい。純水に超音波を印加して洗浄してもよい。なお、この純水リンス工程は省略されてもよい。
【0047】
また、ウエット洗浄をする場合には、SiC基板の表面を乾燥してもよい(乾燥工程)。乾燥する方法は特に限定されないが、たとえばスピンドライヤー等により乾燥する。なお、この乾燥工程は省略されてもよい。
【0048】
以上の工程(ステップS1〜S3)を実施することにより、SiC基板1の表面1aに付着していた不純物、パーティクル(汚染物)などを除去することで、図1に示す金属面密度の低い表面2aを有するSiC基板2を製造することができる。なお、上記ステップS2およびS3を繰り返してもよい。
【0049】
続いて、本実施の形態におけるSiC半導体としてのSiC基板1の洗浄方法の効果について、従来技術と比較して説明する。
【0050】
従来技術であるSi基板の洗浄方法をSiC基板に適用しても、SiC基板はSi基板よりも酸化されにくい性質を有しているため、SiC基板には酸化膜が形成されにくい。たとえば上記特許文献1の洗浄方法をSiC基板に適用すると、オゾンが分解して、SiC基板の表面の酸化に寄与することはほとんどない。たとえばRCA洗浄をSiC基板に適用すると、硫酸および過酸化水素を含む薬液では、SiCとの酸化反応が進まず、SiC基板の表面の酸化に寄与することはほとんどない。このように、従来のSi基板の洗浄方法を適用しても、SiC基板に対しての洗浄効果は著しく低い。このため、従来のSi基板の洗浄方法でSiC基板を洗浄しても、SiC基板の表面の清浄は不十分であった。このように、SiC基板の洗浄方法は、確立された技術がなかった。
【0051】
そこで本発明者がSiC半導体に対して洗浄効果を発現するべくSiC基板の表面を酸化する方法を鋭意研究した結果、SiC基板は化学的に安定し、SiCは結晶的に丈夫であることに本発明者は着目した。Si基板ではダメージが生じ、表面の汚染物がSi基板中に拡散する恐れがある酸化方法であっても、SiC基板にはダメージや汚染物の拡散が生じにくいことを見い出し、上述した本実施の形態におけるSiC基板の洗浄方法を完成させた。すなわち、本実施の形態におけるSiC半導体としてのSiC基板1の洗浄方法は、SiC基板1の表面1aに酸化膜3を形成するステップS2と、酸化膜3を除去するステップS3とを備え、形成するステップS2では、700℃以上の温度で、かつO原子を含むドライ雰囲気で酸化膜3を形成する。
【0052】
ステップS2において、700℃以上の温度で、かつO原子を含むドライ雰囲気で酸化膜3を形成することにより、安定な化合物であるSiC基板1の表面1aを効果的に酸化できる。特に、ドライ雰囲気で酸化膜3を形成するので、液相を用いて酸化膜3を形成する場合に比べて、面方位の影響を低減できる。このため、SiC基板1の表面1aに付着していたTiなどの金属不純物、パーティクルなどを酸化膜3に均一に取り込むことができる。ステップS3において酸化膜3を除去することで、酸化膜3の内部または表面に取り込まれた不純物、パーティクルなどを除去することができる。
【0053】
また、700℃以上のドライ雰囲気での熱処理をSi基板に適用すると、Si基板の表面に荒れが生じるとともに、表面の汚染物がSi基板中に拡散する恐れがある。しかし、SiC基板1は化学的に安定しているので、700℃以上のドライ雰囲気での熱処理を適用しても、Si基板と比べて表面の荒れを低減し、かつ汚染物の拡散を低減できる。
【0054】
したがって、本実施の形態におけるSiC基板1の洗浄方法は、表面1aの洗浄効果を発現できる。
【0055】
このようにSiC基板1を洗浄することによって、図1に示すように、金属面密度が1×1012cm-2以下の表面2aを有するSiC基板2を実現することができる。このようなSiC基板2の表面2a上にエピタキシャル層を形成すると、エピタキシャル層の特性を向上することができる。
【0056】
(実施の形態2)
図5は、本発明の実施の形態2におけるSiC半導体としてのエピタキシャルウエハ101を概略的に示す断面図である。図5を参照して、本発明の一実施の形態であるエピタキシャルウエハ101を説明する。
【0057】
図5に示すように、エピタキシャルウエハ101は、SiC基板2と、エピタキシャル層120とを備えている。エピタキシャル層120は、バッファ層121と、耐圧保持層122と、ウエル領域123と、ソース領域124と、コンタクト領域125とを含んでいる。
【0058】
エピタキシャルウエハ101の表面101a(本実施の形態ではエピタキシャル層120の表面101a)は、1×1012cm-2以下、好ましくは1×1010cm-2以下の金属面密度を有する。下限値はたとえば1×107cm-2である。
【0059】
SiC基板2は、実施の形態1で説明した洗浄方法により洗浄された表面2aを有する。なお、SiC基板2の代わりに、ステップS2およびS3を実施していない図3に示すSiC基板1を用いてもよい。
【0060】
バッファ層121は、SiC基板2の表面2a上に形成されている。バッファ層121は、導電型がn型であり、その厚さはたとえば0.5μmである。またバッファ層121におけるn型の導電性不純物の濃度は、たとえば5×1017cm-3である。
【0061】
耐圧保持層122は、バッファ層121上に形成されており、また導電型がn型のSiCからなる。たとえば、耐圧保持層122の厚さは10μmであり、そのn型の導電性不純物の濃度はたとえば5×1015cm-3である。
【0062】
この耐圧保持層122の表面には、導電型がp型である複数のウエル領域123が互いに間隔を隔てて形成されている。ウエル領域123の内部において、ウエル領域123の表面層に導電型がn+であるソース領域124が形成されている。また、このソース領域124に隣接する位置には、導電型がp+であるコンタクト領域125が形成されている。
【0063】
図6は、本発明の実施の形態2におけるSiC半導体としてのエピタキシャルウエハの洗浄方法を示すフローチャートである。図7〜図9は、本発明の実施の形態2におけるSiC半導体としてのエピタキシャルウエハの洗浄方法の一工程を概略的に示す断面図である。図1〜図9を参照して、本実施の形態におけるSiC半導体としてのエピタキシャルウエハの洗浄方法について説明する。本実施の形態では、SiC半導体として、図8に示すエピタキシャルウエハ100を洗浄する方法を説明する。
【0064】
まず、図3および図6に示すように、SiC基板1を準備する(ステップS1)。ステップS1は、実施の形態1と同様であるため、その説明は繰り返さない。
【0065】
次に、図4および図6に示すように、SiC基板1の表面1aに酸化膜を形成し(ステップS2)、その後、酸化膜3を除去する(ステップS3)。ステップS2およびS3は実施の形態1と同様であるため、その説明は繰り返さない。これにより、SiC基板1の表面1aを洗浄することにより、図1に示す金属面密度が低い表面2aを有するSiC基板2を準備できる。なお、SiC基板2の表面2aの洗浄(つまり、ステップS2およびS3)は省略されてもよい。
【0066】
次に、図6および図7に示すように、SiC基板2の表面2a上に、気相成長法、液相成長法などにより、エピタキシャル層120を形成する(ステップS4)。本実施の形態では、たとえば以下のようにエピタキシャル層120を形成する。
【0067】
具体的には、図7に示すように、SiC基板2の表面2a上に、バッファ層121を形成する。バッファ層121は、たとえば導電型がn型のSiCからなり、たとえば厚さが0.5μmのエピタキシャル層である。またバッファ層121における導電性不純物の濃度は、たとえば5×1017cm-3である。
【0068】
その後、図7に示すように、バッファ層121上に耐圧保持層122を形成する。耐圧保持層122として、気相成長法、液相成長法などにより、導電型がn型のSiCからなる層を形成する。耐圧保持層122の厚さは、たとえば15μmである。また耐圧保持層122におけるn型の導電性不純物の濃度は、たとえば5×1015cm-3である。
【0069】
次に、図6および図8に示すように、エピタキシャル層120にイオン注入する(ステップS5)。本実施の形態では、図8に示すように、p型ウエル領域123と、n+ソース領域124と、p+コンタクト領域125とを、以下のように形成する。まず導電型がp型の不純物を耐圧保持層122の一部に選択的に注入することで、ウエル領域123を形成する。その後、n型の導電性不純物を所定の領域に選択的に注入することによってソース領域124を形成し、また導電型がp型の導電性不純物を所定の領域に選択的に注入することによってコンタクト領域125を形成する。なお、不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
【0070】
また、上記のイオン注入するステップS5において、各注入プロファイルは、後述するステップS2において酸化する厚み(図9における酸化膜3の厚み)を考慮する。
【0071】
このようなイオン注入するステップS5の後、活性化アニール処理が行われてもよい。たとえば、アルゴン雰囲気中、加熱温度1700℃で30分間のアニールが行われる。
【0072】
これらの工程により、図8に示すように、SiC基板2と、SiC基板2上に形成され、イオン注入された表面100aを有するエピタキシャル層120とを備えたエピタキシャルウエハ100を準備することができる。
【0073】
次に、エピタキシャルウエハ100の表面100aを洗浄する。具体的には、図6および図9に示すように、エピタキシャルウエハ100の表面100aに、700℃以上の温度で、かつO原子を含むドライ雰囲気で酸化膜3を形成する(ステップS2)。このステップS2は、実施の形態1におけるSiC基板1の表面1aに酸化膜を形成するステップS2と同様であるので、その説明は繰り返さない。
【0074】
ただし、ステップS5でエピタキシャルウエハ100にイオン注入することにより表面100aが表面荒れなどのダメージを受けた場合、このダメージ層を除去する目的で、ダメージ層を酸化してもよい。この場合、たとえば表面100aからSiC基板2に向けて30nmを超えて100nm以下酸化する。つまり、エピタキシャルウエハ100の表面100aに30nmを超えて100nm以下の厚みを有する酸化膜3を形成する。
【0075】
また、ダメージ層を除去せず、表面100aの洗浄のみを目的とする場合には、表面100aに形成されたイオン注入された層(ウエル領域123、ソース領域124およびコンタクト領域125)において酸化される領域(後述するステップS3でエピタキシャルウエハ100において除去される領域)を低減できるので、酸化膜3の厚みを1分子層以上30nm以下、より好ましくは10nm以下に形成することが好ましい。
【0076】
次に、エピタキシャルウエハ100の表面100aに形成された酸化膜3を除去する(ステップS3)。このステップS3は、実施の形態1におけるSiC基板1の表面1aに形成した酸化膜3を除去するステップS3と同様であるので、その説明は繰り返さない。
【0077】
以上の工程(S1〜S5)を実施することにより、エピタキシャルウエハ100の表面100aに付着していた不純物、パーティクルなどを洗浄することができる。なお、ステップS2およびステップS3を繰り返し行なってもよいこと、酸洗浄、RCA洗浄、HF洗浄など他の洗浄工程をさらに含んでもよいことは、実施の形態1と同様である。これにより、図5に示すように、金属面密度の低い表面101aを有するエピタキシャルウエハ101を実現することができる。
【0078】
以上説明したように、本実施の形態におけるSiC半導体としてのエピタキシャルウエハ100の洗浄方法によれば、SiCは化学的に安定であるので、Siでは表面荒れが生じること、汚染物が拡散することなどにより採用することができない700℃以上の温度で、かつO原子を含むドライ雰囲気で酸化膜3を形成できる。これにより、酸化されにくいSiCエピタキシャルウエハ100の表面100aを効果的に酸化できる。したがって、この酸化膜3を除去することにより、エピタキシャルウエハ100の表面100aの洗浄効果を発現できる。
【0079】
本実施の形態のSiC半導体としてのエピタキシャルウエハ100の洗浄方法することにより、図5に示すように、汚染物を低減し、金属面密度が1×1012cm-2以下の表面101aを有するエピタキシャルウエハ101を製造できる。この表面101a上にゲート酸化膜などの半導体装置を構成する絶縁膜を形成して半導体装置を作製すると、絶縁膜の特性を向上できるとともに、表面101aと絶縁膜との界面、および絶縁膜中に存在する不純物、パーティクルなどを低減することができる。したがって、半導体装置の逆方向電圧印加時の耐圧を向上できるとともに、順方向電圧印加時の動作の安定性および長期信頼性を向上することができる。よって、本発明のSiC半導体の洗浄方法は、ゲート酸化膜形成前のエピタキシャルウエハ100の表面100aに特に好適に用いられる。
【0080】
なお、本実施の形態で洗浄したエピタキシャルウエハ101は、洗浄した表面101aに絶縁膜を形成することで絶縁膜の特性を向上できるので、絶縁膜を有する半導体装置に好適に用いることができる。したがって、本実施の形態で洗浄したエピタキシャルウエハ101は、たとえばMOSFET(Metal Oxide Semiconductor Field Effect Transistor:電界効果トランジスタ)やIGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)などの絶縁ゲート型電界効果部を有する半導体装置や、JFET(Junction Field-Effect Transistor:接合電界効果トランジスタ)などに好適に用いることができる。
【0081】
ここで、実施の形態1では、SiC基板1の表面1aを洗浄する方法について説明した。実施の形態2では、SiC基板2と、SiC基板2上に形成されたSiCエピタキシャル層120とを備え、SiCエピタキシャル層120はイオン注入された表面100aを有するエピタキシャルウエハ100の表面100aを洗浄する方法について説明した。しかし、本発明の洗浄方法は、イオン注入されていない表面を有するSiCエピタキシャル層にも適用することができる。また、エピタキシャルウエハ100を洗浄する場合には、エピタキシャルウエハ100を構成するSiC基板の表面、および、エピタキシャルウエハ100の表面100aの少なくとも一方を洗浄してもよい。また、エピタキシャルウエハを洗浄する場合には、SiC基板2を備えていないエピタキシャルウエハの表面を洗浄してもよく、SiC基板以外の異種基板を備えたエピタキシャルウエハの表面を洗浄してもよい。つまり、本発明のSiC半導体の洗浄方法は、(i)SiC基板を洗浄する場合と、(ii)SiC基板と、SiC基板上に形成されたSiCエピタキシャル層とを有するエピタキシャルウエハにおいて、エピタキシャル層の表面およびSiC基板の少なくとも一方を洗浄する場合と、(iii)SiC基板を備えていないSiCエピタキシャル層を有するエピタキシャルウエハの表面を洗浄する場合と、(iv)異種基板と、異種基板上に形成されたSiCエピタキシャル層とを有するエピタキシャルウエハの表面を洗浄する場合とを含み、(ii)〜(iv)のSiCエピタキシャル層は、表面からイオン注入されたものと、イオン注入されていないものとを含む。
【0082】
また、金属面密度が1×1012cm-2以下の表面を有するSiC半導体として、実施の形態1ではSiC基板2を説明し、実施の形態2ではSiC基板2と、SiC基板2上に形成されたSiCエピタキシャル層120とを備え、SiCエピタキシャル層120はイオン注入された表面101aを有するエピタキシャルウエハ101を説明した。しかし、本発明のSiC半導体は、SiC基板2を備えていないエピタキシャルウエハであってもよく、SiC基板以外の異種基板を備えたエピタキシャルウエハであってもよい。つまり、本発明のSiC半導体は、(i)SiC基板と、(ii)SiC基板と、SiC基板上に形成されたSiCエピタキシャル層とを有するエピタキシャルウエハと、(iii)SiC基板を備えていないSiCエピタキシャル層を有するエピタキシャルウエハと、(iv)異種基板と、異種基板上に形成されたSiCエピタキシャル層とを有するエピタキシャルウエハとを含み、(ii)〜(iv)のSiCエピタキシャル層は、表面からイオン注入されたものと、イオン注入されていないものとを含む。
【0083】
(実施の形態3)
図10は、本発明の実施の形態3におけるSiC半導体装置としてのMOSFET102を概略的に示す断面図である。図10を参照して、本発明のSiC半導体装置の一実施の形態であるMOSFET102を説明する。
【0084】
図10に示すように、MOSFET102は、縦型DiMOSFET(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)であって、実施の形態2のエピタキシャルウエハ101と、酸化膜126と、ソース電極111と、上部ソース電極127と、ゲート電極110と、ドレイン電極112とを備えている。エピタキシャルウエハ101は、SiC基板2と、エピタキシャル層120とを含んでいる。エピタキシャル層120は、バッファ層121と、耐圧保持層122と、ウエル領域123と、ソース領域124と、コンタクト領域125とを有している。
【0085】
エピタキシャル層120の表面101aの金属面密度は、1×1012cm-2以下である。この表面101a上に、ゲート絶縁膜である酸化膜126が接して設けられている。詳細には、酸化膜126は、一方のウエル領域123におけるソース領域124上から、ウエル領域123、2つのウエル領域123の間において露出する耐圧保持層122、他方のウエル領域123および当該他方のウエル領域123におけるソース領域124上にまで延在するように形成されている。
【0086】
ゲート電極110は、酸化膜126上に形成されている。また、ソース領域124およびコンタクト領域125上にはソース電極111が形成されている。このソース電極111上には上部ソース電極127が形成されている。ドレイン電極112は、SiC基板2の表面2aと反対側の裏面に形成されている。
【0087】
酸化膜126と、エピタキシャル層120のソース領域124、コンタクト領域125、ウエル領域123および耐圧保持層122との界面から10nm以内の領域における窒素原子濃度の最大値は1×1021cm-3以上である。これにより、特に酸化膜126下のチャネル領域(酸化膜126に接する部分であって、ソース領域124と耐圧保持層122との間のウエル領域123の部分)の移動度を向上させることができる。
【0088】
図11は、本発明の実施の形態3におけるSiC半導体装置としてのMOSFET102の製造方法を示すフローチャートである。図12および図13は、本発明の実施の形態3におけるSiC半導体装置としてのMOSFETの製造方法の一工程を概略的に示す断面図である。図5、図10〜図13を参照して、本実施の形態におけるMOSET102の製造方法を説明する。
【0089】
まず、図5および図11に示すように、実施の形態2におけるエピタキシャルウエハの洗浄方法にしたがって、図5に示すエピタキシャルウエハ101を製造する(ステップS1〜S5)。ステップS1〜S5は実施の形態2と同様であるため、その説明は繰り返さない。
【0090】
次に、図11および図12に示すように、エピタキシャルウエハ101の表面101a上に、酸化膜126を形成する(ステップS6)。具体的には、図12に示すように、耐圧保持層122と、ウエル領域123と、ソース領域124と、コンタクト領域125との上を覆うように、酸化膜126を形成する。この形成はたとえば熱酸化(ドライ酸化)により行なうことができる。熱酸化は、たとえばO2、O3、N2Oなどの酸素原子を含む雰囲気中で高温に加熱する。熱酸化の条件は、たとえば、加熱温度が1200℃であり、また加熱時間が30分である。なお、酸化膜126の形成は、熱酸化に限定されず、たとえばCVD法、スパッタリング法などにより形成してもよい。酸化膜126は、たとえば50nmの厚みを有するシリコン酸化膜からなる。
【0091】
その後、窒素アニールを行なう(ステップS7)。具体的には、一酸化窒素(NO)雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が1100℃であり、加熱時間が120分である。この結果、耐圧保持層122、ウエル領域123、ソース領域124、およびコンタクト領域125の各々と、酸化膜126との界面近傍に、窒素原子を導入することができる。
【0092】
なお、この窒素アニール工程(ステップS7)の後、さらに不活性ガスであるアルゴンガスを用いたアニール処理を行ってもよい。この処理の条件は、たとえば、加熱温度が1100℃であり、加熱時間が60分である。
【0093】
この窒素アニール工程(ステップS7)やアルゴンガスを用いたアニール処理の後、さらに、有機洗浄、酸洗浄、RCA洗浄などの表面洗浄化を行ってもよい。
【0094】
次に、図10、図11および図13に示すように、電極を形成する(ステップS8)。まず、図13に示すソース電極111を、以下のように形成する。具体的には、酸化膜126上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜を形成する。このレジスト膜をマスクとして用いて、酸化膜126のうちソース領域124およびコンタクト領域125上に位置する部分をエッチングにより除去する。これにより、酸化膜126に開口部126aを形成する。たとえば蒸着法により、この開口部126aにおいてソース領域124およびコンタクト領域125の各々と接触するように導電体膜を形成する。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去(リフトオフ)が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル(Ni)からなる。このリフトオフの結果、ソース電極111が形成される。
【0095】
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン(Ar)ガスの雰囲気中、加熱温度950℃で2分の熱処理が行なわれる。
【0096】
その後、図10に示すように、たとえば蒸着法により、ソース電極111上に上部ソース電極127を形成する。また、たとえば蒸着法により、SiC基板2の裏面上にドレイン電極112を形成する。
【0097】
またゲート電極110をたとえば以下のように形成する。予め酸化膜126上の領域に位置する開口パターンを有するレジスト膜を形成し、当該レジスト膜の全面を覆うようにゲート電極を構成する導電体膜を形成する。そして、レジスト膜を除去することによって、ゲート電極となるべき導電体膜の部分以外の導電体膜を除去(リフトオフ)する。この結果、図10に示すように、酸化膜126上にゲート電極110を形成することができる。
【0098】
以上の工程(ステップS1〜S8)を実施することにより、図10に示すSiC半導体装置としてのMOSFET102を製造することができる。
【0099】
なお、本実施の形態における導電型が入れ替えられた構成、すなわちp型とn型とが入れ替えられた構成を用いることもできる。
【0100】
また、MOSFET102を作製するためにSiC基板2を用いているが、基板の材料はSiCに限定されず、他の材料の結晶を用いて作製されてもよい。また、SiC基板2が省略されてもよい。
【0101】
以上説明したように、本実施の形態におけるSiC半導体装置の一例としてのMOSFET102は、金属面密度が1×1012cm-2以下である表面101aを有するエピタキシャルウエハ101と、この表面101a上に形成された酸化膜126とを備えている。
【0102】
エピタキシャルウエハ101の表面101aは、700℃以上の温度で、かつO原子を含むドライ雰囲気で酸化膜3(図9参照)を形成し、酸化膜3を除去することで金属面密度が1×1012cm-2以下まで低減されている。この表面101a上に、SiC半導体装置を構成する酸化膜126を形成してSiC半導体装置(本実施の形態ではMOSFET102)を作製すると、酸化膜126の耐圧などの特性を向上できるとともに、表面101aと酸化膜3との界面、および酸化膜3中に存在する不純物、パーティクルなどを低減することができる。したがって、MOSFET102の逆方向電圧印加時の耐圧を向上できる。また、エピタキシャルウエハ101の表面101aと酸化膜126との界面に存在するトラップ(界面準位または、界面準位密度とも言う)を低減できる。これにより、エピタキシャルウエハ101において酸化膜126と対向する領域において、反転チャネル層となるキャリアの多くが界面準位にトラップされることを抑制することができる。さらに、トラップされたキャリアが固定電荷として振舞うことを抑制することができる。このため、ゲート電極の印加電圧(しきい値電圧)を小さく維持して、キャリアの多くをソース−ドレイン間の電流に寄与できる。これにより、チャネル移動度を向上することができる。したがって、順方向電圧印加時の動作の安定性および長期信頼性を向上することができる。よって、SiC半導体装置の特性を向上することができる。
【0103】
なお、本実施の形態では、SiC半導体装置としてMOSFETを例に挙げて説明したが、本発明のSiC半導体装置は、IGBTなどの絶縁ゲート型電界効果部を有する半導体装置や、JFETなどにも適用することができる。
【実施例】
【0104】
本実施例では、700℃以上の温度で、かつO原子を含むドライ雰囲気で酸化膜を形成することの効果について調べた。
【0105】
本実施例では、SiC半導体として、図14に示すエピタキシャルウエハ130の表面130aを洗浄した。なお、図14は、実施例で洗浄するエピタキシャルウエハ130を概略的に示す断面図である。
【0106】
具体的には、まず、SiC基板1として、表面1aを有する4H−SiC基板を準備した(ステップS1)。
【0107】
次に、エピタキシャル層120を構成する層として、10μmの厚みを有し、1×1016cm-3の不純物濃度を有するp型SiC層131をCVD法により成長した(ステップS4)。
【0108】
次に、SiO2をマスクとして用いて、リン(P)をn型不純物として1×1019cm-3の不純物濃度を有するソース領域124およびドレイン領域129を形成した。また、アルミニウム(Al)をp型不純物として1×1019cm-3の不純物濃度を有するコンタクト領域125を形成した(ステップS5)。なお、各々のイオン注入をした後には、マスクを除去した。
【0109】
次に、活性化アニール処理を行なった。この活性化アニール処理としては、Arガスを雰囲気ガスとして用いて、加熱温度1700〜1800℃、加熱時間30分と条件とした。これにより、表面130aを有するエピタキシャルウエハ130を準備した。
【0110】
次に、エピタキシャルウエハ130の表面130aを、SPMを用いて酸洗浄した。これにより、表面130aの有機物が除去されたことを確認した。
【0111】
次に、エピタキシャルウエハ130をHFへ浸漬した。これにより、表面130aの自然酸化膜が除去されたことを確認した。
【0112】
次に、エピタキシャルウエハ130を酸化炉へ導入し、1200℃の温度で、かつ100%の酸素を含むドライ雰囲気で、エピタキシャルウエハ130の表面130aを1時間熱処理した(ステップS3)。これにより、エピタキシャルウエハ130の表面130aに、100nmの厚みの酸化膜が形成されたことを確認した。
【0113】
次に、エピタキシャルウエハ130をHFに浸漬した。これにより、ステップS2で形成した酸化膜が除去された(ステップS3)ことを確認した。
【0114】
以上の工程(ステップS1〜S5)により、エピタキシャルウエハ130の表面130aを洗浄した。洗浄後の表面130aについて、金属面密度を全反射蛍光X線分析(TXRF: Total X-ray Reflection Fluorescence)により測定した結果、エピタキシャルウエハの表面の金属面密度が1×1010cm-2以下であったことを確認した。洗浄後のエピタキシャルウエハの表面の金属面密度は、洗浄前のエピタキシャルウエハの金属面密度よりも低かった。
【0115】
以上より、本実施例によれば、700℃以上の温度で、かつ酸素原子を含むドライ雰囲気で酸化膜を形成することにより、SiC半導体の表面に酸化膜を形成できることがわかった。また、SiC半導体の表面に酸化膜を形成し、かつこの酸化膜を除去することにより、表面に付着していた金属不純物などを低減できることがわかった。さらに、本発明の洗浄方法を用いることにより、表面の金属面密度を1×1010cm-2以下にできることがわかった。
【0116】
以上のように本発明の実施の形態および実施例について説明を行なったが、各実施の形態および実施例の特徴を適宜組み合わせることも当初から予定している。また、今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態および実施例ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0117】
1,2 SiC基板、1a,2a,100a,101a,130a 表面、3,126 酸化膜、100,101,130 エピタキシャルウエハ、102 MOSFET、110 ゲート電極、111 ソース電極、112 ドレイン電極、120 エピタキシャル層、121 バッファ層、122 耐圧保持層、123 ウエル領域、124 ソース領域、125 コンタクト領域、126a 開口部、127 上部ソース電極、129 ドレイン領域、131 p型SiC層。
【技術分野】
【0001】
本発明は、炭化珪素(SiC)半導体の洗浄方法、SiC半導体およびSiC半導体装置に関し、より特定的には酸化膜を有する半導体装置に用いるSiC半導体洗浄方法、SiC半導体およびSiC半導体装置に関する。
【背景技術】
【0002】
従来より、半導体の表面に付着している付着物を除去するために洗浄を行なっている。このような洗浄方法として、たとえば、特開平6−314679号公報(特許文献1)に開示の技術や公知のRCA洗浄が挙げられる。
【0003】
特許文献1に開示の半導体基板の洗浄方法は、以下のように行なう。すなわち、シリコン(Si)基板をオゾンを含む超純水で洗浄してSi酸化膜を形成し、このSi酸化膜の内部や表面にパーティクルおよび金属不純物を取り込む。次に、このSi基板を希フッ酸水溶液で洗浄してSi酸化膜をエッチング除去し、同時にパーティクルおよび金属不純物を除去する。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平6−314679号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
SiCは、バンドギャップが大きく、また絶縁破壊電界および熱伝導率はSiと比較して大きい一方、キャリアの移動度はSiと同程度に大きく、電子の飽和ドリフト速度も大きい。そのため、高効率化、高耐圧化、および大容量化を要求される半導体装置への適用が期待される。そこで、本発明者はSiC半導体を半導体装置に用いることに着目した。SiC半導体を半導体装置に用いる場合には、SiC半導体の表面を洗浄する必要がある。
【0006】
しかし、上記特許文献1の洗浄方法をSiC半導体に適用すると、SiCはSiよりも熱的に安定な化合物であるので、SiC半導体の表面が酸化されにくいことを本発明者は初めて明らかにした。つまり、上記特許文献1の洗浄方法は、Si半導体の表面を酸化することはできるが、SiC半導体の表面を十分に酸化できない。このため、SiC半導体の表面を十分に洗浄することはできない。十分に洗浄されていないSiC半導体を用いてエピタキシャル成長層や半導体装置を製造すると、エピタキシャル成長層や半導体装置の特性が悪化する。
【0007】
したがって、本発明の一の目的は、これまでウエットプロセスで行なわれていたSiC半導体の洗浄プロセスにドライプロセスを加えることで、SiC半導体に対する洗浄効果を発現できるSiC半導体の洗浄方法を提供することである。
【0008】
本発明の他の目的は、特性を向上できるSiC半導体およびSiC半導体装置を提供することである。
【課題を解決するための手段】
【0009】
本発明のSiC半導体の洗浄方法は、SiC半導体の表面に酸化膜を形成する工程と、酸化膜を除去する工程とを備え、形成する工程では、700℃以上の温度で、かつ酸素(O)原子を含むドライ雰囲気で酸化膜を形成する。
【0010】
本発明者がSiC半導体に対する洗浄効果を発現するための条件について鋭意研究した結果、700℃以上の温度で、かつOを含むドライ雰囲気中で、安定な化合物であるSiC半導体の表面を効果的に酸化できることを見い出した。したがって、本発明のSiC半導体の洗浄方法によれば、SiC半導体の表面を効果的に酸化することができるので、表面に付着していた不純物、パーティクルなどを取り込んで酸化膜を形成することができる。この酸化膜を除去することで、SiC半導体の表面の不純物、パーティクルなどを除去することができる。よって、本発明のSiC半導体の洗浄方法は、SiC半導体に対する洗浄効果を発現できる。
【0011】
上記SiC半導体の洗浄方法において好ましくは、ドライ雰囲気は、酸素濃度が1%以上100%以下である。
【0012】
酸素濃度が1%未満の場合、SiCの酸化反応が十分に得られない。また、酸素濃度をより濃くすることで、SiCの酸化反応を十分に促進することができる。
【0013】
上記SiC半導体の洗浄方法において好ましくは、ドライ雰囲気は、水蒸気を含む。酸素原子源として水蒸気を用いても、SiC半導体の表面に酸化膜を形成することができる。
【0014】
上記SiC半導体の洗浄方法において好ましくは、除去する工程では、フッ化水素(HF)を用いて酸化膜を除去する。
【0015】
これにより、酸化膜を容易に除去できるので、表面に残存する酸化膜を低減することができる。
【0016】
上記SiC半導体の洗浄方法において好ましくは、形成する工程では、1分子層以上30nm以下の厚みの酸化膜を形成する。
【0017】
1分子層以上の厚みを有する酸化膜を形成することで、表面の不純物、パーティクルなどを酸化膜に取り込むことができる。30nm以下、好ましくは10nm以下の酸化膜を形成することで、SiC半導体において除去される領域を低減することができる。
【0018】
本発明のSiC半導体は、表面を有するSiC半導体において、表面の金属面密度は、1×1012cm-2以下であることを特徴とする。
【0019】
本発明のSiC半導体によれば、表面の金属面密度を上記範囲まで低減できるので、この表面上にエピタキシャル層を形成する場合には、エピタキシャル層の特性を向上することができる。また、この表面上に半導体装置を構成する酸化膜を形成する場合には、SiC半導体と酸化膜との界面に存在する金属不純物を低減でき、かつ酸化膜中に存在する金属不純物も低減できる。このため、この酸化膜がSiC半導体装置を構成する場合、SiC半導体装置の特性を向上することができる。
【0020】
本発明のSiC半導体装置は、上記SiC半導体と、上記SiC半導体の表面上に形成された酸化膜とを備えている。
【0021】
本発明のSiC半導体装置によれば、SiC半導体と酸化膜との界面に存在する金属不純物を低減でき、かつ酸化膜中に存在する金属不純物も低減できる。これにより、酸化膜の耐圧を向上できる。したがって、SiC半導体装置の特性を向上することができる。
【発明の効果】
【0022】
以上説明したように、本発明のSiC半導体の洗浄方法によれば、700℃以上の温度で、かつO原子を含むドライ雰囲気で酸化膜を形成することにより、SiC半導体に対する洗浄効果を発現できる。
【0023】
また本発明のSiC半導体およびSiC半導体装置によれば、SiC半導体の表面の金属面密度が1×1012cm-2以下であるので、特性を向上できるSiC半導体およびSiC半導体装置を実現できる。
【図面の簡単な説明】
【0024】
【図1】本発明の実施の形態1におけるSiC半導体としてのSiC基板を概略的に示す断面図である。
【図2】本発明の実施の形態1におけるSiC半導体としてのSiC基板の洗浄方法を示すフローチャートである。
【図3】本発明の実施の形態1におけるSiC半導体としてのSiC基板の洗浄方法の一工程を概略的に示す断面図である。
【図4】本発明の実施の形態1におけるSiC半導体としてのSiC基板の洗浄方法の一工程を概略的に示す断面図である。
【図5】本発明の実施の形態2におけるSiC半導体としてのエピタキシャルウエハを概略的に示す断面図である。
【図6】本発明の実施の形態2におけるSiC半導体としてのエピタキシャルウエハの洗浄方法を示すフローチャートである。
【図7】本発明の実施の形態2におけるSiC半導体としてのエピタキシャルウエハの洗浄方法の一工程を概略的に示す断面図である。
【図8】本発明の実施の形態2におけるSiC半導体としてのエピタキシャルウエハの洗浄方法の一工程を概略的に示す断面図である。
【図9】本発明の実施の形態2におけるSiC半導体としてのエピタキシャルウエハの洗浄方法の一工程を概略的に示す断面図である。
【図10】本発明の実施の形態3におけるSiC半導体装置としてのMOSFETを概略的に示す断面図である。
【図11】本発明の実施の形態3におけるSiC半導体装置としてのMOSFETの製造方法を示すフローチャートである。
【図12】本発明の実施の形態3におけるSiC半導体装置としてのMOSFETの製造方法の一工程を概略的に示す断面図である。
【図13】本発明の実施の形態3におけるSiC半導体装置としてのMOSFETの製造方法の一工程を概略的に示す断面図である。
【図14】実施例で洗浄するエピタキシャルウエハを概略的に示す断面図である。
【発明を実施するための形態】
【0025】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。
【0026】
(実施の形態1)
図1は、本発明の実施の形態1におけるSiC半導体としてのSiC基板2を概略的に示す断面図である。図1を参照して、本発明のSiC半導体の一実施の形態であるSiC基板2について説明する。
【0027】
図1に示すように、SiC基板2は、表面2aを有する。表面2aは、1×1012cm-2以下、好ましくは1×1010cm-2以下の金属面密度を有する。金属面密度は低いほど好ましいが、容易に製造できる観点から、下限値はたとえば1×107cm-2である。
【0028】
ここで、金属面密度とは、たとえばチタン(Ti)、鉄(Fe)、ニッケル(Ni)、銅(Cu)などの各種金属の濃度を全反射蛍光X線分析(TXRF: Total X-ray Reflection Fluorescence)により測定した値である。つまり、金属面密度は、表面101aに存在する測定可能な金属不純物の面密度である。
【0029】
SiC基板2の導電型はたとえばn型であり、抵抗はたとえば0.02Ωcmである。SiC基板2のポリタイプは特に限定されないが、4H−SiCであることが好ましい。
【0030】
図2は、本発明の実施の形態1におけるSiC半導体としてのSiC基板2の洗浄方法を示すフローチャートである。図3および図4は、本発明の実施の形態1におけるSiC半導体としてのSiC基板の洗浄方法の一工程を概略的に示す断面図である。図1〜図4を参照して、本発明の一実施の形態におけるSiC半導体としてのSiC基板の洗浄方法を説明する。本実施の形態では、SiC半導体として、図3に示すSiC基板1を洗浄する方法を説明する。
【0031】
図2および図3に示すように、まず、表面1aを有するSiC基板1を準備する(ステップS1)。SiC基板1は、特に限定されないが、たとえば以下の方法により準備することができる。
【0032】
具体的には、たとえば、昇華法、CVD(Chemical Vapor Deposition:化学蒸着)法、HVPE(Hydride Vapor Phase Epitaxy:ハイドライド気相成長)法、MBE(Molecular Beam Epitaxy:分子線エピタキシ)法、OMVPE(OrganoMetallic Vapor Phase Epitaxy:有機金属気相成長)法などの気相成長法、フラックス法、高窒素圧溶液法などの液相成長法などにより成長されたSiCインゴットを準備する。その後、SiCインゴットから表面を有するSiC基板を切り出す。切り出す方法は特に限定されず、SiCインゴットからスライスなどによりSiC基板を切り出す。SiC基板の面方位は特に限定されない。
【0033】
次いで、切り出したSiC基板の表面を研磨する。研磨する面は、表面のみでもよく、表面と反対側の裏面をさらに研磨してもよい。研磨する方法は特に限定されないが、表面を平坦にするとともに、傷などのダメージを低減するために、たとえばCMP(Chemical Mechanical Polishing:化学機械研磨)を行なう。CMPでは、研磨剤としてコロイダルシリカ、砥粒としてダイヤモンド、酸化クロム、固定剤として接着剤、ワックスなどを用いる。なお、CMPと併せて、あるいは代わりに、電界研磨法、化学研磨法、機械研磨法などの他の研磨をさらに行なってもよい。また研磨を省略してもよい。これにより、図3に示す表面1aを有するSiC基板1を準備することができる。このようなSiC基板1として、たとえば導電型がn型であり、抵抗が0.02Ωcmの基板を用いる。
【0034】
次に、SiC基板1の表面1aを酸洗浄する。酸洗浄は、たとえば硫酸(H2SO4)と過酸化水素水(H2O2)とを含むSPM、塩酸(HCl)およびHClと硝酸(HNO3)の少なくとも1種の酸性溶液を用いてSiC基板1の表面1aを洗浄する。酸洗浄によりSiC基板1の表面1aの有機物を除去できる。なお、酸洗浄の代わりに、あるいは酸洗浄と併せて、RCA洗浄をしてもよい。酸洗浄およびRCA洗浄は省略されてもよい。
【0035】
次に、SiC基板1の表面1aをHF洗浄する。HF洗浄は、HFを用いてSiC基板1の表面1aを洗浄する。HF洗浄によりSiC基板1の表面1aに形成されている自然酸化膜を除去できる。HF洗浄は省略されてもよい。
【0036】
次に、図2および図4に示すように、700℃以上の温度で、かつO原子を含むドライ雰囲気で、SiC基板1の表面1aに酸化膜3を形成する(ステップS2)。ドライ雰囲気とは、気相中で酸化膜3を形成することを意味し、意図しない液相成分を含んでいてもよい。つまり、700℃以上の温度で、O原子を有するガスを含む気相中でSiC基板1の表面1aを熱処理することで、表面1aを酸化して酸化膜3を形成する。
【0037】
このステップS2では、O原子を含むドライ雰囲気は、O原子を有するガスを含む酸化ガスよりなる雰囲気である。O原子を含むドライ雰囲気は、たとえば酸素ガス(O2)、O2ガスと窒素(N2)ガスとの混合ガス、O2ガスとアルゴン(Ar)などの不活性ガスとの混合ガス、一酸化窒素(NO)ガスや一酸化二窒素(N2O)ガスなどの窒素酸化物(NOx)を含むガス、水蒸気を含むガスなどからなる。また、純度の高いガスを用いることが好ましく、大気(空気)は不純物が含まれているので、大気を用いないことが好ましい。
【0038】
ドライ雰囲気中の酸素濃度は、1%以上100%以下であることが好ましい。酸素濃度が1%未満の場合、SiCの酸化反応が十分に得られない。また、酸素濃度をより濃くすることで、SiCの酸化反応を十分に促進することができる。
【0039】
このステップS2では、700℃以上、好ましくは1200℃以下の温度でSiC基板1の表面1aに酸化膜3を形成する。700℃以上の場合、安定した化合物であるSiCの表面との酸化反応を促進できる。1200℃以下の場合、酸化反応の制御性を高めることができる。
【0040】
ステップS2において700℃以上の温度でSiC基板1を熱処理(熱酸化)する方法は、特に限定されないが、たとえば公知の酸化炉、RTA(Rapid Thermal Annealing:高速熱処理)炉、ベルトコンベアで高温炉に搬送し短時間で酸化を行なう炉などの熱処理装置を用いる技術を採用できる。高速昇降温度が得られるので、ステップS2においてRTA炉を用いることがより好ましい。
【0041】
またこのステップS2では、たとえば1分子層以上30nm以下の厚みの酸化膜3を形成するが、10nm以下の酸化膜3であることが好ましい。つまり、表面1aから裏面に向けて1分子層以上30nm以下、より好ましくは10nm以下の酸化膜3を形成することが好ましい。1分子層以上の厚みを有する酸化膜3を形成することで、表面1aの不純物、パーティクルなどを酸化膜3に取り込むことができる。30nm以下の酸化膜3を形成することで、後述する酸化膜3を除去するステップS3で酸化膜3を容易に除去できる。
【0042】
このステップS2においてSiC基板1の表面1aを酸化することで、SiC基板1の表面1aに付着しているパーティクル、金属不純物などを酸化膜3の表面や内部に取り込むことができる。なお、酸化膜は、たとえば酸化シリコンである。
【0043】
次に、図1および図2に示すように、酸化膜3を除去する(ステップS3)。このステップS3では、不純物、パーティクルなどを取り込んだ酸化膜3を除去するので、ステップS1で準備したSiC基板1の表面1aの不純物、パーティクルなどを除去することができる。
【0044】
このステップS3では、たとえばHF、好ましくは0.1%以上10%以下の希HF(DHF)を用いて除去する。HFを用いて除去する場合には、たとえば反応容器にHFを貯留させて、SiC基板1をHFに浸漬させることで酸化膜3を除去することができる。
【0045】
なお、酸化膜3を除去する方法はHFに限定されず、たとえばNH4F(フッ化アンモニウム)などの他の溶液を用いて除去してもよく、ドライエッチング、プラズマなどの気相中で酸化膜3を除去してもよい。
【0046】
また、HFなどの液相を用いたウエット洗浄をする場合には、ウエット洗浄後に、SiC基板1の表面1aを純水で洗浄してもよい(純水リンス工程)。純水は超純水であることが好ましい。純水に超音波を印加して洗浄してもよい。なお、この純水リンス工程は省略されてもよい。
【0047】
また、ウエット洗浄をする場合には、SiC基板の表面を乾燥してもよい(乾燥工程)。乾燥する方法は特に限定されないが、たとえばスピンドライヤー等により乾燥する。なお、この乾燥工程は省略されてもよい。
【0048】
以上の工程(ステップS1〜S3)を実施することにより、SiC基板1の表面1aに付着していた不純物、パーティクル(汚染物)などを除去することで、図1に示す金属面密度の低い表面2aを有するSiC基板2を製造することができる。なお、上記ステップS2およびS3を繰り返してもよい。
【0049】
続いて、本実施の形態におけるSiC半導体としてのSiC基板1の洗浄方法の効果について、従来技術と比較して説明する。
【0050】
従来技術であるSi基板の洗浄方法をSiC基板に適用しても、SiC基板はSi基板よりも酸化されにくい性質を有しているため、SiC基板には酸化膜が形成されにくい。たとえば上記特許文献1の洗浄方法をSiC基板に適用すると、オゾンが分解して、SiC基板の表面の酸化に寄与することはほとんどない。たとえばRCA洗浄をSiC基板に適用すると、硫酸および過酸化水素を含む薬液では、SiCとの酸化反応が進まず、SiC基板の表面の酸化に寄与することはほとんどない。このように、従来のSi基板の洗浄方法を適用しても、SiC基板に対しての洗浄効果は著しく低い。このため、従来のSi基板の洗浄方法でSiC基板を洗浄しても、SiC基板の表面の清浄は不十分であった。このように、SiC基板の洗浄方法は、確立された技術がなかった。
【0051】
そこで本発明者がSiC半導体に対して洗浄効果を発現するべくSiC基板の表面を酸化する方法を鋭意研究した結果、SiC基板は化学的に安定し、SiCは結晶的に丈夫であることに本発明者は着目した。Si基板ではダメージが生じ、表面の汚染物がSi基板中に拡散する恐れがある酸化方法であっても、SiC基板にはダメージや汚染物の拡散が生じにくいことを見い出し、上述した本実施の形態におけるSiC基板の洗浄方法を完成させた。すなわち、本実施の形態におけるSiC半導体としてのSiC基板1の洗浄方法は、SiC基板1の表面1aに酸化膜3を形成するステップS2と、酸化膜3を除去するステップS3とを備え、形成するステップS2では、700℃以上の温度で、かつO原子を含むドライ雰囲気で酸化膜3を形成する。
【0052】
ステップS2において、700℃以上の温度で、かつO原子を含むドライ雰囲気で酸化膜3を形成することにより、安定な化合物であるSiC基板1の表面1aを効果的に酸化できる。特に、ドライ雰囲気で酸化膜3を形成するので、液相を用いて酸化膜3を形成する場合に比べて、面方位の影響を低減できる。このため、SiC基板1の表面1aに付着していたTiなどの金属不純物、パーティクルなどを酸化膜3に均一に取り込むことができる。ステップS3において酸化膜3を除去することで、酸化膜3の内部または表面に取り込まれた不純物、パーティクルなどを除去することができる。
【0053】
また、700℃以上のドライ雰囲気での熱処理をSi基板に適用すると、Si基板の表面に荒れが生じるとともに、表面の汚染物がSi基板中に拡散する恐れがある。しかし、SiC基板1は化学的に安定しているので、700℃以上のドライ雰囲気での熱処理を適用しても、Si基板と比べて表面の荒れを低減し、かつ汚染物の拡散を低減できる。
【0054】
したがって、本実施の形態におけるSiC基板1の洗浄方法は、表面1aの洗浄効果を発現できる。
【0055】
このようにSiC基板1を洗浄することによって、図1に示すように、金属面密度が1×1012cm-2以下の表面2aを有するSiC基板2を実現することができる。このようなSiC基板2の表面2a上にエピタキシャル層を形成すると、エピタキシャル層の特性を向上することができる。
【0056】
(実施の形態2)
図5は、本発明の実施の形態2におけるSiC半導体としてのエピタキシャルウエハ101を概略的に示す断面図である。図5を参照して、本発明の一実施の形態であるエピタキシャルウエハ101を説明する。
【0057】
図5に示すように、エピタキシャルウエハ101は、SiC基板2と、エピタキシャル層120とを備えている。エピタキシャル層120は、バッファ層121と、耐圧保持層122と、ウエル領域123と、ソース領域124と、コンタクト領域125とを含んでいる。
【0058】
エピタキシャルウエハ101の表面101a(本実施の形態ではエピタキシャル層120の表面101a)は、1×1012cm-2以下、好ましくは1×1010cm-2以下の金属面密度を有する。下限値はたとえば1×107cm-2である。
【0059】
SiC基板2は、実施の形態1で説明した洗浄方法により洗浄された表面2aを有する。なお、SiC基板2の代わりに、ステップS2およびS3を実施していない図3に示すSiC基板1を用いてもよい。
【0060】
バッファ層121は、SiC基板2の表面2a上に形成されている。バッファ層121は、導電型がn型であり、その厚さはたとえば0.5μmである。またバッファ層121におけるn型の導電性不純物の濃度は、たとえば5×1017cm-3である。
【0061】
耐圧保持層122は、バッファ層121上に形成されており、また導電型がn型のSiCからなる。たとえば、耐圧保持層122の厚さは10μmであり、そのn型の導電性不純物の濃度はたとえば5×1015cm-3である。
【0062】
この耐圧保持層122の表面には、導電型がp型である複数のウエル領域123が互いに間隔を隔てて形成されている。ウエル領域123の内部において、ウエル領域123の表面層に導電型がn+であるソース領域124が形成されている。また、このソース領域124に隣接する位置には、導電型がp+であるコンタクト領域125が形成されている。
【0063】
図6は、本発明の実施の形態2におけるSiC半導体としてのエピタキシャルウエハの洗浄方法を示すフローチャートである。図7〜図9は、本発明の実施の形態2におけるSiC半導体としてのエピタキシャルウエハの洗浄方法の一工程を概略的に示す断面図である。図1〜図9を参照して、本実施の形態におけるSiC半導体としてのエピタキシャルウエハの洗浄方法について説明する。本実施の形態では、SiC半導体として、図8に示すエピタキシャルウエハ100を洗浄する方法を説明する。
【0064】
まず、図3および図6に示すように、SiC基板1を準備する(ステップS1)。ステップS1は、実施の形態1と同様であるため、その説明は繰り返さない。
【0065】
次に、図4および図6に示すように、SiC基板1の表面1aに酸化膜を形成し(ステップS2)、その後、酸化膜3を除去する(ステップS3)。ステップS2およびS3は実施の形態1と同様であるため、その説明は繰り返さない。これにより、SiC基板1の表面1aを洗浄することにより、図1に示す金属面密度が低い表面2aを有するSiC基板2を準備できる。なお、SiC基板2の表面2aの洗浄(つまり、ステップS2およびS3)は省略されてもよい。
【0066】
次に、図6および図7に示すように、SiC基板2の表面2a上に、気相成長法、液相成長法などにより、エピタキシャル層120を形成する(ステップS4)。本実施の形態では、たとえば以下のようにエピタキシャル層120を形成する。
【0067】
具体的には、図7に示すように、SiC基板2の表面2a上に、バッファ層121を形成する。バッファ層121は、たとえば導電型がn型のSiCからなり、たとえば厚さが0.5μmのエピタキシャル層である。またバッファ層121における導電性不純物の濃度は、たとえば5×1017cm-3である。
【0068】
その後、図7に示すように、バッファ層121上に耐圧保持層122を形成する。耐圧保持層122として、気相成長法、液相成長法などにより、導電型がn型のSiCからなる層を形成する。耐圧保持層122の厚さは、たとえば15μmである。また耐圧保持層122におけるn型の導電性不純物の濃度は、たとえば5×1015cm-3である。
【0069】
次に、図6および図8に示すように、エピタキシャル層120にイオン注入する(ステップS5)。本実施の形態では、図8に示すように、p型ウエル領域123と、n+ソース領域124と、p+コンタクト領域125とを、以下のように形成する。まず導電型がp型の不純物を耐圧保持層122の一部に選択的に注入することで、ウエル領域123を形成する。その後、n型の導電性不純物を所定の領域に選択的に注入することによってソース領域124を形成し、また導電型がp型の導電性不純物を所定の領域に選択的に注入することによってコンタクト領域125を形成する。なお、不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
【0070】
また、上記のイオン注入するステップS5において、各注入プロファイルは、後述するステップS2において酸化する厚み(図9における酸化膜3の厚み)を考慮する。
【0071】
このようなイオン注入するステップS5の後、活性化アニール処理が行われてもよい。たとえば、アルゴン雰囲気中、加熱温度1700℃で30分間のアニールが行われる。
【0072】
これらの工程により、図8に示すように、SiC基板2と、SiC基板2上に形成され、イオン注入された表面100aを有するエピタキシャル層120とを備えたエピタキシャルウエハ100を準備することができる。
【0073】
次に、エピタキシャルウエハ100の表面100aを洗浄する。具体的には、図6および図9に示すように、エピタキシャルウエハ100の表面100aに、700℃以上の温度で、かつO原子を含むドライ雰囲気で酸化膜3を形成する(ステップS2)。このステップS2は、実施の形態1におけるSiC基板1の表面1aに酸化膜を形成するステップS2と同様であるので、その説明は繰り返さない。
【0074】
ただし、ステップS5でエピタキシャルウエハ100にイオン注入することにより表面100aが表面荒れなどのダメージを受けた場合、このダメージ層を除去する目的で、ダメージ層を酸化してもよい。この場合、たとえば表面100aからSiC基板2に向けて30nmを超えて100nm以下酸化する。つまり、エピタキシャルウエハ100の表面100aに30nmを超えて100nm以下の厚みを有する酸化膜3を形成する。
【0075】
また、ダメージ層を除去せず、表面100aの洗浄のみを目的とする場合には、表面100aに形成されたイオン注入された層(ウエル領域123、ソース領域124およびコンタクト領域125)において酸化される領域(後述するステップS3でエピタキシャルウエハ100において除去される領域)を低減できるので、酸化膜3の厚みを1分子層以上30nm以下、より好ましくは10nm以下に形成することが好ましい。
【0076】
次に、エピタキシャルウエハ100の表面100aに形成された酸化膜3を除去する(ステップS3)。このステップS3は、実施の形態1におけるSiC基板1の表面1aに形成した酸化膜3を除去するステップS3と同様であるので、その説明は繰り返さない。
【0077】
以上の工程(S1〜S5)を実施することにより、エピタキシャルウエハ100の表面100aに付着していた不純物、パーティクルなどを洗浄することができる。なお、ステップS2およびステップS3を繰り返し行なってもよいこと、酸洗浄、RCA洗浄、HF洗浄など他の洗浄工程をさらに含んでもよいことは、実施の形態1と同様である。これにより、図5に示すように、金属面密度の低い表面101aを有するエピタキシャルウエハ101を実現することができる。
【0078】
以上説明したように、本実施の形態におけるSiC半導体としてのエピタキシャルウエハ100の洗浄方法によれば、SiCは化学的に安定であるので、Siでは表面荒れが生じること、汚染物が拡散することなどにより採用することができない700℃以上の温度で、かつO原子を含むドライ雰囲気で酸化膜3を形成できる。これにより、酸化されにくいSiCエピタキシャルウエハ100の表面100aを効果的に酸化できる。したがって、この酸化膜3を除去することにより、エピタキシャルウエハ100の表面100aの洗浄効果を発現できる。
【0079】
本実施の形態のSiC半導体としてのエピタキシャルウエハ100の洗浄方法することにより、図5に示すように、汚染物を低減し、金属面密度が1×1012cm-2以下の表面101aを有するエピタキシャルウエハ101を製造できる。この表面101a上にゲート酸化膜などの半導体装置を構成する絶縁膜を形成して半導体装置を作製すると、絶縁膜の特性を向上できるとともに、表面101aと絶縁膜との界面、および絶縁膜中に存在する不純物、パーティクルなどを低減することができる。したがって、半導体装置の逆方向電圧印加時の耐圧を向上できるとともに、順方向電圧印加時の動作の安定性および長期信頼性を向上することができる。よって、本発明のSiC半導体の洗浄方法は、ゲート酸化膜形成前のエピタキシャルウエハ100の表面100aに特に好適に用いられる。
【0080】
なお、本実施の形態で洗浄したエピタキシャルウエハ101は、洗浄した表面101aに絶縁膜を形成することで絶縁膜の特性を向上できるので、絶縁膜を有する半導体装置に好適に用いることができる。したがって、本実施の形態で洗浄したエピタキシャルウエハ101は、たとえばMOSFET(Metal Oxide Semiconductor Field Effect Transistor:電界効果トランジスタ)やIGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)などの絶縁ゲート型電界効果部を有する半導体装置や、JFET(Junction Field-Effect Transistor:接合電界効果トランジスタ)などに好適に用いることができる。
【0081】
ここで、実施の形態1では、SiC基板1の表面1aを洗浄する方法について説明した。実施の形態2では、SiC基板2と、SiC基板2上に形成されたSiCエピタキシャル層120とを備え、SiCエピタキシャル層120はイオン注入された表面100aを有するエピタキシャルウエハ100の表面100aを洗浄する方法について説明した。しかし、本発明の洗浄方法は、イオン注入されていない表面を有するSiCエピタキシャル層にも適用することができる。また、エピタキシャルウエハ100を洗浄する場合には、エピタキシャルウエハ100を構成するSiC基板の表面、および、エピタキシャルウエハ100の表面100aの少なくとも一方を洗浄してもよい。また、エピタキシャルウエハを洗浄する場合には、SiC基板2を備えていないエピタキシャルウエハの表面を洗浄してもよく、SiC基板以外の異種基板を備えたエピタキシャルウエハの表面を洗浄してもよい。つまり、本発明のSiC半導体の洗浄方法は、(i)SiC基板を洗浄する場合と、(ii)SiC基板と、SiC基板上に形成されたSiCエピタキシャル層とを有するエピタキシャルウエハにおいて、エピタキシャル層の表面およびSiC基板の少なくとも一方を洗浄する場合と、(iii)SiC基板を備えていないSiCエピタキシャル層を有するエピタキシャルウエハの表面を洗浄する場合と、(iv)異種基板と、異種基板上に形成されたSiCエピタキシャル層とを有するエピタキシャルウエハの表面を洗浄する場合とを含み、(ii)〜(iv)のSiCエピタキシャル層は、表面からイオン注入されたものと、イオン注入されていないものとを含む。
【0082】
また、金属面密度が1×1012cm-2以下の表面を有するSiC半導体として、実施の形態1ではSiC基板2を説明し、実施の形態2ではSiC基板2と、SiC基板2上に形成されたSiCエピタキシャル層120とを備え、SiCエピタキシャル層120はイオン注入された表面101aを有するエピタキシャルウエハ101を説明した。しかし、本発明のSiC半導体は、SiC基板2を備えていないエピタキシャルウエハであってもよく、SiC基板以外の異種基板を備えたエピタキシャルウエハであってもよい。つまり、本発明のSiC半導体は、(i)SiC基板と、(ii)SiC基板と、SiC基板上に形成されたSiCエピタキシャル層とを有するエピタキシャルウエハと、(iii)SiC基板を備えていないSiCエピタキシャル層を有するエピタキシャルウエハと、(iv)異種基板と、異種基板上に形成されたSiCエピタキシャル層とを有するエピタキシャルウエハとを含み、(ii)〜(iv)のSiCエピタキシャル層は、表面からイオン注入されたものと、イオン注入されていないものとを含む。
【0083】
(実施の形態3)
図10は、本発明の実施の形態3におけるSiC半導体装置としてのMOSFET102を概略的に示す断面図である。図10を参照して、本発明のSiC半導体装置の一実施の形態であるMOSFET102を説明する。
【0084】
図10に示すように、MOSFET102は、縦型DiMOSFET(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)であって、実施の形態2のエピタキシャルウエハ101と、酸化膜126と、ソース電極111と、上部ソース電極127と、ゲート電極110と、ドレイン電極112とを備えている。エピタキシャルウエハ101は、SiC基板2と、エピタキシャル層120とを含んでいる。エピタキシャル層120は、バッファ層121と、耐圧保持層122と、ウエル領域123と、ソース領域124と、コンタクト領域125とを有している。
【0085】
エピタキシャル層120の表面101aの金属面密度は、1×1012cm-2以下である。この表面101a上に、ゲート絶縁膜である酸化膜126が接して設けられている。詳細には、酸化膜126は、一方のウエル領域123におけるソース領域124上から、ウエル領域123、2つのウエル領域123の間において露出する耐圧保持層122、他方のウエル領域123および当該他方のウエル領域123におけるソース領域124上にまで延在するように形成されている。
【0086】
ゲート電極110は、酸化膜126上に形成されている。また、ソース領域124およびコンタクト領域125上にはソース電極111が形成されている。このソース電極111上には上部ソース電極127が形成されている。ドレイン電極112は、SiC基板2の表面2aと反対側の裏面に形成されている。
【0087】
酸化膜126と、エピタキシャル層120のソース領域124、コンタクト領域125、ウエル領域123および耐圧保持層122との界面から10nm以内の領域における窒素原子濃度の最大値は1×1021cm-3以上である。これにより、特に酸化膜126下のチャネル領域(酸化膜126に接する部分であって、ソース領域124と耐圧保持層122との間のウエル領域123の部分)の移動度を向上させることができる。
【0088】
図11は、本発明の実施の形態3におけるSiC半導体装置としてのMOSFET102の製造方法を示すフローチャートである。図12および図13は、本発明の実施の形態3におけるSiC半導体装置としてのMOSFETの製造方法の一工程を概略的に示す断面図である。図5、図10〜図13を参照して、本実施の形態におけるMOSET102の製造方法を説明する。
【0089】
まず、図5および図11に示すように、実施の形態2におけるエピタキシャルウエハの洗浄方法にしたがって、図5に示すエピタキシャルウエハ101を製造する(ステップS1〜S5)。ステップS1〜S5は実施の形態2と同様であるため、その説明は繰り返さない。
【0090】
次に、図11および図12に示すように、エピタキシャルウエハ101の表面101a上に、酸化膜126を形成する(ステップS6)。具体的には、図12に示すように、耐圧保持層122と、ウエル領域123と、ソース領域124と、コンタクト領域125との上を覆うように、酸化膜126を形成する。この形成はたとえば熱酸化(ドライ酸化)により行なうことができる。熱酸化は、たとえばO2、O3、N2Oなどの酸素原子を含む雰囲気中で高温に加熱する。熱酸化の条件は、たとえば、加熱温度が1200℃であり、また加熱時間が30分である。なお、酸化膜126の形成は、熱酸化に限定されず、たとえばCVD法、スパッタリング法などにより形成してもよい。酸化膜126は、たとえば50nmの厚みを有するシリコン酸化膜からなる。
【0091】
その後、窒素アニールを行なう(ステップS7)。具体的には、一酸化窒素(NO)雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が1100℃であり、加熱時間が120分である。この結果、耐圧保持層122、ウエル領域123、ソース領域124、およびコンタクト領域125の各々と、酸化膜126との界面近傍に、窒素原子を導入することができる。
【0092】
なお、この窒素アニール工程(ステップS7)の後、さらに不活性ガスであるアルゴンガスを用いたアニール処理を行ってもよい。この処理の条件は、たとえば、加熱温度が1100℃であり、加熱時間が60分である。
【0093】
この窒素アニール工程(ステップS7)やアルゴンガスを用いたアニール処理の後、さらに、有機洗浄、酸洗浄、RCA洗浄などの表面洗浄化を行ってもよい。
【0094】
次に、図10、図11および図13に示すように、電極を形成する(ステップS8)。まず、図13に示すソース電極111を、以下のように形成する。具体的には、酸化膜126上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜を形成する。このレジスト膜をマスクとして用いて、酸化膜126のうちソース領域124およびコンタクト領域125上に位置する部分をエッチングにより除去する。これにより、酸化膜126に開口部126aを形成する。たとえば蒸着法により、この開口部126aにおいてソース領域124およびコンタクト領域125の各々と接触するように導電体膜を形成する。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去(リフトオフ)が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル(Ni)からなる。このリフトオフの結果、ソース電極111が形成される。
【0095】
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン(Ar)ガスの雰囲気中、加熱温度950℃で2分の熱処理が行なわれる。
【0096】
その後、図10に示すように、たとえば蒸着法により、ソース電極111上に上部ソース電極127を形成する。また、たとえば蒸着法により、SiC基板2の裏面上にドレイン電極112を形成する。
【0097】
またゲート電極110をたとえば以下のように形成する。予め酸化膜126上の領域に位置する開口パターンを有するレジスト膜を形成し、当該レジスト膜の全面を覆うようにゲート電極を構成する導電体膜を形成する。そして、レジスト膜を除去することによって、ゲート電極となるべき導電体膜の部分以外の導電体膜を除去(リフトオフ)する。この結果、図10に示すように、酸化膜126上にゲート電極110を形成することができる。
【0098】
以上の工程(ステップS1〜S8)を実施することにより、図10に示すSiC半導体装置としてのMOSFET102を製造することができる。
【0099】
なお、本実施の形態における導電型が入れ替えられた構成、すなわちp型とn型とが入れ替えられた構成を用いることもできる。
【0100】
また、MOSFET102を作製するためにSiC基板2を用いているが、基板の材料はSiCに限定されず、他の材料の結晶を用いて作製されてもよい。また、SiC基板2が省略されてもよい。
【0101】
以上説明したように、本実施の形態におけるSiC半導体装置の一例としてのMOSFET102は、金属面密度が1×1012cm-2以下である表面101aを有するエピタキシャルウエハ101と、この表面101a上に形成された酸化膜126とを備えている。
【0102】
エピタキシャルウエハ101の表面101aは、700℃以上の温度で、かつO原子を含むドライ雰囲気で酸化膜3(図9参照)を形成し、酸化膜3を除去することで金属面密度が1×1012cm-2以下まで低減されている。この表面101a上に、SiC半導体装置を構成する酸化膜126を形成してSiC半導体装置(本実施の形態ではMOSFET102)を作製すると、酸化膜126の耐圧などの特性を向上できるとともに、表面101aと酸化膜3との界面、および酸化膜3中に存在する不純物、パーティクルなどを低減することができる。したがって、MOSFET102の逆方向電圧印加時の耐圧を向上できる。また、エピタキシャルウエハ101の表面101aと酸化膜126との界面に存在するトラップ(界面準位または、界面準位密度とも言う)を低減できる。これにより、エピタキシャルウエハ101において酸化膜126と対向する領域において、反転チャネル層となるキャリアの多くが界面準位にトラップされることを抑制することができる。さらに、トラップされたキャリアが固定電荷として振舞うことを抑制することができる。このため、ゲート電極の印加電圧(しきい値電圧)を小さく維持して、キャリアの多くをソース−ドレイン間の電流に寄与できる。これにより、チャネル移動度を向上することができる。したがって、順方向電圧印加時の動作の安定性および長期信頼性を向上することができる。よって、SiC半導体装置の特性を向上することができる。
【0103】
なお、本実施の形態では、SiC半導体装置としてMOSFETを例に挙げて説明したが、本発明のSiC半導体装置は、IGBTなどの絶縁ゲート型電界効果部を有する半導体装置や、JFETなどにも適用することができる。
【実施例】
【0104】
本実施例では、700℃以上の温度で、かつO原子を含むドライ雰囲気で酸化膜を形成することの効果について調べた。
【0105】
本実施例では、SiC半導体として、図14に示すエピタキシャルウエハ130の表面130aを洗浄した。なお、図14は、実施例で洗浄するエピタキシャルウエハ130を概略的に示す断面図である。
【0106】
具体的には、まず、SiC基板1として、表面1aを有する4H−SiC基板を準備した(ステップS1)。
【0107】
次に、エピタキシャル層120を構成する層として、10μmの厚みを有し、1×1016cm-3の不純物濃度を有するp型SiC層131をCVD法により成長した(ステップS4)。
【0108】
次に、SiO2をマスクとして用いて、リン(P)をn型不純物として1×1019cm-3の不純物濃度を有するソース領域124およびドレイン領域129を形成した。また、アルミニウム(Al)をp型不純物として1×1019cm-3の不純物濃度を有するコンタクト領域125を形成した(ステップS5)。なお、各々のイオン注入をした後には、マスクを除去した。
【0109】
次に、活性化アニール処理を行なった。この活性化アニール処理としては、Arガスを雰囲気ガスとして用いて、加熱温度1700〜1800℃、加熱時間30分と条件とした。これにより、表面130aを有するエピタキシャルウエハ130を準備した。
【0110】
次に、エピタキシャルウエハ130の表面130aを、SPMを用いて酸洗浄した。これにより、表面130aの有機物が除去されたことを確認した。
【0111】
次に、エピタキシャルウエハ130をHFへ浸漬した。これにより、表面130aの自然酸化膜が除去されたことを確認した。
【0112】
次に、エピタキシャルウエハ130を酸化炉へ導入し、1200℃の温度で、かつ100%の酸素を含むドライ雰囲気で、エピタキシャルウエハ130の表面130aを1時間熱処理した(ステップS3)。これにより、エピタキシャルウエハ130の表面130aに、100nmの厚みの酸化膜が形成されたことを確認した。
【0113】
次に、エピタキシャルウエハ130をHFに浸漬した。これにより、ステップS2で形成した酸化膜が除去された(ステップS3)ことを確認した。
【0114】
以上の工程(ステップS1〜S5)により、エピタキシャルウエハ130の表面130aを洗浄した。洗浄後の表面130aについて、金属面密度を全反射蛍光X線分析(TXRF: Total X-ray Reflection Fluorescence)により測定した結果、エピタキシャルウエハの表面の金属面密度が1×1010cm-2以下であったことを確認した。洗浄後のエピタキシャルウエハの表面の金属面密度は、洗浄前のエピタキシャルウエハの金属面密度よりも低かった。
【0115】
以上より、本実施例によれば、700℃以上の温度で、かつ酸素原子を含むドライ雰囲気で酸化膜を形成することにより、SiC半導体の表面に酸化膜を形成できることがわかった。また、SiC半導体の表面に酸化膜を形成し、かつこの酸化膜を除去することにより、表面に付着していた金属不純物などを低減できることがわかった。さらに、本発明の洗浄方法を用いることにより、表面の金属面密度を1×1010cm-2以下にできることがわかった。
【0116】
以上のように本発明の実施の形態および実施例について説明を行なったが、各実施の形態および実施例の特徴を適宜組み合わせることも当初から予定している。また、今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態および実施例ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0117】
1,2 SiC基板、1a,2a,100a,101a,130a 表面、3,126 酸化膜、100,101,130 エピタキシャルウエハ、102 MOSFET、110 ゲート電極、111 ソース電極、112 ドレイン電極、120 エピタキシャル層、121 バッファ層、122 耐圧保持層、123 ウエル領域、124 ソース領域、125 コンタクト領域、126a 開口部、127 上部ソース電極、129 ドレイン領域、131 p型SiC層。
【特許請求の範囲】
【請求項1】
炭化珪素半導体の表面に酸化膜を形成する工程と、
前記酸化膜を除去する工程とを備え、
前記形成する工程では、700℃以上の温度で、かつ酸素原子を含むドライ雰囲気で前記酸化膜を形成する、炭化珪素半導体の洗浄方法。
【請求項2】
前記ドライ雰囲気は、酸素濃度が1%以上100%以下である、請求項1に記載の炭化珪素半導体の洗浄方法。
【請求項3】
前記ドライ雰囲気は、水蒸気を含む、請求項1または2に記載の炭化珪素半導体の洗浄方法。
【請求項4】
前記除去する工程では、フッ化水素を用いて前記酸化膜を除去する、請求項1〜3のいずれか1項に記載の炭化珪素半導体の洗浄方法。
【請求項5】
前記形成する工程では、1分子層以上30nm以下の厚みの前記酸化膜を形成する、請求項1〜4のいずれか1項に記載の炭化珪素半導体の洗浄方法。
【請求項6】
表面を有する炭化珪素半導体において、
前記表面の金属面密度は、1×1012cm-2以下であることを特徴とする、炭化珪素半導体。
【請求項7】
請求項6に記載の炭化珪素半導体と、
前記炭化珪素半導体の前記表面上に形成された酸化膜とを備えた、炭化珪素半導体装置。
【請求項1】
炭化珪素半導体の表面に酸化膜を形成する工程と、
前記酸化膜を除去する工程とを備え、
前記形成する工程では、700℃以上の温度で、かつ酸素原子を含むドライ雰囲気で前記酸化膜を形成する、炭化珪素半導体の洗浄方法。
【請求項2】
前記ドライ雰囲気は、酸素濃度が1%以上100%以下である、請求項1に記載の炭化珪素半導体の洗浄方法。
【請求項3】
前記ドライ雰囲気は、水蒸気を含む、請求項1または2に記載の炭化珪素半導体の洗浄方法。
【請求項4】
前記除去する工程では、フッ化水素を用いて前記酸化膜を除去する、請求項1〜3のいずれか1項に記載の炭化珪素半導体の洗浄方法。
【請求項5】
前記形成する工程では、1分子層以上30nm以下の厚みの前記酸化膜を形成する、請求項1〜4のいずれか1項に記載の炭化珪素半導体の洗浄方法。
【請求項6】
表面を有する炭化珪素半導体において、
前記表面の金属面密度は、1×1012cm-2以下であることを特徴とする、炭化珪素半導体。
【請求項7】
請求項6に記載の炭化珪素半導体と、
前記炭化珪素半導体の前記表面上に形成された酸化膜とを備えた、炭化珪素半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2012−4270(P2012−4270A)
【公開日】平成24年1月5日(2012.1.5)
【国際特許分類】
【出願番号】特願2010−136867(P2010−136867)
【出願日】平成22年6月16日(2010.6.16)
【出願人】(000002130)住友電気工業株式会社 (12,747)
【Fターム(参考)】
【公開日】平成24年1月5日(2012.1.5)
【国際特許分類】
【出願日】平成22年6月16日(2010.6.16)
【出願人】(000002130)住友電気工業株式会社 (12,747)
【Fターム(参考)】
[ Back to top ]