発光素子、半導体チップ、チップモジュール、発光素子の製造方法
【課題】CVD法で製膜を繰り返すような多くの工程を必要とせずに製造することができ、比較的短波長領域で発光する発光素子を提供する。
【解決手段】本発明の発光素子は、第1電極と、第2電極と、第1及び第2電極間に設けられ且つ微粒子を含む絶縁層を備え、前記微粒子は、Geの酸化物であり、その平均酸化率が35〜70%であることを特徴とする。
【解決手段】本発明の発光素子は、第1電極と、第2電極と、第1及び第2電極間に設けられ且つ微粒子を含む絶縁層を備え、前記微粒子は、Geの酸化物であり、その平均酸化率が35〜70%であることを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、発光素子及びその製造方法、半導体チップ及びチップモジュールに関し、特に、簡易に製造でき且つ400nm程度の短波長領域で高効率で発光する発光素子及びその製造方法、及びこの発光素子を利用した半導体チップ及びチップモジュールに関する。
【背景技術】
【0002】
近年、電子機器の小型化に伴い、電子機器に搭載される部品をいかにコンパクトにするかが課題となっている。発光部品では固体素子の開発によって小型化が進んでいる。更に半導体のチップ間通信を光で行う技術や、光コンピューターなどが提案されているが、その実用性を高めるためには半導体基板上に直接作製することができる発光素子が望まれる。
【0003】
このような発光素子の一例としては、特許文献1に開示されているような半導体微粒子を用いたものが挙げられる。
【特許文献1】特開平11−310776号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかし、特許文献1などの従来の半導体微粒子を用いた発光は可視光領域であり、そのほとんどは赤色など波長の比較的長い領域の発光であり、通信速度の向上等の観点から、より短波長領域で発光する発光素子が望まれている。
【0005】
本発明はこのような事情に鑑みてなされたものであり、CVD法で製膜を繰り返すような多くの工程を必要とせずに製造することができ、400nm程度の短波長領域で高効率で発光する発光素子を提供するものである。
【課題を解決するための手段】
【0006】
本発明の発光素子は、第1電極と、第2電極と、第1及び第2電極間に設けられ且つ微粒子を含む絶縁層を備え、前記微粒子は、Geの酸化物であり、その平均酸化率が35〜70%であることを特徴とする。
【0007】
本発明者は、鋭意研究を行ったところ、絶縁層中に平均酸化率が35〜70%であるGe酸化物からなる微粒子を含ませることによって、400nm程度の短波長領域で且つ高効率で発光する発光素子が得られることを見出し、本発明の完成に到った。本発明の発光素子は、例えば、Geを絶縁層にイオン注入して、その後熱処理を行うことによって製造することができ、CVD法による製膜を繰り返して製造するような発光素子に比べて簡易な方法で製造することができる。
【0008】
以下、本発明の種々の実施形態を例示する。
【0009】
前記平均酸化率は、35〜60%であってもよい。
前記微粒子の最大粒径は、1〜20nmであってもよく、1〜6nmであってもよい。 第1電極は、N型半導体からなり、第2電極は、P型半導体からなってもよい。
【0010】
本発明は、半導体基板と、前記半導体基板上に形成された半導体回路と、前記半導体回路に電気的に接続された発光部を備え、前記発光部は、上記記載の発光素子で構成されている半導体チップも提供する。
【0011】
前記半導体回路に電気的に接続された受光部をさらに備えてもよい。
【0012】
前記受光部は、第3電極と、第4電極と、第3及び第4電極間に設けられ且つ微粒子を含む絶縁層を備える受光素子からなってもよい。
【0013】
本発明は、第1半導体チップと、第1半導体チップ上に面付けされた第2半導体チップとを備え、第1半導体チップ及び第2半導体チップは、それぞれ、上記記載の半導体チップからなり、第1半導体チップの発光部と第2半導体チップの受光部は、光学的に接続されており、第1半導体チップの受光部と第2半導体チップの発光部は、光学的に接続されているチップモジュールも提供する。
【0014】
第1半導体チップが表面に面付けされた搭載基板をさらに備え、前記搭載基板と第1半導体チップは、少なくとも2箇所において互いに電気的に接続されていてもよい。
【0015】
前記搭載基板は、発光部及び受光部を有し、前記搭載基板の発光部と第1半導体チップの受光部は、光学的に接続されており、前記搭載基板の受光部と第1半導体チップの発光部は、光学的に接続されていてもよい。
【0016】
第1半導体チップは、前記発光部及び受光部をそれぞれ複数有し、第2半導体チップは、前記発光部及び受光部をそれぞれ複数有し、第1半導体チップの複数の発光部と第2半導体チップの複数の受光部は、それぞれ、光学的に接続されており、第1半導体チップの複数の受光部と第2半導体チップの複数の発光部は、それぞれ、光学的に接続されていてもよい。
【0017】
第1半導体チップ及び第2半導体チップは、一体としてパッケージングされていてもよい。
【0018】
本発明は、搭載基板と、前記搭載基板上に面付けされた上記記載の半導体チップとを備え、前記搭載基板は、発光部及び受光部を備え、前記搭載基板の発光部と前記半導体チップの受光部は、光学的に接続されており、前記搭載基板の受光部と前記半導体チップの発光部は、光学的に接続されているチップモジュールも提供する。
【0019】
本発明は、第1電極と、第2電極と、第1及び第2電極間に設けられ且つ微粒子を含む絶縁層を備える発光素子の製造方法であって、前記絶縁層にGeイオンを注入し、その後、平均酸化率が35〜70%であるGe酸化物からなる微粒子が形成されるように熱処理を行う工程を備える発光素子の製造方法も提供する。
【0020】
ここで示した種々の実施形態は、適宜組み合わせることができる。
【発明を実施するための最良の形態】
【0021】
以下,本発明の一実施形態を図面を用いて説明する。図面や以下の記述中で示す内容は,例示であって,本発明の範囲は,図面や以下の記述中で示すものに限定されない。
【0022】
1.発光素子
1−1.第1実施形態
図1を用いて本発明の第1実施形態の発光素子について説明する。図1は、本実施形態の発光素子10の構造を示す断面図である。
【0023】
本実施形態の発光素子10は、第1電極1と、第2電極3と、第1及び第2電極1,3間に設けられ且つ微粒子5を含む絶縁層7を備え、前記微粒子5は、Ge酸化物からなり、その平均酸化率が35〜70%である。第1及び第2電極1,3間に電圧が印加されると、微粒子5を含む絶縁層7から発光が得られる。
【0024】
第1電極1の種類は、特に限定されない。本実施形態では、第1電極1は、半導体基板9の表面層に形成された高濃度不純物領域からなる。
【0025】
半導体基板9は、全体が半導体からなる基板や半導体層を有する基板からなり、その種類は、特に限定されない。半導体基板9は、例えば、例えば、シリコン基板や、絶縁体基板(ガラス基板、サファイア基板等)上にシリコン層を形成した基板からなる。このような基板であれば、ロジック回路や不揮発性メモリ回路との混載が容易となる。
【0026】
第2電極3の種類は、特に限定されず、種々の材料で形成することができる。第2電極は、ITO、SnO2などの透明電極からなることが好ましい。この場合、微粒子5を含む絶縁層7で発生した光を効率良く取り出すことができるからである。また、透明電極は、主として用いる光に対して透過度の高い材質が好ましいのは言うまでもない。
【0027】
絶縁層7の種類は、特に限定されない。絶縁層7は、例えば、半導体酸化物や半導体窒化物、例えばSiO2やSiNからなる。絶縁層7は、CVD法や半導体基板9の熱酸化等によって形成することができる。
【0028】
微粒子5は、絶縁層7中に含まれており、絶縁層7中に均一に分散していることが好ましい。絶縁層7中の微粒子5の数密度は、特に限定されない。微粒子5は、一例では、数密度が1×1016個/cm3〜1×1021個/cm3となるように絶縁層中に含める。
【0029】
微粒子5は、好ましくは、最大粒径が1〜20nmである。この場合、発光効率が特に高くなるからである。本発明において、「最大粒径」とは、絶縁層7の任意の断面(図1のような断面であってもよく、紙面に垂直な断面であってもよい。)の100nm角の範囲をTEM観察した場合に観察できた微粒子のうち粒径が最も大きいものの粒径を意味する。また、本発明において「粒径」とは、断面TEM写真で見た場合に、TEM写真に射影され微粒子の平面像が含むことのできる最も長い線分の長さを意味する。微粒子5の最大粒径は、例えば1〜6nm又は3〜6nmであってもよい。微粒子5の最大粒径は、例えば、1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19又は20nmである。微粒子5の最大粒径は、ここで例示した何れか2つの数値の間の範囲内であってもよく、何れか1つの数値以下であってもよい。
【0030】
微粒子5は、Ge酸化物からなり、その平均酸化率が35〜70%である。この場合、400nm程度の短波長領域での発光強度が高くなることが実験的に実証された。Ge酸化物の酸化率は、絶縁層7の表面からの深さに依存するところ、Ge酸化物の平均酸化率とは、絶縁層7中のGe注入範囲内でのGe酸化物の酸化率の平均である。Ge酸化物の平均酸化率は、例えば、絶縁層7の深さ方向の一定間隔の複数の位置でGe酸化物の酸化率の測定を行い、この測定で得られた測定値を代数平均することによって求めることができる。測定を行う位置の間隔は、できるだけ狭い方が好ましく、例えば、10nm以下とする。酸化率の測定は、例えば、絶縁層のエッチングを同条件で一定時間行う度に行ってもよい。エッチング条件は、例えば、4eVでのアルゴンエッチングを5分間にする。
Ge酸化物の平均酸化率は、35〜60%が好ましい。この場合、発光効率が特に高くことが実験的に実証されたからである。Ge酸化物の平均酸化率は、例えば、35,40,45,50,55,60,65又は70%である。Ge酸化物の平均酸化率は、ここで例示した何れか2つの数値の間の範囲内であってもよい。
【0031】
酸化率は、XPSスペクトルにおいてGeに起因するピークの面積SGeと、GeOに起因するピークの面積SGeOを求め、SGeO/(SGe+SGeO)を算出することによって求めることができる。Geに起因するピークとGeOに起因するピークは、裾野が重なるが、図2に示すようにガウスフィッティングを行ってGeに起因するピークとGeOに起因するピークとを波形分離することによって面積SGe及びSGeOを求めることができる。なお、酸化率の測定に用いるピークは、特に限定されないが、一例では、Ge 2pピークとそれに対応するGeOのピークである。
【0032】
絶縁層7中に微粒子5を含有させる方法は、特に限定されないが、一例では、絶縁層7に対してGe原子をイオン注入し、その後、平均酸化率が35〜70%であるGe酸化物からなる微粒子が形成されるように熱処理を行う方法が考えられる。イオン注入後の熱処理によってイオンが凝集して多数の微粒子が絶縁層中に形成されるとともにGeが酸化されてGe酸化物からなる微粒子が形成される。Ge原子のイオン注入は、例えば、注入エネルギー5〜100keVで注入量1×1014〜1×1017ions/cm2の条件で行うことができる。Geのイオン注入は、注入エネルギーと注入量を変化させて多重に行うことが好ましい。熱処理は、例えば、700〜900℃程度の温度で行うことが好ましい。但し、Geの注入量やエネルギー、熱処理時間、熱処理雰囲気等によって好ましい熱処理温度は、変化し得る。Ge酸化物の平均酸化率を適切な値にするには、ある条件でイオン注入及び熱処理を行い、そのときのGe酸化物の平均酸化率を測定し、平均酸化率が所望の値でないときは、イオン注入又は熱処理の条件を変更する、という作業をGe酸化物の平均酸化率が適切な値になるまで繰り返せばよい。
【0033】
1−2.第2実施形態
図3を用いて本発明の第2実施形態の発光素子10について説明する。図3は、本実施形態の発光素子10の構造を示す断面図である。本実施形態の発光素子10は、第1実施形態の発光素子に類似しているが、第1電極1及び第2電極3の配置が主に異なっている。第1実施形態で述べた内容は、基本的に本実施形態の発光素子についても当てはまる。
【0034】
本実施形態の発光素子10では、第1電極1及び第2電極3は、半導体基板9の表面に平行な面内において、微粒子5を含む絶縁層7を挟むように配置されている。
【0035】
第1実施形態では、微粒子5を含む絶縁層7からの面発光は、第2電極3を通って外部に取り出されるので、第2電極3は透明であることが好ましかったが、本実施形態では、微粒子5を含む絶縁層7からの面発光は、第2電極3を介さずに外部に取り出されるので、第2電極3は、透明でなくてもよい。
【0036】
本実施形態では、好ましくは、第1電極1は、N型半導体からなり、第2電極3は、P型半導体からなる。この場合、絶縁層7中の微粒子5に対して、N型半導体から電子が効率的に供給され、P型半導体からホールが効率的に供給されるので、発光効率が特に高くなる。
【0037】
2.半導体チップ
図4を用いて本発明の一実施形態の半導体チップ20について説明する。図4は、本実施形態の半導体チップ20の構造を示す断面図である。
【0038】
本実施形態の半導体チップ(以下、「チップ」とも呼ぶ。)は、半導体基板9と、半導体基板9上に形成された半導体回路と、半導体回路に電気的に接続された発光部を備え、発光部は、本発明の第1実施形態の発光素子10で構成されている。発光素子10は、半導体基板9上に半導体回路と共に形成することが比較的容易である。
【0039】
半導体回路は、DRAM、EEPROM又はCPU等のための回路であり、一般に、多数のFET、キャパシタ及び抵抗等が互いに配線で接続されて形成されるが、図4では、図示の便宜上、FET8を1つだけ示している。FET8は、ソース及びドレイン電極11,12と、ゲート絶縁膜13と、ゲート電極15とを有している。ソース及びドレイン電極11,12は、半導体基板9の表面層に形成された高濃度不純物領域からなる。本実施形態では、1つの高濃度不純物領域が、FET8の電極12と、発光素子10の第1電極1によって共用されている。
【0040】
FET8を含む半導体回路と、発光素子10からなる発光部は、層間絶縁膜17で覆われている。発光素子10の上方の領域19は、用いる波長の光(発光素子10からの光)が透過できる必要がある。従って、領域19は、空孔であるか、用いる波長に対して透明である材料で埋められている。層間絶縁膜17が用いる波長に対して透明であれば、領域19にも層間絶縁膜17が形成されていてもよい。しかし、漏れる光によって周辺の回路等に影響を与える場合には遮光材料で発光素子10や領域19の周りを囲むことが好ましい。
【0041】
図5は、発光部をできるだけチップの表面近くに形成した場合の実施形態である。図5の実施形態では、FET8の電極12と、発光素子10の第1電極1は、離れた位置にあり、両者は、配線21によって電気的に接続されている。本実施形態では、第1電極1は、金属や、不純物をドープした半導体等の導電材料で形成することができる。
【0042】
チップ20は、受光部を有してもよい。この場合、半導体回路に発光部及び受光部が電気的に接続されるので、外部との信号の授受が容易になる。また、発光部及び受光部が光学的に接続されるように配置すれば、チップ内の信号も光信号で処理することが可能となり、配線遅延問題が大幅に改善することができる。
【0043】
受光部は、一例では、第3電極と、第4電極と、第3及び第4電極間に設けられ且つ微粒子を含む絶縁層を備える受光素子にすることができる。微粒子に光が入ると電子−ホールのペアが生成され、それらが第3及び第4電極それぞれの電極に到達することで電流・電圧が発生し、光の受光が検出される。このような構成の受光部は、発光部と似た工程で作ることができるため必要となる製造装置や条件を減らすことができ、量産性に優れる。また、半導体基板内に受光部を作る必要がないため、半導体回路を作り、多層配線を行った後のチップ表面近くに受光部を作ることができる。したがって実質的な占有面積を大幅に縮小することができる。上記受光素子の微粒子は、発光素子10と同様の微粒子であってもよく、これ以外の微粒子、例えば、シリコンの微粒子であってもよい。
【0044】
また、受光部は、図6のようにpin型で作成してもよい。pn型でもよいがより高速性に優れるpin型がより好ましい。図6では、半導体基板9の表層部にi型層27を介してp型拡散層25とn型拡散層28を形成することでpin構造の受光部を形成している。回路の他の動作速度やその他感度等を考慮しても受光部がpn構造で十分な場合にはpn型でもよい。この場合は、p型拡散層25とn型拡散層28を接触させた構造とする。図6には、半導体回路中の素子であるFET23も示している。FET23は、ソース及びドレイン電極31,32と、ゲート絶縁膜33と、ゲート電極35とを有している。ソース及びドレイン電極31,32は、半導体基板9の表面層に形成された高濃度不純物領域からなる。本実施形態では、1つの高濃度不純物領域が、FET23の電極32と、pin構造のp型拡散層25によって共用されている。また、n型拡散層28は、配線29を介して半導体回路(図示せず)に電気的に接続されている。
【0045】
図7(a)に示すように、p型拡散層25上には使用する光の波長に応じた反射防止膜37を形成することが望ましい。反射防止膜37としてはシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、あるいはこれらの積層膜を用いることができる。例えば波長405nmの光を使用する場合には膜厚16nmのシリコン酸化膜と膜厚30nmのシリコン窒化膜を積層すれば反射率が5%以下になる。このように膜質と膜厚を調節することにより反射率を低く抑えることができる。また開口部は使用する光をあまり吸収しない材料でコーティングされることがある。その場合はコーティング材料を含めて反射率がもっとも低くなるように反射防止膜の設計を行う。なお、膜厚は屈折率によって最適値が異なるので使用する装置および成膜条件によって試作を行って決定すること望まれる。また必要に応じて、図7(b)に示す遮光膜39や、図7(c)に示す遮光膜41を形成してもよい。例えば使用する光に対して層間絶縁膜が透明な場合には遮光膜を形成することで他の光を誤って検知してしまうことを抑制できる。
【0046】
3.チップモジュール
3−1.第1実施形態
図8を用いて本発明の第1実施形態のチップモジュール30について説明する。図8は、本実施形態のチップモジュール30の構造を示す断面図である。
【0047】
本実施形態のチップモジュール30は、第1チップC1と、第1チップC1上に面付けされた第2チップC2とを備え、第1チップC1及び第2チップC2は、それぞれ、上記記載のチップ20からなり、第1チップC1の発光部E1と第2チップC2の受光部R2は、光学的に接続されており、第1チップC1の受光部R1と第2チップC2の発光部E2は、光学的に接続されている。
【0048】
一方のチップの発光部で発生した光は、他方のチップの受光部で受光される。このため、各チップが発光部及び受光部を有すれば、チップ間に入力用の光接続部と出力用の光接続部の対(「以下、入出力用光接続部対」と呼ぶ。)が形成され、チップ間通信が可能になる。なお、図8中の発光部から受光部に向かう方向の矢印は、信号が伝達する方向を示している。他の図面についても同様である。
【0049】
本実施形態のチップモジュール30では、第1半導体チップC1と第2チップC2の間での信号の授受が容易である。また、光を利用した通信なので、従来の電気的通信に比べて信号の遅延の問題が大幅に改善する。また、光によりチップ間通信を行えば、従来の電気信号を用いる場合と違って、多重伝送が可能であるので、最小で一本の経路でチップ間通信が可能になる。したがって、多数のバンプや配線を行う必要がなく非常に効率よくマルチチップモジュールを作製できる。チップ間通信をすべて光で行うとすれば、電気的配線としては電力供給線やアース線を配線する程度で済む。
【0050】
また、チップモジュール30は、第1チップC1が表面に面付けされた搭載基板Sをさらに備え、搭載基板Sと第1チップC1は、少なくとも2箇所において互いに電気的に接続されている。具体的には、チップC1上の図示しない電極と、搭載基板S上の電極57とが導電ワイヤ59で接続されている。搭載基板Sと第1チップC1が少なくとも2箇所において互いに電気的に接続されているので、2箇所の電気的接続部の一方を電力供給用とし、他方を電気的通信用とすることが可能である。これにより、例えば光接続部が機能しているかどうかテストすることが可能となり、また万が一、光通信が不調の場合などのバックアップ回線として機能させることも可能となる。また、光接続部に対応した数だけ電気的接続部を設ければ、各発光部または受光部に電力供給を行うことで安定した動作を行うことができる。
【0051】
また、第1チップC1は、発光部E1及び受光部R1をそれぞれ複数有し、第2チップC2は、発光部E2及び受光部R2をそれぞれ複数有し、第1チップC1の複数の発光部E1と第2チップC2の複数の受光部R2は、それぞれ、光学的に接続されており、第1チップC1の複数の受光部R1と第2チップC2の複数の発光部E2は、それぞれ、光学的に接続されている。
【0052】
この場合、チップ間には、入出力用光接続部対が2つ以上形成される。入出力用光接続部対が1つであってもチップ間通信は可能であるが、入出力用光接続部対が2つ以上あれば、万が一、入出力用光接続部対の1つが不良を起こしても全機能が不全に陥ることを防ぐことが可能である。また、1つのチップ上に幾つかの機能を分けて搭載する場合には機能別に接続した方がチップ間で並列処理がやりやすくなる。また、1チップ上に大規模な回路を搭載する場合には、回路内での電気信号の遅延が問題となる。しかし、入出力用光接続部対が2つ以上あれば、光接続部までの配線長が短くなり、最大遅延時間も短くなる。
【0053】
なお、第1チップC1と第2チップC2は、一体としてパッケージングして、高機能且つ小型化されたチップモジュール部品としてもよい。
【0054】
3−2.第2実施形態
図9を用いて本発明の第2実施形態のチップモジュール30について説明する。図9は、本実施形態のチップモジュール30の構造を示す断面図である。
【0055】
本実施形態のチップモジュール30は、第1実施形態に類似しているが、本実施形態では、第1チップC1は、バンプ61を介して搭載基板Sに電気的に接続されている。また、発光部E1と受光部R2、及び発光部E2と受光部R1は、それぞれ、第1チップC1に設けられた導波路54を介して光学的に接続されている。
【0056】
3−3.第3実施形態
図10を用いて本発明の第3実施形態のチップモジュール30について説明する。図10は、本実施形態のチップモジュール30の構造を示す断面図である。
【0057】
本実施形態のチップモジュール30は、第2実施形態に類似しているが、本実施形態では、搭載基板Sは、発光部ES及び受光部RSを有し、搭載基板Sの発光部ESと第1チップC1の受光部R1は、光学的に接続されており、搭載基板Sの受光部RSと第1チップC1の発光部E1は、光学的に接続されている。従って、本実施形態のチップモジュール30では、搭載基板Sと第1チップC1の間でも高速な光通信が可能である。
【0058】
なお、ここでは、チップ数が2つである場合を示しているが、チップ数は、1つであっても3つ以上であってもよい。
【0059】
3−4.第4実施形態
図11を用いて本発明の第4実施形態のチップモジュール30について説明する。図11は、本実施形態のチップモジュール30の構造を示す断面図である。
【0060】
本実施形態のチップモジュール30は、第2実施形態に類似しているが、本実施形態のチップモジュール30は、4つのチップC1〜C4を有している。このように3つ以上のチップをマウントするマルチチップモジュールも可能である。
【0061】
各チップが入出力用光接続部対を1つ有していれば、上下のチップ間の通信が可能である。しかし、各チップは、チップ数以上の入出力用光接続部対を有することが好ましい。例えば、チップ数が3つである場合、各チップは、3つ以上の入出力用光接続部対を有することが好ましい。入出力用光接続部対が1つの場合には第1チップと第2チップが通信している間、第3チップが第1チップまたは第2チップと通信することが困難であるが、チップ数だけ入出力用光接続部対があれば、第3チップは第1チップ及び第2チップと通信でき、さらに搭載基板との通信も可能となる。
【0062】
3−5.第5実施形態
図12を用いて本発明の第5実施形態のチップモジュール30について説明する。図12は、本実施形態のチップモジュール30の構造を示す断面図である。
【0063】
本実施形態のチップモジュール30は、第1実施形態のチップモジュール30に類似している。本実施形態では、発光部E1と受光部R2、及び発光部E2と受光部R1は、それぞれ、光ファイバー71を介して光学的に接続されている。このように発光部と受光部を備えたチップを光ファイバーにより結合することでマルチチップモジュール化が可能である。本実施形態では2チップの例を示したが、3チップ以上であっても同様の方法が適用できる。本実施形態では、発光部E1と受光部R2、及び発光部E2と受光部R1は、それぞれ、光ファイバー71を介して光学的に接続されている。
【0064】
3−6.第6実施形態
図13を用いて本発明の第6実施形態のチップモジュール30について説明する。図13は、本実施形態のチップモジュール30の構造を示す断面図である。
【0065】
本実施形態のチップモジュール30は、第5実施形態のチップモジュール30に類似している。本実施形態では、発光部E1と受光部R2、及び発光部E2と受光部R1は、それぞれ、導波路73を介して光学的に接続されている。導波路73は、発光部E1と受光部R2、及び発光部E2と受光部R1をそれぞれ光学的に接続するように後付けすることができる。本実施形態では導波路を用いているので更にコンパクトにチップモジュールを作製できる。
【0066】
3−7.第7実施形態
図14を用いて本発明の第7実施形態のチップモジュール30について説明する。図14は、本実施形態のチップモジュール30の構造を示す断面図である。
【0067】
本実施形態のチップモジュール30は、第6実施形態のチップモジュール30に類似している。本実施形態では、チップ数が3枚であり、第1チップC1と第2チップC2、第2チップC2と第3チップC3がそれぞれ導波路73によって光学的に接続されている。
【0068】
3−8.第8実施形態
図15を用いて本発明の第8実施形態のチップモジュール30について説明する。図15は、本実施形態のチップモジュール30の構造を示す平面図である。
【0069】
本実施形態のチップモジュール30は、第7実施形態のチップモジュール30に類似している。本実施形態では、チップ数が4枚である。第1〜第4チップC1〜4は、発光部E1〜E4と、受光部R1〜R4を有している。第1チップC1と第2チップC2、第2チップC2と第3チップC3、及び第3チップC3と第4チップC4がそれぞれ導波路73によって光学的に接続されている。
【0070】
なお、図12〜14では、分かりやすい様に両側に発光部と受光部を設置した実施形態を示している。また、図15では片側に受光部、発光部を集めた実施形態を示している。図8〜15では分かりやすいように受光部、発光部を配置した実施形態を示しているが、実際にはチップ面積ができるだけ大きくなるように配置することが好ましい。
【0071】
以上の実施形態で示した種々の特徴は,互いに組み合わせることができる。1つの実施形態中に複数の特徴が含まれている場合,そのうちの1又は複数個の特徴を適宜抜き出して,単独で又は組み合わせて,本発明に採用することができる。
【0072】
4.実証実験
以下、本発明の効果の実証実験について説明する。以下の実験では、絶縁層中にGeをイオン注入し、その後、種々の温度で熱処理を行うことによって、部分的に酸化されたGe酸化物からなる微粒子を含む絶縁層を作製した。次に、この微粒子を含む絶縁層について光ルミネッセンス測定を行い、Ge酸化物の平均酸化率と発光強度との関係を調べた。
【0073】
4−1.微粒子を含む絶縁層の作製
以下の方法により、部分的に酸化されたGe酸化物からなる微粒子を含む絶縁層を作製した。
【0074】
まず、酸素雰囲気中,1050℃、100分でシリコン基板を熱酸化することによって絶縁層を形成した。
【0075】
次に、Ge負イオン、50keVで1.4x1016ions/cm2、20keVで3.2x1015ions/cm2、10keVで2.2x1015ions/cm2、をこの順番で多重に注入した。
【0076】
次に、ロータリーポンプで引きながら、窒素を流入させ、1時間熱処理することによってGeを部分的に酸化させた。温度については700、800、900又は1000℃にし、熱処理無しのものを含めて合計5種類の試料を作製した。なお、熱処理装置内に残留している酸素、イオン注入時にSiO2から解離した酸素、窒素ガス中に微量に存在する不純物としての酸素がGeの酸化に寄与したと考えられる。
【0077】
以上の工程によって、部分的に酸化されたGe酸化物からなる微粒子を含む絶縁層を作製した。
【0078】
4−2.平均酸化率測定
次に、各試料についてGe酸化物の平均酸化率を求めた。平均酸化率は、酸化率測定と、5分間のアルゴンイオン(4eV)エッチングをシリコン基板に到達するまで繰り返し、表面からの深さが0−50nmの範囲(Ge注入範囲)での各酸化率測定で得られた酸化率を代数平均することによって求めた。
酸化率は、島津製作所製のAXIS165Sで測定したXPSスペクトルにおいてGeに起因するピークの面積SGeと、GeOに起因するピークの面積SGeOを求め、SGeO/(SGe+SGeO)を算出することによって求めた。酸化率の測定には、Ge 2pピークとそれに対応するGeOのピークを用いた。
ここで、熱処理無しの試料と900℃で熱処理を行った試料についての、絶縁層7の表面からの深さと、各深さで測定した酸化率との関係を示すグラフを図16に示す。図16によると、900℃で熱処理を行った試料では、絶縁層7表面近傍での酸化率が高いのに対して熱処理無しの試料では絶縁層7表面近傍での酸化率が低いことが分かる。また、どちらの場合も絶縁層の内部に向かうにつれて、酸化率が40%程度に近づいていることが分かる。
【0079】
Ge酸化物の平均酸化率を測定した結果を図17に示す。図17は、熱処理温度とGe酸化物の平均酸化率との関係を示すグラフである。熱処理無しの試料で平均酸化率が30%となっているのは、Geイオン注入の際にSiO2から解離した酸素原子とGeとが結合したためであると推測される。
【0080】
4−3.光ルミネッセンス測定
次に、各試料について光ルミネッセンス測定を行った。この測定は、レーザー光を励起光に用いて行った。チタンサファイアレーザーから3倍高調波の波長266nmの光を25mWの強度で微粒子を含む絶縁層に向けて照射した。微粒子を含む絶縁層から放出された光を浜松ホトニクス製C5094で検出し、スペクトルの波長400nm近傍のピーク強度を測定した。
【0081】
その結果を図18に示す。図18を参照すると、平均酸化率が35〜70%である場合に高い発光強度で発光しており、平均酸化率が35〜60%である場合に特に高い発光強度で発光していることが分かる。光ルミネッセンスで発光しやすい素子は、エレクトロルミネッセンスでも発光しやすいと考えられる。従って、上記平均酸化率のGe酸化物からなる微粒子を含む絶縁層を用いて発光素子を作製すれば、比較的短波長の光を効率的に放出する発光素子が得られることが分かる。
【図面の簡単な説明】
【0082】
【図1】本発明の第1実施形態の発光素子の構造を示す断面図である。
【図2】ガウスフィッティングを説明するためのXPSスペクトルの一例である。
【図3】本発明の第2実施形態の発光素子の構造を示す断面図である。
【図4】本発明の一実施形態の半導体チップの発光部を含む部分の構造を示す断面図である。
【図5】本発明の一実施形態の半導体チップの発光部の変形例を示す断面図である。
【図6】本発明の一実施形態の半導体チップの受光部を含む部分の構造を示す断面図である。
【図7】(a)〜(c)は、本発明の一実施形態の半導体チップの受光部の変形例を示す断面図である。
【図8】本発明の第1実施形態のチップモジュールの構造を示す断面図である。
【図9】本発明の第2実施形態のチップモジュールの構造を示す断面図である。
【図10】本発明の第3実施形態のチップモジュールの構造を示す断面図である。
【図11】本発明の第4実施形態のチップモジュールの構造を示す断面図である。
【図12】本発明の第5実施形態のチップモジュールの構造を示す断面図である。
【図13】本発明の第6実施形態のチップモジュールの構造を示す断面図である。
【図14】本発明の第7実施形態のチップモジュールの構造を示す断面図である。
【図15】本発明の第8実施形態のチップモジュールの構造を示す断面図である。
【図16】本発明の効果実証実験に係る、絶縁層表面からの深さと酸化率との関係を示すグラフである。
【図17】本発明の効果実証実験に係る、熱処理温度と、Ge酸化物の平均酸化率との関係を示すグラフである。
【図18】本発明の効果実証実験に係る、Ge酸化物の平均酸化率と、発光強度の相対値との関係を示すグラフである。
【符号の説明】
【0083】
1:第1電極 3:第2電極 5:微粒子 7:絶縁層 8:FET 9:半導体基板 10:発光素子 11,12:ソース及びドレイン電極 13:ゲート絶縁膜 15:ゲート電極 17:層間絶縁膜 19:発光素子の上方の領域 20:半導体チップ 21:配線 23:FET 25:p型拡散層 27:i型層 28:n型拡散層 29:配線 30:チップモジュール 31,22:ソース及びドレイン電極 33:ゲート絶縁膜 35:ゲート電極 37:反射防止膜 39:遮光膜 41:遮光膜 54:導波路 57:搭載基板上の電極 59:導電ワイヤ 61:バンプ 71:光ファイバー 73:導波路 C1〜C4:半導体チップ E1〜E4:半導体チップの発光部 R1〜R4:半導体チップの受光部 S:搭載基板 ES:搭載基板の発光部 RS:搭載基板の受光部
【技術分野】
【0001】
本発明は、発光素子及びその製造方法、半導体チップ及びチップモジュールに関し、特に、簡易に製造でき且つ400nm程度の短波長領域で高効率で発光する発光素子及びその製造方法、及びこの発光素子を利用した半導体チップ及びチップモジュールに関する。
【背景技術】
【0002】
近年、電子機器の小型化に伴い、電子機器に搭載される部品をいかにコンパクトにするかが課題となっている。発光部品では固体素子の開発によって小型化が進んでいる。更に半導体のチップ間通信を光で行う技術や、光コンピューターなどが提案されているが、その実用性を高めるためには半導体基板上に直接作製することができる発光素子が望まれる。
【0003】
このような発光素子の一例としては、特許文献1に開示されているような半導体微粒子を用いたものが挙げられる。
【特許文献1】特開平11−310776号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかし、特許文献1などの従来の半導体微粒子を用いた発光は可視光領域であり、そのほとんどは赤色など波長の比較的長い領域の発光であり、通信速度の向上等の観点から、より短波長領域で発光する発光素子が望まれている。
【0005】
本発明はこのような事情に鑑みてなされたものであり、CVD法で製膜を繰り返すような多くの工程を必要とせずに製造することができ、400nm程度の短波長領域で高効率で発光する発光素子を提供するものである。
【課題を解決するための手段】
【0006】
本発明の発光素子は、第1電極と、第2電極と、第1及び第2電極間に設けられ且つ微粒子を含む絶縁層を備え、前記微粒子は、Geの酸化物であり、その平均酸化率が35〜70%であることを特徴とする。
【0007】
本発明者は、鋭意研究を行ったところ、絶縁層中に平均酸化率が35〜70%であるGe酸化物からなる微粒子を含ませることによって、400nm程度の短波長領域で且つ高効率で発光する発光素子が得られることを見出し、本発明の完成に到った。本発明の発光素子は、例えば、Geを絶縁層にイオン注入して、その後熱処理を行うことによって製造することができ、CVD法による製膜を繰り返して製造するような発光素子に比べて簡易な方法で製造することができる。
【0008】
以下、本発明の種々の実施形態を例示する。
【0009】
前記平均酸化率は、35〜60%であってもよい。
前記微粒子の最大粒径は、1〜20nmであってもよく、1〜6nmであってもよい。 第1電極は、N型半導体からなり、第2電極は、P型半導体からなってもよい。
【0010】
本発明は、半導体基板と、前記半導体基板上に形成された半導体回路と、前記半導体回路に電気的に接続された発光部を備え、前記発光部は、上記記載の発光素子で構成されている半導体チップも提供する。
【0011】
前記半導体回路に電気的に接続された受光部をさらに備えてもよい。
【0012】
前記受光部は、第3電極と、第4電極と、第3及び第4電極間に設けられ且つ微粒子を含む絶縁層を備える受光素子からなってもよい。
【0013】
本発明は、第1半導体チップと、第1半導体チップ上に面付けされた第2半導体チップとを備え、第1半導体チップ及び第2半導体チップは、それぞれ、上記記載の半導体チップからなり、第1半導体チップの発光部と第2半導体チップの受光部は、光学的に接続されており、第1半導体チップの受光部と第2半導体チップの発光部は、光学的に接続されているチップモジュールも提供する。
【0014】
第1半導体チップが表面に面付けされた搭載基板をさらに備え、前記搭載基板と第1半導体チップは、少なくとも2箇所において互いに電気的に接続されていてもよい。
【0015】
前記搭載基板は、発光部及び受光部を有し、前記搭載基板の発光部と第1半導体チップの受光部は、光学的に接続されており、前記搭載基板の受光部と第1半導体チップの発光部は、光学的に接続されていてもよい。
【0016】
第1半導体チップは、前記発光部及び受光部をそれぞれ複数有し、第2半導体チップは、前記発光部及び受光部をそれぞれ複数有し、第1半導体チップの複数の発光部と第2半導体チップの複数の受光部は、それぞれ、光学的に接続されており、第1半導体チップの複数の受光部と第2半導体チップの複数の発光部は、それぞれ、光学的に接続されていてもよい。
【0017】
第1半導体チップ及び第2半導体チップは、一体としてパッケージングされていてもよい。
【0018】
本発明は、搭載基板と、前記搭載基板上に面付けされた上記記載の半導体チップとを備え、前記搭載基板は、発光部及び受光部を備え、前記搭載基板の発光部と前記半導体チップの受光部は、光学的に接続されており、前記搭載基板の受光部と前記半導体チップの発光部は、光学的に接続されているチップモジュールも提供する。
【0019】
本発明は、第1電極と、第2電極と、第1及び第2電極間に設けられ且つ微粒子を含む絶縁層を備える発光素子の製造方法であって、前記絶縁層にGeイオンを注入し、その後、平均酸化率が35〜70%であるGe酸化物からなる微粒子が形成されるように熱処理を行う工程を備える発光素子の製造方法も提供する。
【0020】
ここで示した種々の実施形態は、適宜組み合わせることができる。
【発明を実施するための最良の形態】
【0021】
以下,本発明の一実施形態を図面を用いて説明する。図面や以下の記述中で示す内容は,例示であって,本発明の範囲は,図面や以下の記述中で示すものに限定されない。
【0022】
1.発光素子
1−1.第1実施形態
図1を用いて本発明の第1実施形態の発光素子について説明する。図1は、本実施形態の発光素子10の構造を示す断面図である。
【0023】
本実施形態の発光素子10は、第1電極1と、第2電極3と、第1及び第2電極1,3間に設けられ且つ微粒子5を含む絶縁層7を備え、前記微粒子5は、Ge酸化物からなり、その平均酸化率が35〜70%である。第1及び第2電極1,3間に電圧が印加されると、微粒子5を含む絶縁層7から発光が得られる。
【0024】
第1電極1の種類は、特に限定されない。本実施形態では、第1電極1は、半導体基板9の表面層に形成された高濃度不純物領域からなる。
【0025】
半導体基板9は、全体が半導体からなる基板や半導体層を有する基板からなり、その種類は、特に限定されない。半導体基板9は、例えば、例えば、シリコン基板や、絶縁体基板(ガラス基板、サファイア基板等)上にシリコン層を形成した基板からなる。このような基板であれば、ロジック回路や不揮発性メモリ回路との混載が容易となる。
【0026】
第2電極3の種類は、特に限定されず、種々の材料で形成することができる。第2電極は、ITO、SnO2などの透明電極からなることが好ましい。この場合、微粒子5を含む絶縁層7で発生した光を効率良く取り出すことができるからである。また、透明電極は、主として用いる光に対して透過度の高い材質が好ましいのは言うまでもない。
【0027】
絶縁層7の種類は、特に限定されない。絶縁層7は、例えば、半導体酸化物や半導体窒化物、例えばSiO2やSiNからなる。絶縁層7は、CVD法や半導体基板9の熱酸化等によって形成することができる。
【0028】
微粒子5は、絶縁層7中に含まれており、絶縁層7中に均一に分散していることが好ましい。絶縁層7中の微粒子5の数密度は、特に限定されない。微粒子5は、一例では、数密度が1×1016個/cm3〜1×1021個/cm3となるように絶縁層中に含める。
【0029】
微粒子5は、好ましくは、最大粒径が1〜20nmである。この場合、発光効率が特に高くなるからである。本発明において、「最大粒径」とは、絶縁層7の任意の断面(図1のような断面であってもよく、紙面に垂直な断面であってもよい。)の100nm角の範囲をTEM観察した場合に観察できた微粒子のうち粒径が最も大きいものの粒径を意味する。また、本発明において「粒径」とは、断面TEM写真で見た場合に、TEM写真に射影され微粒子の平面像が含むことのできる最も長い線分の長さを意味する。微粒子5の最大粒径は、例えば1〜6nm又は3〜6nmであってもよい。微粒子5の最大粒径は、例えば、1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19又は20nmである。微粒子5の最大粒径は、ここで例示した何れか2つの数値の間の範囲内であってもよく、何れか1つの数値以下であってもよい。
【0030】
微粒子5は、Ge酸化物からなり、その平均酸化率が35〜70%である。この場合、400nm程度の短波長領域での発光強度が高くなることが実験的に実証された。Ge酸化物の酸化率は、絶縁層7の表面からの深さに依存するところ、Ge酸化物の平均酸化率とは、絶縁層7中のGe注入範囲内でのGe酸化物の酸化率の平均である。Ge酸化物の平均酸化率は、例えば、絶縁層7の深さ方向の一定間隔の複数の位置でGe酸化物の酸化率の測定を行い、この測定で得られた測定値を代数平均することによって求めることができる。測定を行う位置の間隔は、できるだけ狭い方が好ましく、例えば、10nm以下とする。酸化率の測定は、例えば、絶縁層のエッチングを同条件で一定時間行う度に行ってもよい。エッチング条件は、例えば、4eVでのアルゴンエッチングを5分間にする。
Ge酸化物の平均酸化率は、35〜60%が好ましい。この場合、発光効率が特に高くことが実験的に実証されたからである。Ge酸化物の平均酸化率は、例えば、35,40,45,50,55,60,65又は70%である。Ge酸化物の平均酸化率は、ここで例示した何れか2つの数値の間の範囲内であってもよい。
【0031】
酸化率は、XPSスペクトルにおいてGeに起因するピークの面積SGeと、GeOに起因するピークの面積SGeOを求め、SGeO/(SGe+SGeO)を算出することによって求めることができる。Geに起因するピークとGeOに起因するピークは、裾野が重なるが、図2に示すようにガウスフィッティングを行ってGeに起因するピークとGeOに起因するピークとを波形分離することによって面積SGe及びSGeOを求めることができる。なお、酸化率の測定に用いるピークは、特に限定されないが、一例では、Ge 2pピークとそれに対応するGeOのピークである。
【0032】
絶縁層7中に微粒子5を含有させる方法は、特に限定されないが、一例では、絶縁層7に対してGe原子をイオン注入し、その後、平均酸化率が35〜70%であるGe酸化物からなる微粒子が形成されるように熱処理を行う方法が考えられる。イオン注入後の熱処理によってイオンが凝集して多数の微粒子が絶縁層中に形成されるとともにGeが酸化されてGe酸化物からなる微粒子が形成される。Ge原子のイオン注入は、例えば、注入エネルギー5〜100keVで注入量1×1014〜1×1017ions/cm2の条件で行うことができる。Geのイオン注入は、注入エネルギーと注入量を変化させて多重に行うことが好ましい。熱処理は、例えば、700〜900℃程度の温度で行うことが好ましい。但し、Geの注入量やエネルギー、熱処理時間、熱処理雰囲気等によって好ましい熱処理温度は、変化し得る。Ge酸化物の平均酸化率を適切な値にするには、ある条件でイオン注入及び熱処理を行い、そのときのGe酸化物の平均酸化率を測定し、平均酸化率が所望の値でないときは、イオン注入又は熱処理の条件を変更する、という作業をGe酸化物の平均酸化率が適切な値になるまで繰り返せばよい。
【0033】
1−2.第2実施形態
図3を用いて本発明の第2実施形態の発光素子10について説明する。図3は、本実施形態の発光素子10の構造を示す断面図である。本実施形態の発光素子10は、第1実施形態の発光素子に類似しているが、第1電極1及び第2電極3の配置が主に異なっている。第1実施形態で述べた内容は、基本的に本実施形態の発光素子についても当てはまる。
【0034】
本実施形態の発光素子10では、第1電極1及び第2電極3は、半導体基板9の表面に平行な面内において、微粒子5を含む絶縁層7を挟むように配置されている。
【0035】
第1実施形態では、微粒子5を含む絶縁層7からの面発光は、第2電極3を通って外部に取り出されるので、第2電極3は透明であることが好ましかったが、本実施形態では、微粒子5を含む絶縁層7からの面発光は、第2電極3を介さずに外部に取り出されるので、第2電極3は、透明でなくてもよい。
【0036】
本実施形態では、好ましくは、第1電極1は、N型半導体からなり、第2電極3は、P型半導体からなる。この場合、絶縁層7中の微粒子5に対して、N型半導体から電子が効率的に供給され、P型半導体からホールが効率的に供給されるので、発光効率が特に高くなる。
【0037】
2.半導体チップ
図4を用いて本発明の一実施形態の半導体チップ20について説明する。図4は、本実施形態の半導体チップ20の構造を示す断面図である。
【0038】
本実施形態の半導体チップ(以下、「チップ」とも呼ぶ。)は、半導体基板9と、半導体基板9上に形成された半導体回路と、半導体回路に電気的に接続された発光部を備え、発光部は、本発明の第1実施形態の発光素子10で構成されている。発光素子10は、半導体基板9上に半導体回路と共に形成することが比較的容易である。
【0039】
半導体回路は、DRAM、EEPROM又はCPU等のための回路であり、一般に、多数のFET、キャパシタ及び抵抗等が互いに配線で接続されて形成されるが、図4では、図示の便宜上、FET8を1つだけ示している。FET8は、ソース及びドレイン電極11,12と、ゲート絶縁膜13と、ゲート電極15とを有している。ソース及びドレイン電極11,12は、半導体基板9の表面層に形成された高濃度不純物領域からなる。本実施形態では、1つの高濃度不純物領域が、FET8の電極12と、発光素子10の第1電極1によって共用されている。
【0040】
FET8を含む半導体回路と、発光素子10からなる発光部は、層間絶縁膜17で覆われている。発光素子10の上方の領域19は、用いる波長の光(発光素子10からの光)が透過できる必要がある。従って、領域19は、空孔であるか、用いる波長に対して透明である材料で埋められている。層間絶縁膜17が用いる波長に対して透明であれば、領域19にも層間絶縁膜17が形成されていてもよい。しかし、漏れる光によって周辺の回路等に影響を与える場合には遮光材料で発光素子10や領域19の周りを囲むことが好ましい。
【0041】
図5は、発光部をできるだけチップの表面近くに形成した場合の実施形態である。図5の実施形態では、FET8の電極12と、発光素子10の第1電極1は、離れた位置にあり、両者は、配線21によって電気的に接続されている。本実施形態では、第1電極1は、金属や、不純物をドープした半導体等の導電材料で形成することができる。
【0042】
チップ20は、受光部を有してもよい。この場合、半導体回路に発光部及び受光部が電気的に接続されるので、外部との信号の授受が容易になる。また、発光部及び受光部が光学的に接続されるように配置すれば、チップ内の信号も光信号で処理することが可能となり、配線遅延問題が大幅に改善することができる。
【0043】
受光部は、一例では、第3電極と、第4電極と、第3及び第4電極間に設けられ且つ微粒子を含む絶縁層を備える受光素子にすることができる。微粒子に光が入ると電子−ホールのペアが生成され、それらが第3及び第4電極それぞれの電極に到達することで電流・電圧が発生し、光の受光が検出される。このような構成の受光部は、発光部と似た工程で作ることができるため必要となる製造装置や条件を減らすことができ、量産性に優れる。また、半導体基板内に受光部を作る必要がないため、半導体回路を作り、多層配線を行った後のチップ表面近くに受光部を作ることができる。したがって実質的な占有面積を大幅に縮小することができる。上記受光素子の微粒子は、発光素子10と同様の微粒子であってもよく、これ以外の微粒子、例えば、シリコンの微粒子であってもよい。
【0044】
また、受光部は、図6のようにpin型で作成してもよい。pn型でもよいがより高速性に優れるpin型がより好ましい。図6では、半導体基板9の表層部にi型層27を介してp型拡散層25とn型拡散層28を形成することでpin構造の受光部を形成している。回路の他の動作速度やその他感度等を考慮しても受光部がpn構造で十分な場合にはpn型でもよい。この場合は、p型拡散層25とn型拡散層28を接触させた構造とする。図6には、半導体回路中の素子であるFET23も示している。FET23は、ソース及びドレイン電極31,32と、ゲート絶縁膜33と、ゲート電極35とを有している。ソース及びドレイン電極31,32は、半導体基板9の表面層に形成された高濃度不純物領域からなる。本実施形態では、1つの高濃度不純物領域が、FET23の電極32と、pin構造のp型拡散層25によって共用されている。また、n型拡散層28は、配線29を介して半導体回路(図示せず)に電気的に接続されている。
【0045】
図7(a)に示すように、p型拡散層25上には使用する光の波長に応じた反射防止膜37を形成することが望ましい。反射防止膜37としてはシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、あるいはこれらの積層膜を用いることができる。例えば波長405nmの光を使用する場合には膜厚16nmのシリコン酸化膜と膜厚30nmのシリコン窒化膜を積層すれば反射率が5%以下になる。このように膜質と膜厚を調節することにより反射率を低く抑えることができる。また開口部は使用する光をあまり吸収しない材料でコーティングされることがある。その場合はコーティング材料を含めて反射率がもっとも低くなるように反射防止膜の設計を行う。なお、膜厚は屈折率によって最適値が異なるので使用する装置および成膜条件によって試作を行って決定すること望まれる。また必要に応じて、図7(b)に示す遮光膜39や、図7(c)に示す遮光膜41を形成してもよい。例えば使用する光に対して層間絶縁膜が透明な場合には遮光膜を形成することで他の光を誤って検知してしまうことを抑制できる。
【0046】
3.チップモジュール
3−1.第1実施形態
図8を用いて本発明の第1実施形態のチップモジュール30について説明する。図8は、本実施形態のチップモジュール30の構造を示す断面図である。
【0047】
本実施形態のチップモジュール30は、第1チップC1と、第1チップC1上に面付けされた第2チップC2とを備え、第1チップC1及び第2チップC2は、それぞれ、上記記載のチップ20からなり、第1チップC1の発光部E1と第2チップC2の受光部R2は、光学的に接続されており、第1チップC1の受光部R1と第2チップC2の発光部E2は、光学的に接続されている。
【0048】
一方のチップの発光部で発生した光は、他方のチップの受光部で受光される。このため、各チップが発光部及び受光部を有すれば、チップ間に入力用の光接続部と出力用の光接続部の対(「以下、入出力用光接続部対」と呼ぶ。)が形成され、チップ間通信が可能になる。なお、図8中の発光部から受光部に向かう方向の矢印は、信号が伝達する方向を示している。他の図面についても同様である。
【0049】
本実施形態のチップモジュール30では、第1半導体チップC1と第2チップC2の間での信号の授受が容易である。また、光を利用した通信なので、従来の電気的通信に比べて信号の遅延の問題が大幅に改善する。また、光によりチップ間通信を行えば、従来の電気信号を用いる場合と違って、多重伝送が可能であるので、最小で一本の経路でチップ間通信が可能になる。したがって、多数のバンプや配線を行う必要がなく非常に効率よくマルチチップモジュールを作製できる。チップ間通信をすべて光で行うとすれば、電気的配線としては電力供給線やアース線を配線する程度で済む。
【0050】
また、チップモジュール30は、第1チップC1が表面に面付けされた搭載基板Sをさらに備え、搭載基板Sと第1チップC1は、少なくとも2箇所において互いに電気的に接続されている。具体的には、チップC1上の図示しない電極と、搭載基板S上の電極57とが導電ワイヤ59で接続されている。搭載基板Sと第1チップC1が少なくとも2箇所において互いに電気的に接続されているので、2箇所の電気的接続部の一方を電力供給用とし、他方を電気的通信用とすることが可能である。これにより、例えば光接続部が機能しているかどうかテストすることが可能となり、また万が一、光通信が不調の場合などのバックアップ回線として機能させることも可能となる。また、光接続部に対応した数だけ電気的接続部を設ければ、各発光部または受光部に電力供給を行うことで安定した動作を行うことができる。
【0051】
また、第1チップC1は、発光部E1及び受光部R1をそれぞれ複数有し、第2チップC2は、発光部E2及び受光部R2をそれぞれ複数有し、第1チップC1の複数の発光部E1と第2チップC2の複数の受光部R2は、それぞれ、光学的に接続されており、第1チップC1の複数の受光部R1と第2チップC2の複数の発光部E2は、それぞれ、光学的に接続されている。
【0052】
この場合、チップ間には、入出力用光接続部対が2つ以上形成される。入出力用光接続部対が1つであってもチップ間通信は可能であるが、入出力用光接続部対が2つ以上あれば、万が一、入出力用光接続部対の1つが不良を起こしても全機能が不全に陥ることを防ぐことが可能である。また、1つのチップ上に幾つかの機能を分けて搭載する場合には機能別に接続した方がチップ間で並列処理がやりやすくなる。また、1チップ上に大規模な回路を搭載する場合には、回路内での電気信号の遅延が問題となる。しかし、入出力用光接続部対が2つ以上あれば、光接続部までの配線長が短くなり、最大遅延時間も短くなる。
【0053】
なお、第1チップC1と第2チップC2は、一体としてパッケージングして、高機能且つ小型化されたチップモジュール部品としてもよい。
【0054】
3−2.第2実施形態
図9を用いて本発明の第2実施形態のチップモジュール30について説明する。図9は、本実施形態のチップモジュール30の構造を示す断面図である。
【0055】
本実施形態のチップモジュール30は、第1実施形態に類似しているが、本実施形態では、第1チップC1は、バンプ61を介して搭載基板Sに電気的に接続されている。また、発光部E1と受光部R2、及び発光部E2と受光部R1は、それぞれ、第1チップC1に設けられた導波路54を介して光学的に接続されている。
【0056】
3−3.第3実施形態
図10を用いて本発明の第3実施形態のチップモジュール30について説明する。図10は、本実施形態のチップモジュール30の構造を示す断面図である。
【0057】
本実施形態のチップモジュール30は、第2実施形態に類似しているが、本実施形態では、搭載基板Sは、発光部ES及び受光部RSを有し、搭載基板Sの発光部ESと第1チップC1の受光部R1は、光学的に接続されており、搭載基板Sの受光部RSと第1チップC1の発光部E1は、光学的に接続されている。従って、本実施形態のチップモジュール30では、搭載基板Sと第1チップC1の間でも高速な光通信が可能である。
【0058】
なお、ここでは、チップ数が2つである場合を示しているが、チップ数は、1つであっても3つ以上であってもよい。
【0059】
3−4.第4実施形態
図11を用いて本発明の第4実施形態のチップモジュール30について説明する。図11は、本実施形態のチップモジュール30の構造を示す断面図である。
【0060】
本実施形態のチップモジュール30は、第2実施形態に類似しているが、本実施形態のチップモジュール30は、4つのチップC1〜C4を有している。このように3つ以上のチップをマウントするマルチチップモジュールも可能である。
【0061】
各チップが入出力用光接続部対を1つ有していれば、上下のチップ間の通信が可能である。しかし、各チップは、チップ数以上の入出力用光接続部対を有することが好ましい。例えば、チップ数が3つである場合、各チップは、3つ以上の入出力用光接続部対を有することが好ましい。入出力用光接続部対が1つの場合には第1チップと第2チップが通信している間、第3チップが第1チップまたは第2チップと通信することが困難であるが、チップ数だけ入出力用光接続部対があれば、第3チップは第1チップ及び第2チップと通信でき、さらに搭載基板との通信も可能となる。
【0062】
3−5.第5実施形態
図12を用いて本発明の第5実施形態のチップモジュール30について説明する。図12は、本実施形態のチップモジュール30の構造を示す断面図である。
【0063】
本実施形態のチップモジュール30は、第1実施形態のチップモジュール30に類似している。本実施形態では、発光部E1と受光部R2、及び発光部E2と受光部R1は、それぞれ、光ファイバー71を介して光学的に接続されている。このように発光部と受光部を備えたチップを光ファイバーにより結合することでマルチチップモジュール化が可能である。本実施形態では2チップの例を示したが、3チップ以上であっても同様の方法が適用できる。本実施形態では、発光部E1と受光部R2、及び発光部E2と受光部R1は、それぞれ、光ファイバー71を介して光学的に接続されている。
【0064】
3−6.第6実施形態
図13を用いて本発明の第6実施形態のチップモジュール30について説明する。図13は、本実施形態のチップモジュール30の構造を示す断面図である。
【0065】
本実施形態のチップモジュール30は、第5実施形態のチップモジュール30に類似している。本実施形態では、発光部E1と受光部R2、及び発光部E2と受光部R1は、それぞれ、導波路73を介して光学的に接続されている。導波路73は、発光部E1と受光部R2、及び発光部E2と受光部R1をそれぞれ光学的に接続するように後付けすることができる。本実施形態では導波路を用いているので更にコンパクトにチップモジュールを作製できる。
【0066】
3−7.第7実施形態
図14を用いて本発明の第7実施形態のチップモジュール30について説明する。図14は、本実施形態のチップモジュール30の構造を示す断面図である。
【0067】
本実施形態のチップモジュール30は、第6実施形態のチップモジュール30に類似している。本実施形態では、チップ数が3枚であり、第1チップC1と第2チップC2、第2チップC2と第3チップC3がそれぞれ導波路73によって光学的に接続されている。
【0068】
3−8.第8実施形態
図15を用いて本発明の第8実施形態のチップモジュール30について説明する。図15は、本実施形態のチップモジュール30の構造を示す平面図である。
【0069】
本実施形態のチップモジュール30は、第7実施形態のチップモジュール30に類似している。本実施形態では、チップ数が4枚である。第1〜第4チップC1〜4は、発光部E1〜E4と、受光部R1〜R4を有している。第1チップC1と第2チップC2、第2チップC2と第3チップC3、及び第3チップC3と第4チップC4がそれぞれ導波路73によって光学的に接続されている。
【0070】
なお、図12〜14では、分かりやすい様に両側に発光部と受光部を設置した実施形態を示している。また、図15では片側に受光部、発光部を集めた実施形態を示している。図8〜15では分かりやすいように受光部、発光部を配置した実施形態を示しているが、実際にはチップ面積ができるだけ大きくなるように配置することが好ましい。
【0071】
以上の実施形態で示した種々の特徴は,互いに組み合わせることができる。1つの実施形態中に複数の特徴が含まれている場合,そのうちの1又は複数個の特徴を適宜抜き出して,単独で又は組み合わせて,本発明に採用することができる。
【0072】
4.実証実験
以下、本発明の効果の実証実験について説明する。以下の実験では、絶縁層中にGeをイオン注入し、その後、種々の温度で熱処理を行うことによって、部分的に酸化されたGe酸化物からなる微粒子を含む絶縁層を作製した。次に、この微粒子を含む絶縁層について光ルミネッセンス測定を行い、Ge酸化物の平均酸化率と発光強度との関係を調べた。
【0073】
4−1.微粒子を含む絶縁層の作製
以下の方法により、部分的に酸化されたGe酸化物からなる微粒子を含む絶縁層を作製した。
【0074】
まず、酸素雰囲気中,1050℃、100分でシリコン基板を熱酸化することによって絶縁層を形成した。
【0075】
次に、Ge負イオン、50keVで1.4x1016ions/cm2、20keVで3.2x1015ions/cm2、10keVで2.2x1015ions/cm2、をこの順番で多重に注入した。
【0076】
次に、ロータリーポンプで引きながら、窒素を流入させ、1時間熱処理することによってGeを部分的に酸化させた。温度については700、800、900又は1000℃にし、熱処理無しのものを含めて合計5種類の試料を作製した。なお、熱処理装置内に残留している酸素、イオン注入時にSiO2から解離した酸素、窒素ガス中に微量に存在する不純物としての酸素がGeの酸化に寄与したと考えられる。
【0077】
以上の工程によって、部分的に酸化されたGe酸化物からなる微粒子を含む絶縁層を作製した。
【0078】
4−2.平均酸化率測定
次に、各試料についてGe酸化物の平均酸化率を求めた。平均酸化率は、酸化率測定と、5分間のアルゴンイオン(4eV)エッチングをシリコン基板に到達するまで繰り返し、表面からの深さが0−50nmの範囲(Ge注入範囲)での各酸化率測定で得られた酸化率を代数平均することによって求めた。
酸化率は、島津製作所製のAXIS165Sで測定したXPSスペクトルにおいてGeに起因するピークの面積SGeと、GeOに起因するピークの面積SGeOを求め、SGeO/(SGe+SGeO)を算出することによって求めた。酸化率の測定には、Ge 2pピークとそれに対応するGeOのピークを用いた。
ここで、熱処理無しの試料と900℃で熱処理を行った試料についての、絶縁層7の表面からの深さと、各深さで測定した酸化率との関係を示すグラフを図16に示す。図16によると、900℃で熱処理を行った試料では、絶縁層7表面近傍での酸化率が高いのに対して熱処理無しの試料では絶縁層7表面近傍での酸化率が低いことが分かる。また、どちらの場合も絶縁層の内部に向かうにつれて、酸化率が40%程度に近づいていることが分かる。
【0079】
Ge酸化物の平均酸化率を測定した結果を図17に示す。図17は、熱処理温度とGe酸化物の平均酸化率との関係を示すグラフである。熱処理無しの試料で平均酸化率が30%となっているのは、Geイオン注入の際にSiO2から解離した酸素原子とGeとが結合したためであると推測される。
【0080】
4−3.光ルミネッセンス測定
次に、各試料について光ルミネッセンス測定を行った。この測定は、レーザー光を励起光に用いて行った。チタンサファイアレーザーから3倍高調波の波長266nmの光を25mWの強度で微粒子を含む絶縁層に向けて照射した。微粒子を含む絶縁層から放出された光を浜松ホトニクス製C5094で検出し、スペクトルの波長400nm近傍のピーク強度を測定した。
【0081】
その結果を図18に示す。図18を参照すると、平均酸化率が35〜70%である場合に高い発光強度で発光しており、平均酸化率が35〜60%である場合に特に高い発光強度で発光していることが分かる。光ルミネッセンスで発光しやすい素子は、エレクトロルミネッセンスでも発光しやすいと考えられる。従って、上記平均酸化率のGe酸化物からなる微粒子を含む絶縁層を用いて発光素子を作製すれば、比較的短波長の光を効率的に放出する発光素子が得られることが分かる。
【図面の簡単な説明】
【0082】
【図1】本発明の第1実施形態の発光素子の構造を示す断面図である。
【図2】ガウスフィッティングを説明するためのXPSスペクトルの一例である。
【図3】本発明の第2実施形態の発光素子の構造を示す断面図である。
【図4】本発明の一実施形態の半導体チップの発光部を含む部分の構造を示す断面図である。
【図5】本発明の一実施形態の半導体チップの発光部の変形例を示す断面図である。
【図6】本発明の一実施形態の半導体チップの受光部を含む部分の構造を示す断面図である。
【図7】(a)〜(c)は、本発明の一実施形態の半導体チップの受光部の変形例を示す断面図である。
【図8】本発明の第1実施形態のチップモジュールの構造を示す断面図である。
【図9】本発明の第2実施形態のチップモジュールの構造を示す断面図である。
【図10】本発明の第3実施形態のチップモジュールの構造を示す断面図である。
【図11】本発明の第4実施形態のチップモジュールの構造を示す断面図である。
【図12】本発明の第5実施形態のチップモジュールの構造を示す断面図である。
【図13】本発明の第6実施形態のチップモジュールの構造を示す断面図である。
【図14】本発明の第7実施形態のチップモジュールの構造を示す断面図である。
【図15】本発明の第8実施形態のチップモジュールの構造を示す断面図である。
【図16】本発明の効果実証実験に係る、絶縁層表面からの深さと酸化率との関係を示すグラフである。
【図17】本発明の効果実証実験に係る、熱処理温度と、Ge酸化物の平均酸化率との関係を示すグラフである。
【図18】本発明の効果実証実験に係る、Ge酸化物の平均酸化率と、発光強度の相対値との関係を示すグラフである。
【符号の説明】
【0083】
1:第1電極 3:第2電極 5:微粒子 7:絶縁層 8:FET 9:半導体基板 10:発光素子 11,12:ソース及びドレイン電極 13:ゲート絶縁膜 15:ゲート電極 17:層間絶縁膜 19:発光素子の上方の領域 20:半導体チップ 21:配線 23:FET 25:p型拡散層 27:i型層 28:n型拡散層 29:配線 30:チップモジュール 31,22:ソース及びドレイン電極 33:ゲート絶縁膜 35:ゲート電極 37:反射防止膜 39:遮光膜 41:遮光膜 54:導波路 57:搭載基板上の電極 59:導電ワイヤ 61:バンプ 71:光ファイバー 73:導波路 C1〜C4:半導体チップ E1〜E4:半導体チップの発光部 R1〜R4:半導体チップの受光部 S:搭載基板 ES:搭載基板の発光部 RS:搭載基板の受光部
【特許請求の範囲】
【請求項1】
第1電極と、第2電極と、第1及び第2電極間に設けられ且つ微粒子を含む絶縁層を備え、前記微粒子は、Geの酸化物であり、その平均酸化率が35〜70%であることを特徴とする発光素子。
【請求項2】
前記平均酸化率は、35〜60%である請求項1に記載の発光素子。
【請求項3】
前記微粒子の最大粒径は、1〜20nmである請求項1又は2に記載の発光素子。
【請求項4】
前記微粒子の最大粒径は、1〜6nmである請求項3に記載の発光素子。
【請求項5】
第1電極は、N型半導体からなり、第2電極は、P型半導体からなる請求項1〜4の何れか1つに記載の発光素子。
【請求項6】
半導体基板と、前記半導体基板上に形成された半導体回路と、前記半導体回路に電気的に接続された発光部を備え、前記発光部は、請求項1〜5に記載の発光素子で構成されている半導体チップ。
【請求項7】
前記半導体回路に電気的に接続された受光部をさらに備える請求項6に記載の半導体チップ。
【請求項8】
前記受光部は、第3電極と、第4電極と、第3及び第4電極間に設けられ且つ微粒子を含む絶縁層を備える受光素子からなる請求項7に記載の半導体チップ。
【請求項9】
第1半導体チップと、第1半導体チップ上に面付けされた第2半導体チップとを備え、
第1半導体チップ及び第2半導体チップは、それぞれ、請求項7又は8に記載の半導体チップからなり、
第1半導体チップの発光部と第2半導体チップの受光部は、光学的に接続されており、
第1半導体チップの受光部と第2半導体チップの発光部は、光学的に接続されているチップモジュール。
【請求項10】
第1半導体チップが表面に面付けされた搭載基板をさらに備え、
前記搭載基板と第1半導体チップは、少なくとも2箇所において互いに電気的に接続されている請求項9に記載のチップモジュール。
【請求項11】
前記搭載基板は、発光部及び受光部を有し、
前記搭載基板の発光部と第1半導体チップの受光部は、光学的に接続されており、
前記搭載基板の受光部と第1半導体チップの発光部は、光学的に接続されている請求項10に記載のチップモジュール。
【請求項12】
第1半導体チップは、前記発光部及び受光部をそれぞれ複数有し、
第2半導体チップは、前記発光部及び受光部をそれぞれ複数有し、
第1半導体チップの複数の発光部と第2半導体チップの複数の受光部は、それぞれ、
光学的に接続されており、
第1半導体チップの複数の受光部と第2半導体チップの複数の発光部は、それぞれ、
光学的に接続されている請求項9〜11の何れか1つに記載のチップモジュール。
【請求項13】
第1半導体チップ及び第2半導体チップは、一体としてパッケージングされている請求項9〜12の何れか1つに記載のチップモジュール。
【請求項14】
搭載基板と、前記搭載基板上に面付けされた請求項7又は8に記載の半導体チップとを備え、
前記搭載基板は、発光部及び受光部を備え、
前記搭載基板の発光部と前記半導体チップの受光部は、光学的に接続されており、
前記搭載基板の受光部と前記半導体チップの発光部は、光学的に接続されているチップモジュール。
【請求項15】
第1電極と、第2電極と、第1及び第2電極間に設けられ且つ微粒子を含む絶縁層を備える発光素子の製造方法であって、
前記絶縁層にGeイオンを注入し、その後、平均酸化率が35〜70%であるGe酸化物からなる微粒子が形成されるように熱処理を行う工程を備える発光素子の製造方法。
【請求項1】
第1電極と、第2電極と、第1及び第2電極間に設けられ且つ微粒子を含む絶縁層を備え、前記微粒子は、Geの酸化物であり、その平均酸化率が35〜70%であることを特徴とする発光素子。
【請求項2】
前記平均酸化率は、35〜60%である請求項1に記載の発光素子。
【請求項3】
前記微粒子の最大粒径は、1〜20nmである請求項1又は2に記載の発光素子。
【請求項4】
前記微粒子の最大粒径は、1〜6nmである請求項3に記載の発光素子。
【請求項5】
第1電極は、N型半導体からなり、第2電極は、P型半導体からなる請求項1〜4の何れか1つに記載の発光素子。
【請求項6】
半導体基板と、前記半導体基板上に形成された半導体回路と、前記半導体回路に電気的に接続された発光部を備え、前記発光部は、請求項1〜5に記載の発光素子で構成されている半導体チップ。
【請求項7】
前記半導体回路に電気的に接続された受光部をさらに備える請求項6に記載の半導体チップ。
【請求項8】
前記受光部は、第3電極と、第4電極と、第3及び第4電極間に設けられ且つ微粒子を含む絶縁層を備える受光素子からなる請求項7に記載の半導体チップ。
【請求項9】
第1半導体チップと、第1半導体チップ上に面付けされた第2半導体チップとを備え、
第1半導体チップ及び第2半導体チップは、それぞれ、請求項7又は8に記載の半導体チップからなり、
第1半導体チップの発光部と第2半導体チップの受光部は、光学的に接続されており、
第1半導体チップの受光部と第2半導体チップの発光部は、光学的に接続されているチップモジュール。
【請求項10】
第1半導体チップが表面に面付けされた搭載基板をさらに備え、
前記搭載基板と第1半導体チップは、少なくとも2箇所において互いに電気的に接続されている請求項9に記載のチップモジュール。
【請求項11】
前記搭載基板は、発光部及び受光部を有し、
前記搭載基板の発光部と第1半導体チップの受光部は、光学的に接続されており、
前記搭載基板の受光部と第1半導体チップの発光部は、光学的に接続されている請求項10に記載のチップモジュール。
【請求項12】
第1半導体チップは、前記発光部及び受光部をそれぞれ複数有し、
第2半導体チップは、前記発光部及び受光部をそれぞれ複数有し、
第1半導体チップの複数の発光部と第2半導体チップの複数の受光部は、それぞれ、
光学的に接続されており、
第1半導体チップの複数の受光部と第2半導体チップの複数の発光部は、それぞれ、
光学的に接続されている請求項9〜11の何れか1つに記載のチップモジュール。
【請求項13】
第1半導体チップ及び第2半導体チップは、一体としてパッケージングされている請求項9〜12の何れか1つに記載のチップモジュール。
【請求項14】
搭載基板と、前記搭載基板上に面付けされた請求項7又は8に記載の半導体チップとを備え、
前記搭載基板は、発光部及び受光部を備え、
前記搭載基板の発光部と前記半導体チップの受光部は、光学的に接続されており、
前記搭載基板の受光部と前記半導体チップの発光部は、光学的に接続されているチップモジュール。
【請求項15】
第1電極と、第2電極と、第1及び第2電極間に設けられ且つ微粒子を含む絶縁層を備える発光素子の製造方法であって、
前記絶縁層にGeイオンを注入し、その後、平均酸化率が35〜70%であるGe酸化物からなる微粒子が形成されるように熱処理を行う工程を備える発光素子の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【公開番号】特開2008−305914(P2008−305914A)
【公開日】平成20年12月18日(2008.12.18)
【国際特許分類】
【出願番号】特願2007−150659(P2007−150659)
【出願日】平成19年6月6日(2007.6.6)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
【公開日】平成20年12月18日(2008.12.18)
【国際特許分類】
【出願日】平成19年6月6日(2007.6.6)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
[ Back to top ]