自立スプリングチップおよび分布アドレス電極を有するデジタルマイクロミラーデバイス
マイクロミラーエレメントは第１のアドレス部、第２の部分、および１つ以上のアドレスビアを含んでいる。第１のアドレス部はマイクロミラーエレメントの第１の層内に分布された複数のアドレスパッドを含んでいる。第２のアドレス部はマイクロミラーエレメントの第２の層内に分布された複数のアドレス電極を含んでいる。１つ以上のアドレスビアは第１のアドレス部を第２のアドレス部に導電的に結合して第１のアドレス部から第２のアドレス部へアドレス電圧を伝達するのに使用できる。第１のアドレス部のアドレスパッドおよび第２のアドレス部のアドレス電極の分布により、第２のアドレス部により提供される静電力は第１のアドレス部により提供される静電力よりも大きくされる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的にイメージディスプレイシステムに関連し、特に自立スプリングチップおよび分布アドレス電極を有するデジタルマイクロミラーデバイスに関連する。
【背景技術】
【０００２】
（背景）
空間光変調器は光通信および／または投写ディスプレイシステムで使用することができる。空間光変調器が投写ディスプレイシステムで使用される場合、このような空間光変調器はしばしばＨＤＴＶ，ＤＶＤ，およびＤＶＩ等のメディアソースから画像詳細を投写することができる。いくつかの従来の空間光変調器は典型的に１つの傾きすなわち主要光線方向の光信号すなわち光ビームを受信することができる。典型的に、このような各ピクセルエレメントはミラー、ビームまたはビンジ（ｂｉｎｇｅ）層、およびメタル３層からなるモノリシック集積ＭＥＭＳスーパーストラクチュアセルを含んでいる。ビームおよびメタル３層内のさまざまなコンポーネントが協同して光を反射させ画像を生成するためにミラー部を操作する。マイクロミラーエレメントが適切かつ確実に機能するためにミラーのメタル３層に対する適切なアライメントが望まれる。
【発明の開示】
【課題を解決するための手段】
【０００３】
（概要）
本発明の一実施例に従って、マイクロミラーエレメントは第１のアドレス部、第２のアドレス部、および１つ以上のアドレスビアを含んでいる。第１のアドレス部はマイクロミラーエレメントの第１の層内に分布された複数のアドレスパッドを含んでいる。マイクロミラーエレメントは第１側および第２側を有し複数のアドレスパッドの少なくとも２つは第１側に分布される。第２のアドレス部はマイクロミラーエレメントの第２の層内に分布された複数のアドレス電極を含んでいる。１つ以上のアドレスビアは第１のアドレス部を第２のアドレス部に導電的に結合して第１のアドレス部から第２のアドレス部へアドレス電圧を伝達するように作動する。第１のアドレス部のアドレスパッドおよび第２のアドレス部のアドレス電極の分布により、第２のアドレス部から提供される静電力は第１のアドレス部から提供される静電力よりも大きくなる。
【０００４】
実現される特定の機能に応じて、本発明の特定の実施例は下記の技術的利点のいくつか、または全てを発揮したりどれも発揮しなかったりする。技術的利点はピクセルエレメントの各層のアドレスおよびバイアス部に対するメタルの一意的分布とすることができる。たとえば、利点はピクセルエレメントのメタル３層のバイアスおよびアドレス部に関連するメタルをメタル層全体を通してより均一に分布できることである。その結果、より平坦なミラーを得ることができる。もう１つの例として、ビーム層のアドレス部に関連するメタルはビーム層内により広いアドレス電極を得るために増加することができる。得られる構成により各層から作り出される静電力の寄与を変化させることができる。したがって、この構成はマイクロミラーエレメントのミラーおよび第１の層間の並進ミスアライメント（ｔｒａｎｓｌａｔｉｏｎａｌ ｍｉｓａｌｉｇｎｍｅｎｔ）に対するピクセルエレメントの感度を著しく低減するように作動することができる。したがって、さらなる利点は写真誘発プロセスが各層の並進ミスアライメントを生じる場合であってもピクセルエレメントが改善された性能を発揮することである。
【０００５】
さらなる利点はビーム層内の１つ以上のスプリングチップを従来のピクセルデザインよりもヒンジから遠くに位置決めできることである。さらにもう１つの利点はピクセルエレメントの層間の垂直間隙を増加させて、得られるＤＭＤピクセルエレメントの静電感度を減少させる構成である。さらなる利点としてより平坦なミラートポグラフィ、光損失の減少、ディスプレイされた画像の輝度の改善が含まれる。
【０００６】
当業者ならば、以下の図面、明細書および特許請求の範囲から他の技術的利点は容易にお判りであろう。さらに、特定の利点を列挙したが、さまざまな実施例は列挙した利点の全てまたはいくつかを含んだり、どれも含まないことがある。
【実施例】
【０００７】
（実施例の詳細な説明）
ある実施例では、ＤＭＤピクセルエレメントの性能、信頼性および光学的効率を改善する新しい光学的システムおよび方法が開発されてきている。本発明の特定の実施例に従って、ピクセルエレメントは下層すなわち「メタル３」層、中間すなわち「ビンジ」層、およびミラー層を含んでいる。特定の実施例では、ビンジ層のアドレス部に関連するメタル量は増加され、メタル３層のアドレス部に関連するメタル量は減少される。各層内のメタルの記述された分布により層から作り出される静電力の寄与に変化が生じる。より詳細には、メタル３層により提供される静電力の寄与は減少され、ビンジ層により提供される静電力の寄与は増加される。ヒンジ層により提供される静電力はミラーおよびヒンジ層間のミスアライメントには感応しないため、ＤＭＤピクセルエレメントの並進ミスアライメントに対する感度は低減され、写真誘発プロセスにより各層の並進ミスアライメントが生じる場合でもＤＭＤピクセルエレメントは改善された性能を発揮する。
【０００８】
図１はディスプレイシステム１０の一部の一実施例のブロック図である。この例では、ディスプレイシステム１０は照明光ビーム１４を発生することができる光源モジュール１２を含んでいる。光ビーム１４は光源モジュール１２から変調器１６へ向けられる。変調器１６は投射光経路１８に沿って少なくともいくつかの受光ビームを選択的に伝達することができる任意のデバイスを含むことができる。さまざまな実施例において、変調器１６は、たとえば、液晶ディスプレイ、発光ダイオード変調器、またはシリコンディスプレイ上の液晶等の空間光変調器を含むことができる。しかしながら、例示された実施例では、変調器１６はデジタル・マイクロミラーデバイス（ＤＭＤ）を含んでいる。
【０００９】
後述するように、ＤＭＤは何十万もの傾斜デジタル・マイクロミラーのアレイを含んでいる。平坦な状態において、各マイクロミラーは実質的に投写レンズ２４に平行である。平坦な状態からマイクロミラーは、たとえば、「オン」状態および「オフ」状態に対応する正または負の角度へ傾くことができる。検討の目的で、ミラーが傾く角度は投射経路１８から測定されθとして示すことができる。特定の実施例では、マイクロミラーは＋１０°から−１０°まで傾くことができる。他の実施例では、マイクロミラーは＋１２°から−１２°まで傾くことができる。マイクロミラーが傾くのを許すために、各マイクロミラーは支持ポスト上に搭載された１つ以上のヒンジへ付着し、下にある制御回路上の空隙により間隔がとられる。制御回路は、少なくとも一部は制御モジュール２２から受信した画像データ２０に基づいて、各層へ所望の電圧を供給する。さまざまな実施例において、変調器１６は受信した各色に対してさまざまなレベルすなわちシェードを発生することができる。
【００１０】
静電力により各マイクロミラーは選択的に傾けられる。マイクロミラーアレイ上の入射照明光は「オン」マイクロミラーにより投射光路１８に沿って反射され投射レンズ２４により受光される。さらに、照明光ビーム１４は「オフ」マイクロミラーにより反射されオフ状態光路２６上を光ダンプ２８へ向けられる。「オン」対「オフ」ミラーのパターン（たとえば、明および暗ミラー）が投射レンズ２４により投写される画像を形成する。本文書で使用される用語「マイクロミラー」および「ピクセル」は交換可能に使用される。
【００１１】
光源モジュール１２は照明光ビームを発生し集束できる１つ以上のランプまたは他の光源を含んでいる。ディスプレイシステム１０は単一光源モジュール１２を含むものとして記述され例示されるが、一般的にディスプレイシステム１０は変調器１６へ伝達される光ビームを発生するのに適切な任意適切な数の光源を含むことができるものと認識される。
【００１２】
特定の実施例では、光源１２は光ビーム１４が２θ（θはマイクロミラーの傾きの角度に等しい）の照明角度で変調器１６へ向けられるように位置決めされる。たとえば、マイクロミラーがおよそ＋１０から＋１２°（「オン」）からおよそ−１０から−１２°（「オフ」）へ傾く場合、光ビーム１４は投射光路１８からおよそ＋２０から＋２４°の角度で位置決めされた光源モジュール１２から変調器１６へ向けることができる。したがって、光ビーム１４はマイクロミラーが平坦な状態すなわち非傾斜位置にある時にマイクロミラーの法線に関しておよそ＋２０から＋２４°の角度で変調器１６に当たることができる。
【００１３】
オフ状態光路２６はほぼ４θに等しい負の角度である。このように、「オフ」状態においてマイクロミラーがおよそ−１０から−１２°に位置決めされる場合、光ビーム１４は投射光路１８から測定しておよそ−４０から−４８°の角度で反射される。
【００１４】
前記したように、ディスプレイシステム１０は画像データ２０を受信し変調器１６へ中継して変調器１６内のマイクロミラーの傾きをもたらす制御モジュール２２を含んでいる。特に、制御モジュール２２は変調器１６のマイクロミラーの適切な傾きを識別する画像データ２０を中継することができる。たとえば、制御モジュール２２は変調器１６のマイクロミラーを「オン」状態に位置決めしなければならないことを示す画像データ２０を変調器１６へ送ることができる。したがって、マイクロミラーは投射光路１８から測定しておよそ＋１０から＋１２°の傾き角度で位置決めすることができる。あるいは、制御モジュール２２はマイクロミラーを「オフ」状態に位置決めしなければならないことを示す画像データ２０を変調器１６へ送ることができる。このようにして、マイクロミラーは投射光路１８から測定しておよそ−１０から−１２°の傾き角度で位置決めすることができる。
【００１５】
図２は従来のＤＭＤピクセルエレメント２００の構成例を示す。図１の変調器１６に関して前記したように、ＤＭＤ２００は数十万個の傾斜デジタルマイクロミラーのアレイを含むことができる。各マイクロミラーは個別にアドレス可能なＤＭＤピクセルエレメント２４０上とすることができる。ＤＭＤ２００はこのような多くのＤＭＤピクセルエレメント２４０を含んでいるが、例示の目的で、図２には２個のＤＭＤピクセルエレメント２４０しか図示されていない。
【００１６】
各ＤＭＤピクセルエレメント２４０は一般的に相補型金属酸化膜半導体（「ＣＭＯＳ」）基板２０１上にモノリシックに作り込まれたスーパーストラクチュアセルを含むことができる。特定の実施例では、ＣＭＯＳ基板２０１はＤＭＤピクセルエレメント２４０を操作するのに使用できる制御回路のコンポーネント部を含んでいる。たとえば、ＣＭＯＳ基板２０１はＳＲＡＭセルまたはＤＭＤピクセルエレメント２４０の操作を実施するための他の同様な構造を含むことができる。各ＤＭＤピクセルエレメント２４０は一般的にミラー部、ヒンジ部、およびアドレス部を含むことができる。
【００１７】
例示した実施例におけるＤＭＤピクセルエレメント２４０のミラー部は入射光を反射するアルミニウムその他の材料等の反射材料を使用し投射レンズ２４を介して画像を作り出す。ある実施例では、反射材料はマイクロミラー２０４とすることができる。特定の実施例では、マイクロミラー２０４はほぼ１３．７ミクロンのサイズとし隣接するマイクロミラー間にほぼ１ミクロンの間隙を有することができる。しかしながら、記述されたディメンジョンはマイクロミラー２０４の単なる一構成例にすぎない。他の実施例では、各マイクロミラー２０４は前記した例よりも小さかったり大きかったりすることが一般的に認識される。たとえば、特定の実施例では、各マイクロミラーのサイズは１３ミクロンよりも小さくすることができる。他の実施例では、各マイクロミラーのサイズはほぼ１７ミクロンとすることができる。
【００１８】
例示する実施例では、ＤＭＤピクセルエレメント２４０のヒンジ部は、ヒンジポストまたはヒンジビア２０８により支持される、ビーム２２４を搭載した１つ以上のヒンジ２１６を含んでいる。ヒンジ２１６はアルミニウム、チタン、タングステン、ＡｌＴｉＯ等のアルミニウム合金、またはマイクロミラー２０４を支持し操作するのに適した他の材料で作ることができる。動作において、１つ以上のヒンジ２１６を使用して各マイクロミラー２０４を傾けてアクティブ「オン」状態およびアクティブ「オフ」状態間で交替できるようにされる。たとえば、図１について前記したように、ヒンジ２１６はマイクロミラー２０４をプラス１０°からマイナス１０°へ傾けるように作動してマイクロミラー２０４を、それぞれ、アクティブ「オン」状態およびアクティブ「オフ」状態間で交替させることができる。しかしながら、他の実施例では、ヒンジ２１６はマイクロミラー２０４をプラス１２°からマイナス１２°へ傾けるように作動してマイクロミラー２０４を、それぞれ、アクティブ「オン」状態およびアクティブ「オフ」状態間で交替させることができる。
【００１９】
マイクロミラー２０４は一般的にミラービア２０２を介してヒンジ２１６の上に支持することができる。例示する実施例では、マイクロミラー２０４に与えられる動きの範囲はヨーク２０６により制限することができる。このように、マイクロミラー２０４はヨーク２０６（ヒンジ２１６に連結または一体化されている）がバイアスパッド２３０の接触点２１０に接触するまで正または負方向に傾けることができる。本例はヨーク２０６を含んでいるが、マイクロミラー２０４の動きを所望の範囲に制限するために、他の実施例ではヨーク２０６を省けることが一般的に認識される。たとえば、マイクロミラー２０４はそれがミラーストップすなわちスプリングチップ（図３Ｂ−３Ｃについてより詳細に説明する）に接触するまで正または負方向に傾けられることが一般的に認識されている。
【００２０】
例示する実施例では、ＤＭＤピクセルエレメント２４０のアドレス部は一対のアドレスパッド２１２ａ，２１２ｂおよびアドレス電極２１４ａ，２１４ｂを含んでいる。アドレスビア２１３が一般的にアドレス電極２１４ａ，２１４ｂをアドレスパッド２１２ａ，２１２ｂの一部に結合することができる。制御またはアドレス電圧を運ぶアドレス電極２１４ａ，２１４ｂはミラーが傾く時にマイクロミラー２０４により接近している。制御またはアドレス電圧の詳細については後述する。
【００２１】
例示する実施例では、アドレスパッド２１２ａ，２１２ｂおよびバイアスパッド２３０は導電層２２０（しばしば、メタル３またはＭ３層とも呼ばれる）内に形成される。導電層２２０は絶縁体として作動する酸化物層２０３の外部に配置される。たとえば、酸化物層２０３はＣＭＯＳ基板２０１をアドレスパッド２１２ａ，２１２ｂおよびバイアスパッド２３０から少なくとも部分的に絶縁することができる。もう１つの例として、酸化物層２０３はさらにまたは替わりにアドレスパッド２１２ａ，２１２ｂをバイアスパッド２３０から少なくとも部分的に絶縁するように作動することができる。
【００２２】
動作において、ＤＭＤピクセルエレメント２４０の一部はアドレスパッド２１２およびアドレス電極２１４を含むアドレス部およびマイクロミラー２０４間に静電力（たとえば、電圧差）を生成するのに少なくとも部分的に寄与するバイアス電圧を受電することができる。さらに、または替わりに、バイアス電圧はＤＭＤピクセルエレメント２４０のアドレス部およびヨーク２０６間に静電力を生成するのに寄与することができる。たとえば、バイアス電圧はバイアスパッド２３０に加えることができる。バイアス電圧はバイアスパッド２３０からヒンジビア２０８、ヒンジ２１６、ヨーク２０６、およびミラービア２０２を介してマイクロミラー２０４へ導電的に進むことができる。特定の実施例では、バイアス電圧は定常状態電圧を含んでいる。ＤＭＤピクセルエレメント２４０の一部に加えられたバイアス電圧はＤＭＤ２００が動作している間実質的に一定のままである。特定の実施例では、バイアス電圧はほぼ２６Ｖのオーダーである。しかしながら、記述されたバイアス電圧はＤＭＤ２００を作動させるのに使用できるバイアス電圧の一例にすぎない。本開示の範囲を逸脱することなく他のバイアス電圧を使用できることが一般的に認識される。
【００２３】
前記したように、ＣＭＯＳ基板２０１はＤＭＤ２００に関連する制御回路を含んでいる。制御回路はアドレス部（たとえば、アドレスパッド２１２およびアドレス電極２１４）とマイクロミラー２０４間および／またはアドレス部とヨーク２０６間に静電力を生成するのに少なくとも部分的に寄与できる任意のハードウェア、ソフトウェア、ファームウエア、またはそれらの組合せを含むことができる。ＣＭＯＳ基板２０１に関連する制御回路はマイクロミラー２０４を少なくとも部分的にコントローラまたはプロセッサ（図１に参照番号２２で示す）から受信したデータに基づいて「オン」および「オフ」状態間で選択的に遷移させるように機能する。
【００２４】
例示した実施例は互いに隣接配置された２つのマイクロミラー２０４を含んでいる。マイクロミラー２０４ａはアクティブ「オン」状態のマイクロミラーを表すことができる。逆に、マイクロミラー２０４ｂはアクティブ「オフ」状態のマイクロミラーを表すことができる。このように、ＣＭＯＳ基板２０１に関連する制御回路は特定のマイクロミラー２０４に関連するを少なくとも１つのアドレス電極２１２ａ，２１２ｂにアドレスまたは制御電圧を選択的に加えることによりマイクロミラー２０４を「オン」および「オフ」状態間で遷移させる。特定の実施例では、制御電圧はおよそ３Ｖ程度である。したがって、たとえば、マイクロミラー２０４ｂをアクティブ「オン」状態に遷移させるために、制御回路は電極２１２ａから制御電圧を除去し（たとえば、電極２１２ａを３Ｖから０Ｖへ低減する）マイクロミラーがリセット電圧を受電する間電極２１２ｂに制御電圧を加える（たとえば、電極２１２ｂを０Ｖから３Ｖへ高める）。このような活動中に、静電力（すなわち、電圧差）の少なくとも一部をヨーク２０６およびアドレス電極２１２ａ間で生成することができる。同様に、静電力のもう一部をマイクロミラー２０４ａおよび高いアドレス電極２１２ａ間で生成することができる。静電力の組合せによりマイクロミラー２０４ｂをアクティブ「オン」状態に遷移させるためのトルク力を選択的に生成することができる。３Ｖの制御電圧が記述されているが、それはアドレス電極２１２ａ，２１２ｂに選択的に加えることができる制御電圧の一例にすぎない。本発明の範囲を逸脱することなく他の制御電圧を使用できることが一般的に認識される。
【００２５】
ＤＭＤ２００を適切な光源および投射オプティクス（図１について前記した）と組み合わせることにより、マイクロミラー２４０は入射光を投射レンズ２４の瞳へ入るかまたは入らないように反射することができる。このように、ＤＭＤピクセルエレメント２４０の「オン」状態は明るく見えＤＭＤピクセルエレメント２４０の「オフ」状態は暗く見える。入射光の２進パルス幅変調によりグレイスケールを達成することができる。カラーは１，２または３個のＤＭＤ２００と組み合わせた静止または回転カラーフィルタを使用して達成することができる。
【００２６】
図３Ａ−３Ｃはもう１つの従来のＤＭＤピクセルエレメント３００のさらなる詳細を例示している。図２のＤＭＤピクセルエレメント２００とは異なる構成ではあるが、図３Ａに例示されるＤＭＤピクセルエレメント３００はＤＭＤピクセルエレメント２００と同様に作動することができる。たとえば、ＤＭＤピクセルエレメント２００と同様に、図３のＤＭＤピクセルエレメント３００はヒンジ部、アドレ部、およびミラー部を含むことができる。ヒンジ部、アドレ部、およびミラー部内のあるコンポーネントは同じままであるが、各部内の他のコンポーネントの構成は図２について記述されたものから幾分変動することがある。たとえば、例示した実施例では、ミラー部はマイクロミラー３０４を含み、それは図２のマイクロミラー２０４と同様であっても異なってもよい。
【００２７】
ヒンジ部は各側をヒンジポストにより支持されたヒンジ３１６を含んでいる。図３Ｂについて詳細に説明するように、６つのバイアスビア３０８がスプリングチップ３２６およびヒンジ３１６を下層３６０上に支持する。バイアスビア３０８はバイアス電圧をヒンジ３１６へ中継するように作動することもきる。マイクロミラー３０４はヒンジ３１６の上で単一ミラービア３０２上に支持される。マイクロミラー３０４に対する支持を提供する他に、ミラービア３０２はバイアス電圧をマイクロミラー３０４へ導電的に伝達することができる。したがって、前記したのと同様な方法で、バイアスパッド３３０にバイアス電圧を加えることができる。次に、６つのバイアスビア３０８を介してスプリングチップ３２６およびヒンジ３１６へバイアス電圧を導電的に伝達することができる。次に、バイアス電圧をヒンジ３１６からミラービア３０２を介してマイクロミラー３０４へさらに伝達することができる。
【００２８】
ＤＭＤピクセルエレメント３００のアドレ部は各々が、それぞれ、高いアドレス電極３１４ａ，３１４ｂに接続する２つのアドレスパッド３１２ａ，３１２ｂを含んでいる。アドレスパッド３１２ａ，３１２ｂおよび高いアドレス電極３１４ａ，３１４ｂは、それぞれ、図３Ｂおよび３Ｃについてより詳細に例示される。図３Ａに示すように、アドレスビア３１３は各アドレスパッド３１２ａ，３１２ｂの上で高いアドレス電極３１４ａ，３１４ｂを支持する。高いアドレス電極３１４ａ，３１４ｂを支持する他に、アドレスビア３１３はアドレスパッド３１２ａ，３１２ｂからの制御またはアドレス電圧を高いアドレス電極３１４ａ，３１４ｂへ中継する。図２について前記したのと同様な方法で、アドレスパッド３１２ａ，３１２ｂはＳＲＡＭセル等の制御回路と連絡することができ、それは制御またはアドレス電圧を２つのアドレスパッド３１２ａ，３１２ｂの一方に選択的に加えてマイクロミラー３０４および高いアドレス電極３１４ａ，３１４ｂ間に静電力を生成する。同様な静電力をマイクロミラー３０４およびアドレスパッド３１２ａ，３１２ｂ間に生成することができる。
【００２９】
マイクロミラー３０４に許される動きの範囲はスプリングチップ３２６により制限することができる。ＤＭＤピクセルエレメント３０４の動作中に、スプリングチップ３２６はマイクロミラー３０４に対する着陸点を提供する。たとえば、マイクロミラー３０４が高いアドレス電極３１４ａおよびアドレスパッド３１２ａの方向に傾く時、これらのアドレスエレメントに近接配置された１つ以上のスプリングチップ３２６はマイクロミラー３０４に対する着陸点として作動することができる。逆に、マイクロミラー３０４が高いアドレス電極３１４ｂおよびアドレスパッド３１２ｂの方向に傾く時、これらのアドレスエレメントに近接配置された１つ以上のスプリングチップ３２６はマイクロミラー３０４に対する着陸点として作動することができる。このように、マイクロミラー３０４は１つ以上のスプリングチップ３２６と接触するまで正または負の方向に傾くことができる。
【００３０】
図３Ｂおよび３Ｃは、それぞれ、下層３６０および上層３８０へ分割された図３Ａの従来のＤＭＤピクセルエレメント３００のコンポーネントの分離された平面図である。本明細書において「層」という用語が利用されるが、下層３６０のコンポーネント部は必ずしも同じ平面内にある必要はないことが認識される。特に、図３ＢはＤＭＤピクセルエレメント３００の、メタル３またはＭ３層とも呼ばれる、下層３６０の分離された平面図を示している。ＤＭＤピクセルエレメント３００は実質的に方形に構成される。したがって、下層３６０のコンポーネントも実質的に方形に構成される。下層３６０の幅を実質的に横切って伸びるアーム３６５により結合される２つのバイアスパッド３３０ａおよび３３０ｂがある。バイアス電圧を加えるために、バイアスパッド３３０はバイアスビア３０８（図３Ａに示す）を形成するための近接位置を確認するエリア３０８を含んでいる。各バイアスパッド３００は３つのバイアスビア３０８を形成するための３つのエリア３０８を含んでいる。集合的に、バイアスパッド３３０ａ，３３０ｂは６つのバイアスビア３０８を形成するための６つのエリア３０９を含んでいる。
【００３１】
下層３６０はアーム３６５により分離された２つのアドレスパッド３１２ａおよび３１２ｂも含んでいる。制御電圧を加えるために、アドレスパッド３１２ａ，３１２ｂはアドレスビア３１３（図３Ａに示す）を形成するための近接位置を確認するエリア３１５を含んでいる。各アドレスパッド３１２は２つのアドレスビア３１３を形成するための２つのエリア３１５を含んでいる。したがって、アドレスパッド３１２ａ，３１２ｂは４つのアドレスビア３１３を形成するための４つのエリア３１５を集合的に含んでいる。
【００３２】
ＤＭＤピクセルエレメント３００が互いに隣接配置される時、隣接するＤＭＤピクセルエレメント３００間でバイアス部３３２ａ，３３２ｂを介してバイアス電圧を中継することができる。たとえば、第１のＤＭＤピクセルエレメントのバイアス部３３２ａは第２のＤＭＤピクセルエレメントのバイアス部３３２ｂに電気的に結合することができる。単一ＤＭＤピクセルエレメント内で、バイアス信号フローパスは一般的にこのようなバイアス部３３２ａ，３３２ｂ間にある。たとえば、図３Ｂについて、バイアス信号フローパスはバイアス部３３２ａからバイアスパッド３３０ａ，アーム３６５，およびバイアスパッド３３０ｂを通ってバイアス部３３２ｂへ至るか、その逆である。メインバイアス信号フローパスは一般的にバイアス部３３２ａ，３３２ｂ間の最短電気的経路とすることができる。
【００３３】
図３Ｃは図３ＣのＤＭＤピクセルエレメント３００の、ビーム／ヒンジすなわち「ビンジ」層とも呼ばれる、中間層３８０の分離された平面図を示す。本明細書において「層」という用語が利用されるが、中間層３８０のコンポーネント部は必ずしも同じ平面内にある必要はないことが認識されている。図３Ａに示すように、中間層３８０のサイズおよび形状は一般的に下層３６０のサイズおよび形状に対応する。
【００３４】
中間層３８０は４つのスプリングチップ３２６、２つのビーム３２４ａ，３２４ｂ、ヒンジ３１６、および２つのアドレス電極３１４ａ，３１４ｂを含んでいる。第１のビーム３２４ａは中間層３８０の第１のコーナ３８２に近接配置され、第２のビーム３２４ｂは中間層３８０の第２のコーナ３８４に近接配置されている。図からお判りのように、ヒンジ３１６は実質的に中間層３８０の幅を横切って伸びている。下層３６０のバイアスパッド３３０をビーム３２４と結合するために、各ビーム３２４ａ，３２４ｂはバイアスビア３０８（図３Ａに示す）を形成するための近接位置を確認するエリア３１１を含んでいる。したがって、各ビーム３２４ａ，３２４ｂを支持するために３つのバイアスビア３０８が必要であるところでは、各ビーム３２４ａ，３２４ｂがバイアスビア３０８を形成するための３つのエリア３１１を含んでいる。前記したように、下層３６０のバイアスパッド３３０に加えられるバイアス電圧はバイアスビア３０８を介してビーム３２４へ伝達することができる。
【００３５】
中間層３８０は２つの高いアドレス電極３１４ａおよび３１４ｂも含んでおり、それらはヒンジ３１６の各側に配置される。下層３６０のアドレスパッド３１２を中間層３８０のアドレス電極３１４に結合するために、アドレス電極３１４ａ，３１４ｂはアドレスビア３１３を形成するための近接位置を確認するエリア３１７を含んでいる（図３Ａ参照）。各アドレス電極３１４ａ，３１４ｂは２つのアドレスビア３１３を形成するための２つのエリア３１７を含んでいる。したがって、アドレス電極３１４ａ，３１４ｂは４つのアドレスビア３１３を形成するための４つのエリア３１７を集合的に含んでいる。前記したように、下層３６０のアドレスパッド３１２に加えられる制御電圧はアドレスビア３１３を介してアドレス電極３１４へ伝達することができる。制御電圧は次に上層へ伝達することができ、それはマイクロミラー３０４を含みマイクロミラー３０４を選択的に傾けて「オフ」状態または「オン」状態とする。
【００３６】
図３Ａ−３ＣのＤＭＤピクセルエレメントは下層３６０内に広いアドレスパッド３１２ａ，３１２ｂを含み中間層３８０内に比較的小さい高いアドレス電極３１４ａ，３１４ｂを含むため、下層３６０は中間層３８０よりもピクセルエレメント３００への静電力により寄与する。下層３６０から寄与する静電力はミラーおよび下層間のミスアライメントに感応するため、ＤＭＤピクセルエレメント３００は下層３６０に対するミラー３０４の並進ミスアライメントに感応する。しかしながら、本発明の実施例の教示によりこのようなミスアライメントに対するＤＭＤピクセルエレメントの感度を低減することができる構成が認識される。
【００３７】
図４Ａは本発明の実施例に従ったＤＭＤピクセルエレメント４００を例示している。図４ＡのＤＭＤピクセルエレメント４００はマイクロミラー４２２、アドレスパッド４１０、バイアスパッド４０２、バイアスアーム４０８、ビーム部４５２、スプリングチップ４５９、アドレス電極４６０、アドレスビア４２４、バイアスビア４２６、ヒンジ４５８、およびミラービア４２８を含んでいる。前記したコンポーネントの詳細は図４Ｂおよび４Ｃについて記述される。
【００３８】
図４Ｂおよび４Ｃは下層４２０および中間層４５０に分割された図４ＡのＤＭＤピクセルエレメント４００の実施例のコンポーネントの分離された平面図を例示している。本明細書において「層」という用語が利用されるが、下層４２０および中間層４５０の各々のコンポーネント部は、それぞれ、必ずしも同じ平面内にある必要はないことが認識される。さらに、下層４２０および中間層４５０のコンポーネントが組立てられる時は、中間層４５０は一般的に下層４２０の上に転置できることが認識される。特定の実施例では、各層の静電的寄与が変化されるため、下層４２０および中間層４５０を内蔵するＤＭＤピクセルエレメント４００は並進ミスアライメントに対して低減された感度を示す。特に、下層４２０および中間層４５０を内蔵するＤＭＤピクセルエレメントは下層４２０からの静電的寄与が低減され中間層４５０からの静電的寄与が増加されるため並進ミスアライメントに対してより鈍感である。
【００３９】
図４Ｂの例示された実施例では、ＤＭＤピクセルエレメントのメタル３すなわちＭ３層と呼ぶことができる下層４２０はバイアスビアを支持する多数のバイアスパッド４０２を含んでいる（図４Ａ参照）。各バイアスパッド４０２に関連するメタルの量を低減し下層４２０全体を通してそのバイアス部のメタルをより均一に分布するために、各バイアスパッド４０２は単一バイアスビアに関連付けることができる（図４Ａ参照）。したがって、各バイアスパッド４０２は単一バイアスビアを形成するための近接位置を確認するエリア４０４を含んでいる。このように、下層４２０のバイアス部に関して中間層４５０のバイアス部を支持するのに６つのバイアスビアが望ましい特定の実施例では、下層４２０はその中に分布された６つのバイアスパッド４０２を含んでいる。しかしながら、下層４２０へのバイアス電圧の印加に対して適切であるように、より少ないまたは多いバイアスパッド４０２を下層４２０に内蔵できることが認識される。
【００４０】
下層４２０のバイアス部に関連するメタルの分布をさらに改善するために、図４Ｂに例示されている６つのバイアスパッド４０２は実質的に均一に下層４２０の周辺周りに分布される。たとえば、第１のバイアスパッド４０２ａは下層４２０の第１のコーナ４０６ａに近接配置され、第２のバイアスパッド４０２ｂは下層４２０の第２のコーナ４０６ｂに近接配置される。図からお判りのように、下層４２０の第１および第２のコーナ４０６ａおよび４０６ｂは、第１および第２のバイアスパッド４０２ａ，４０２ｂは対向するバイアスパッドであると言えるように互いに対向している。第１のバイアスアーム４０８が第１および第２のバイアスパッド４０２ａ，４０２ｂを結合して下層４２０の幅を実質的に横切って伸びている。
【００４１】
例示された実施例では、下層４２０は第３のバイアスパッド４０２ｃ、第４のバイアスパッド４０２ｄ、第５のバイアスパッド４０２ｅ、および第６のバイアスパッド４０２ｆも含んでいる。第３および第４のバイアスパッド４０２ｃ、４０２ｄは下層４２０の周辺に沿って対向位置に配置された対向するバイアスパッドを形成するように第１のアーム４０８ａの両側に等距離配置される。図からお判りのように、第３および第４のバイアスパッド４０２ｃ、４０２ｄは第２のバイアスアーム４０８ｂにより結合されている。第５および第６のバイアスパッド４０２ｅ、４０２ｆは、それぞれ、第３および第４のバイアスパッド４０２ｃ、４０２ｄと同様に構成される。このように、第５および第６のバイアスパッド４０２ｅ、４０２ｆは第１のアーム４０８ａの両側に等距離配置され下層４２０の周辺に沿って対向位置に配置された対向するバイアスパッドを形成するようにされる。第５および第６のバイアスパッド４０２ｅ、４０２ｆは第３のバイアスアーム４０８ｃにより結合されている。第１のアーム４０８ａ、第２のアーム４０８ｂ、および第３のアーム４０８ｃは各バイアスパッド４０２ａ−４０２ｆを他の各バイアスパッド４０２ａ−４０２ｆに結合するように作動するため、下層４２０の得られるバイア部は下層４２０全体にわたって実質的に均一に分布される一体構造を含んでいる。
【００４２】
例示された実施例では、下層４２０はバイアス部４３２ａ，４３２ｂも含み、それは図３Ｂについて前記したバイアス部３３２ａ，３３２ｂと同様に作動することができる。メインバイアス信号フローパスは一般的にバイアス部４３２ａ，４３２ｂ間の最短電気的経路とすることができる。したがって、バイアスパッド４０２ａ，４０２ｂ，４０２ｃ，および４０２ｆはメインバイアス信号フローパス内にはない。後述するように、中間層４５０内のビーム部４５２ａ，４５２ｂ，４５４ｃ，４５４ｆはそれぞれバイアスパッド４０２ａ，４０２ｂ，４０２ｃ，および４０２ｆからバイアス電圧を受電することができる。
【００４３】
制御またはアドレス電圧を加えるために、下層４２０は多数のアドレスパッド４１０も含んでいる。各アドレスパッド４１０に関連するメタルの量を低減し下層４２０全体を通してそのアドレス部のメタルをより均一に分布するために、各アドレスパッド４１０は単一バイアスビアに関連付けられる（図４Ａ参照）。したがって、各アドレスパッド４１０はバイアスビアを形成するための近接位置を確認するエリア４１２を含んでいる。このように、下層４２０のアドレス部に対して中間層４５０のアドレス部を支持するのに６つのアドレスビアが望ましい特定の実施例では、下層４２０はその中に分布された６つのアドレスパッド４１０ａ−４１０ｆを含んでいる。しかしながら、下層４２０への制御電圧の印加に対して適切であるように、より少ないまたは多いアドレスパッド４１０を下層４２０に内蔵することができる。
【００４４】
下層４２０のアドレス部に関連するメタルの分布をさらに改善するために、各アドレスパッド４１０ａ−４１０ｆは各バイアスパッド４０２ａ−４０２ｆを他の各バイアスパッド４０２ａ−４０２ｆから分離するように配置される。たとえば、第１のアドレスパッド４１０ａは下層４２０の第３のコーナ４０６ｃに近接配置され、第２のアドレスパッド４１０ｂは下層４２０の第４のコーナ４０６ｄに近接配置される。その結果、第１のアドレスパッド４１０ａは下層４２０の周辺に沿って第３のバイアスパッド４０２ｃおよび第５のバイアスパッド４０２ｅ間に配置される。同様に、第２のアドレスパッド４１０ｂは下層４２０の周辺に沿って第４のバイアスパッド４０２ｄおよび第６のバイアスパッド４０２ｆ間に配置される。
【００４５】
例示された実施例では、下層４２０は第３のアドレスパッド４１０ｃ、第４のアドレスパッド４１０ｄ、第５のアドレスパッド４１０ｅ、および第６のアドレスパッド４１０ｆも含んでいる。第３および第４のアドレスパッド４１０ｃ、４１０ｄは下層４２０のバイアス部の第１のアーム４０８ａの両側に等距離配置される。その結果、第３および第４のアドレスパッド４１０ｃ、４１０ｄは下層４２０の周辺に沿って対向位置に配置された対向するアドレスパッドを形成する。特定の実施例では、第３のアドレスパッド４１０ｃは下層４２０の周辺に沿って第１のバイアスパッド４０２ａおよび第３のバイアスパッド４０２ｃ間に配置される。同様に、第４のアドレスパッド４１０ｄは下層４２０の周辺に沿って第１のバイアスパッド４０２ａおよび第４のバイアスパッド４０２ｄ間に配置される。
【００４６】
第５および第６のアドレスパッド４１０ｅ、４１０ｆは、それぞれ、第３および第４のアドレスパッド４１０ｃ、４１０ｄと同様に構成される。このように、第５および第６のアドレスパッド４１０ｅ、４１０ｆは下層４２０の周辺に沿って対向位置に配置された対向するアドレスパッドを形成するように第１のアーム４０８ａの両側に等距離配置される。特定の実施例では、第５のアドレスパッド４１０ｅは下層４２０の周辺に沿って第２のバイアスパッド４０２ｂおよび第５のバイアスパッド４０２ｅ間に配置される。同様に、第６のアドレスパッド４１０ｆは下層４２０の周辺に沿って第２のバイアスパッド４０２ｂおよび第６のバイアスパッド４０２ｆ間に配置される。
【００４７】
各アドレスパッド４１０ａ−４１０ｆは、それぞれ、アドレスビアを形成するための単一エリア４１２ａ−４１２ｆを含むため、各アドレスパッド４１０ａ−４１０ｆに関連付けられるメタルはピクセルデザインエレメント内の従来の下層のアドレス部を形成するメタルの量に較べて実質的に低減される。その結果、第１および第２アドレスパッド４１０ａ，４１０ｂ等のより狭い先縁のアドレスパッドが第３および第４コーナ４０６ｃ，４０６ｄに近接して形成される。さらに、図４Ｃの中間層４５０のアドレス位置を支持するために、エリア４１２ａ、エリア４１２ｃ、および４１２ｅは下層４２０のバイアス部のアーム４０８ａに関して実質的に揃えられる。同様に、エリア４１２ｂ、エリア４１２ｄ、および４１２ｆは下層４２０のバイアス部のアーム４０８ａに関して実質的に揃えられる。下層４２０のバイアス部およびアドレス部の前記した構成により達成される利点については後述する。
【００４８】
図４Ｃの例示された実施例では、ＤＭＤピクセルエレメントのビーム／ヒンジすなわち「ビンジ」層と呼ぶことができる中間層４５０は下層４２０から、それぞれ、バイアス電圧および制御電圧を受電するための多数のバイアス部および多数のアドレス部を含んでいる。特に、中間層４５０のバイアス部は多数のビーム部４５２を含み各々がバイアスビア（図示せず）を形成するためのエリア４５４を有する。前記したように、バイアスビアは下層４２０のバイアス部を中間層４５０のバイアス部と導電的に結合する。したがって、ビーム部４５２は一般的にエリア４５４が下層４２０のエリア４０４と揃えられるように構成される。このように、下層４２０から中間層４５０へバイアス電圧を導電的に伝達するのに６つのバイアスビアが望ましい場合、中間層４５０は６つのビーム部４５２ａ−４５２ｆを含む。しかしながら、中間層４５０のバイアス部を下層４２０のバイアス部と揃えかつ各層間でバイアス電圧を導電的に伝達するのに適切であるように、より少ないまたは多いバイアス部４５２を中間層４５０に内蔵することができる。
【００４９】
例示された実施例では、ビーム部４５２ａ−４５２ｆは第１のビーム部４５２ａが中間層４５０の第１のコーナ４５６ａに近接配置され、第２のビーム部４５２ｂが中間層４５０の第２のコーナ４５６ｂに近接配置されるように構成される。図からお判りのように、対向する第１および第２のビーム部４５２ａ，４５２ｂは中間層４５０の幅を実質的に横切って伸びるヒンジ４５８により結合される。バイアスビアを介して下層４２０からバイアス電圧を導電的に受電するために、第１のビーム部４５２ａの第１のエリア４５４ａは一般的に第１のバイアスパッド４０２ａの第１のエリア４０４ａに対応しバイアスビア（図示せず）を介してそれに結合されている。同様に、第１のビーム部４５２ｂの第２のエリア４５４ｂは一般的に第２のバイアスパッド４０２ｂの第２のエリア４０４ｂに対応しバイアスビア（図示せず）を介してそれに結合されている。
【００５０】
図からお判りのように、中間層４５０は第３のビーム部４５２ｃ、第４のビーム部４５２ｄ、第５のビーム部４５２ｅ、および第６のビーム部４５２ｆを含む浮動ビーム部も含んでいる。特に、第３のビーム部４５２ｃおよび第４のビーム部４５２ｄはそれらが中間層４５０の周辺に沿って対向位置に配置された対向するビーム部を形成するようにヒンジ４５８の両側に等距離配置される。同様に、第５のビーム部４５２ｅおよび第６のビーム部４５２ｆはそれらが中間層４５０の周辺に沿って対向位置に配置された対向するビーム部を形成するようにヒンジ４５８の両側に等距離配置される。図からお判りのように、第３のビーム部４５２ｃおよび第５のビーム部４５２ｅは第３のコーナ４５６ｃの両側に配置され、第４のビーム部４５２ｄおよび第６のビーム部４５２ｆは第４のコーナ４５６ｄの両側に配置される。得られる構成は一般的に第３−第６ビーム部４５２ｃ−４５２ｆに関連する第３−第６エリア４５４ｃ−４５４ｆを下層４２０の第３−第６エリア４０４ｃ−４０４ｆと揃えて下層４２０のバイアス部および中間層４５０のバイアス部間でバイアス電圧を導電的に伝達する。
【００５１】
第３−第６ビーム部４５２ｃ−４５２ｆの各々がさらにスプリングチップ４５９を含んでいる。図３Ａ−３Ｃに例示したような従来のＤＭＤピクセルデザインに関して前記したスプリングチップと同様に、スプリングチップ４５９は第３−第６ビーム部４５２ｃ−４５２ｆからの延長部を含んでいる。下層４２０および中間層４５０を内蔵するＤＭＤピクセルエレメントの動作中に、スプリングチップ４５９はマイクロミラーの着陸点を提供する（図示せず）。このように、マイクロミラーが第３および第５ビーム４５２ｃ，４５２ｅの方向に傾くと、第３および第５ビーム部４５２ｃ，４５２ｅに関連するスプリングチップ４５９はマイクロミラーに対する着陸点として作動することができる。逆に、マイクロミラーが第４および第６ビーム部４５２ｄ，４５２ｆの方向に傾くと、第４および第６ビーム部４５２ｄ，４５２ｆに関連するスプリングチップ４５９はマイクロミラーに対する着陸点として作動することができる。このように、マイクロミラーは第３−第６ビーム部４５２ｃ−４５２ｆから延長する１つ以上のスプリングチップ４５９と接触するまで正または負方向に傾くことができる。
【００５２】
制御またはアドレス電圧を受電するために、中間層４５０はアドレス電極４６０を含むこともできる。例示された実施例では、中間層４５０は２つのアドレス電極４６０ａ，４６０ｂを含んでいる。第１のアドレス電極４６０ａはヒンジ４５８の一方側に配置され、第２のアドレス電極４６０ｂはヒンジ４５８の他方側に配置される。したがって、第１および第２のアドレス電極４６０ａ，４６０ｂはヒンジ４５８により分離される。下層４２０のアドレスパッド４１０を中間層４５０のアドレス電極４６０に結合するために、アドレス電極４６０ａ，４６０ｂはアドレスビアを形成するための近接位置を確認するエリア４６２を含んでいる（図示せず）。例示された実施例では、各アドレス電極４６０ａ，４６０ｂが３つのアドレスビアを形成するための３つのエリア４６２を含んでいる。したがって、下層４２０のアドレス部と同様に、アドレス電極４６０ａ，４６０ｂは６つのアドレスビアを形成するための６つのエリア４６２を集合的に含んでいる。その結果、下層４２０のアドレスパッド４１０の各エリア４１２ａ−ｆは中間層４５０のアドレス電極４６０のエリア４６２ａ−ｆに揃えられる。アドレスビアはピクセルエレメントの周辺部に沿って配置されるため、各アドレス電極４６０ａ，４６０ｂに関連するメタルは従来のピクセルデザインエレメント内の中間層のアドレス部を形成するメタルの量に較べて実質的に増加する。
【００５３】
下層４２０および中間層４５０の前記した構成は各層のアドレスおよびバイアス部に関するメタルの一意的分布に寄与する。たとえば、下層４２０のバイアスおよびアドレス部に関連するメタルは各々が減少され下層４２０全体を通してより均一に分布される。その結果、より狭い先縁のアドレスパッドが下層４２０内に達成される。逆に、中間層４５０のアドレス部に関連するメタルは増加され、より広いアドレス電極が得られる。前記した構成の結果として各層により作り出される静電力の寄与に変化が生じる。特に、下層４２０により作り出される静電力の寄与は減少され、中間層４５０により作り出される静電力の寄与は増加される。従来のピクセルデザインにおける下層のアドレス部は下層に関するミラーの並進ミスアライメントに非常に敏感であるのに対して、下層４２０および中間層４５０により得られるアーキテクチュアは、下層４２０のアドレス部による静電力の寄与が低減されるため、得られるＤＭＤピクセルエレメントの並進ミスアライメントに対する感度を著しく低減するように作動することができる。その結果、ＤＭＤピクセルエレメントは写真誘発プロセスにより各層の並進ミスアライメントを生じる場合でも改善された性能を示すことができる。
【００５４】
さらなる利点として、得られるデザインにより従来のピクセルデザインにおけるよりもヒンジ４５８から遠くに中間層４５０が配置されるスプリングチップ４５９が得られる。このような構成により各層間の垂直間隙が増加して得られるＤＭＤピクセルエレメントの静電感度が低下する。さらに、下層４２０内により均一なメタル密度が達成されかつ層に関連する垂直間隙が増加するため、搭載されたマイクロミラーのより平坦なトポグラフィを達成することができる。その結果、光損失を低減することができディスプレイされる画像の輝度が改善される。
【００５５】
当業者ならば記述された実施例にさまざまな追加、削除、置換、その他の修正を行うことができ、また他の実施例を実現することができ、それらは全て特許請求の範囲内に入る。
【図面の簡単な説明】
【００５６】
【図１】ディスプレイシステムの一部の一実施例のブロック図である。
【図２】従来のデジタルマイクロミラーデバイス（ＤＭＤ）の構成例を示す図である。
【図３Ａ】従来のデジタルマイクロミラーデバイス（ＤＭＤ）のもう１つの構成を示す図である。
【図３Ｂ】それぞれ下層および中間層に分割された図３Ａの従来のＤＭＤピクセルエレメントのコンポーネントの分離された平面図である。
【図３Ｃ】それぞれ下層および中間層に分割された図３Ａの従来のＤＭＤピクセルエレメントのコンポーネントの分離された平面図である。
【図４Ａ】本発明の実施例に従ったＤＭＤピクセルエレメント４００を示す図である。
【図４Ｂ】それぞれ下層および中間層に分割された図４ＡのＤＭＤピクセルエレメントの実施例のコンポーネントの分離された平面図である。
【図４Ｃ】それぞれ下層および中間層に分割された図４ＡのＤＭＤピクセルエレメントの実施例のコンポーネントの分離された平面図である。
【技術分野】
【０００１】
本発明は一般的にイメージディスプレイシステムに関連し、特に自立スプリングチップおよび分布アドレス電極を有するデジタルマイクロミラーデバイスに関連する。
【背景技術】
【０００２】
（背景）
空間光変調器は光通信および／または投写ディスプレイシステムで使用することができる。空間光変調器が投写ディスプレイシステムで使用される場合、このような空間光変調器はしばしばＨＤＴＶ，ＤＶＤ，およびＤＶＩ等のメディアソースから画像詳細を投写することができる。いくつかの従来の空間光変調器は典型的に１つの傾きすなわち主要光線方向の光信号すなわち光ビームを受信することができる。典型的に、このような各ピクセルエレメントはミラー、ビームまたはビンジ（ｂｉｎｇｅ）層、およびメタル３層からなるモノリシック集積ＭＥＭＳスーパーストラクチュアセルを含んでいる。ビームおよびメタル３層内のさまざまなコンポーネントが協同して光を反射させ画像を生成するためにミラー部を操作する。マイクロミラーエレメントが適切かつ確実に機能するためにミラーのメタル３層に対する適切なアライメントが望まれる。
【発明の開示】
【課題を解決するための手段】
【０００３】
（概要）
本発明の一実施例に従って、マイクロミラーエレメントは第１のアドレス部、第２のアドレス部、および１つ以上のアドレスビアを含んでいる。第１のアドレス部はマイクロミラーエレメントの第１の層内に分布された複数のアドレスパッドを含んでいる。マイクロミラーエレメントは第１側および第２側を有し複数のアドレスパッドの少なくとも２つは第１側に分布される。第２のアドレス部はマイクロミラーエレメントの第２の層内に分布された複数のアドレス電極を含んでいる。１つ以上のアドレスビアは第１のアドレス部を第２のアドレス部に導電的に結合して第１のアドレス部から第２のアドレス部へアドレス電圧を伝達するように作動する。第１のアドレス部のアドレスパッドおよび第２のアドレス部のアドレス電極の分布により、第２のアドレス部から提供される静電力は第１のアドレス部から提供される静電力よりも大きくなる。
【０００４】
実現される特定の機能に応じて、本発明の特定の実施例は下記の技術的利点のいくつか、または全てを発揮したりどれも発揮しなかったりする。技術的利点はピクセルエレメントの各層のアドレスおよびバイアス部に対するメタルの一意的分布とすることができる。たとえば、利点はピクセルエレメントのメタル３層のバイアスおよびアドレス部に関連するメタルをメタル層全体を通してより均一に分布できることである。その結果、より平坦なミラーを得ることができる。もう１つの例として、ビーム層のアドレス部に関連するメタルはビーム層内により広いアドレス電極を得るために増加することができる。得られる構成により各層から作り出される静電力の寄与を変化させることができる。したがって、この構成はマイクロミラーエレメントのミラーおよび第１の層間の並進ミスアライメント（ｔｒａｎｓｌａｔｉｏｎａｌ ｍｉｓａｌｉｇｎｍｅｎｔ）に対するピクセルエレメントの感度を著しく低減するように作動することができる。したがって、さらなる利点は写真誘発プロセスが各層の並進ミスアライメントを生じる場合であってもピクセルエレメントが改善された性能を発揮することである。
【０００５】
さらなる利点はビーム層内の１つ以上のスプリングチップを従来のピクセルデザインよりもヒンジから遠くに位置決めできることである。さらにもう１つの利点はピクセルエレメントの層間の垂直間隙を増加させて、得られるＤＭＤピクセルエレメントの静電感度を減少させる構成である。さらなる利点としてより平坦なミラートポグラフィ、光損失の減少、ディスプレイされた画像の輝度の改善が含まれる。
【０００６】
当業者ならば、以下の図面、明細書および特許請求の範囲から他の技術的利点は容易にお判りであろう。さらに、特定の利点を列挙したが、さまざまな実施例は列挙した利点の全てまたはいくつかを含んだり、どれも含まないことがある。
【実施例】
【０００７】
（実施例の詳細な説明）
ある実施例では、ＤＭＤピクセルエレメントの性能、信頼性および光学的効率を改善する新しい光学的システムおよび方法が開発されてきている。本発明の特定の実施例に従って、ピクセルエレメントは下層すなわち「メタル３」層、中間すなわち「ビンジ」層、およびミラー層を含んでいる。特定の実施例では、ビンジ層のアドレス部に関連するメタル量は増加され、メタル３層のアドレス部に関連するメタル量は減少される。各層内のメタルの記述された分布により層から作り出される静電力の寄与に変化が生じる。より詳細には、メタル３層により提供される静電力の寄与は減少され、ビンジ層により提供される静電力の寄与は増加される。ヒンジ層により提供される静電力はミラーおよびヒンジ層間のミスアライメントには感応しないため、ＤＭＤピクセルエレメントの並進ミスアライメントに対する感度は低減され、写真誘発プロセスにより各層の並進ミスアライメントが生じる場合でもＤＭＤピクセルエレメントは改善された性能を発揮する。
【０００８】
図１はディスプレイシステム１０の一部の一実施例のブロック図である。この例では、ディスプレイシステム１０は照明光ビーム１４を発生することができる光源モジュール１２を含んでいる。光ビーム１４は光源モジュール１２から変調器１６へ向けられる。変調器１６は投射光経路１８に沿って少なくともいくつかの受光ビームを選択的に伝達することができる任意のデバイスを含むことができる。さまざまな実施例において、変調器１６は、たとえば、液晶ディスプレイ、発光ダイオード変調器、またはシリコンディスプレイ上の液晶等の空間光変調器を含むことができる。しかしながら、例示された実施例では、変調器１６はデジタル・マイクロミラーデバイス（ＤＭＤ）を含んでいる。
【０００９】
後述するように、ＤＭＤは何十万もの傾斜デジタル・マイクロミラーのアレイを含んでいる。平坦な状態において、各マイクロミラーは実質的に投写レンズ２４に平行である。平坦な状態からマイクロミラーは、たとえば、「オン」状態および「オフ」状態に対応する正または負の角度へ傾くことができる。検討の目的で、ミラーが傾く角度は投射経路１８から測定されθとして示すことができる。特定の実施例では、マイクロミラーは＋１０°から−１０°まで傾くことができる。他の実施例では、マイクロミラーは＋１２°から−１２°まで傾くことができる。マイクロミラーが傾くのを許すために、各マイクロミラーは支持ポスト上に搭載された１つ以上のヒンジへ付着し、下にある制御回路上の空隙により間隔がとられる。制御回路は、少なくとも一部は制御モジュール２２から受信した画像データ２０に基づいて、各層へ所望の電圧を供給する。さまざまな実施例において、変調器１６は受信した各色に対してさまざまなレベルすなわちシェードを発生することができる。
【００１０】
静電力により各マイクロミラーは選択的に傾けられる。マイクロミラーアレイ上の入射照明光は「オン」マイクロミラーにより投射光路１８に沿って反射され投射レンズ２４により受光される。さらに、照明光ビーム１４は「オフ」マイクロミラーにより反射されオフ状態光路２６上を光ダンプ２８へ向けられる。「オン」対「オフ」ミラーのパターン（たとえば、明および暗ミラー）が投射レンズ２４により投写される画像を形成する。本文書で使用される用語「マイクロミラー」および「ピクセル」は交換可能に使用される。
【００１１】
光源モジュール１２は照明光ビームを発生し集束できる１つ以上のランプまたは他の光源を含んでいる。ディスプレイシステム１０は単一光源モジュール１２を含むものとして記述され例示されるが、一般的にディスプレイシステム１０は変調器１６へ伝達される光ビームを発生するのに適切な任意適切な数の光源を含むことができるものと認識される。
【００１２】
特定の実施例では、光源１２は光ビーム１４が２θ（θはマイクロミラーの傾きの角度に等しい）の照明角度で変調器１６へ向けられるように位置決めされる。たとえば、マイクロミラーがおよそ＋１０から＋１２°（「オン」）からおよそ−１０から−１２°（「オフ」）へ傾く場合、光ビーム１４は投射光路１８からおよそ＋２０から＋２４°の角度で位置決めされた光源モジュール１２から変調器１６へ向けることができる。したがって、光ビーム１４はマイクロミラーが平坦な状態すなわち非傾斜位置にある時にマイクロミラーの法線に関しておよそ＋２０から＋２４°の角度で変調器１６に当たることができる。
【００１３】
オフ状態光路２６はほぼ４θに等しい負の角度である。このように、「オフ」状態においてマイクロミラーがおよそ−１０から−１２°に位置決めされる場合、光ビーム１４は投射光路１８から測定しておよそ−４０から−４８°の角度で反射される。
【００１４】
前記したように、ディスプレイシステム１０は画像データ２０を受信し変調器１６へ中継して変調器１６内のマイクロミラーの傾きをもたらす制御モジュール２２を含んでいる。特に、制御モジュール２２は変調器１６のマイクロミラーの適切な傾きを識別する画像データ２０を中継することができる。たとえば、制御モジュール２２は変調器１６のマイクロミラーを「オン」状態に位置決めしなければならないことを示す画像データ２０を変調器１６へ送ることができる。したがって、マイクロミラーは投射光路１８から測定しておよそ＋１０から＋１２°の傾き角度で位置決めすることができる。あるいは、制御モジュール２２はマイクロミラーを「オフ」状態に位置決めしなければならないことを示す画像データ２０を変調器１６へ送ることができる。このようにして、マイクロミラーは投射光路１８から測定しておよそ−１０から−１２°の傾き角度で位置決めすることができる。
【００１５】
図２は従来のＤＭＤピクセルエレメント２００の構成例を示す。図１の変調器１６に関して前記したように、ＤＭＤ２００は数十万個の傾斜デジタルマイクロミラーのアレイを含むことができる。各マイクロミラーは個別にアドレス可能なＤＭＤピクセルエレメント２４０上とすることができる。ＤＭＤ２００はこのような多くのＤＭＤピクセルエレメント２４０を含んでいるが、例示の目的で、図２には２個のＤＭＤピクセルエレメント２４０しか図示されていない。
【００１６】
各ＤＭＤピクセルエレメント２４０は一般的に相補型金属酸化膜半導体（「ＣＭＯＳ」）基板２０１上にモノリシックに作り込まれたスーパーストラクチュアセルを含むことができる。特定の実施例では、ＣＭＯＳ基板２０１はＤＭＤピクセルエレメント２４０を操作するのに使用できる制御回路のコンポーネント部を含んでいる。たとえば、ＣＭＯＳ基板２０１はＳＲＡＭセルまたはＤＭＤピクセルエレメント２４０の操作を実施するための他の同様な構造を含むことができる。各ＤＭＤピクセルエレメント２４０は一般的にミラー部、ヒンジ部、およびアドレス部を含むことができる。
【００１７】
例示した実施例におけるＤＭＤピクセルエレメント２４０のミラー部は入射光を反射するアルミニウムその他の材料等の反射材料を使用し投射レンズ２４を介して画像を作り出す。ある実施例では、反射材料はマイクロミラー２０４とすることができる。特定の実施例では、マイクロミラー２０４はほぼ１３．７ミクロンのサイズとし隣接するマイクロミラー間にほぼ１ミクロンの間隙を有することができる。しかしながら、記述されたディメンジョンはマイクロミラー２０４の単なる一構成例にすぎない。他の実施例では、各マイクロミラー２０４は前記した例よりも小さかったり大きかったりすることが一般的に認識される。たとえば、特定の実施例では、各マイクロミラーのサイズは１３ミクロンよりも小さくすることができる。他の実施例では、各マイクロミラーのサイズはほぼ１７ミクロンとすることができる。
【００１８】
例示する実施例では、ＤＭＤピクセルエレメント２４０のヒンジ部は、ヒンジポストまたはヒンジビア２０８により支持される、ビーム２２４を搭載した１つ以上のヒンジ２１６を含んでいる。ヒンジ２１６はアルミニウム、チタン、タングステン、ＡｌＴｉＯ等のアルミニウム合金、またはマイクロミラー２０４を支持し操作するのに適した他の材料で作ることができる。動作において、１つ以上のヒンジ２１６を使用して各マイクロミラー２０４を傾けてアクティブ「オン」状態およびアクティブ「オフ」状態間で交替できるようにされる。たとえば、図１について前記したように、ヒンジ２１６はマイクロミラー２０４をプラス１０°からマイナス１０°へ傾けるように作動してマイクロミラー２０４を、それぞれ、アクティブ「オン」状態およびアクティブ「オフ」状態間で交替させることができる。しかしながら、他の実施例では、ヒンジ２１６はマイクロミラー２０４をプラス１２°からマイナス１２°へ傾けるように作動してマイクロミラー２０４を、それぞれ、アクティブ「オン」状態およびアクティブ「オフ」状態間で交替させることができる。
【００１９】
マイクロミラー２０４は一般的にミラービア２０２を介してヒンジ２１６の上に支持することができる。例示する実施例では、マイクロミラー２０４に与えられる動きの範囲はヨーク２０６により制限することができる。このように、マイクロミラー２０４はヨーク２０６（ヒンジ２１６に連結または一体化されている）がバイアスパッド２３０の接触点２１０に接触するまで正または負方向に傾けることができる。本例はヨーク２０６を含んでいるが、マイクロミラー２０４の動きを所望の範囲に制限するために、他の実施例ではヨーク２０６を省けることが一般的に認識される。たとえば、マイクロミラー２０４はそれがミラーストップすなわちスプリングチップ（図３Ｂ−３Ｃについてより詳細に説明する）に接触するまで正または負方向に傾けられることが一般的に認識されている。
【００２０】
例示する実施例では、ＤＭＤピクセルエレメント２４０のアドレス部は一対のアドレスパッド２１２ａ，２１２ｂおよびアドレス電極２１４ａ，２１４ｂを含んでいる。アドレスビア２１３が一般的にアドレス電極２１４ａ，２１４ｂをアドレスパッド２１２ａ，２１２ｂの一部に結合することができる。制御またはアドレス電圧を運ぶアドレス電極２１４ａ，２１４ｂはミラーが傾く時にマイクロミラー２０４により接近している。制御またはアドレス電圧の詳細については後述する。
【００２１】
例示する実施例では、アドレスパッド２１２ａ，２１２ｂおよびバイアスパッド２３０は導電層２２０（しばしば、メタル３またはＭ３層とも呼ばれる）内に形成される。導電層２２０は絶縁体として作動する酸化物層２０３の外部に配置される。たとえば、酸化物層２０３はＣＭＯＳ基板２０１をアドレスパッド２１２ａ，２１２ｂおよびバイアスパッド２３０から少なくとも部分的に絶縁することができる。もう１つの例として、酸化物層２０３はさらにまたは替わりにアドレスパッド２１２ａ，２１２ｂをバイアスパッド２３０から少なくとも部分的に絶縁するように作動することができる。
【００２２】
動作において、ＤＭＤピクセルエレメント２４０の一部はアドレスパッド２１２およびアドレス電極２１４を含むアドレス部およびマイクロミラー２０４間に静電力（たとえば、電圧差）を生成するのに少なくとも部分的に寄与するバイアス電圧を受電することができる。さらに、または替わりに、バイアス電圧はＤＭＤピクセルエレメント２４０のアドレス部およびヨーク２０６間に静電力を生成するのに寄与することができる。たとえば、バイアス電圧はバイアスパッド２３０に加えることができる。バイアス電圧はバイアスパッド２３０からヒンジビア２０８、ヒンジ２１６、ヨーク２０６、およびミラービア２０２を介してマイクロミラー２０４へ導電的に進むことができる。特定の実施例では、バイアス電圧は定常状態電圧を含んでいる。ＤＭＤピクセルエレメント２４０の一部に加えられたバイアス電圧はＤＭＤ２００が動作している間実質的に一定のままである。特定の実施例では、バイアス電圧はほぼ２６Ｖのオーダーである。しかしながら、記述されたバイアス電圧はＤＭＤ２００を作動させるのに使用できるバイアス電圧の一例にすぎない。本開示の範囲を逸脱することなく他のバイアス電圧を使用できることが一般的に認識される。
【００２３】
前記したように、ＣＭＯＳ基板２０１はＤＭＤ２００に関連する制御回路を含んでいる。制御回路はアドレス部（たとえば、アドレスパッド２１２およびアドレス電極２１４）とマイクロミラー２０４間および／またはアドレス部とヨーク２０６間に静電力を生成するのに少なくとも部分的に寄与できる任意のハードウェア、ソフトウェア、ファームウエア、またはそれらの組合せを含むことができる。ＣＭＯＳ基板２０１に関連する制御回路はマイクロミラー２０４を少なくとも部分的にコントローラまたはプロセッサ（図１に参照番号２２で示す）から受信したデータに基づいて「オン」および「オフ」状態間で選択的に遷移させるように機能する。
【００２４】
例示した実施例は互いに隣接配置された２つのマイクロミラー２０４を含んでいる。マイクロミラー２０４ａはアクティブ「オン」状態のマイクロミラーを表すことができる。逆に、マイクロミラー２０４ｂはアクティブ「オフ」状態のマイクロミラーを表すことができる。このように、ＣＭＯＳ基板２０１に関連する制御回路は特定のマイクロミラー２０４に関連するを少なくとも１つのアドレス電極２１２ａ，２１２ｂにアドレスまたは制御電圧を選択的に加えることによりマイクロミラー２０４を「オン」および「オフ」状態間で遷移させる。特定の実施例では、制御電圧はおよそ３Ｖ程度である。したがって、たとえば、マイクロミラー２０４ｂをアクティブ「オン」状態に遷移させるために、制御回路は電極２１２ａから制御電圧を除去し（たとえば、電極２１２ａを３Ｖから０Ｖへ低減する）マイクロミラーがリセット電圧を受電する間電極２１２ｂに制御電圧を加える（たとえば、電極２１２ｂを０Ｖから３Ｖへ高める）。このような活動中に、静電力（すなわち、電圧差）の少なくとも一部をヨーク２０６およびアドレス電極２１２ａ間で生成することができる。同様に、静電力のもう一部をマイクロミラー２０４ａおよび高いアドレス電極２１２ａ間で生成することができる。静電力の組合せによりマイクロミラー２０４ｂをアクティブ「オン」状態に遷移させるためのトルク力を選択的に生成することができる。３Ｖの制御電圧が記述されているが、それはアドレス電極２１２ａ，２１２ｂに選択的に加えることができる制御電圧の一例にすぎない。本発明の範囲を逸脱することなく他の制御電圧を使用できることが一般的に認識される。
【００２５】
ＤＭＤ２００を適切な光源および投射オプティクス（図１について前記した）と組み合わせることにより、マイクロミラー２４０は入射光を投射レンズ２４の瞳へ入るかまたは入らないように反射することができる。このように、ＤＭＤピクセルエレメント２４０の「オン」状態は明るく見えＤＭＤピクセルエレメント２４０の「オフ」状態は暗く見える。入射光の２進パルス幅変調によりグレイスケールを達成することができる。カラーは１，２または３個のＤＭＤ２００と組み合わせた静止または回転カラーフィルタを使用して達成することができる。
【００２６】
図３Ａ−３Ｃはもう１つの従来のＤＭＤピクセルエレメント３００のさらなる詳細を例示している。図２のＤＭＤピクセルエレメント２００とは異なる構成ではあるが、図３Ａに例示されるＤＭＤピクセルエレメント３００はＤＭＤピクセルエレメント２００と同様に作動することができる。たとえば、ＤＭＤピクセルエレメント２００と同様に、図３のＤＭＤピクセルエレメント３００はヒンジ部、アドレ部、およびミラー部を含むことができる。ヒンジ部、アドレ部、およびミラー部内のあるコンポーネントは同じままであるが、各部内の他のコンポーネントの構成は図２について記述されたものから幾分変動することがある。たとえば、例示した実施例では、ミラー部はマイクロミラー３０４を含み、それは図２のマイクロミラー２０４と同様であっても異なってもよい。
【００２７】
ヒンジ部は各側をヒンジポストにより支持されたヒンジ３１６を含んでいる。図３Ｂについて詳細に説明するように、６つのバイアスビア３０８がスプリングチップ３２６およびヒンジ３１６を下層３６０上に支持する。バイアスビア３０８はバイアス電圧をヒンジ３１６へ中継するように作動することもきる。マイクロミラー３０４はヒンジ３１６の上で単一ミラービア３０２上に支持される。マイクロミラー３０４に対する支持を提供する他に、ミラービア３０２はバイアス電圧をマイクロミラー３０４へ導電的に伝達することができる。したがって、前記したのと同様な方法で、バイアスパッド３３０にバイアス電圧を加えることができる。次に、６つのバイアスビア３０８を介してスプリングチップ３２６およびヒンジ３１６へバイアス電圧を導電的に伝達することができる。次に、バイアス電圧をヒンジ３１６からミラービア３０２を介してマイクロミラー３０４へさらに伝達することができる。
【００２８】
ＤＭＤピクセルエレメント３００のアドレ部は各々が、それぞれ、高いアドレス電極３１４ａ，３１４ｂに接続する２つのアドレスパッド３１２ａ，３１２ｂを含んでいる。アドレスパッド３１２ａ，３１２ｂおよび高いアドレス電極３１４ａ，３１４ｂは、それぞれ、図３Ｂおよび３Ｃについてより詳細に例示される。図３Ａに示すように、アドレスビア３１３は各アドレスパッド３１２ａ，３１２ｂの上で高いアドレス電極３１４ａ，３１４ｂを支持する。高いアドレス電極３１４ａ，３１４ｂを支持する他に、アドレスビア３１３はアドレスパッド３１２ａ，３１２ｂからの制御またはアドレス電圧を高いアドレス電極３１４ａ，３１４ｂへ中継する。図２について前記したのと同様な方法で、アドレスパッド３１２ａ，３１２ｂはＳＲＡＭセル等の制御回路と連絡することができ、それは制御またはアドレス電圧を２つのアドレスパッド３１２ａ，３１２ｂの一方に選択的に加えてマイクロミラー３０４および高いアドレス電極３１４ａ，３１４ｂ間に静電力を生成する。同様な静電力をマイクロミラー３０４およびアドレスパッド３１２ａ，３１２ｂ間に生成することができる。
【００２９】
マイクロミラー３０４に許される動きの範囲はスプリングチップ３２６により制限することができる。ＤＭＤピクセルエレメント３０４の動作中に、スプリングチップ３２６はマイクロミラー３０４に対する着陸点を提供する。たとえば、マイクロミラー３０４が高いアドレス電極３１４ａおよびアドレスパッド３１２ａの方向に傾く時、これらのアドレスエレメントに近接配置された１つ以上のスプリングチップ３２６はマイクロミラー３０４に対する着陸点として作動することができる。逆に、マイクロミラー３０４が高いアドレス電極３１４ｂおよびアドレスパッド３１２ｂの方向に傾く時、これらのアドレスエレメントに近接配置された１つ以上のスプリングチップ３２６はマイクロミラー３０４に対する着陸点として作動することができる。このように、マイクロミラー３０４は１つ以上のスプリングチップ３２６と接触するまで正または負の方向に傾くことができる。
【００３０】
図３Ｂおよび３Ｃは、それぞれ、下層３６０および上層３８０へ分割された図３Ａの従来のＤＭＤピクセルエレメント３００のコンポーネントの分離された平面図である。本明細書において「層」という用語が利用されるが、下層３６０のコンポーネント部は必ずしも同じ平面内にある必要はないことが認識される。特に、図３ＢはＤＭＤピクセルエレメント３００の、メタル３またはＭ３層とも呼ばれる、下層３６０の分離された平面図を示している。ＤＭＤピクセルエレメント３００は実質的に方形に構成される。したがって、下層３６０のコンポーネントも実質的に方形に構成される。下層３６０の幅を実質的に横切って伸びるアーム３６５により結合される２つのバイアスパッド３３０ａおよび３３０ｂがある。バイアス電圧を加えるために、バイアスパッド３３０はバイアスビア３０８（図３Ａに示す）を形成するための近接位置を確認するエリア３０８を含んでいる。各バイアスパッド３００は３つのバイアスビア３０８を形成するための３つのエリア３０８を含んでいる。集合的に、バイアスパッド３３０ａ，３３０ｂは６つのバイアスビア３０８を形成するための６つのエリア３０９を含んでいる。
【００３１】
下層３６０はアーム３６５により分離された２つのアドレスパッド３１２ａおよび３１２ｂも含んでいる。制御電圧を加えるために、アドレスパッド３１２ａ，３１２ｂはアドレスビア３１３（図３Ａに示す）を形成するための近接位置を確認するエリア３１５を含んでいる。各アドレスパッド３１２は２つのアドレスビア３１３を形成するための２つのエリア３１５を含んでいる。したがって、アドレスパッド３１２ａ，３１２ｂは４つのアドレスビア３１３を形成するための４つのエリア３１５を集合的に含んでいる。
【００３２】
ＤＭＤピクセルエレメント３００が互いに隣接配置される時、隣接するＤＭＤピクセルエレメント３００間でバイアス部３３２ａ，３３２ｂを介してバイアス電圧を中継することができる。たとえば、第１のＤＭＤピクセルエレメントのバイアス部３３２ａは第２のＤＭＤピクセルエレメントのバイアス部３３２ｂに電気的に結合することができる。単一ＤＭＤピクセルエレメント内で、バイアス信号フローパスは一般的にこのようなバイアス部３３２ａ，３３２ｂ間にある。たとえば、図３Ｂについて、バイアス信号フローパスはバイアス部３３２ａからバイアスパッド３３０ａ，アーム３６５，およびバイアスパッド３３０ｂを通ってバイアス部３３２ｂへ至るか、その逆である。メインバイアス信号フローパスは一般的にバイアス部３３２ａ，３３２ｂ間の最短電気的経路とすることができる。
【００３３】
図３Ｃは図３ＣのＤＭＤピクセルエレメント３００の、ビーム／ヒンジすなわち「ビンジ」層とも呼ばれる、中間層３８０の分離された平面図を示す。本明細書において「層」という用語が利用されるが、中間層３８０のコンポーネント部は必ずしも同じ平面内にある必要はないことが認識されている。図３Ａに示すように、中間層３８０のサイズおよび形状は一般的に下層３６０のサイズおよび形状に対応する。
【００３４】
中間層３８０は４つのスプリングチップ３２６、２つのビーム３２４ａ，３２４ｂ、ヒンジ３１６、および２つのアドレス電極３１４ａ，３１４ｂを含んでいる。第１のビーム３２４ａは中間層３８０の第１のコーナ３８２に近接配置され、第２のビーム３２４ｂは中間層３８０の第２のコーナ３８４に近接配置されている。図からお判りのように、ヒンジ３１６は実質的に中間層３８０の幅を横切って伸びている。下層３６０のバイアスパッド３３０をビーム３２４と結合するために、各ビーム３２４ａ，３２４ｂはバイアスビア３０８（図３Ａに示す）を形成するための近接位置を確認するエリア３１１を含んでいる。したがって、各ビーム３２４ａ，３２４ｂを支持するために３つのバイアスビア３０８が必要であるところでは、各ビーム３２４ａ，３２４ｂがバイアスビア３０８を形成するための３つのエリア３１１を含んでいる。前記したように、下層３６０のバイアスパッド３３０に加えられるバイアス電圧はバイアスビア３０８を介してビーム３２４へ伝達することができる。
【００３５】
中間層３８０は２つの高いアドレス電極３１４ａおよび３１４ｂも含んでおり、それらはヒンジ３１６の各側に配置される。下層３６０のアドレスパッド３１２を中間層３８０のアドレス電極３１４に結合するために、アドレス電極３１４ａ，３１４ｂはアドレスビア３１３を形成するための近接位置を確認するエリア３１７を含んでいる（図３Ａ参照）。各アドレス電極３１４ａ，３１４ｂは２つのアドレスビア３１３を形成するための２つのエリア３１７を含んでいる。したがって、アドレス電極３１４ａ，３１４ｂは４つのアドレスビア３１３を形成するための４つのエリア３１７を集合的に含んでいる。前記したように、下層３６０のアドレスパッド３１２に加えられる制御電圧はアドレスビア３１３を介してアドレス電極３１４へ伝達することができる。制御電圧は次に上層へ伝達することができ、それはマイクロミラー３０４を含みマイクロミラー３０４を選択的に傾けて「オフ」状態または「オン」状態とする。
【００３６】
図３Ａ−３ＣのＤＭＤピクセルエレメントは下層３６０内に広いアドレスパッド３１２ａ，３１２ｂを含み中間層３８０内に比較的小さい高いアドレス電極３１４ａ，３１４ｂを含むため、下層３６０は中間層３８０よりもピクセルエレメント３００への静電力により寄与する。下層３６０から寄与する静電力はミラーおよび下層間のミスアライメントに感応するため、ＤＭＤピクセルエレメント３００は下層３６０に対するミラー３０４の並進ミスアライメントに感応する。しかしながら、本発明の実施例の教示によりこのようなミスアライメントに対するＤＭＤピクセルエレメントの感度を低減することができる構成が認識される。
【００３７】
図４Ａは本発明の実施例に従ったＤＭＤピクセルエレメント４００を例示している。図４ＡのＤＭＤピクセルエレメント４００はマイクロミラー４２２、アドレスパッド４１０、バイアスパッド４０２、バイアスアーム４０８、ビーム部４５２、スプリングチップ４５９、アドレス電極４６０、アドレスビア４２４、バイアスビア４２６、ヒンジ４５８、およびミラービア４２８を含んでいる。前記したコンポーネントの詳細は図４Ｂおよび４Ｃについて記述される。
【００３８】
図４Ｂおよび４Ｃは下層４２０および中間層４５０に分割された図４ＡのＤＭＤピクセルエレメント４００の実施例のコンポーネントの分離された平面図を例示している。本明細書において「層」という用語が利用されるが、下層４２０および中間層４５０の各々のコンポーネント部は、それぞれ、必ずしも同じ平面内にある必要はないことが認識される。さらに、下層４２０および中間層４５０のコンポーネントが組立てられる時は、中間層４５０は一般的に下層４２０の上に転置できることが認識される。特定の実施例では、各層の静電的寄与が変化されるため、下層４２０および中間層４５０を内蔵するＤＭＤピクセルエレメント４００は並進ミスアライメントに対して低減された感度を示す。特に、下層４２０および中間層４５０を内蔵するＤＭＤピクセルエレメントは下層４２０からの静電的寄与が低減され中間層４５０からの静電的寄与が増加されるため並進ミスアライメントに対してより鈍感である。
【００３９】
図４Ｂの例示された実施例では、ＤＭＤピクセルエレメントのメタル３すなわちＭ３層と呼ぶことができる下層４２０はバイアスビアを支持する多数のバイアスパッド４０２を含んでいる（図４Ａ参照）。各バイアスパッド４０２に関連するメタルの量を低減し下層４２０全体を通してそのバイアス部のメタルをより均一に分布するために、各バイアスパッド４０２は単一バイアスビアに関連付けることができる（図４Ａ参照）。したがって、各バイアスパッド４０２は単一バイアスビアを形成するための近接位置を確認するエリア４０４を含んでいる。このように、下層４２０のバイアス部に関して中間層４５０のバイアス部を支持するのに６つのバイアスビアが望ましい特定の実施例では、下層４２０はその中に分布された６つのバイアスパッド４０２を含んでいる。しかしながら、下層４２０へのバイアス電圧の印加に対して適切であるように、より少ないまたは多いバイアスパッド４０２を下層４２０に内蔵できることが認識される。
【００４０】
下層４２０のバイアス部に関連するメタルの分布をさらに改善するために、図４Ｂに例示されている６つのバイアスパッド４０２は実質的に均一に下層４２０の周辺周りに分布される。たとえば、第１のバイアスパッド４０２ａは下層４２０の第１のコーナ４０６ａに近接配置され、第２のバイアスパッド４０２ｂは下層４２０の第２のコーナ４０６ｂに近接配置される。図からお判りのように、下層４２０の第１および第２のコーナ４０６ａおよび４０６ｂは、第１および第２のバイアスパッド４０２ａ，４０２ｂは対向するバイアスパッドであると言えるように互いに対向している。第１のバイアスアーム４０８が第１および第２のバイアスパッド４０２ａ，４０２ｂを結合して下層４２０の幅を実質的に横切って伸びている。
【００４１】
例示された実施例では、下層４２０は第３のバイアスパッド４０２ｃ、第４のバイアスパッド４０２ｄ、第５のバイアスパッド４０２ｅ、および第６のバイアスパッド４０２ｆも含んでいる。第３および第４のバイアスパッド４０２ｃ、４０２ｄは下層４２０の周辺に沿って対向位置に配置された対向するバイアスパッドを形成するように第１のアーム４０８ａの両側に等距離配置される。図からお判りのように、第３および第４のバイアスパッド４０２ｃ、４０２ｄは第２のバイアスアーム４０８ｂにより結合されている。第５および第６のバイアスパッド４０２ｅ、４０２ｆは、それぞれ、第３および第４のバイアスパッド４０２ｃ、４０２ｄと同様に構成される。このように、第５および第６のバイアスパッド４０２ｅ、４０２ｆは第１のアーム４０８ａの両側に等距離配置され下層４２０の周辺に沿って対向位置に配置された対向するバイアスパッドを形成するようにされる。第５および第６のバイアスパッド４０２ｅ、４０２ｆは第３のバイアスアーム４０８ｃにより結合されている。第１のアーム４０８ａ、第２のアーム４０８ｂ、および第３のアーム４０８ｃは各バイアスパッド４０２ａ−４０２ｆを他の各バイアスパッド４０２ａ−４０２ｆに結合するように作動するため、下層４２０の得られるバイア部は下層４２０全体にわたって実質的に均一に分布される一体構造を含んでいる。
【００４２】
例示された実施例では、下層４２０はバイアス部４３２ａ，４３２ｂも含み、それは図３Ｂについて前記したバイアス部３３２ａ，３３２ｂと同様に作動することができる。メインバイアス信号フローパスは一般的にバイアス部４３２ａ，４３２ｂ間の最短電気的経路とすることができる。したがって、バイアスパッド４０２ａ，４０２ｂ，４０２ｃ，および４０２ｆはメインバイアス信号フローパス内にはない。後述するように、中間層４５０内のビーム部４５２ａ，４５２ｂ，４５４ｃ，４５４ｆはそれぞれバイアスパッド４０２ａ，４０２ｂ，４０２ｃ，および４０２ｆからバイアス電圧を受電することができる。
【００４３】
制御またはアドレス電圧を加えるために、下層４２０は多数のアドレスパッド４１０も含んでいる。各アドレスパッド４１０に関連するメタルの量を低減し下層４２０全体を通してそのアドレス部のメタルをより均一に分布するために、各アドレスパッド４１０は単一バイアスビアに関連付けられる（図４Ａ参照）。したがって、各アドレスパッド４１０はバイアスビアを形成するための近接位置を確認するエリア４１２を含んでいる。このように、下層４２０のアドレス部に対して中間層４５０のアドレス部を支持するのに６つのアドレスビアが望ましい特定の実施例では、下層４２０はその中に分布された６つのアドレスパッド４１０ａ−４１０ｆを含んでいる。しかしながら、下層４２０への制御電圧の印加に対して適切であるように、より少ないまたは多いアドレスパッド４１０を下層４２０に内蔵することができる。
【００４４】
下層４２０のアドレス部に関連するメタルの分布をさらに改善するために、各アドレスパッド４１０ａ−４１０ｆは各バイアスパッド４０２ａ−４０２ｆを他の各バイアスパッド４０２ａ−４０２ｆから分離するように配置される。たとえば、第１のアドレスパッド４１０ａは下層４２０の第３のコーナ４０６ｃに近接配置され、第２のアドレスパッド４１０ｂは下層４２０の第４のコーナ４０６ｄに近接配置される。その結果、第１のアドレスパッド４１０ａは下層４２０の周辺に沿って第３のバイアスパッド４０２ｃおよび第５のバイアスパッド４０２ｅ間に配置される。同様に、第２のアドレスパッド４１０ｂは下層４２０の周辺に沿って第４のバイアスパッド４０２ｄおよび第６のバイアスパッド４０２ｆ間に配置される。
【００４５】
例示された実施例では、下層４２０は第３のアドレスパッド４１０ｃ、第４のアドレスパッド４１０ｄ、第５のアドレスパッド４１０ｅ、および第６のアドレスパッド４１０ｆも含んでいる。第３および第４のアドレスパッド４１０ｃ、４１０ｄは下層４２０のバイアス部の第１のアーム４０８ａの両側に等距離配置される。その結果、第３および第４のアドレスパッド４１０ｃ、４１０ｄは下層４２０の周辺に沿って対向位置に配置された対向するアドレスパッドを形成する。特定の実施例では、第３のアドレスパッド４１０ｃは下層４２０の周辺に沿って第１のバイアスパッド４０２ａおよび第３のバイアスパッド４０２ｃ間に配置される。同様に、第４のアドレスパッド４１０ｄは下層４２０の周辺に沿って第１のバイアスパッド４０２ａおよび第４のバイアスパッド４０２ｄ間に配置される。
【００４６】
第５および第６のアドレスパッド４１０ｅ、４１０ｆは、それぞれ、第３および第４のアドレスパッド４１０ｃ、４１０ｄと同様に構成される。このように、第５および第６のアドレスパッド４１０ｅ、４１０ｆは下層４２０の周辺に沿って対向位置に配置された対向するアドレスパッドを形成するように第１のアーム４０８ａの両側に等距離配置される。特定の実施例では、第５のアドレスパッド４１０ｅは下層４２０の周辺に沿って第２のバイアスパッド４０２ｂおよび第５のバイアスパッド４０２ｅ間に配置される。同様に、第６のアドレスパッド４１０ｆは下層４２０の周辺に沿って第２のバイアスパッド４０２ｂおよび第６のバイアスパッド４０２ｆ間に配置される。
【００４７】
各アドレスパッド４１０ａ−４１０ｆは、それぞれ、アドレスビアを形成するための単一エリア４１２ａ−４１２ｆを含むため、各アドレスパッド４１０ａ−４１０ｆに関連付けられるメタルはピクセルデザインエレメント内の従来の下層のアドレス部を形成するメタルの量に較べて実質的に低減される。その結果、第１および第２アドレスパッド４１０ａ，４１０ｂ等のより狭い先縁のアドレスパッドが第３および第４コーナ４０６ｃ，４０６ｄに近接して形成される。さらに、図４Ｃの中間層４５０のアドレス位置を支持するために、エリア４１２ａ、エリア４１２ｃ、および４１２ｅは下層４２０のバイアス部のアーム４０８ａに関して実質的に揃えられる。同様に、エリア４１２ｂ、エリア４１２ｄ、および４１２ｆは下層４２０のバイアス部のアーム４０８ａに関して実質的に揃えられる。下層４２０のバイアス部およびアドレス部の前記した構成により達成される利点については後述する。
【００４８】
図４Ｃの例示された実施例では、ＤＭＤピクセルエレメントのビーム／ヒンジすなわち「ビンジ」層と呼ぶことができる中間層４５０は下層４２０から、それぞれ、バイアス電圧および制御電圧を受電するための多数のバイアス部および多数のアドレス部を含んでいる。特に、中間層４５０のバイアス部は多数のビーム部４５２を含み各々がバイアスビア（図示せず）を形成するためのエリア４５４を有する。前記したように、バイアスビアは下層４２０のバイアス部を中間層４５０のバイアス部と導電的に結合する。したがって、ビーム部４５２は一般的にエリア４５４が下層４２０のエリア４０４と揃えられるように構成される。このように、下層４２０から中間層４５０へバイアス電圧を導電的に伝達するのに６つのバイアスビアが望ましい場合、中間層４５０は６つのビーム部４５２ａ−４５２ｆを含む。しかしながら、中間層４５０のバイアス部を下層４２０のバイアス部と揃えかつ各層間でバイアス電圧を導電的に伝達するのに適切であるように、より少ないまたは多いバイアス部４５２を中間層４５０に内蔵することができる。
【００４９】
例示された実施例では、ビーム部４５２ａ−４５２ｆは第１のビーム部４５２ａが中間層４５０の第１のコーナ４５６ａに近接配置され、第２のビーム部４５２ｂが中間層４５０の第２のコーナ４５６ｂに近接配置されるように構成される。図からお判りのように、対向する第１および第２のビーム部４５２ａ，４５２ｂは中間層４５０の幅を実質的に横切って伸びるヒンジ４５８により結合される。バイアスビアを介して下層４２０からバイアス電圧を導電的に受電するために、第１のビーム部４５２ａの第１のエリア４５４ａは一般的に第１のバイアスパッド４０２ａの第１のエリア４０４ａに対応しバイアスビア（図示せず）を介してそれに結合されている。同様に、第１のビーム部４５２ｂの第２のエリア４５４ｂは一般的に第２のバイアスパッド４０２ｂの第２のエリア４０４ｂに対応しバイアスビア（図示せず）を介してそれに結合されている。
【００５０】
図からお判りのように、中間層４５０は第３のビーム部４５２ｃ、第４のビーム部４５２ｄ、第５のビーム部４５２ｅ、および第６のビーム部４５２ｆを含む浮動ビーム部も含んでいる。特に、第３のビーム部４５２ｃおよび第４のビーム部４５２ｄはそれらが中間層４５０の周辺に沿って対向位置に配置された対向するビーム部を形成するようにヒンジ４５８の両側に等距離配置される。同様に、第５のビーム部４５２ｅおよび第６のビーム部４５２ｆはそれらが中間層４５０の周辺に沿って対向位置に配置された対向するビーム部を形成するようにヒンジ４５８の両側に等距離配置される。図からお判りのように、第３のビーム部４５２ｃおよび第５のビーム部４５２ｅは第３のコーナ４５６ｃの両側に配置され、第４のビーム部４５２ｄおよび第６のビーム部４５２ｆは第４のコーナ４５６ｄの両側に配置される。得られる構成は一般的に第３−第６ビーム部４５２ｃ−４５２ｆに関連する第３−第６エリア４５４ｃ−４５４ｆを下層４２０の第３−第６エリア４０４ｃ−４０４ｆと揃えて下層４２０のバイアス部および中間層４５０のバイアス部間でバイアス電圧を導電的に伝達する。
【００５１】
第３−第６ビーム部４５２ｃ−４５２ｆの各々がさらにスプリングチップ４５９を含んでいる。図３Ａ−３Ｃに例示したような従来のＤＭＤピクセルデザインに関して前記したスプリングチップと同様に、スプリングチップ４５９は第３−第６ビーム部４５２ｃ−４５２ｆからの延長部を含んでいる。下層４２０および中間層４５０を内蔵するＤＭＤピクセルエレメントの動作中に、スプリングチップ４５９はマイクロミラーの着陸点を提供する（図示せず）。このように、マイクロミラーが第３および第５ビーム４５２ｃ，４５２ｅの方向に傾くと、第３および第５ビーム部４５２ｃ，４５２ｅに関連するスプリングチップ４５９はマイクロミラーに対する着陸点として作動することができる。逆に、マイクロミラーが第４および第６ビーム部４５２ｄ，４５２ｆの方向に傾くと、第４および第６ビーム部４５２ｄ，４５２ｆに関連するスプリングチップ４５９はマイクロミラーに対する着陸点として作動することができる。このように、マイクロミラーは第３−第６ビーム部４５２ｃ−４５２ｆから延長する１つ以上のスプリングチップ４５９と接触するまで正または負方向に傾くことができる。
【００５２】
制御またはアドレス電圧を受電するために、中間層４５０はアドレス電極４６０を含むこともできる。例示された実施例では、中間層４５０は２つのアドレス電極４６０ａ，４６０ｂを含んでいる。第１のアドレス電極４６０ａはヒンジ４５８の一方側に配置され、第２のアドレス電極４６０ｂはヒンジ４５８の他方側に配置される。したがって、第１および第２のアドレス電極４６０ａ，４６０ｂはヒンジ４５８により分離される。下層４２０のアドレスパッド４１０を中間層４５０のアドレス電極４６０に結合するために、アドレス電極４６０ａ，４６０ｂはアドレスビアを形成するための近接位置を確認するエリア４６２を含んでいる（図示せず）。例示された実施例では、各アドレス電極４６０ａ，４６０ｂが３つのアドレスビアを形成するための３つのエリア４６２を含んでいる。したがって、下層４２０のアドレス部と同様に、アドレス電極４６０ａ，４６０ｂは６つのアドレスビアを形成するための６つのエリア４６２を集合的に含んでいる。その結果、下層４２０のアドレスパッド４１０の各エリア４１２ａ−ｆは中間層４５０のアドレス電極４６０のエリア４６２ａ−ｆに揃えられる。アドレスビアはピクセルエレメントの周辺部に沿って配置されるため、各アドレス電極４６０ａ，４６０ｂに関連するメタルは従来のピクセルデザインエレメント内の中間層のアドレス部を形成するメタルの量に較べて実質的に増加する。
【００５３】
下層４２０および中間層４５０の前記した構成は各層のアドレスおよびバイアス部に関するメタルの一意的分布に寄与する。たとえば、下層４２０のバイアスおよびアドレス部に関連するメタルは各々が減少され下層４２０全体を通してより均一に分布される。その結果、より狭い先縁のアドレスパッドが下層４２０内に達成される。逆に、中間層４５０のアドレス部に関連するメタルは増加され、より広いアドレス電極が得られる。前記した構成の結果として各層により作り出される静電力の寄与に変化が生じる。特に、下層４２０により作り出される静電力の寄与は減少され、中間層４５０により作り出される静電力の寄与は増加される。従来のピクセルデザインにおける下層のアドレス部は下層に関するミラーの並進ミスアライメントに非常に敏感であるのに対して、下層４２０および中間層４５０により得られるアーキテクチュアは、下層４２０のアドレス部による静電力の寄与が低減されるため、得られるＤＭＤピクセルエレメントの並進ミスアライメントに対する感度を著しく低減するように作動することができる。その結果、ＤＭＤピクセルエレメントは写真誘発プロセスにより各層の並進ミスアライメントを生じる場合でも改善された性能を示すことができる。
【００５４】
さらなる利点として、得られるデザインにより従来のピクセルデザインにおけるよりもヒンジ４５８から遠くに中間層４５０が配置されるスプリングチップ４５９が得られる。このような構成により各層間の垂直間隙が増加して得られるＤＭＤピクセルエレメントの静電感度が低下する。さらに、下層４２０内により均一なメタル密度が達成されかつ層に関連する垂直間隙が増加するため、搭載されたマイクロミラーのより平坦なトポグラフィを達成することができる。その結果、光損失を低減することができディスプレイされる画像の輝度が改善される。
【００５５】
当業者ならば記述された実施例にさまざまな追加、削除、置換、その他の修正を行うことができ、また他の実施例を実現することができ、それらは全て特許請求の範囲内に入る。
【図面の簡単な説明】
【００５６】
【図１】ディスプレイシステムの一部の一実施例のブロック図である。
【図２】従来のデジタルマイクロミラーデバイス（ＤＭＤ）の構成例を示す図である。
【図３Ａ】従来のデジタルマイクロミラーデバイス（ＤＭＤ）のもう１つの構成を示す図である。
【図３Ｂ】それぞれ下層および中間層に分割された図３Ａの従来のＤＭＤピクセルエレメントのコンポーネントの分離された平面図である。
【図３Ｃ】それぞれ下層および中間層に分割された図３Ａの従来のＤＭＤピクセルエレメントのコンポーネントの分離された平面図である。
【図４Ａ】本発明の実施例に従ったＤＭＤピクセルエレメント４００を示す図である。
【図４Ｂ】それぞれ下層および中間層に分割された図４ＡのＤＭＤピクセルエレメントの実施例のコンポーネントの分離された平面図である。
【図４Ｃ】それぞれ下層および中間層に分割された図４ＡのＤＭＤピクセルエレメントの実施例のコンポーネントの分離された平面図である。
【特許請求の範囲】
【請求項１】
マイクロミラーエレメントの第１の層内に分布された複数のアドレスパッドを含む第１のアドレス部であって、複数のアドレスパッドは第１の層内で互いに一体的ではなく、マイクロミラーエレメントはヒンジにより分割された第１側および第２側を有し、複数のアドレスパッドの少なくとも２つは第１側に分布されている第１のアドレス部と、
マイクロミラーエレメントの第２の層内に分布された２つのアドレス電極を含む第２のアドレス部であって、第１のアドレス電極は第１側に配置され第２のアドレス電極は第２側に配置される第２のアドレス部と、
第１のアドレス部を第２のアドレス部に導電的に結合して第１のアドレス部から第２のアドレス部へアドレス電圧を伝達するのに使用できる複数のアドレスビアと、
マイクロミラーエレメントの第１の層内に分布された複数のバイアスパッドを含む第１のバイアス部であって、複数のバイアスパッドは互いに間隔をとって配置され、複数のバイアスパッドの各々が１つ以上のバイアスアームにより他の各バイアスパッドに導電的に結合される第１のバイアス部と、
マイクロミラーエレメントの第２の層内に分布された複数のビーム部を含む第２のバイアス部であって、複数のビーム部の少なくとも２つはヒンジにより互いに結合されている第２のバイアス部と、
第１のバイアス部を第２のバイアス部に導電的に結合して第１のバイアス部から第２のバイアス部へバイアス電圧を伝達するのに使用できる少なくとも１つのバイアスビアと、
選択的に傾いて光ビームを反射するのに使用できる反射表面を含むミラーと、を含むマイクロミラーエレメントであって、
第２のアドレス部は第１のアドレス部によりミラー上に提供される静電力よりも大きい静電力をミラー上に提供し、第１および第２のアドレス部により提供される静電力はミラーを傾かせるのに使用できるマイクロミラーエレメント。
【請求項２】
マイクロミラーエレメントの第１の層内に分布された複数のアドレスパッドを含む第１のアドレス部であって、マイクロミラーエレメントは第１側および第２側を有し、複数のアドレスパッドの少なくとも２つは第１側に分布されている第１のアドレス部と、
マイクロミラーエレメントの第２の層内に分布された複数のアドレス電極を含む第２のアドレス部と、
第１のアドレス部を第２のアドレス部に導電的に結合して第１のアドレス部から第２のアドレス部へアドレス電圧を伝達するのに使用できる少なくとも１つのアドレスビアと、を含むマイクロミラーエレメントであって、
第１のアドレス部のアドレスパッドおよび第２のアドレス部のアドレス電極の分布により、第２のアドレス部により提供される静電力は第１のアドレス部により提供される静電力よりも大きくされるマイクロミラーエレメント。
【請求項３】
請求項２に記載のマイクロミラーエレメントであって、複数のアドレスパッドの各々が関連するアドレスビアに結合され、それはアドレスパッドから第２のアドレス部へアドレス電圧を伝達するのに使用できるマイクロミラーエレメント。
【請求項４】
請求項２に記載のマイクロミラーエレメントであって、第２のアドレス部は第１のアドレス電極および第２のアドレス電極を含み、第１および第２のアドレス電極の各々が第１のアドレス部からアドレス電圧を受電する複数のアドレスビアに結合されているマイクロミラーエレメント。
【請求項５】
請求項４に記載のマイクロミラーエレメントであって、第１側および第２側はヒンジにより分割され第１のアドレス電極は第１側に配置され第２のアドレス電極は第２側に配置されるマイクロミラーエレメント。
【請求項６】
請求項２に記載のマイクロミラーエレメントであって、さらに、
マイクロミラーエレメントの第１の層内に分布された第１、第２、および第３のバイアスパッドであって、第１のバイアスパッドは第１のバイアス部を含み第２のバイアスパッドは第２のバイアス部を含む第１、第２、および第３のバイアスパッドと、
第１のバイアス部および第２のバイアス部間のメインバイアス信号フローパスと、を含み、第３のバイアスパッドはヒンジにバイアス電圧を伝えるのに使用できてメインバイアス信号フローパスにはないマイクロミラーエレメント。
【請求項７】
請求項６に記載のマイクロミラーエレメントであって、さらに、
第２の層内に配置された第１のビーム部を含み、第１のビーム部は第３のバイアスパッドからバイアス電圧を受電してヒンジに中継するのに使用できるマイクロミラーエレメント。
【請求項８】
請求項２に記載のマイクロミラーエレメントであって、さらに、
マイクロミラーエレメントの第１の層内に分布された複数のバイアスパッドを含む第１のバイアス部と、
マイクロミラーエレメントの第２の層内に分布された複数のビーム部を含む第２のバイアス部と、
第１のバイアス部を第２のバイアス部に導電的に結合して第１のバイアス部から第２のバイアス部へバイアス電圧を伝達するのに使用できる少なくとも１つのバイアスビアと、
を含むマイクロミラーエレメント。
【請求項９】
請求項８に記載のマイクロミラーエレメントであって、
複数のビーム部の少なくとも１つはマイクロミラーエレメントが傾いた位置にある時にマイクロミラーエレメントのミラーに対する接触点を含み、
複数のビーム部の少なくとも１つは第２の層内の残りの複数のビーム部とは一体的ではないマイクロミラーエレメント。
【請求項１０】
請求項９に記載のマイクロミラーエレメントであって、接触点はスプリングチップであるマイクロミラーエレメント。
【請求項１１】
マイクロミラーエレメントの第１の層内に分布された複数のバイアスパッドを含む第１のバイアス部と、
マイクロミラーエレメントの第２の層内に分布された複数のビーム部を含む第２のバイアス部であって、複数のビーム部の少なくとも１つはマイクロミラーエレメントが傾いた位置にある時にマイクロミラーエレメントのミラーに対する接触点を含み、複数のビーム部の少なくとも１つは第２の層内の残りの複数のビームとは一体的ではない第２のバイアス部と、
第１のバイアス部を第２のバイアス部に導電的に結合して第１のバイアス部から第２のバイアス部へバイアス電圧を伝達するのに使用できる少なくとも１つのバイアスビアと、
を含むマイクロミラーエレメント。
【請求項１】
マイクロミラーエレメントの第１の層内に分布された複数のアドレスパッドを含む第１のアドレス部であって、複数のアドレスパッドは第１の層内で互いに一体的ではなく、マイクロミラーエレメントはヒンジにより分割された第１側および第２側を有し、複数のアドレスパッドの少なくとも２つは第１側に分布されている第１のアドレス部と、
マイクロミラーエレメントの第２の層内に分布された２つのアドレス電極を含む第２のアドレス部であって、第１のアドレス電極は第１側に配置され第２のアドレス電極は第２側に配置される第２のアドレス部と、
第１のアドレス部を第２のアドレス部に導電的に結合して第１のアドレス部から第２のアドレス部へアドレス電圧を伝達するのに使用できる複数のアドレスビアと、
マイクロミラーエレメントの第１の層内に分布された複数のバイアスパッドを含む第１のバイアス部であって、複数のバイアスパッドは互いに間隔をとって配置され、複数のバイアスパッドの各々が１つ以上のバイアスアームにより他の各バイアスパッドに導電的に結合される第１のバイアス部と、
マイクロミラーエレメントの第２の層内に分布された複数のビーム部を含む第２のバイアス部であって、複数のビーム部の少なくとも２つはヒンジにより互いに結合されている第２のバイアス部と、
第１のバイアス部を第２のバイアス部に導電的に結合して第１のバイアス部から第２のバイアス部へバイアス電圧を伝達するのに使用できる少なくとも１つのバイアスビアと、
選択的に傾いて光ビームを反射するのに使用できる反射表面を含むミラーと、を含むマイクロミラーエレメントであって、
第２のアドレス部は第１のアドレス部によりミラー上に提供される静電力よりも大きい静電力をミラー上に提供し、第１および第２のアドレス部により提供される静電力はミラーを傾かせるのに使用できるマイクロミラーエレメント。
【請求項２】
マイクロミラーエレメントの第１の層内に分布された複数のアドレスパッドを含む第１のアドレス部であって、マイクロミラーエレメントは第１側および第２側を有し、複数のアドレスパッドの少なくとも２つは第１側に分布されている第１のアドレス部と、
マイクロミラーエレメントの第２の層内に分布された複数のアドレス電極を含む第２のアドレス部と、
第１のアドレス部を第２のアドレス部に導電的に結合して第１のアドレス部から第２のアドレス部へアドレス電圧を伝達するのに使用できる少なくとも１つのアドレスビアと、を含むマイクロミラーエレメントであって、
第１のアドレス部のアドレスパッドおよび第２のアドレス部のアドレス電極の分布により、第２のアドレス部により提供される静電力は第１のアドレス部により提供される静電力よりも大きくされるマイクロミラーエレメント。
【請求項３】
請求項２に記載のマイクロミラーエレメントであって、複数のアドレスパッドの各々が関連するアドレスビアに結合され、それはアドレスパッドから第２のアドレス部へアドレス電圧を伝達するのに使用できるマイクロミラーエレメント。
【請求項４】
請求項２に記載のマイクロミラーエレメントであって、第２のアドレス部は第１のアドレス電極および第２のアドレス電極を含み、第１および第２のアドレス電極の各々が第１のアドレス部からアドレス電圧を受電する複数のアドレスビアに結合されているマイクロミラーエレメント。
【請求項５】
請求項４に記載のマイクロミラーエレメントであって、第１側および第２側はヒンジにより分割され第１のアドレス電極は第１側に配置され第２のアドレス電極は第２側に配置されるマイクロミラーエレメント。
【請求項６】
請求項２に記載のマイクロミラーエレメントであって、さらに、
マイクロミラーエレメントの第１の層内に分布された第１、第２、および第３のバイアスパッドであって、第１のバイアスパッドは第１のバイアス部を含み第２のバイアスパッドは第２のバイアス部を含む第１、第２、および第３のバイアスパッドと、
第１のバイアス部および第２のバイアス部間のメインバイアス信号フローパスと、を含み、第３のバイアスパッドはヒンジにバイアス電圧を伝えるのに使用できてメインバイアス信号フローパスにはないマイクロミラーエレメント。
【請求項７】
請求項６に記載のマイクロミラーエレメントであって、さらに、
第２の層内に配置された第１のビーム部を含み、第１のビーム部は第３のバイアスパッドからバイアス電圧を受電してヒンジに中継するのに使用できるマイクロミラーエレメント。
【請求項８】
請求項２に記載のマイクロミラーエレメントであって、さらに、
マイクロミラーエレメントの第１の層内に分布された複数のバイアスパッドを含む第１のバイアス部と、
マイクロミラーエレメントの第２の層内に分布された複数のビーム部を含む第２のバイアス部と、
第１のバイアス部を第２のバイアス部に導電的に結合して第１のバイアス部から第２のバイアス部へバイアス電圧を伝達するのに使用できる少なくとも１つのバイアスビアと、
を含むマイクロミラーエレメント。
【請求項９】
請求項８に記載のマイクロミラーエレメントであって、
複数のビーム部の少なくとも１つはマイクロミラーエレメントが傾いた位置にある時にマイクロミラーエレメントのミラーに対する接触点を含み、
複数のビーム部の少なくとも１つは第２の層内の残りの複数のビーム部とは一体的ではないマイクロミラーエレメント。
【請求項１０】
請求項９に記載のマイクロミラーエレメントであって、接触点はスプリングチップであるマイクロミラーエレメント。
【請求項１１】
マイクロミラーエレメントの第１の層内に分布された複数のバイアスパッドを含む第１のバイアス部と、
マイクロミラーエレメントの第２の層内に分布された複数のビーム部を含む第２のバイアス部であって、複数のビーム部の少なくとも１つはマイクロミラーエレメントが傾いた位置にある時にマイクロミラーエレメントのミラーに対する接触点を含み、複数のビーム部の少なくとも１つは第２の層内の残りの複数のビームとは一体的ではない第２のバイアス部と、
第１のバイアス部を第２のバイアス部に導電的に結合して第１のバイアス部から第２のバイアス部へバイアス電圧を伝達するのに使用できる少なくとも１つのバイアスビアと、
を含むマイクロミラーエレメント。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【公表番号】特表２００９−５０３５８８（Ｐ２００９−５０３５８８Ａ）
【公表日】平成２１年１月２９日（２００９．１．２９）
【国際特許分類】
【出願番号】特願２００８−５２４２４２（Ｐ２００８−５２４２４２）
【出願日】平成１８年７月３１日（２００６．７．３１）
【国際出願番号】ＰＣＴ／ＵＳ２００６／０２９６５４
【国際公開番号】ＷＯ２００７／０１６４４４
【国際公開日】平成１９年２月８日（２００７．２．８）
【出願人】（５０１２２９５２８）テキサス インスツルメンツ インコーポレイテッド (111)
【Ｆターム（参考）】
【公表日】平成２１年１月２９日（２００９．１．２９）
【国際特許分類】
【出願日】平成１８年７月３１日（２００６．７．３１）
【国際出願番号】ＰＣＴ／ＵＳ２００６／０２９６５４
【国際公開番号】ＷＯ２００７／０１６４４４
【国際公開日】平成１９年２月８日（２００７．２．８）
【出願人】（５０１２２９５２８）テキサス インスツルメンツ インコーポレイテッド (111)
【Ｆターム（参考）】
[ Back to top ]