表示装置

【課題】額縁領域を大きさを抑えつつ、製造時に発生する静電気による静電破壊を防ぐダミー画素を有する表示装置を提供する。
【解決手段】表示装置は、薄膜トランジスタを含む画素を複数有し、画像を表示するための領域である表示領域（２６０）と、表示領域の外側に形成され、ダミー画素を複数有するダミー画素領域（２７０）と、を備え、ダミー画素（３１０）は、薄膜トランジスタのゲート信号線と平行なダミーゲート信号線（３１１）と、ダミーゲート線と絶縁層を介して交差する半導体層（３１３）と、を有し、半導体層には、一の導体層（３１２）のみが接続される。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、より詳しくは薄膜トランジスタ基板を用いる表示装置に関する。
【背景技術】
【０００２】
コンピュータ等の情報通信端末やテレビ受像機の表示デバイスとして、液晶表示装置が広く用いられている。また、有機ＥＬ表示装置（ＯＬＥＤ）、電界放出ディスプレイ装置（ＦＥＤ）なども、薄型の表示装置として知られている。液晶表示装置は、２つの基板の間に封じ込められた液晶組成物の配向を電界の変化により変え、２つの基板と液晶組成物を通過する光の透過度合いを制御することにより画像を表示させる装置である。
【０００３】
このような液晶表示装置を含め、所定の階調値に対応する電圧を画面の各画素に印加する表示装置では、各画素に階調値に対応する電圧を印加するための薄膜トランジスタが配置されている。一般に、画面の１ライン分の画素の薄膜トランジスタのゲートは一つの信号線（以下「ゲート信号線」という。）に接続され、駆動回路は、薄膜トランジスタを導通させる電圧を順にゲート信号線に出力するように制御されている。また、表示領域の端では、端であることによる構造的及び電磁気的な変化が表示に影響しないように、表示領域の外側にダミー画素を配置するようにしている。
【０００４】
特許文献１は、表示領域の外側にスイッチング素子を配置し、静電気が発生した際にもスイッチング素子が破壊されることにより、表示領域内の素子を保護することについて開示している。
【０００５】
特許文献２は、液晶表示装置における表示の輝度むら及び液晶のシール性能を低下させないために、表示領域外に非表示画素を配置させ、１又は２列以上の画素電極を省略することについて開示している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−０９７０２４号公報
【特許文献２】特開平０９−００５７８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
近年の電子機器に対する小型化の要求により、表示領域の外側の領域（以下、「額縁領域」という。）を小さくすることが望まれている。図１１は、液晶表示パネル８００の正面からの視野による図である。液晶表示パネル８００は、カラーフィルタ基板８１０と薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）基板８２０との間に液晶が封止される構成であり、ＴＦＴ基板８２０の回路を動作させるための駆動ＩＣ（Integrated Circuit）８３０及び表示させる画像の情報等を駆動ＩＣ８３０に送信するためのＦＰＣ（Flexible Printed Circuits）８４０が取り付けられている。
【０００８】
図１２は、図１１のＤの部分について模式的に示す概略図であり、表示領域内の画素電極８２１と、表示領域の外のダミー画素のダミー画素電極８２２の配置の様子が示されている。図１３は、図１２のＦの部分について、ダミー画素電極８２２とその周辺の配線の様子を概略的に示す図である。この図１３に示されるように、ダミー画素においても表示領域内の画素電極と同様に、ゲート信号線８２４及び画像データ信号線８２５により画素が形成され、画像データ信号線８２５は薄膜トランジスタ８２７を介してダミー画素電極８２２に接続されている。図１４は、図１２のXIV−XIV線における断面図である。この図に示される例では、ダミー画素電極８２２は、表示領域内の画素電極８２１と同様の大きさで、かつゲート信号線８２４がＨｉｇｈ電位となることにより、画像データ信号線８２５と導通するようになっており、表示領域８６０内と同様の動作を行えるようになっている。このときの等価回路を図１５に示す。画像データ信号線８２５により伝えられた信号電圧は、ダミー画素電極８２２に印加され、共通電極８２９との間に電位差を生じさせる。
【０００９】
しかしながら、このようなダミー画素を必要とする表示装置においても、より額縁の小さな表示装置が求められており、また、ゲート信号駆動回路(図示なし)の動作の都合上、表示領域の外側上下に複数のゲート信号線８２４を配置する必要となることもある。
【００１０】
本発明は、上述の事情を鑑みてされているものであり、額縁領域を大きさを抑えつつ、製造時等に発生する静電気による静電破壊を防ぐダミー画素を有する表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の表示装置は、薄膜トランジスタを含む画素を複数有し、画像を表示するための領域である表示領域と、前記表示領域の外側に形成され、ダミー画素を複数有するダミー画素領域と、を備え、前記ダミー画素は、前記薄膜トランジスタのゲート信号線と平行なダミーゲート信号線と、前記ダミーゲート信号線と絶縁層を介して交差する半導体層と、を有し、前記半導体層には、一の導体層のみが接続される、ことを特徴とする表示装置である。
【００１２】
ここで、「表示領域」及び「ダミー画素領域」の語は、表示面に垂直な視野において定義されている。また、「半導体層には、一の導体層のみが接続される」とは、トランジスタで考えた場合に、ソース及びドレインのいずれか一方のみが電気的に接続されており、他方は接続されていないという意味である。
【００１３】
また、本発明の表示装置において、前記一の導体層は、前記表示領域において表示するための画像データが印加される画像データ信号線とすることができる。
【００１４】
また、本発明の表示装置において、前記ダミーゲート信号線は、前記表示領域の前記薄膜トランジスタのゲート信号線と同じ層に同じ幅で形成され、前記ダミー画素の半導体層は、前記ダミーゲート信号線と交差する部分において前記表示領域の前記薄膜トランジスタの半導体層と同じ層に同じ幅で形成されている、こととしてもよい。
【００１５】
また、本発明の表示装置において、前記表示領域の表示面に垂直な視野において、前記ダミー画素が形成される面積は、前記表示領域において前記薄膜トランジスタが形成される面積より小さい、こととしてもよい。
【００１６】
また、本発明の表示装置において、前記ダミー画素領域は、前記表示領域の画素において前記薄膜トランジスタを介して画像データ信号が印加される画素電極と同じ層に形成されたダミー画素電極を更に有し、前記ダミー画素電極は、前記画素電極と対となって液晶の配向を制御する共通電極と電気的に接続されていてもよい。
【００１７】
また、本発明の表示装置において、前記薄膜トランジスタ及び前記ダミー画素の半導体層は、低温ポリシリコンで形成されていてもよい。
【００１８】
また、本発明の表示装置は、ＩＰＳ（In Plane Switching）方式で前記液晶の配向を制御するものであることとしてもよい。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施形態に係る表示装置を概略的に示す図である。
【図２】図１の表示パネルの正面からの視野による図である。
【図３】図２のＡの部分について模式的に示す概略図である。
【図４】図３のＢの部分における配線の様子を概略的に示す図である。
【図５】図４のＶ−Ｖ線における断面を示す図である。
【図６】ダミー画素回路の等価回路図である。
【図７】第２実施形態における図２のＡの部分について模式的に示す概略図である。
【図８】図７のＣの部分における配線の様子を概略的に示す図である。
【図９】図８のIX−IX線における断面を示す図である。
【図１０】本発明の第２実施形態の変形例について示す図である。
【図１１】液晶表示パネルの正面からの視野による図である。
【図１２】図１１のＤの部分について模式的に示す概略図である。
【図１３】図１２のＦの部分における配線の様子を概略的に示す図である。
【図１４】図１２のXIV−XIV線における断面図である。
【図１５】ダミー画素回路の等価回路図である。
【図１６】図２のＥの部分における画像データ信号線（ドレイン線）の配線の様子を示す図である。
【図１７】図１６のXVII−XVII線における断面図である。
【図１８】ゲート信号線駆動回路について説明するための図である。
【発明を実施するための形態】
【００２０】
以下、本発明の第１及び第２実施形態について、図面を参照しつつ説明する。なお、図面において、同一又は同等の要素には同一の符号を付し、重複する説明を省略する。
【００２１】
［第１実施形態］
図１には、本発明の第１実施形態に係る表示装置１００が概略的に示されている。この図に示されるように、表示装置１００は、上フレーム１１０及び下フレーム１２０に挟まれるように固定された表示パネル２００等から構成されている。なお、表示パネル２００は液晶表示パネル、有機ＥＬ表示パネル等の薄膜トランジスタ基板を利用した表示パネルであればいずれの表示パネルでもよいが、本実施形態においては、表示パネル２００は液晶表示パネルであるものとする。
【００２２】
図２は、表示パネル２００の正面からの視野による図である。表示パネル２００は、カラーフィルタ基板２１０と薄膜トランジスタ（以下、「ＴＦＴ（Thin Film Transistor）」という。）基板２２０の間に液晶が封止される構成であり、ＴＦＴ基板２２０の回路を動作させるための駆動ＩＣ（Integrated Circuit）２３０及び外部から表示させる画像の情報等を駆動ＩＣ２３０に送信するためのＦＰＣ（Flexible Printed Circuits）２４０が取り付けられている。
【００２３】
図１６は、図２のＥの部分における駆動ＩＣ２３０から表示領域２６０の画像データ信号線（ドレイン線）に向けて、斜めに延びる引出配線８３５と８３７の様子を示す図である。図１７は、図１６のXVII−XVII線に沿った断面を示す図であり、ゲート絶縁膜８３１、層間絶縁膜８３２、保護膜８３３、有機保護膜８３４及び保護膜８３６の順に各層が形成されている。これらの図に示されるように、駆動ＩＣから表示領域に延びる引出配線８３５及び８３７は、近年の高精細化により多くの線を配線する必要があることから、多層構造となっている。
【００２４】
図１７において、引出配線８３５は後述するゲート信号線３１１と同じ工程で形成される導電膜から形成されており、引出配線８３７は画像データ信号線３１２と同じ工程で形成される導電膜から形成されている。従って、引出配線８３５と引出配線８３７とは異なる導電膜から形成される場合が生じる。引出配線８３５と引出配線８３７とが異なる導電膜にて形成されると、隣合う引出配線の抵抗や容量が異なることとなる。更に、表示領域外のダミー画素におけるゲート信号線は、表示領域内のゲート信号線よりも引出配線に近く形成されているため、引出配線の容量や抵抗の差による影響を受け易い。そのため、引出配線の容量や抵抗に差が生じている場合には、例えば、製造工程における瞬間的な電位差により、ダミー画素のゲート信号線周辺に静電破壊が発生してしまう恐れがある。
【００２５】
図３は、図２のＡの部分について模式的に示す概略図である。この図に示されるように、表示領域２６０内には、画素電極２６１が配置されているが、表示領域外のダミー画素領域２７０には、この画素電極２６１に対応する電極が配置されていない。
【００２６】
図１８を用いてゲート信号線駆動回路について説明する。本願発明の液晶表示装置は表示領域２６０の左側にゲート信号線駆動回路ＶＤＬと右側にゲート信号線駆動回路ＶＤＲとを備えている。ゲート信号線駆動回路ＶＤＬとＶＤＲとは共に双方向走査可能なシフトレジスタ回路であり、図中下から上に向かいゲート信号線を走査することも、上から下に走査することも可能である。
【００２７】
なお、図１８では、ゲート信号線駆動回路の動作を説明するために、各ゲート信号線とダミーゲート信号線に符号を付けており、他の図で使用するゲート信号線の符号とは異なっている。
【００２８】
ゲート信号線駆動回路ＶＤＬとＶＤＲとはｎ個の基本回路ＶＳＲ1〜ＶＳＲ(ｎ)とダミー回路ＤＳＲ１、ＤＳＲ２、ＤＳＲ３、ＤＳＲ４から構成されている。図１８の回路において下から上に走査する場合は、まずダミー回路ＤＳＲ１から走査信号がダミーゲート信号線ＧＤ（−２）を介してダミー回路ＤＳＲ２に伝えられ、次にダミー回路ＤＳＲ２から走査信号がダミーゲート信号線ＧＤ（−１）を介して基本回路ＶＳＲ１に伝えられる。その後は、順に基本回路ＶＳＲ１からゲート信号線Ｇ（１）〜Ｇ（ｎ−１）を介して走査信号が基本回路ＶＳＲ（ｎ）に伝えられ、基本回路ＶＳＲ（ｎ）からはゲート信号線Ｇ（ｎ）を介して走査信号がダミー回路ＤＳＲ３に伝わる。
【００２９】
基本回路ＶＳＲ１は、１段前のダミー回路ＤＳＲ２の出力を受けて動作を開始するが、ダミー回路ＤＳＲ２が出力する信号波形を整えるために、２段前のダミー回路ＤＳＲ１から走査信号出力を開始する。そのため、ダミー信号線は初段のゲート信号線の前に２本必要となる。
【００３０】
図４は、図３のＢの部分における配線の様子を概略的に示す図である。図４に示されるように、ダミー画素領域２７０のダミー画素３１０は、表示領域２６０のゲート信号線３２２と同一層で同一の幅を有するように形成されたゲート信号線３１１と、表示領域２６０から延長されて延びる画像データ信号線３１２と、画像データ信号線３１２に接続され、ゲート信号線３１１の下を２回横切るように配線された半導体層３１３とを有し、半導体層３１３は、画像データ信号線３１２とのみ電気的に接続され、他の導体層とは接続されていない。表示領域２６０にある画素と比較すると、ダミー画素３１０には、半導体層のソース側と接続する導体であるメタル配線３２１及び画素電極２６１がなく、より小さい面積に形成されている。つまり、図４に示されるように、表示領域２６０の一画素分の面積にゲート信号線３１１が２本配置され、２つ分のダミー画素３１０が含まれる構成となっている。なお、本実施形態では、表示領域２６０の一画素分の面積にダミー画素３１０の２つ分としたが、１画素分であってもよいし、３画素分以上であってもよい。ここで、半導体層３１３は、低温ポリシリコンにより形成されていることが望ましいが、他の半導体材料により形成されていてもよい。
【００３１】
図５には、図４のＶ−Ｖ線における断面が示されている。この図に示されるように、ゲート絶縁膜３３１、層間絶縁膜３３２、保護膜３３３、有機保護膜３３４、共通電極３２５、保護膜３３５及び配向膜３３６の順に各層が形成されている。図１４と比較すると、トランジスタのソース側には何も導体層が接続されておらず、画素電極２６１も存在しない構成となっている。
【００３２】
図６には上述したダミー画素３１０の回路の等価回路図が示されている。この図に示されるように、半導体層３１３がゲート信号線３１１を２回跨いでいるため、トランジスタが２つ形成されるような構成となっているが、ソース側にはなにも導体が接続されていない。
【００３３】
したがって、本実施形態の表示装置によれば、ダミー画素領域２７０のゲート信号線３１１は、表示領域２６０の画素と同様に半導体層３１３と交差しているため、表示領域２６０のゲート信号線３２２と同程度の負荷容量とすることができ、製造工場内での静電破壊を防ぐことができる。また、本実施形態の表示装置によれば、ダミー画素３１０は、表示領域２６０内の画素より小さく形成されているため、ダミー画素領域２７０を小さく、つまり額縁領域を小さく形成することができる。
【００３４】
［第２実施形態］
本発明の第２実施形態について説明する。第２実施形態に係る表示装置の構成は、第１実施形態の図１及び図２に示される構成と同様であるため、重複する説明を省略する。図７は、第２実施形態における図２のＡの部分について模式的に示す概略図であり、表示領域外のダミー画素領域２７０にも、表示領域２６０の画素電極２６１と同様のダミー画素電極２７１が配置されている。
【００３５】
図８は、図７のＣの部分における配線の様子を概略的に示す図である。図８は、図４と同様に、ダミー画素領域２７０にダミー画素３１０を有し、ダミー画素３１０は、表示領域２６０のゲート信号線と同一層で同一の幅を有するように形成されたゲート信号線３１１と、表示領域２６０から延長されて延びる画像データ信号線３１２と、画像データ信号線３１２に接続され、ゲート信号線３１１の下を２回横切るように配線された半導体層３１３とを有し、半導体層３１３は、画像データ信号線３１２とのみ電気的に接続され、他の導体層とは接続されていない。また、図４と同様、図８においても、表示領域２６０の一画素分の面積にゲート信号線３１１が２本配置され、２つ分のダミー画素３１０が含まれる構成となっている。
【００３６】
ここで、第２実施形態のダミー画素領域２７０においては、ダミー画素電極２７１が形成されているが、半導体層３１３とは電気的に結合されておらず、後述する共通電極３２５と電気的に接続されている。
【００３７】
図９には、図８のIX−IX線における断面が示されている。図９は、ダミー画素電極２７１が形成されている点で図５と異なっており、その他の点では同一である。この図に示される通り、ダミー画素電極２７１は、共通電極３２５と電気的に接続されており、電気的にフローティングにならないようになっている。
【００３８】
したがって、本実施形態の表示装置によれば、第１実施形態と同様に、ダミー画素領域２７０のゲート信号線３１１は、半導体層３１３と交差しているため、表示領域２６０のゲート信号線３１１と同程度の負荷容量とすることができ、製造工場内での静電破壊を防ぐことができる。また、ダミー画素３１０は、表示領域２６０内の画素より小さく形成されているため、ダミー画素領域２７０を小さく、つまり額縁領域を小さく形成することができる。更に、ダミー画素電極２７１が形成されているため、表示領域２６０の端部分におけるＴＦＴパターン形状の均一化及び寄生容量の均一化を図ることができる。
【００３９】
図１０には、本発明の第２実施形態の変形例が示されている。この変形例では、図７に示されるダミー画素電極２７１より小さく形成されたダミー画素電極２７２を有している。この場合には、ダミー画素３１０を表示領域２６０の外側に一行のみ形成させることにより、より額縁領域を小さくすることができる。
【００４０】
なお、上述の各実施形態の液晶表示装置は、液晶表示装置に限らず、有機ＥＬ表示装置、電界放出ディスプレイ装置（ＦＥＤ）等の各画素に薄膜トランジスタを形成する表示装置に用いることができる。
【符号の説明】
【００４１】
１００表示装置、１１０上フレーム、１２０下フレーム、２００表示パネル、２１０カラーフィルタ基板、２２０ＴＦＴ基板、２３０駆動ＩＣ、２４０ＦＰＣ、２６０表示領域、２６１画素電極、２７０ダミー画素領域、２７１ダミー画素電極、２７２ダミー画素電極、３１０ダミー画素、３１１ゲート信号線、３１２画像データ信号線、３１３半導体層、３２１メタル配線、３２２ゲート信号線、３２５共通電極、３３１ゲート絶縁膜、３３２層間絶縁膜、３３３保護膜、３３４有機保護膜、３３５保護膜、３３６配向膜、８００液晶表示パネル、８１０カラーフィルタ基板、８２０ＴＦＴ基板、８２１画素電極、８２２ダミー画素電極、８２４ゲート信号線、８２５画像データ信号線、８２６メタル配線、８２７薄膜トランジスタ、８２８半導体層、８２９共通電極、８３０駆動ＩＣ、８３１ゲート絶縁膜、８３２層間絶縁膜、８３３保護膜、８３４有機保護膜、８３５ゲート信号線、８３６保護膜、８３７画像データ信号線、８４０ＦＰＣ、８６０表示領域。

【特許請求の範囲】
【請求項１】
薄膜トランジスタを含む画素を複数有し、画像を表示するための領域である表示領域と、
前記表示領域の外側に形成され、ダミー画素を複数有するダミー画素領域と、を備え、
前記ダミー画素は、
前記薄膜トランジスタのゲート信号線と平行なダミーゲート信号線と、
前記ダミーゲート信号線と絶縁層を介して交差する半導体層と、を有し、
前記半導体層には、一の導体層のみが接続される、ことを特徴とする表示装置。
【請求項２】
前記一の導体層は、前記表示領域において表示するための画像データが印加される画像データ信号線である、ことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記ダミーゲート信号線は、前記表示領域の前記薄膜トランジスタのゲート信号線と同じ層に同じ幅で形成され、
前記ダミー画素の半導体層は、前記ダミーゲート信号線と交差する部分において前記表示領域の前記薄膜トランジスタの半導体層と同じ層に同じ幅で形成されている、ことを特徴とする請求項１又は２に記載の表示装置。
【請求項４】
前記表示領域の表示面に垂直な視野において、前記ダミー画素が形成される面積は、前記表示領域において前記薄膜トランジスタが形成される面積より小さい、ことを特徴とする請求項１乃至３のいずれか一項に記載の表示装置。
【請求項５】
前記ダミー画素領域は、前記表示領域の画素において前記薄膜トランジスタを介して画像データ信号が印加される画素電極と同じ層に形成されたダミー画素電極を更に有し、
前記ダミー画素電極は、前記画素電極と対となって液晶の配向を制御する共通電極と電気的に接続されている、ことを特徴とする請求項１乃至４のいずれか一項に記載の表示装置。
【請求項６】
前記薄膜トランジスタ及び前記ダミー画素の半導体層は、低温ポリシリコンで形成されている、ことを特徴とする請求項１乃至５のいずれか一項に記載の表示装置。
【請求項７】
ＩＰＳ（In Plane Switching）方式で前記液晶の配向を制御する、ことを特徴とする請求項１乃至６のいずれか一項に記載の表示装置。

【図１】