非常に低い光レベルでの画像化のための画像センサ
【解決手段】本発明は、画像センサのための基本装置に関しており、基本装置は、基準電圧でバイアスされ得る第１の導電型の半導体基板(30)の表面に形成された電荷光発生蓄積領域を備えており、電荷光発生蓄積領域は、電荷の転送(36)、増加(38,40,42)及び絶縁(44)のためのデバイスに関連付けられている。電荷光発生蓄積領域の上に、第１の電圧及び第２の電圧で交互にバイアスされるように適合された絶縁されたゲート(32)が取り付けられており、絶縁されたゲートは低吸収材料から形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一体型画像センサの分野、より具体的には微光下で微細な検出を可能にするセンサの分野に関する。
【背景技術】
【０００２】
多くの一体型画像取込装置が知られている。このようなセンサの中で最新の構造は複数の基本的な検出デバイス、すなわち画素を備えており、各検出デバイスは、半導体基板に形成されたフォトダイオードを有しており、フォトダイオードは電荷転送素子と、転送された電荷を読み取るための読取回路とに関連付けられている。前記構造は、一般的に複数のフォトダイオードに関して１つの読取回路を使用することによりセンサ要素の数を最小限度に抑えることが望まれている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第2007／0176213 号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
画像センサが光ビームを受けると、入射光子が半導体基板に入り込み、この半導体基板に電子／正孔対が形成される。その後、電子／正孔対の内の電子がフォトダイオードによって取り込まれ、関連付けられた読取回路に向かって電荷転送トランジスタによって転送される。
【０００５】
米国特許出願公開第2007／0176216 号明細書は、上述された要素に加えて、各画素に関連付けられており、センサの感度を高めるために前記画素で光発生させた電子を増幅することが可能な素子を備えた構造について述べている。このような増幅、つまり電荷の増加を行うために、CCD （電荷結合素子）レジスタに関連付けられた技術を使用すること、つまり、交互にバイアスされる金属のゲートの組立体を半導体基板の表面に形成することが知られている。このようにゲートに交互にバイアスすることにより、光発生電子をいわゆる電子なだれ効果によって増加させることを可能にする。
【０００６】
図１は、電荷増加段を備えた画像センサの画素を図示しており、図2A乃至2Eは、検出の様々なステップにおけるこの画素の動作を図示する電圧曲線である。
【０００７】
図１に図示された画素は、例えばアースである基準電圧でバイアスされるＰ型基板10の内部及び該Ｐ型基板10上に形成されている。Ｐ型基板10では、Ｎ型過剰ドープ領域（N+）から形成されたフォトダイオード12がＰ型基板10の表面に形成されている。フォトダイオード12は光ビーム13によって照射される。転送信号VTによって制御され絶縁された転送ゲート14が、フォトダイオード12の近くに設けられている。電子なだれ効果によって電荷の増加を可能にする複数の絶縁されたゲートが、転送ゲート14の隣に形成されている。図示された例では、４つのゲート16,18,20,22 が、制御信号Φ1,Φ2,Φ3,Φ4 によって夫々制御される。尚、図１の図示は非常に簡略化されており、特に実際の装置では、各画素の表面の大部分がフォトダイオードに割り当てられている。
【０００８】
図2A乃至2Eは、画像取込みの様々なステップでの図１の面におけるＰ型基板10の電圧を図示している。これらの図面には、電子の蓄積、転送及び増加の１つのサイクルが図示されている。各図面に図示された電圧はＰ型基板10の電圧であり、以下「最大電位線」と呼ばれる線をたどる。この線は、Ｐ型基板10の深さ方向で、絶縁された複数のゲートの下とフォトダイオードとに最も高くバイアスするポイントを通って延びる。尚、絶縁された異なる複数のゲートに印加される電圧に応じて、最大バイアス線が、Ｐ型基板10における深さが可変なポイントを通って延びる。尚、以下の説明では、ゲート16は初期転送ステップでも機能するが「増加ゲート」と呼ばれる。
【０００９】
図2Aは、フォトダイオード12に電荷を蓄積する初期段階でのフォトダイオード12及びＰ型基板10の電圧曲線を示している。図１に示されたセンサへの光照射により、Ｎ型領域であるフォトダイオード12に電子が蓄積され、最初電圧V1と等しいＮ型領域12の電圧が減少して電圧V2に達する。電圧V2は、蓄積される電子の数、ひいては入射光子の数の関数である。蓄積段階中に、転送ゲート14に印加される転送電圧VTは零であり、このため、ポテンシャル壁が形成され、フォトダイオード12からの電子の放出が回避される。第１の増加ゲート16に関連付けられる電圧Φ1 は、好ましくは転送ステップの直前に次のステップを見越して電圧V1より大きい電圧V3である。
【００１０】
図2Bのステップでは、電圧V1と略等しいか、又は電圧V1より僅かに大きい転送電圧VTが転送ゲート14に印加される一方、第１の増加ゲート16に印加される電圧Φ1 は、（電圧V1より大きい）電圧V3に等しく、第２の増加ゲート18に印加される電圧Φ2 は零である。従って、フォトダイオード12に蓄積された電荷は、第１の増加ゲート16の下のＰ型基板10に形成されたポテンシャル井戸に転送される。
【００１１】
図2Cのステップでは、転送ゲート14の転送電圧VTが基準電圧に戻る一方、電圧Φ2 は、例えば零に等しいこの基準電圧のままであり、このため、第１の増加ゲート16の下のＰ型基板10の領域内の電子が阻止される。その後、新たな電荷蓄積段階がフォトダイオード12のレベルで開始され得る。
【００１２】
図2Dに図示されたステップでは、第１の増加ゲート16に印加される電圧Φ1 は、低電圧V4まで減少する。従って、第１の増加ゲート16の下のＰ型基板10の電圧は低下する。このステップの間、転送ゲート14に印加される転送電圧VT及び第２の増加ゲート18に印加される電圧Φ2 は、零（基準電圧）である。好ましくは、次のステップの直前に、ゲート20に印加される電圧Φ3 は、次のステップを見越して電圧V4よりはるかに大きい電圧V5に設定される。
【００１３】
図2Eに図示されたステップでは、第２の増加ゲート18に印加される電圧Φ2 は、電圧V4程度、又は電圧V4より僅かに大きい電圧に迅速に増加する。電圧Φ3 は（電圧V4よりはるかに大きい）電圧V5と等しく、電荷はゲート20の下のＰ型基板10の領域に転送される。（電圧V4と略等しい）第２の増加ゲート18の下の領域の電圧と（電圧V5と等しい）ゲート20の下の領域の電圧との電圧差は、電子なだれ効果によって電荷を増加させ得るべく十分大きい。このステップの間、ゲート22は零電圧でバイアスされ、このため、ポテンシャル壁が形成され、ゲート20のレベルで電荷が阻止される。一例として、電圧V4は１Ｖ程度であってもよく、電圧V5は10Ｖ程度であってもよい。尚、電荷転送ステップ（図2B）で、電荷の増幅が行なわれてもよく、この電荷転送ステップの間に第１の増加ゲート16に印加される電圧は、増加を引き起こすことが可能な高電圧である。
【００１４】
電子なだれ効果による電荷の増加を顕著にするために、図2D及び2Eのステップが複数回繰り返される。このために、前後への転送が転送ゲート14及びゲート16,18,20,22 のレベルで行なわれ、形成されるべきゲートの数を制限することが可能になる。
【００１５】
装置が非常に低い光照射レベル下に長期間置かれ続けた場合、例えば画像センサが暗い環境での画像（例えば夜間の画像）の検出用である場合に問題が生じる。この場合、図2Bのステップ中の電荷の転送が不十分であるか、又は歪めて行われる場合がある。そのため、センサからの信号の品質が、特に信号対雑音比の点で著しく低下する。
【００１６】
従って、低光照射下であっても、高品質の信号を検出して伝送することが可能な装置が必要である。
【００１７】
本発明の実施形態の目的は、低光照射下で優れた検出を行う画像センサを提供することである。
【課題を解決するための手段】
【００１８】
従って、本発明の実施形態は、基準電圧でバイアスされ得る第１の導電型の半導体基板の表面に形成された電荷光発生蓄積領域を備えており、該電荷光発生蓄積領域は、電荷転送増加絶縁デバイスに関連付けられている画像センサの基本装置において、前記電荷光発生蓄積領域の上に、第１の電圧及び第２の電圧で交互にバイアスされ得る絶縁されたゲートが設けられており、該絶縁されたゲートは低吸収材料から形成されていることを特徴とする基本装置を提供する。
【００１９】
本発明の実施形態によれば、前記電荷転送デバイスは、固定電圧でバイアスされ得る絶縁された転送ゲートを有しており、前記第１の電圧は、電荷の蓄積を可能にすべく絶対値で前記固定電圧より大きく、前記第２の電圧は、蓄積された電荷の転送を可能にすべく絶対値で前記固定電圧より小さい。
【００２０】
本発明の実施形態によれば、前記電荷増加絶縁デバイスは、下にある前記半導体基板の電圧を設定し、電荷の転送と電子なだれ効果による電荷の増加とを可能にすべくバイアスされ得る複数の絶縁されたゲートを有している。
【００２１】
本発明の実施形態によれば、前記電荷転送増加絶縁デバイスは少なくとも５つの絶縁されたゲートを有している。
【００２２】
本発明の実施形態によれば、前記基準電圧はアースである。
【００２３】
本発明の実施形態によれば、前記第１の導電型はＰ型である。
【００２４】
本発明の実施形態によれば、前記装置は、前記電荷転送増加絶縁デバイス上に形成された光学マスクを更に備えている。
【００２５】
本発明の実施形態によれば、前記半導体基板は薄くされており、前記電荷転送増加絶縁デバイスが形成されている面と反対側の面から光照射される。
【００２６】
本発明は、上述されたような複数の基本装置を備えていることを特徴とする画像センサを更に提供する。
【図面の簡単な説明】
【００２７】
【図１】従来の電荷増幅画像センサを示す図である。
【図２Ａ】図１に示された電荷増幅画像センサが十分光照射されたときの電荷増幅画像センサの動作を示す電圧曲線である。
【図２Ｂ】図１に示された電荷増幅画像センサが十分光照射されたときの電荷増幅画像センサの動作を示す電圧曲線である。
【図２Ｃ】図１に示された電荷増幅画像センサが十分光照射されたときの電荷増幅画像センサの動作を示す電圧曲線である。
【図２Ｄ】図１に示された電荷増幅画像センサが十分光照射されたときの電荷増幅画像センサの動作を示す電圧曲線である。
【図２Ｅ】図１に示された電荷増幅画像センサが十分光照射されたときの電荷増幅画像センサの動作を示す電圧曲線である。
【図３】図１に示された構造を示す図である。
【図４Ａ】光がほとんど無い状態又は著しい微光下でこの構造に生じ得る問題を示す電圧曲線である。
【図４Ｂ】光がほとんど無い状態又は著しい微光下でこの構造に生じ得る問題を示す電圧曲線である。
【図４Ｃ】光がほとんど無い状態又は著しい微光下でこの構造に生じ得る問題を示す電圧曲線である。
【図５】本発明の実施形態に係る画像センサを示す図である。
【図６Ａ】図５に示された画像センサの動作を示す電圧曲線である。
【図６Ｂ】図５に示された画像センサの動作を示す電圧曲線である。
【図７】本発明の実施形態に係る画像センサの変形例を示す図である。
【発明を実施するための形態】
【００２８】
本発明の前述及び他の目的、特徴及び利点を、添付図面を参照して本発明を限定するものではない具体的な実施形態について以下に詳細に説明する。
【００２９】
明瞭化のために、同一の要素は異なる図面において同一の参照番号で示されており、更に、集積回路の図示ではよく見られるように、様々な図面は正しい縮尺で示されていない。
【００３０】
図３は、光照射がほとんど行なわれない（光ビーム13が照射されない）場合における図１に示された構造を図示している。装置は、Ｐ型基板10の表面に形成されＮ型過剰ドープ領域（N+）から形成されたフォトダイオード12と、Ｐ型基板10の表面に形成され、転送信号VTによって制御され、絶縁された転送ゲート14と、信号Φ1,Φ2,Φ3,Φ4 によって夫々制御され、絶縁された電荷増加ゲート16,18,20,22 とを備えている。
【００３１】
図4A乃至4Cは、図３に示された装置の様々な動作ステップ中に最大電位線をたどるＰ型基板10の電圧曲線である。
【００３２】
図4Aは、（転送ゲート14の転送電圧VTが零と電圧V1との間で変動する状態における）一連の電荷蓄積転送ステップ中のＰ型基板10の電圧を図示している。フォトダイオード12が光照射されないとき、電子／正孔対は生成されず、フォトダイオード12の電圧は理論上一定のままである。しかしながら、前記電圧は蓄積転送サイクルの間に徐々に増加し、示された例では電圧V1' に達する（図4B）ことが分かる。
【００３３】
光が無い状態又は著しい微光状態での一連のサイクル中のフォトダイオードの電圧の増加は、Ｎ型過剰ドープ領域であるフォトダイオード12と電荷増加ゲート16の下のＰ型基板10との間の漏れ電流に起因する。転送電圧VTが電圧V1に等しい転送段階中、フォトダイオード12の電圧と転送ゲート14の下のチャネルの電圧とはほとんど同一であり、フォトダイオード12の領域の電荷は、式（−qV/kT ）で表現される低反転電流則に従って転送ゲート14の下のチャネルを通って電荷増加ゲート16の下に形成されたポテンシャル井戸に向かって漏れる。q は電気素量であり、V は転送ゲート14とフォトダイオード12との電位差であり、k は、ボルツマン定数であり、T は温度である。従って、フォトダイオード12の領域の電圧は転送ゲート14の電圧より大きくなる。尚、十分な光照射が行われている場合には、漏れ電流が光照射に起因する電流と比較して無視できるので、この問題は生じない。しかしながら、低光照射レベルでは、この現象は増加段への電荷の注入を妨げ、従って、必須の役割を担うべき最も重要な場合にこの増加段は役に立たなくなる。
【００３４】
電圧V1'に達すると、低光照射であり、少量の電子がフォトダイオード12に蓄積される（図4C）場合、電荷読取効率が非常に悪く、少量の電子が、転送中に転送ゲート14の下の領域によって形成されるポテンシャル障壁を通過し得る。実際、フォトダイオード12の電圧が電圧V1から電圧V1' に変わるので、フォトダイオード12の電圧は転送中、転送電圧VTより大きい電圧V1' である。このため、フォトダイオード12に蓄積された電子のいかなる転送も妨げるか、又は前記電子の部分的な転送のみを可能にするポテンシャル壁が形成される。更に、転送のために十分な量の電子がフォトダイオード12に蓄積されている場合、転送は、フォトダイオード12が光照射されていない期間中の電圧の変動により歪められる（フォトダイオード12に実際に蓄積されている電荷より少ない電荷が転送される）。
【００３５】
従って、非常に僅かな光照射しか行なわれない場合又は光照射が行われない場合には、図３に示された装置による電荷の読取りが良好ではない。
【００３６】
この問題を解決するために、本発明者は、基板に空間電荷を生成し、この領域で光発生させた電子／正孔対から電子を集めるべく、絶縁されたゲートを基板の上方に形成し、この絶縁されたゲートに電圧を印加することを提供する。
【００３７】
図５は、このような装置を図示している。装置は、その裏面から基準電圧（例えば、アース）でバイアスされる、例えばＰ型の基板30を備えている。この基板30の上には、信号Vaにより制御される絶縁されたゲート32が形成されている。ゲート32は、以下「蓄積ゲート」と呼ばれる。蓄積ゲート32はほとんど吸収せず、例えば透明であり、そのため、基板30の表面に達する光ビーム34が蓄積ゲート32を横切り、基板30に入り込み、基板30内に電子／正孔対が形成される。蓄積ゲート32の隣りで且つ基板30の表面に、絶縁された転送ゲート36、電荷増加ゲート38,40,42及び絶縁ゲート44が形成されている。転送ゲート36、電荷増加ゲート38,40,42及び絶縁ゲート44は、絶縁されたゲートであり、制御信号VT, Φ1,Φ2,Φ3,Φ4 により夫々制御される。図５に示された構成とは逆に、実際の装置では、各画素の表面の大部分が装置の検出領域を形成する蓄積ゲート32に割り当てられている。好ましくは、保護層（不図示）又は光学マスクが、転送ゲート36、電荷増幅ゲート38,40,42及び絶縁ゲート44の上方に設けられており、そのため、入射光ビームがこれらのゲートの下に位置付けられた基板30に電荷を発生させない。
【００３８】
図6Aは、増加段への電荷の注入の前に電荷蓄積段階で最大電位線をたどる、図５に示された基板30の電圧曲線である。
【００３９】
検出段階中に、転送ゲート36に印加される電圧Vtは、固定電圧V1に等しく、蓄積ゲート32に印加される電圧Vaは固定電圧V1より大きい電圧Va1に等しい。従って、ポテンシャル井戸が蓄積ゲート32の下に形成される。電子／正孔対が基板30で光発生すると、電子が蓄積ゲート32によって基板30に集められる。従って、蓄積ゲート32の下の表面電位は光発生した電子の数に比例して減少し、電圧Va2 に達する。尚、固定電圧V1は、電子が蓄積ゲート32の下で蓄積されるように電圧Va2 より小さくなるように十分低く設定される。
【００４０】
増加段が空であるとき、増加段による自由キャリアの直接的な蓄積を最小限度に抑えるために、零に近い低電圧が電荷増加ゲート38,40,42に印加されることが好ましい。
【００４１】
図6Aに示されるように、増加段への電荷の注入の前に、電荷増加ゲート38に印加される電圧は高く、つまり電圧V2が印加され、電荷増加ゲート40に印加される電圧は低く、つまり零に近い電圧が印加される。電圧V2は、注入中の電荷の受入を可能にするために固定電圧V1より大きい。
【００４２】
図6Bは、電荷転送段階中に最大電位線をたどる、図５に示された基板30の電圧曲線である。蓄積ゲート32に印加される電圧Vaは、固定電圧V1より小さい電圧Va3 になる。このため、蓄積ゲート32の下の基板30の表面で蓄積された電荷が第１の電荷増加ゲート38の下の基板30の表面に形成されたポテンシャル井戸に向かって転送され得る。電荷の転送中、電荷増加ゲート40に印加される（零に近い）基準電圧により、転送された電荷が電荷増加ゲート38の下に形成されたポテンシャル井戸から出ることが回避され得る。
【００４３】
蓄積ゲート32に印加される電圧が電圧Va1 と電圧Va3 とに交互に設定されるので、電位が微光下で蓄積ゲート32の下の基板30の表面で増加するという上述された問題が回避される。従って、電荷が増加段に完全に転送される。また、提供される装置は、光がない場合又は著しい微光下の場合にも有効である。
【００４４】
任意には、薄いＮ型ドープ層46が、蓄積ゲート32、転送ゲート36、電荷増加ゲート38,40,42及び絶縁ゲート44の下で且つ基板30の表面に形成されてもよい。薄いＮ型ドープ層46により、最大電圧ポイントが基板30の表面から僅かに離れて、ゲートの絶縁体と半導体基板との間の界面によく存在する寄生現象（雑音）を避けることが可能になる。
【００４５】
電子が蓄積ゲート32から電荷増加ゲート38に転送されると、電荷増幅サイクルが従来通りに行なわれる。このために、大幅に増幅すべく電荷増加ゲート38,40,42の下で電荷を強制的に前後に移動させることによる電子なだれ効果が利用されてもよい。増幅は、前後への移動回数を制限することにより調整される。そのため、転送ゲート36及び絶縁ゲート44は、電荷の増幅中に電荷が装置から出ることを回避するためのポテンシャル壁として使用される。電荷増加ゲート38及び電荷増加ゲート42は、電子なだれ効果による増幅を可能にすべく異なる電圧で交互にバイアスされる。尚、電荷転送増幅絶縁デバイスは、５を超える隣り合うゲートを適切に組み合わせることにより形成されてもよい。
【００４６】
図７は、図５に示された装置の変形例を図示しており、変形例では、画像センサが基板30の裏面から光照射される。図７に示された装置は、基板30が薄くされ、蓄積ゲート32、転送ゲート36、電荷増加ゲート38,40,42及び絶縁ゲート44が形成されている面の反対側の面から光照射される点で図５に示された装置とは異なる。蓄積段階中に、基板30に達する光ビーム48が基板30内に電子／正孔対を発生させ、電子／正孔対の内の電子が蓄積ゲート32の下に形成されるポテンシャル井戸に集められる。有利には従来通りに、基板の裏面から達するビームがより少ない障害物を横切り、基板の前面に達するビームより更に容易に検出され得る。この装置の動作は、図6A及び6Bに関連して説明された動作と同様である。
【００４７】
本発明の具体的な実施形態が説明された。様々な変更及び調整が当業者に想起される。特には、P型の基板30に印加される基準電圧がアースとは異なってもよい。更に、有用な光発生電荷が電子である装置が本明細書に説明されているが、有用な電荷が正孔である同様の装置が更に提供されてもよい。このために、基板30はN型のドープ基板であり、転送のために様々なゲートに印加される電圧は、本明細書に述べられた符号と反対の符号になる（様々な絶縁されたゲートに印加される様々な電圧の絶対値は、図6A及び6Bに関連して述べられた割合と同一の割合である）。
【００４８】
図５及び７に示された装置は、強力な光照射レベルの場合に使用されてもよい。この場合、画素の飽和状態を回避すべく、適した電子回路によって光照射に応じて蓄積領域の集積化又は電荷蓄積の時間を適合させてもよい。
【技術分野】
【０００１】
本発明は、一体型画像センサの分野、より具体的には微光下で微細な検出を可能にするセンサの分野に関する。
【背景技術】
【０００２】
多くの一体型画像取込装置が知られている。このようなセンサの中で最新の構造は複数の基本的な検出デバイス、すなわち画素を備えており、各検出デバイスは、半導体基板に形成されたフォトダイオードを有しており、フォトダイオードは電荷転送素子と、転送された電荷を読み取るための読取回路とに関連付けられている。前記構造は、一般的に複数のフォトダイオードに関して１つの読取回路を使用することによりセンサ要素の数を最小限度に抑えることが望まれている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第2007／0176213 号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
画像センサが光ビームを受けると、入射光子が半導体基板に入り込み、この半導体基板に電子／正孔対が形成される。その後、電子／正孔対の内の電子がフォトダイオードによって取り込まれ、関連付けられた読取回路に向かって電荷転送トランジスタによって転送される。
【０００５】
米国特許出願公開第2007／0176216 号明細書は、上述された要素に加えて、各画素に関連付けられており、センサの感度を高めるために前記画素で光発生させた電子を増幅することが可能な素子を備えた構造について述べている。このような増幅、つまり電荷の増加を行うために、CCD （電荷結合素子）レジスタに関連付けられた技術を使用すること、つまり、交互にバイアスされる金属のゲートの組立体を半導体基板の表面に形成することが知られている。このようにゲートに交互にバイアスすることにより、光発生電子をいわゆる電子なだれ効果によって増加させることを可能にする。
【０００６】
図１は、電荷増加段を備えた画像センサの画素を図示しており、図2A乃至2Eは、検出の様々なステップにおけるこの画素の動作を図示する電圧曲線である。
【０００７】
図１に図示された画素は、例えばアースである基準電圧でバイアスされるＰ型基板10の内部及び該Ｐ型基板10上に形成されている。Ｐ型基板10では、Ｎ型過剰ドープ領域（N+）から形成されたフォトダイオード12がＰ型基板10の表面に形成されている。フォトダイオード12は光ビーム13によって照射される。転送信号VTによって制御され絶縁された転送ゲート14が、フォトダイオード12の近くに設けられている。電子なだれ効果によって電荷の増加を可能にする複数の絶縁されたゲートが、転送ゲート14の隣に形成されている。図示された例では、４つのゲート16,18,20,22 が、制御信号Φ1,Φ2,Φ3,Φ4 によって夫々制御される。尚、図１の図示は非常に簡略化されており、特に実際の装置では、各画素の表面の大部分がフォトダイオードに割り当てられている。
【０００８】
図2A乃至2Eは、画像取込みの様々なステップでの図１の面におけるＰ型基板10の電圧を図示している。これらの図面には、電子の蓄積、転送及び増加の１つのサイクルが図示されている。各図面に図示された電圧はＰ型基板10の電圧であり、以下「最大電位線」と呼ばれる線をたどる。この線は、Ｐ型基板10の深さ方向で、絶縁された複数のゲートの下とフォトダイオードとに最も高くバイアスするポイントを通って延びる。尚、絶縁された異なる複数のゲートに印加される電圧に応じて、最大バイアス線が、Ｐ型基板10における深さが可変なポイントを通って延びる。尚、以下の説明では、ゲート16は初期転送ステップでも機能するが「増加ゲート」と呼ばれる。
【０００９】
図2Aは、フォトダイオード12に電荷を蓄積する初期段階でのフォトダイオード12及びＰ型基板10の電圧曲線を示している。図１に示されたセンサへの光照射により、Ｎ型領域であるフォトダイオード12に電子が蓄積され、最初電圧V1と等しいＮ型領域12の電圧が減少して電圧V2に達する。電圧V2は、蓄積される電子の数、ひいては入射光子の数の関数である。蓄積段階中に、転送ゲート14に印加される転送電圧VTは零であり、このため、ポテンシャル壁が形成され、フォトダイオード12からの電子の放出が回避される。第１の増加ゲート16に関連付けられる電圧Φ1 は、好ましくは転送ステップの直前に次のステップを見越して電圧V1より大きい電圧V3である。
【００１０】
図2Bのステップでは、電圧V1と略等しいか、又は電圧V1より僅かに大きい転送電圧VTが転送ゲート14に印加される一方、第１の増加ゲート16に印加される電圧Φ1 は、（電圧V1より大きい）電圧V3に等しく、第２の増加ゲート18に印加される電圧Φ2 は零である。従って、フォトダイオード12に蓄積された電荷は、第１の増加ゲート16の下のＰ型基板10に形成されたポテンシャル井戸に転送される。
【００１１】
図2Cのステップでは、転送ゲート14の転送電圧VTが基準電圧に戻る一方、電圧Φ2 は、例えば零に等しいこの基準電圧のままであり、このため、第１の増加ゲート16の下のＰ型基板10の領域内の電子が阻止される。その後、新たな電荷蓄積段階がフォトダイオード12のレベルで開始され得る。
【００１２】
図2Dに図示されたステップでは、第１の増加ゲート16に印加される電圧Φ1 は、低電圧V4まで減少する。従って、第１の増加ゲート16の下のＰ型基板10の電圧は低下する。このステップの間、転送ゲート14に印加される転送電圧VT及び第２の増加ゲート18に印加される電圧Φ2 は、零（基準電圧）である。好ましくは、次のステップの直前に、ゲート20に印加される電圧Φ3 は、次のステップを見越して電圧V4よりはるかに大きい電圧V5に設定される。
【００１３】
図2Eに図示されたステップでは、第２の増加ゲート18に印加される電圧Φ2 は、電圧V4程度、又は電圧V4より僅かに大きい電圧に迅速に増加する。電圧Φ3 は（電圧V4よりはるかに大きい）電圧V5と等しく、電荷はゲート20の下のＰ型基板10の領域に転送される。（電圧V4と略等しい）第２の増加ゲート18の下の領域の電圧と（電圧V5と等しい）ゲート20の下の領域の電圧との電圧差は、電子なだれ効果によって電荷を増加させ得るべく十分大きい。このステップの間、ゲート22は零電圧でバイアスされ、このため、ポテンシャル壁が形成され、ゲート20のレベルで電荷が阻止される。一例として、電圧V4は１Ｖ程度であってもよく、電圧V5は10Ｖ程度であってもよい。尚、電荷転送ステップ（図2B）で、電荷の増幅が行なわれてもよく、この電荷転送ステップの間に第１の増加ゲート16に印加される電圧は、増加を引き起こすことが可能な高電圧である。
【００１４】
電子なだれ効果による電荷の増加を顕著にするために、図2D及び2Eのステップが複数回繰り返される。このために、前後への転送が転送ゲート14及びゲート16,18,20,22 のレベルで行なわれ、形成されるべきゲートの数を制限することが可能になる。
【００１５】
装置が非常に低い光照射レベル下に長期間置かれ続けた場合、例えば画像センサが暗い環境での画像（例えば夜間の画像）の検出用である場合に問題が生じる。この場合、図2Bのステップ中の電荷の転送が不十分であるか、又は歪めて行われる場合がある。そのため、センサからの信号の品質が、特に信号対雑音比の点で著しく低下する。
【００１６】
従って、低光照射下であっても、高品質の信号を検出して伝送することが可能な装置が必要である。
【００１７】
本発明の実施形態の目的は、低光照射下で優れた検出を行う画像センサを提供することである。
【課題を解決するための手段】
【００１８】
従って、本発明の実施形態は、基準電圧でバイアスされ得る第１の導電型の半導体基板の表面に形成された電荷光発生蓄積領域を備えており、該電荷光発生蓄積領域は、電荷転送増加絶縁デバイスに関連付けられている画像センサの基本装置において、前記電荷光発生蓄積領域の上に、第１の電圧及び第２の電圧で交互にバイアスされ得る絶縁されたゲートが設けられており、該絶縁されたゲートは低吸収材料から形成されていることを特徴とする基本装置を提供する。
【００１９】
本発明の実施形態によれば、前記電荷転送デバイスは、固定電圧でバイアスされ得る絶縁された転送ゲートを有しており、前記第１の電圧は、電荷の蓄積を可能にすべく絶対値で前記固定電圧より大きく、前記第２の電圧は、蓄積された電荷の転送を可能にすべく絶対値で前記固定電圧より小さい。
【００２０】
本発明の実施形態によれば、前記電荷増加絶縁デバイスは、下にある前記半導体基板の電圧を設定し、電荷の転送と電子なだれ効果による電荷の増加とを可能にすべくバイアスされ得る複数の絶縁されたゲートを有している。
【００２１】
本発明の実施形態によれば、前記電荷転送増加絶縁デバイスは少なくとも５つの絶縁されたゲートを有している。
【００２２】
本発明の実施形態によれば、前記基準電圧はアースである。
【００２３】
本発明の実施形態によれば、前記第１の導電型はＰ型である。
【００２４】
本発明の実施形態によれば、前記装置は、前記電荷転送増加絶縁デバイス上に形成された光学マスクを更に備えている。
【００２５】
本発明の実施形態によれば、前記半導体基板は薄くされており、前記電荷転送増加絶縁デバイスが形成されている面と反対側の面から光照射される。
【００２６】
本発明は、上述されたような複数の基本装置を備えていることを特徴とする画像センサを更に提供する。
【図面の簡単な説明】
【００２７】
【図１】従来の電荷増幅画像センサを示す図である。
【図２Ａ】図１に示された電荷増幅画像センサが十分光照射されたときの電荷増幅画像センサの動作を示す電圧曲線である。
【図２Ｂ】図１に示された電荷増幅画像センサが十分光照射されたときの電荷増幅画像センサの動作を示す電圧曲線である。
【図２Ｃ】図１に示された電荷増幅画像センサが十分光照射されたときの電荷増幅画像センサの動作を示す電圧曲線である。
【図２Ｄ】図１に示された電荷増幅画像センサが十分光照射されたときの電荷増幅画像センサの動作を示す電圧曲線である。
【図２Ｅ】図１に示された電荷増幅画像センサが十分光照射されたときの電荷増幅画像センサの動作を示す電圧曲線である。
【図３】図１に示された構造を示す図である。
【図４Ａ】光がほとんど無い状態又は著しい微光下でこの構造に生じ得る問題を示す電圧曲線である。
【図４Ｂ】光がほとんど無い状態又は著しい微光下でこの構造に生じ得る問題を示す電圧曲線である。
【図４Ｃ】光がほとんど無い状態又は著しい微光下でこの構造に生じ得る問題を示す電圧曲線である。
【図５】本発明の実施形態に係る画像センサを示す図である。
【図６Ａ】図５に示された画像センサの動作を示す電圧曲線である。
【図６Ｂ】図５に示された画像センサの動作を示す電圧曲線である。
【図７】本発明の実施形態に係る画像センサの変形例を示す図である。
【発明を実施するための形態】
【００２８】
本発明の前述及び他の目的、特徴及び利点を、添付図面を参照して本発明を限定するものではない具体的な実施形態について以下に詳細に説明する。
【００２９】
明瞭化のために、同一の要素は異なる図面において同一の参照番号で示されており、更に、集積回路の図示ではよく見られるように、様々な図面は正しい縮尺で示されていない。
【００３０】
図３は、光照射がほとんど行なわれない（光ビーム13が照射されない）場合における図１に示された構造を図示している。装置は、Ｐ型基板10の表面に形成されＮ型過剰ドープ領域（N+）から形成されたフォトダイオード12と、Ｐ型基板10の表面に形成され、転送信号VTによって制御され、絶縁された転送ゲート14と、信号Φ1,Φ2,Φ3,Φ4 によって夫々制御され、絶縁された電荷増加ゲート16,18,20,22 とを備えている。
【００３１】
図4A乃至4Cは、図３に示された装置の様々な動作ステップ中に最大電位線をたどるＰ型基板10の電圧曲線である。
【００３２】
図4Aは、（転送ゲート14の転送電圧VTが零と電圧V1との間で変動する状態における）一連の電荷蓄積転送ステップ中のＰ型基板10の電圧を図示している。フォトダイオード12が光照射されないとき、電子／正孔対は生成されず、フォトダイオード12の電圧は理論上一定のままである。しかしながら、前記電圧は蓄積転送サイクルの間に徐々に増加し、示された例では電圧V1' に達する（図4B）ことが分かる。
【００３３】
光が無い状態又は著しい微光状態での一連のサイクル中のフォトダイオードの電圧の増加は、Ｎ型過剰ドープ領域であるフォトダイオード12と電荷増加ゲート16の下のＰ型基板10との間の漏れ電流に起因する。転送電圧VTが電圧V1に等しい転送段階中、フォトダイオード12の電圧と転送ゲート14の下のチャネルの電圧とはほとんど同一であり、フォトダイオード12の領域の電荷は、式（−qV/kT ）で表現される低反転電流則に従って転送ゲート14の下のチャネルを通って電荷増加ゲート16の下に形成されたポテンシャル井戸に向かって漏れる。q は電気素量であり、V は転送ゲート14とフォトダイオード12との電位差であり、k は、ボルツマン定数であり、T は温度である。従って、フォトダイオード12の領域の電圧は転送ゲート14の電圧より大きくなる。尚、十分な光照射が行われている場合には、漏れ電流が光照射に起因する電流と比較して無視できるので、この問題は生じない。しかしながら、低光照射レベルでは、この現象は増加段への電荷の注入を妨げ、従って、必須の役割を担うべき最も重要な場合にこの増加段は役に立たなくなる。
【００３４】
電圧V1'に達すると、低光照射であり、少量の電子がフォトダイオード12に蓄積される（図4C）場合、電荷読取効率が非常に悪く、少量の電子が、転送中に転送ゲート14の下の領域によって形成されるポテンシャル障壁を通過し得る。実際、フォトダイオード12の電圧が電圧V1から電圧V1' に変わるので、フォトダイオード12の電圧は転送中、転送電圧VTより大きい電圧V1' である。このため、フォトダイオード12に蓄積された電子のいかなる転送も妨げるか、又は前記電子の部分的な転送のみを可能にするポテンシャル壁が形成される。更に、転送のために十分な量の電子がフォトダイオード12に蓄積されている場合、転送は、フォトダイオード12が光照射されていない期間中の電圧の変動により歪められる（フォトダイオード12に実際に蓄積されている電荷より少ない電荷が転送される）。
【００３５】
従って、非常に僅かな光照射しか行なわれない場合又は光照射が行われない場合には、図３に示された装置による電荷の読取りが良好ではない。
【００３６】
この問題を解決するために、本発明者は、基板に空間電荷を生成し、この領域で光発生させた電子／正孔対から電子を集めるべく、絶縁されたゲートを基板の上方に形成し、この絶縁されたゲートに電圧を印加することを提供する。
【００３７】
図５は、このような装置を図示している。装置は、その裏面から基準電圧（例えば、アース）でバイアスされる、例えばＰ型の基板30を備えている。この基板30の上には、信号Vaにより制御される絶縁されたゲート32が形成されている。ゲート32は、以下「蓄積ゲート」と呼ばれる。蓄積ゲート32はほとんど吸収せず、例えば透明であり、そのため、基板30の表面に達する光ビーム34が蓄積ゲート32を横切り、基板30に入り込み、基板30内に電子／正孔対が形成される。蓄積ゲート32の隣りで且つ基板30の表面に、絶縁された転送ゲート36、電荷増加ゲート38,40,42及び絶縁ゲート44が形成されている。転送ゲート36、電荷増加ゲート38,40,42及び絶縁ゲート44は、絶縁されたゲートであり、制御信号VT, Φ1,Φ2,Φ3,Φ4 により夫々制御される。図５に示された構成とは逆に、実際の装置では、各画素の表面の大部分が装置の検出領域を形成する蓄積ゲート32に割り当てられている。好ましくは、保護層（不図示）又は光学マスクが、転送ゲート36、電荷増幅ゲート38,40,42及び絶縁ゲート44の上方に設けられており、そのため、入射光ビームがこれらのゲートの下に位置付けられた基板30に電荷を発生させない。
【００３８】
図6Aは、増加段への電荷の注入の前に電荷蓄積段階で最大電位線をたどる、図５に示された基板30の電圧曲線である。
【００３９】
検出段階中に、転送ゲート36に印加される電圧Vtは、固定電圧V1に等しく、蓄積ゲート32に印加される電圧Vaは固定電圧V1より大きい電圧Va1に等しい。従って、ポテンシャル井戸が蓄積ゲート32の下に形成される。電子／正孔対が基板30で光発生すると、電子が蓄積ゲート32によって基板30に集められる。従って、蓄積ゲート32の下の表面電位は光発生した電子の数に比例して減少し、電圧Va2 に達する。尚、固定電圧V1は、電子が蓄積ゲート32の下で蓄積されるように電圧Va2 より小さくなるように十分低く設定される。
【００４０】
増加段が空であるとき、増加段による自由キャリアの直接的な蓄積を最小限度に抑えるために、零に近い低電圧が電荷増加ゲート38,40,42に印加されることが好ましい。
【００４１】
図6Aに示されるように、増加段への電荷の注入の前に、電荷増加ゲート38に印加される電圧は高く、つまり電圧V2が印加され、電荷増加ゲート40に印加される電圧は低く、つまり零に近い電圧が印加される。電圧V2は、注入中の電荷の受入を可能にするために固定電圧V1より大きい。
【００４２】
図6Bは、電荷転送段階中に最大電位線をたどる、図５に示された基板30の電圧曲線である。蓄積ゲート32に印加される電圧Vaは、固定電圧V1より小さい電圧Va3 になる。このため、蓄積ゲート32の下の基板30の表面で蓄積された電荷が第１の電荷増加ゲート38の下の基板30の表面に形成されたポテンシャル井戸に向かって転送され得る。電荷の転送中、電荷増加ゲート40に印加される（零に近い）基準電圧により、転送された電荷が電荷増加ゲート38の下に形成されたポテンシャル井戸から出ることが回避され得る。
【００４３】
蓄積ゲート32に印加される電圧が電圧Va1 と電圧Va3 とに交互に設定されるので、電位が微光下で蓄積ゲート32の下の基板30の表面で増加するという上述された問題が回避される。従って、電荷が増加段に完全に転送される。また、提供される装置は、光がない場合又は著しい微光下の場合にも有効である。
【００４４】
任意には、薄いＮ型ドープ層46が、蓄積ゲート32、転送ゲート36、電荷増加ゲート38,40,42及び絶縁ゲート44の下で且つ基板30の表面に形成されてもよい。薄いＮ型ドープ層46により、最大電圧ポイントが基板30の表面から僅かに離れて、ゲートの絶縁体と半導体基板との間の界面によく存在する寄生現象（雑音）を避けることが可能になる。
【００４５】
電子が蓄積ゲート32から電荷増加ゲート38に転送されると、電荷増幅サイクルが従来通りに行なわれる。このために、大幅に増幅すべく電荷増加ゲート38,40,42の下で電荷を強制的に前後に移動させることによる電子なだれ効果が利用されてもよい。増幅は、前後への移動回数を制限することにより調整される。そのため、転送ゲート36及び絶縁ゲート44は、電荷の増幅中に電荷が装置から出ることを回避するためのポテンシャル壁として使用される。電荷増加ゲート38及び電荷増加ゲート42は、電子なだれ効果による増幅を可能にすべく異なる電圧で交互にバイアスされる。尚、電荷転送増幅絶縁デバイスは、５を超える隣り合うゲートを適切に組み合わせることにより形成されてもよい。
【００４６】
図７は、図５に示された装置の変形例を図示しており、変形例では、画像センサが基板30の裏面から光照射される。図７に示された装置は、基板30が薄くされ、蓄積ゲート32、転送ゲート36、電荷増加ゲート38,40,42及び絶縁ゲート44が形成されている面の反対側の面から光照射される点で図５に示された装置とは異なる。蓄積段階中に、基板30に達する光ビーム48が基板30内に電子／正孔対を発生させ、電子／正孔対の内の電子が蓄積ゲート32の下に形成されるポテンシャル井戸に集められる。有利には従来通りに、基板の裏面から達するビームがより少ない障害物を横切り、基板の前面に達するビームより更に容易に検出され得る。この装置の動作は、図6A及び6Bに関連して説明された動作と同様である。
【００４７】
本発明の具体的な実施形態が説明された。様々な変更及び調整が当業者に想起される。特には、P型の基板30に印加される基準電圧がアースとは異なってもよい。更に、有用な光発生電荷が電子である装置が本明細書に説明されているが、有用な電荷が正孔である同様の装置が更に提供されてもよい。このために、基板30はN型のドープ基板であり、転送のために様々なゲートに印加される電圧は、本明細書に述べられた符号と反対の符号になる（様々な絶縁されたゲートに印加される様々な電圧の絶対値は、図6A及び6Bに関連して述べられた割合と同一の割合である）。
【００４８】
図５及び７に示された装置は、強力な光照射レベルの場合に使用されてもよい。この場合、画素の飽和状態を回避すべく、適した電子回路によって光照射に応じて蓄積領域の集積化又は電荷蓄積の時間を適合させてもよい。
【特許請求の範囲】
【請求項１】
基準電圧でバイアスされ得る第１の導電型の半導体基板(30)の表面に形成された電荷光発生蓄積領域を備えており、該電荷光発生蓄積領域は、電荷転送(36)増加(38,40,42)絶縁(44)デバイスに関連付けられている画像センサの基本装置において、
前記電荷光発生蓄積領域の上に、第１の電圧(Va1) 及び第２の電圧(Va3) で交互にバイアスされ得る絶縁されたゲート(32)が設けられており、
該絶縁されたゲートは低吸収材料から形成されていることを特徴とする基本装置。
【請求項２】
前記電荷転送デバイスは、固定電圧(V1)でバイアスされ得る絶縁された転送ゲート(36)を有しており、
前記第１の電圧(Va1) は、電荷の蓄積を可能にすべく絶対値で前記固定電圧(V1)より大きく、前記第２の電圧(Va3) は、蓄積された電荷の転送を可能にすべく絶対値で前記固定電圧より小さいことを特徴とする請求項１に記載の基本装置。
【請求項３】
前記電荷増加絶縁デバイスは、下にある前記半導体基板(30)の電圧を設定し、電荷の転送と電子なだれ効果による電荷の増加とを可能にすべくバイアスされ得る複数の絶縁されたゲート(38,40,42)を有していることを特徴とする請求項１又は２に記載の基本装置。
【請求項４】
前記電荷転送増加絶縁デバイスは少なくとも５つの絶縁されたゲート(36,38,40,42,44)を有していることを特徴とする請求項３に記載の基本装置。
【請求項５】
前記基準電圧はアースであることを特徴とする請求項１乃至４にいずれかに記載の基本装置。
【請求項６】
前記第１の導電型はＰ型であることを特徴とする請求項１乃至５のいずれかに記載の基本装置。
【請求項７】
前記電荷転送(36)増加(38,40,42)絶縁(44)デバイス上に形成された光学マスクを更に備えていることを特徴とする請求項１乃至６のいずれかに記載の基本装置。
【請求項８】
前記半導体基板(30)は薄くされており、前記電荷転送増加絶縁デバイスが形成されている面と反対側の面から光照射されることを特徴とする請求項１乃至７のいずれかに記載の基本装置。
【請求項９】
請求項１乃至８のいずれかの複数の基本装置を備えていることを特徴とする画像センサ。
【請求項１】
基準電圧でバイアスされ得る第１の導電型の半導体基板(30)の表面に形成された電荷光発生蓄積領域を備えており、該電荷光発生蓄積領域は、電荷転送(36)増加(38,40,42)絶縁(44)デバイスに関連付けられている画像センサの基本装置において、
前記電荷光発生蓄積領域の上に、第１の電圧(Va1) 及び第２の電圧(Va3) で交互にバイアスされ得る絶縁されたゲート(32)が設けられており、
該絶縁されたゲートは低吸収材料から形成されていることを特徴とする基本装置。
【請求項２】
前記電荷転送デバイスは、固定電圧(V1)でバイアスされ得る絶縁された転送ゲート(36)を有しており、
前記第１の電圧(Va1) は、電荷の蓄積を可能にすべく絶対値で前記固定電圧(V1)より大きく、前記第２の電圧(Va3) は、蓄積された電荷の転送を可能にすべく絶対値で前記固定電圧より小さいことを特徴とする請求項１に記載の基本装置。
【請求項３】
前記電荷増加絶縁デバイスは、下にある前記半導体基板(30)の電圧を設定し、電荷の転送と電子なだれ効果による電荷の増加とを可能にすべくバイアスされ得る複数の絶縁されたゲート(38,40,42)を有していることを特徴とする請求項１又は２に記載の基本装置。
【請求項４】
前記電荷転送増加絶縁デバイスは少なくとも５つの絶縁されたゲート(36,38,40,42,44)を有していることを特徴とする請求項３に記載の基本装置。
【請求項５】
前記基準電圧はアースであることを特徴とする請求項１乃至４にいずれかに記載の基本装置。
【請求項６】
前記第１の導電型はＰ型であることを特徴とする請求項１乃至５のいずれかに記載の基本装置。
【請求項７】
前記電荷転送(36)増加(38,40,42)絶縁(44)デバイス上に形成された光学マスクを更に備えていることを特徴とする請求項１乃至６のいずれかに記載の基本装置。
【請求項８】
前記半導体基板(30)は薄くされており、前記電荷転送増加絶縁デバイスが形成されている面と反対側の面から光照射されることを特徴とする請求項１乃至７のいずれかに記載の基本装置。
【請求項９】
請求項１乃至８のいずれかの複数の基本装置を備えていることを特徴とする画像センサ。
【図１】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図５】
【図６Ａ】
【図６Ｂ】
【図７】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図５】
【図６Ａ】
【図６Ｂ】
【図７】
【公表番号】特表２０１２−５２７１０７（Ｐ２０１２−５２７１０７Ａ）
【公表日】平成２４年１１月１日（２０１２．１１．１）
【国際特許分類】
【出願番号】特願２０１２−５１０３４５（Ｐ２０１２−５１０３４５）
【出願日】平成２２年５月１１日（２０１０．５．１１）
【国際出願番号】ＰＣＴ／ＦＲ２０１０／０５０９２０
【国際公開番号】ＷＯ２０１０／１３０９５１
【国際公開日】平成２２年１１月１８日（２０１０．１１．１８）
【出願人】（５０７３６２７８６）コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ (22)
【Ｆターム（参考）】
【公表日】平成２４年１１月１日（２０１２．１１．１）
【国際特許分類】
【出願日】平成２２年５月１１日（２０１０．５．１１）
【国際出願番号】ＰＣＴ／ＦＲ２０１０／０５０９２０
【国際公開番号】ＷＯ２０１０／１３０９５１
【国際公開日】平成２２年１１月１８日（２０１０．１１．１８）
【出願人】（５０７３６２７８６）コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ (22)
【Ｆターム（参考）】
[ Back to top ]