駆動集積回路及びその製造方法並びに表示装置及び表示装置の画質を向上させる方法
【課題】画像の表示品質を大きく増加させる駆動集積回路、駆動集積回路の製造方法、前記駆動集積回路を含む表示装置を提供する。
【解決手段】半導体基板と、前記半導体基板のエッジと平行な方向に沿って前記半導体基板上に形成され、上面に表面積を増加させるために多様な寸法を有する表面積増加部を含む電極端子部と、前記表面積増加部を覆う導電性バンプとを有する。
【解決手段】半導体基板と、前記半導体基板のエッジと平行な方向に沿って前記半導体基板上に形成され、上面に表面積を増加させるために多様な寸法を有する表面積増加部を含む電極端子部と、前記表面積増加部を覆う導電性バンプとを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動集積回路及びその製造方法並びに表示装置及び表示装置の画質を向上させる方法に関し、より具体的には、駆動集積回路の構造を変更して画像の表示品質を向上させた駆動集積回路及びその製造方法並びに表示装置及び表示装置の画質を向上させる方法に関する。
【背景技術】
【０００２】
近年、携帯用通信装置、デジタルカメラ、ノートブックコンピュータのような電子装置は、画像を表示するための画像表示装置を含む。画像表示装置としては液晶表示装置のような平板表示装置が主に用いられる。
液晶表示装置は、一般的に、液晶表示パネルに搭載された駆動集積回路を含む。具体的に、携帯用通信端末機は、スリムなサイズ及び低消費電力を有する液晶表示装置を必要とする。
【０００３】
スリムなサイズを有する液晶表示装置は、駆動集積回路によって作動する。近年、駆動集積回路は、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によって液晶表示装置に適用される。ＣＯＧ方式は、駆動集積回路を集積液晶表示パネルに搭載する方式である。
【０００４】
一般的に、駆動集積回路は、マイクロ導電ボールを有するレジンを含む異方性導電フィルムを媒介として液晶表示パネルの信号線に電気的に連結される。具体的に、駆動集積回路は、信号を入力／出力するための複数のバンプを含んでいる。
【０００５】
近年、液晶表示パネルに形成された信号線の大きさ及び配線間隔は次第に減少し、これに応じて駆動集積回路の大きさもだんだん小さくなりつつある。したがって、駆動集積回路のバンプ、異方性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ，ＡＣＦ）及び信号線の間の接触抵抗が大きく増加してしまい、液晶表示パネルで表示する画像の表示品質が大きく減少するという問題があった。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明は上記従来の駆動集積回路における問題点に鑑みてなされたものであって、本発明の目的は、画像の表示品質を大きく増加させる駆動集積回路、駆動集積回路の製造方法、前記駆動集積回路を含む表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するためになされた本発明による駆動集積回路は、半導体基板と、
前記半導体基板のエッジと平行な方向に沿って前記半導体基板上に形成され、上面に表面積を増加させるために多様な寸法（ｄｉｍｅｎｓｉｏｎ）を有する表面積増加部を含む電極端子部と、前記表面積増加部を覆う導電性バンプとを有することを特徴とする。
【０００８】
また、上記目的を達成するためになされた本発明による駆動集積回路の製造方法は、シリコン化合物を形成するための反応溶液を含む前処理溶液（ｐｒｅ−ｔｒｅａｔｍｅｎｔ ｓｏｌｕｔｉｏｎ）を準備する段階と、前記前処理溶液にシリコンを提供して前記シリコン化合物を含む処理溶液（ｔｒｅａｔｍｅｎｔ ｓｏｌｕｔｉｏｎ）を準備する段階と、前記処理溶液に電極端子部が選択的に露出されたシリコン基板を含む駆動集積回路を浸漬し、前記シリコン化合物をマスクとして前記電極端子部を前記処理溶液を用いて部分エッチングする段階とを有することを特徴とする。
【０００９】
また、上記目的を達成するためになされた本発明による表示装置は、信号入力部を通じて印加された駆動信号に基づいて画像を表示するための表示部が形成された表示基板と、前記駆動信号を発生する回路部が形成された半導体基板と、前記信号入力部の位置に対応して半導体基板上に形成され、表面積を増加させるための表面積増加部が形成された電極端子部と、該電極端子部の上面に形成され、前記信号入力部と電気的に連結する導電性バンプとを有する駆動集積回路とを有することを特徴とする。
【発明の効果】
【００１０】
本発明に係る駆動集積回路及びその製造方法並びに表示装置及び表示装置の画質を向上させる方法によれば、表示装置にて画像を表示するのに必要な駆動信号を発生する駆動集積回路の電極端子部及び電極端子部の表面に形成された導電性バンプの表面積を大きく増加させて電極端子部における接触抵抗を大きく減少させて画像の表示品質を大きく向上させるという効果がある。
【発明を実施するための最良の形態】
【００１１】
次に、本発明に係る駆動集積回路及びその製造方法並びに表示装置及び表示装置の画質を向上させる方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
（駆動集積回路）
図１は、本発明の一実施形態による駆動集積回路の斜視図である。図２は、図１のＩ−Ｉ’線に沿って見た断面図である。図３は、図２の「Ａ」部分の拡大図である。
図１乃至図３を参照すると、本発明の一実施形態による駆動集積回路１００は、半導体基板１１０、電極端子部１２０、及び導電性バンプ１３０を含む。
【００１２】
半導体基板１１０は、例えば、結晶方向が［１００］である単結晶シリコンウエハであることが望ましい。これとは違って、半導体基板は、アモルファスシリコン基板またはポリシリコン基板であってもよい。本実施形態において、半導体基板１１０は、例えば、直六面体プレートの形状を有する。したがって、直六面体プレートの形状を有する半導体基板１１０は、四つの側面１１２、上面１１４、及び上面１１４と向い合う底面１１６を含む。
【００１３】
望ましくは、半導体基板１１０上には、外部から印加された画像信号を駆動信号に変更する回路部（図示せず）が薄膜形成工程によって形成することができる。
電極端子部１２０は、半導体基板１１０の底面１１６上に形成することができる。電極端子部１２０は、底面１１６から突出されてもよい。電極端子部１２０は、信号入力端子部１２２及び信号出力端子部１２４を含む。信号入力端子部１２２は、駆動集積回路１００の外部から印加された画像信号を半導体基板１１０の回路部に伝達する。信号出力端子部１２４は、回路部から発生した駆動信号を駆動集積回路１００の外部に出力する。
【００１４】
信号入力端子部１２２は、複数個が底面１１６の第１エッジライン１１６ａの周辺部に沿って配置される。望ましくは、信号入力端子部１２２は、第１エッジライン１１６ａに対して平行に配置される。
【００１５】
信号出力端子部１２４は、底面１１６上に形成され、第１エッジライン１１６ａと対向する第２エッジライン１１６ｂの周辺部に沿って配置される。望ましくは、信号出力端子部１２４は、第２エッジライン１１６ｂと平行に配置される。
【００１６】
図３を参照すると、少なくとも一つの表面積増加部１２８は、信号入力端子部１２２及び信号出力端子部１２４を含む電極端子部１２０の上面にそれぞれ形成される。即ち、電極端子部１２０は、半導体基板１１０の底面１１６に付着される下面及び底面１１６と離隔された上面を含む。電極端子部１２０の上面は、少なくとも一つの表面積増加部１２８を含む。電極端子部１２０の上面表面積は、電極端子部１２０の上面が表面積増加部１２８を含まない場合、表面積増加部１２８を含む場合に比べて小さい面積を有する。
【００１７】
本実施形態で、複数の表面積増加部１２８は、多様な寸法を有することができる。この寸法とは、例えば、表面積増加部１２８の高さ、表面積増加部１２８の底面積、各表面積増加部１２８の体積など表すことができる。本実施形態では、寸法は、例えば、表面積増加部１２８の高さを示す。例えば、複数の表面積増加部１２８は、それぞれ１〜１０μｍの範囲の高さを有することができる。
【００１８】
図４乃至図７は、図３に示した表面積増加部の平面図である。
図４乃至図７を参照すると、平面上から見たとき、複数の表面積増加部１２８の例としては、円錐、三角錐、四角錐、及び多角錐などの形状を有することができる。
【００１９】
また、各表面積増加部１２８は、電極端子部１２０上に複数個を形成してもよい。例えば、各電極端子部１２０の長さが１５０μｍであり、幅が５０μｍである場合、電極端子部１２０の平面積は、例えば、７５００μｍ２であり、面積が７５００μｍ２である電極端子部１２０上には、底面積が約１μｍ２乃至１００μｍ２である表面積増加部１２８を形成することができる。したがって、面積が７５００μｍ２である電極端子部１２０には約７５００個乃至約７５個の表面積増加部１２８を形成することができ、面積が１０００μｍ２である電極端子部１２０には約１０個ないし約１０００個の電極端子部１２８を形成することができる。したがって、電極端子部１２０の上面の表面積は大きく増加する。即ち、表面積増加部１２８を有する電極端子部１２０は、平坦な上面を有する電極端子部に比べて広い上面表面積を有する。
【００２０】
表面積が大きく増加した電極端子部１２０上には、導電性バンプ１３０が形成される。導電性バンプ１３０は、相対的に高い導電性を有する金属を用いることができる。導電性バンプ１３０の例としては、金、銀、アルミニウム、銅などを挙げることができる。導電性バンプ１３０は、スパッタリング、化学気相蒸着、めっき、無電解めっきなどの方法によって電極端子部１２０上に形成することができる。本実施形態では、導電性バンプ１３０は、電極端子部１２０の表面積増加部１２８の凹凸と同一の形状及び大きさを有する凹凸を有し、これによって、導電性バンプ１３０の表面積も平坦な面を有する導電性バンプに比べて大きく増加する。
【００２１】
本実施形態によれば、導電性バンプ１３０の表面積を大きく増加させて導電性バンプ１３０と接触する信号線などとの接触抵抗を大きく減少させることができる。
図８は、本発明の他の実施形態による駆動集積回路の断面図である。図９は、図８の「Ｂ」部分の拡大図である。図１０は、図９に示した電極端子部の平面図である。
図８乃至図１０を参照すると、本発明の他の実施形態による駆動集積回路１００は、半導体基板１１０、電極端子部１２０、及び導電性バンプ１３１を含む。
【００２２】
半導体基板１１０上には、外部から印加された画像信号を駆動信号に変更する回路部（図示せず）を薄膜形成工程によって形成することができる。
電極端子部１２０は、半導体基板１１０の底面１１６上に形成される（図１参照）。電極端子部１２０は、半導体基板１１０の底面１１６から突出されてもよい。電極端子部１２０は、駆動集積回路１００の外部から印加された画像信号を回路部に伝達または回路部で処理された駆動信号を駆動集積回路１００の外部に出力する。電極端子部１２０は、前述の実施形態でのように、信号入力端子部と信号出力端子部を含んでもよい。
【００２３】
電極端子部１２０は、例えば、底面１１６から突出した形状を有することができ、電極端子部１２０上には少なくとも一つの表面積増加部１２９が形成される。即ち、電極端子部１２０は半導体基板１１０の底面１１６に付着される下面及び底面１１６と離隔する上面を含む。電極端子部１２０の上面は少なくとも一つの表面積増加部１２９を含む。電極端子部１２０の上面は、電極端子部１２０の上面が表面積増加部１２９を含まない場合、表面積増加部１２９を含む場合に比べて小さい面積を有する。
【００２４】
本実施形態では、複数の表面積増加部１２９は、実質的に同一の寸法を有することができる。この寸法とは、例えば、表面積増加部１２９の高さ、表面積増加部１２９の底面積、各表面積増加部１２９の体積などがある。本実施形態において、寸法は、例えば、表面積増加部１２９の高さを示す。例えば、各表面積増加部１２９の高さは、１〜１０μｍの範囲で選択される。複数の表面積増加部１２９は、平面上から見たとき、円錐、三角錐、四角錐、及び多角錐などの形状を有することができる。
【００２５】
また、各電極端子部１２０の長さが１５０μｍであり、幅が５０μｍである場合、電極端子部１２０の平面積は、例えば、７５００μｍ２であり、面積が７５００μｍ２である電極端子部１２０上には、実質的に同一の底面積を有する表面積増加部１２９を形成することができる。本実施形態では、表面積増加部１２９の底面積は、例えば、約１μｍ２〜１００μｍ２の範囲の面積を有することができる。面積が７５００μｍ２である電極端子部１２０には、約７５００個〜約７５個の表面積増加部１２９を形成してもよく、したがって、面積が１０００μｍ２である電極端子部１２０には、約１０〜約１０００個の表面積増加部１２９を形成することができ、この結果、電極端子部１２０の上面の表面積は、大きく増加する。即ち、表面積増加部１２９を有する電極端子部１２０は平坦な上面を有する電極端子部に比べて広い上部表面積を有する。
【００２６】
表面積が大きく増加した電極端子部１２０上には、導電性バンプ１３１が形成される。導電性バンプ１３１は、相対的に高い導電性を有する金属を用いることができる。導電性バンプ１３１の例としては、金、銀、アルミニウム、銅などを挙げることができる。導電性バンプ１３１は、スパッタリング、化学気相蒸着、めっき、無電解めっきなどの方法によって電極端子部１２０上に形成することができる。本実施形態では、導電性バンプ１３１は、電極端子部１２０の表面積増加部１２９の凹凸と同一の形状及び大きさを有する凹凸を有し、これによって、導電性バンプ１３１の表面積も平坦な平面を有する導電性バンプに比べて大きく増加する。
本実施形態によれば、導電性バンプ１３１の表面積を多きく増加させて導電性バンプ１３１と接触する信号線などとの接触抵抗を大きく減少させることができる。
【００２７】
（駆動集積回路の製造方法）
図１１は、本発明の一実施形態による駆動集積回路の製造方法を示すフローチャートである。図１２は、前処理溶液を形成するための設備を示した概略図である。
図１１及び図１２を参照すると、駆動集積回路を製造するためには、まず、画像信号を駆動信号に変更する回路部（図示せず）が形成されたウエハのような半導体基板を準備する。
【００２８】
この後、半導体基板にフォトレジスト薄膜をスピンコーティングなどの方法によって形成する。フォトレジスト薄膜を露光−現像工程することによってパターニングし、半導体基板のうち、外部信号線と連結される電極端子部を局部的に露出させる。
次に、ステップＳ１０にて、密閉されたチャンバ１内で半導体基板をエッチングするための容器２に半導体基板と化学的に反応する反応溶液を有する前処理溶液３を準備する。
【００２９】
本実施形態では、反応溶液は、シリコンと化学反応してシリコンをエッチングし、反応溶液及びシリコンの化学反応の途中、固体粒子形状の副産物、例えば、シリコン酸化物粒子、金属シリコン酸化物粒子などを発生させる。
本実施形態では、反応溶液は、水酸化ナトリウム（ＮａＯＨ）または水酸化カルシウム（ＫＯＨ）、及び純水を含んでもよい。
【００３０】
本実施形態では、処理溶液に含まれた反応溶液は、例えば、水酸化ナトリウム、純水、及びイソプロピルアルコールを含む。
ここで、純水、水酸化ナトリウム、及びイソプロピルアルコールの体積は、１?：１５×１０−３?：１４×１０−３?の体積比を有する。具体的には、純水、水酸化ナトリウム及びイソプロピルアルコールの体積は、１４?：２１０ｍ?：２００ｍ?の体積比を有するようにする。
【００３１】
一方、純水、水酸化ナトリウム、及びイソプロピルアルコールを含む前処理溶液３の温度は、約８５〜約９５℃の温度、望ましくは約９０℃である。また、前処理溶液３は、容器２に収納された前処理溶液３に浸漬された窒素供給配管（図示せず）から噴射された窒素ガスによって形成された窒素バブルによって約１分〜２分間撹拌される。
【００３２】
図１３は、図１２に示した前処理溶液にシリコンを提供（浸漬）する工程を説明するための概略図である。図１４は、図１３に示した前処理溶液から処理溶液を製造する工程を説明するための概略図である。
【００３３】
図１３を参照すると、ステップＳ２０では、前処理溶液３を準備した後、前処理溶液３に、ベアウエハ５が提供（浸漬）されて処理溶液６が製造される。本発明において、ベアウエハ５はシリコンを含み、８インチの直径及び約４８０μｍの厚さを有する。例えば、前処理溶液３では、約２４枚のベアウエハ５が提供（浸漬）される。
【００３４】
図１４を参照すると、前処理溶液３に含まれた水酸化ナトリウム（ＮａＯＨ）によってベアウエハ５は、水酸化ナトリウムと化学反応してエッチングされ、ベアウエハ５及び水酸化ナトリウムの化学反応によって前処理溶液３には、副産物である珪酸ナトリウム９（Ｎａ２ＳｉＯ３）が発生する。以下、副産物である珪酸ナトリウム９及び半導体基板をエッチングする反応溶液を含む前処理溶液７を処理溶液８と定義する。
【００３５】
本実施形態では、前処理溶液７にベアウエハ５を浸漬する工程は望ましくは、約３〜約５回反復して行うことが望ましい。
図１５は、図１４に示した処理溶液に駆動集積回路が形成された半導体基板を浸漬して電極端子部を部分的にエッチングする工程を説明するための概略図である。
【００３６】
図１１及び図１５を参照すると、ステップＳ３０において、処理溶液８には、回路部（図示せず）が形成された駆動集積回路１０が形成された半導体基板１１が浸漬される。半導体基板１１に形成された駆動集積回路１０には、外部信号線（図示せず）と電気的に連結される電極端子部を除いた残りの部分を処理溶液８から保護するフォトレジストパターン（図示せず）が形成されている。
【００３７】
処理溶液８にフォトレジストパターンが形成された半導体基板１１が浸漬される場合、処理溶液８に含まれた珪酸ナトリウム９は、露出した半導体基板１１に複数が付着する。また、処理溶液８に含まれた水酸化ナトリウム（ＮａＯＨ）は露出した半導体基板１１の電極端子部と化学的に反応して電極端子部の表面に表面積増加部を形成する。本実施形態では、珪酸ナトリウム９が付着した電極端子部は珪酸ナトリウム９が付着していない電極端子部より大きくエッチングされ、電極端子部の表面には表面積増加部が形成される。
【００３８】
本実施形態では、表面積増加部は、円錐形状、三角錐形状、四角錐形状または多角錐形状に形成することができる。また、複数の表面積増加部は多様な寸法に形成することができる。本実施形態では、表面積増加部の寸法は、例えば、高さ、表面積増加部の底面積、各表面積増加部の体積などがある。例えば、複数個の表面積増加部は、それぞれ１〜１０μｍ範囲の高さを有することができる。
【００３９】
図１１を参照すると、ステップＳ４０で、表面積増加部が形成された各駆動集積回路には、スパッタリング方法または化学気相蒸着方法によって、金、銀、アルミニウム、銅のような金属が蒸着される。ここで、半導体基板には、駆動集積回路の電極端子部を露出させるフォトレジストパターンが残っているので、金属薄膜は、フォトレジストパターンの上面及び電極端子部の上面に形成される。ここで、金属薄膜は電極端子部の上面に形成された表面積増加部に対応する形状に形成され、電極端子部には導電性バンプが形成される。
【００４０】
その後、半導体基板上に形成されたフォトレジストパターンは、酸素プラズマを用いたアッシング工程によって半導体基板から除去され、半導体基板上に形成された複数の駆動集積回路は、レーザービームまたはソーイングマシン（ｓａｗｉｎｇ ｍａｃｈｉｎｅ）を用いた個別化工程（ｓｉｎｇｕｌａｔｉｏｎ ｐｒｏｃｅｓｓ）によって個別化する。
【００４１】
図１６乃至図１９は、本発明の他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
図１６は、半導体基板上に電極端子部を形成するための第１フォトレジストパターンを形成する工程を説明するための断面図である。
【００４２】
図１６を参照すると、回路部（図示せず）が形成された半導体基板１０１の上面にはフォトレジスト薄膜がスピンコーティング工程によって形成される。フォトレジスト薄膜は、フォトリソグラフィ工程によってパターニングされ、半導体基板１０１上には、第１フォトレジストパターン１１１が形成される。
【００４３】
図１７は、図１６に示した半導体基板に電極端子部を形成する工程を説明するための断面図である。
図１７を参照すると、半導体基板１０１は、第１フォトレジストパターン１１１をマスクとして乾式エッチング工程または湿式エッチング工程を用いてパターニングされ、半導体基板１０１上には回路部と電気的に連結される電極端子部１２０が形成される。
その後、第１フォトレジストパターン１１１は、酸素プラズマを用いるアッシング工程によって半導体基板１０１から除去される。
【００４４】
図１８は、図１７に示した電極端子部を部分的に露出させる第２フォトレジストパターンを形成する工程を説明するための断面図である。
図１８を参照すると、第１フォトレジストパターン１１１が除去された後、半導体基板１０１には電極端子部１２０を覆うフォトレジスト薄膜が形成される。フォトレジスト薄膜は、フォトリソグラフィ（露光−現像）工程を用いてパターニングされ、これによって半導体基板１０１には第２フォトレジストパターン１３５が形成される。
【００４５】
第２フォトレジストパターン１３５は、第１パターン部１３２及び第２パターン部１４３を含む。第１パターン部１３２は、半導体基板１０１のうち、電極端子部１２０を除いた残りの部分を覆う。第２パターン部１３４は、電極端子部１２０上に形成される。望ましくは、第２パターン部１３４は、複数個が電極端子部１２０上にマトリクス形態に配置されるのがよい。
【００４６】
図１９は、図１８に示した第２フォトレジストパターンをマスクとして表面積増加部を形成する工程を説明するための断面図である。
図１９を参照すると、第２フォトレジストパターン１３５によって半導体基板１０１から露出された電極端子部１２０は、乾式エッチング工程または湿式エッチング工程によってエッチングされ、電極端子部１２０上には、均一な寸法を有する表面積増加部１２５が形成される。寸法は、高さ、底面積、体積などである。
その後、半導体基板１０１の電極端子部１２０上に形成された表面積増加部１２５の上面には、選択的に導電性バンプ１４０が形成される。
【００４７】
図２０乃至図２６は、本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
図２０は、半導体基板上に電極端子部を形成するための第１フォトレジストパターンを形成する工程を説明するための断面図である。
図２０を参照すると、回路部（図示せず）が形成された半導体基板２００の上面には、フォトレジスト薄膜がスピンコーティング工程によって形成される。フォトレジスト薄膜は、フォトリソグラフィ工程によってパターニングされ、半導体基板２００上には、第１フォトレジストパターン２１０が形成される。
【００４８】
図２１は、図２０に示した半導体基板に電極端子部を形成する工程を説明するための断面図である。
図２１を参照すると、半導体基板２００は、第１フォトレジストパターン２１０をマスクとして乾式エッチング工程または湿式エッチング工程を用いてパターニングされ、半導体基板２００上には回路部と電気的に連結される電極端子部２２０が形成される。
その後、第１フォトレジストパターン２１０は、酸素プラズマを用いるアッシング工程によって半導体基板２００から除去される。
【００４９】
図２２は、図２１に示した電極端子部を部分的に露出させる第２フォトレジストパターン及びエッチングプロテクタを形成する工程を説明するための断面図である。図２３は、図２２のＣ部分の拡大図である。
図２２及び図２３を参照すると、第１フォトレジストパターン２１０が除去された後、半導体基板２００には電極端子部２２０を覆うフォトレジスト薄膜が再び形成される。フォトレジスト薄膜は、フォトリソグラフィ（露光−現像）工程を用いてパターニングされ、これによって半導体基板２００には、第２フォトレジストパターン２３０が形成される。
【００５０】
第２フォトレジストパターン２３０は、半導体基板２００のうち、電極端子部２２０を除いた残りの部分を覆う。
第２フォトレジストパターン２３０を形成した後、露出された電極端子部２２０には、ビーズ（ｂｅａｄ）形状を有するエッチングプロテクタ２３５が配置される。電極端子部２２０上に配置されたビーズ形状のエッチングプロテクタ２３５は、エッチャントによって電極端子部２２０がエッチングされることを防止する。
【００５１】
図２４は、図２２に示した半導体基板の電極端子部をエッチングする工程を説明するための概略断面図である。
図２４を参照すると、第２フォトレジストパターン２３０によって半導体基板２００から上面が露出され、半導体基板２００の下面上に配置された電極端子部２２０は、半導体基板２００をエッチングするエッチャント２４５が収容された収納容器２４０に浸漬され、湿式エッチング工程によってエッチングされる。したがって、電極端子部２２０の表面は、エッチングプロテクタ２３５で保護されない部分が不均一にエッチングされ、電極端子部２２０上には不均一の寸法を有する表面積増加部２２５が形成される。
【００５２】
図２５は、図２４に示した電極端子部上に導電性バンプを形成する工程を説明するための断面図である。
図２５を参照すると、第２フォトレジストパターン２３０によって半導体基板２００の電極端子部２２０上に形成された表面積増加部２２５の上面には、選択的に導電性バンプ２５０が形成される。本実施形態では、導電性バンプ２５０は、例えば、金、銀、アルミニウム、銅などのような金属をスパッタリング工程または化学気相蒸着工程を用いて形成することができる。
【００５３】
図２６は、図２５に示した半導体基板上に形成された第２フォトレジストパターンを除去する工程を説明するための断面図である。
図２６を参照すると、電極端子部２２０上に導電性バンプ２５０が形成された後、第２フォトレジストパターン２３０は酸素プラズマを用いたアッシング工程などによって除去され、駆動集積回路が製作される。
【００５４】
図２７乃至図３１は、本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
図２７は、半導体基板に電極端子部を形成するための第１フォトレジストパターンを形成する工程を説明するための断面図である。
【００５５】
図２７を参照すると、回路部（図示せず）が形成された半導体基板３００の上面には、フォトレジスト薄膜がスピンコーティング工程によって形成される。フォトレジスト薄膜はフォトリソグラフィ工程によってパターニングされ、半導体基板３００上には、第１フォトレジストパターン３１０が形成される。
【００５６】
図２８は、図２７に示した半導体基板に電極端子部及び第２フォトレジストパターンを形成する工程を説明するための断面図である。
図２８を参照すると、半導体基板３００は、図２７に示した第１フォトレジストパターン３１０をマスクとして乾式エッチング工程または湿式エッチング工程を用いてパターニングされ、半導体基板３００上には回路部と電気的に連結される電極端子部３２０が形成される。第１フォトレジストパターン３１０は、酸素プラズマを用いるアッシング工程によって半導体基板３００から除去される。
【００５７】
第１フォトレジストパターン３１０が除去された後、半導体基板３００には電極端子部３２０を覆うフォトレジスト薄膜が再び形成される。フォトレジスト薄膜は、フォトリソグラフィ（露光−現像）工程を用いてパターニングされ、これによって半導体基板３００には、第２フォトレジストパターン３３０が形成される。
【００５８】
第２フォトレジストパターン３３０は、半導体基板３００のうち、電極端子部３２０を除いた残りの部分を覆う。
第２フォトレジストパターン３３０が形成された後、露出された電極端子部３２０にはビーズ形状を有する触媒３３５が配置される。電極端子部３２０上に配置されたビーズ形状の触媒３３５は、エッチャントによる電極端子部３２０のエッチングを促進する。
【００５９】
図３０は、図２９に示した半導体基板の端子部をエッチングする工程を説明するための概略断面図である。
図３０を参照すると、第２フォトレジストパターン３３０によって半導体基板３００から露出された電極端子部３２０は、半導体基板３００をエッチングするエッチャント３４５が収容された収納容器３４０に浸漬され、湿式エッチング工程によってエッチングされる。したがって、電極端子部３２０の表面は触媒３３５によって不均一にエッチングされ、電極端子部３２０上には不均一の寸法を有する表面積増加部３２５が形成される。電極端子部３２０は、触媒３３５が位置する部分で他の部分に比べて更に多くエッチングされる。
【００６０】
図３１は、図３０に示した電極端子部上に導電性バンプを形成する工程を説明するための断面図である。
図３１を参照すると、第２フォトレジストパターン３３０によって半導体基板３００の電極端子部３２０上に形成された表面積増加部３２５の上面には、選択的に導電性バンプ３５０が形成される。本実施形態では、導電性バンプ３５０は、例えば、金、銀、アルミニウム、銅などのような金属をスパッタリング工程または化学気相蒸着工程を用いて形成することができる。電極端子部３２０上に導電性バンプ３５０が形成された後、第２フォトレジストパターン３３０は、酸素プラズマを用いたアッシング工程などによって除去され、駆動集積回路が製作される。
【００６１】
（表示装置）
図３２は、本発明の一実施形態による表示装置の一部を示した分解斜視図である。図３３は、図３２の「Ｄ」部分の拡大図である。
図３２及び図３３を参照すると、表示装置６００は、駆動集積回路４００及び表示基板５００を含む。
【００６２】
本発明の一実施形態による駆動集積回路４００は、半導体基板４１０、電極端子部４２０、及び導電性バンプ４３０を含む。
望ましくは、半導体基板４１０上には、外部から印加された画像信号を駆動信号に変更する回路部（図示せず）が薄膜形成工程によって形成可能である。
【００６３】
電極端子部４２０は、半導体基板４１０の底面上に形成することができる。電極端子部４２０は、信号入力端子部４２２及び信号出力端子部４２４を含む。信号入力端子部４２２は、駆動集積回路４００の外部から印加された画像信号を回路から伝達し、信号出力端子部４２４は、回路から発生した駆動信号を駆動集積回路４００の外部に出力する。
【００６４】
信号入力端子部４２２は、複数個が底面の第１エッジライン４１６ａの周辺部に沿って配置される。望ましくは、信号入力端子部４２２は、第１エッジライン４１６ａに対して平行に配置される。即ち、信号入力端子部４２２は、半導体基板４１０のエッジに沿って配置される。
【００６５】
信号出力端子部４２４は底面上に形成され、第１エッジライン４１６ａと対向する第２エッジライン４１６ｂの周辺部に沿って配置される。望ましくは、信号出力端子部４２４は、第２エッジライン４１６ｂと平行に配置される。即ち、信号入力端子部４２４は半導体基板４１０の他のエッジに沿って配置される。
【００６６】
図３４は、図３３に示したＩＩ−ＩＩ’線に沿って見た断面図である。
図３４を参照すると、本実施形態では、各電極端子部４２０上には、複数の表面積増加部４２８が形成される。電極端子部４２０は、信号入力端子部４２２及び信号出力端子部４２４を含む。即ち、電極端子部４２０は、半導体基板４１０の底面に付着される下面及び半導体基板４１０の底面と離隔する上面を含む。電極端子部４２０の上面は、複数の表面積増加部４２８を含む。電極端子部４２０の上面表面積は、電極端子部４２０の上面が表面積増加部４２８を含まない場合、表面積増加部４２８を含む場合に比べて小さい面積を有する。
【００６７】
各表面積増加部４２８は、多様な寸法を有することができる。この寸法は、例えば、表面積増加部４２８の高さ、表面積増加部４２８の底面積、各表面積増加部４２８の体積などであることができる。本実施形態では、寸法は、例えば、表面積増加部４２８の高さを示す。例えば、複数の表面積増加部４２８はそれぞれ１〜１０μｍ範囲の高さを有することができる。
【００６８】
本実施形態では、平面上から見たとき、複数の表面積増加部４２８の例としては、円錐、三角錐、四角錐、及び多角錐などの形状を有することができる。
表面積が大きく増加した電極端子部４２０上には、導電性バンプ４３０が形成される。導電性バンプ４３０は、相対的に高い導電性を有する金属を有することができる。導電性バンプ４３０の例としては金、銀、アルミニウム、銅などを挙げることができる。導電性バンプ４３０は、スパッタリング、化学気相蒸着、めっき、無電解めっきなどの方法によって電極端子部４２０上に形成することができる。本実施形態では、導電性バンプ４３０は、電極端子部４２０の表面積増加部４２８の凹凸と同一の形状及び大きさを有する凹凸を有し、導電性バンプ４３０の表面積も大きく増加する。
【００６９】
図３５は、図３３のＩＩＩ−ＩＩＩ’線に沿って見た、表面積増加部の他の実施形態の断面図である。
図３５を参照すると、電極端子部４２０は、例えば、底面から突出した形状を有することができ、電極端子部４２０上には少なくとも一つの表面積増加部４２９が形成される。
【００７０】
本実施形態では、複数の表面積増加部４２９は、実質的に同一の寸法を有することができる。この寸法は、例えば、表面積増加部４２９の高さ、表面積増加部４２９の底面積、各表面積増加部４２９の体積などであることができる。本実施形態では、寸法は、例えば、表面積増加部４２９の高さを示す。例えば、各表面積増加部４２９の高さは１〜１０μｍの範囲で選択される。実質的に同一の寸法を有する複数の表面積増加部４２９は、平面上から見たとき、円錐、三角錐、四角錐、及び多角錐などの形状を有することができる。
【００７１】
表面積が大きく増加された電極端子部４２０上には、導電性バンプ４３１が形成される。導電性バンプ４３１は、相対的に高い導電性を有する金属を用いることができる。導電性バンプ４３１の例としては、金、銀、アルミニウム、銅などを挙げることができる。導電性バンプ４３１は、スパッタリング、化学気相蒸着、めっき、無電解めっきなどの方法によって電極端子部４２０上に形成することができる。本実施形態では、導電性バンプ４３１は、電極端子部４２０の表面積増加部４２９の凹凸と同一な形状及び大きさを有する凹凸を有し、これによって、導電性バンプ４３１の表面積も大きく増加する。
【００７２】
本実施形態によれば、導電性バンプ４３１の表面積を大きく増加させ、導電性バンプ４３１と接触する信号線などとの接触抵抗を大きく減少させることができる。たとえば、本実施形態では、駆動集積回路４００は、多様な寸法を有する表面積増加部４２８及び同一の寸法を有する表面積増加部４２９を含んでいるが、駆動集積回路４００が多様な寸法を有する表面積増加部４２８のみを含むか、同一の寸法を有する表面積増加部４２９のみを含むことができる。
【００７３】
図３６は、図３２のＩＶ−ＩＶ’線に沿って見た断面図である。図３７は、図３２に示した第１表示基板の概略回路図である。図３８は、図３２のＶ−Ｖ’線に沿って見た断面図である。
図３６〜図３８を参照すると、表示基板５００は、第１表示基板５１０及び第２表示基板５２０を含む。
第１表示基板５１０は、複数の画素電極（ＰＥ）及び各画素電極（ＰＥ）に連結された薄膜トランジスタ（ＴＲ）を含む。
【００７４】
本実施形態で、画素電極（ＰＥ）は、例えば、透明かつ導電性であるインジウムスズ酸化物（ＩＴＯ）またはインジウム亜鉛酸化物（ＩＺＯ）などを含むことができる。
【００７５】
各画素電極（ＰＥ）に連結された薄膜トランジスタ（ＴＲ）は、ゲートラインから突出したゲート電極（Ｇ）、データライン（ＤＬ）から突出したソース電極（Ｓ）、ゲート電極（Ｇ）をソース電極（Ｓ）から絶縁させる絶縁膜（図示せず）及びゲート電極（Ｇ）と対応する絶縁膜上に配置され、ソース電極（Ｓ）と電気的に連結されたチャンネル層（Ｃ）及びチャンネル層（Ｃ）と連結されたドレイン電極（Ｄ）を含む。ドレイン電極（Ｄ）には、画素電極（ＰＥ）が電気的に連結される。画素電極（ＰＥ）は、マトリクス形態に配列される。
【００７６】
第２表示基板５２０は、第１表示基板５１０と向い合うように配置され、第２表示基板５２０にはブラックマトリクス（ＢＭ）が形成される。ブラックマトリクス（ＢＭ）は、第１表示基板５１０の画素電極（ＰＥ）の間から光が漏洩することを防止する。即ち、ブラックマトリクス（ＢＭ）は、第２表示基板５２０のライン（ＧＬ、ＤＬ）及び薄膜トランジスタ（ＴＲ）に対応することができる。
【００７７】
第２表示基板５２０は、カラーフィルタ（ＣＦ）を更に含むことができる。カラーフィルタ（ＣＦ）は、第１表示基板５１０に形成された各画素電極（ＰＥ）と向い合うように配置され、赤色、緑色、及び青色カラーフィルタを含む。
第２表示基板には、各画素電極（ＰＥ）と向い合うように配置された共通電極（ＣＥ）が配置される。共通電極は、透明かつ導電性であるインジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）などを含むことができる。
【００７８】
第１表示基板５１０と第２表示基板５２０との間には望ましくは液晶層５３０が介在する。
図３６の符号５６０は、信号線及び駆動集積回路４００の導電性バンプ４３０と電気的に連結される異方性導電フィルム（ＡＣＦ）であり、符号５６５は、異方性導電フィルム（ＡＣＦ）に含まれたマイクロ導電ボールである。本実施形態で、マイクロ導電ボールは、凹凸形状を有する導電性バンプ４３０によって効率的に圧縮され、駆動集積回路４００及び信号線の電気的特性はより向上する。また、駆動回路が表示基板５００のデータライン（ＤＬ）に連結することもできる。
たとえば、上述実施形態では、表示基板５００が液晶表示装置に用いらたが、有機電界発光表示装置（ＯＬＥＤ）のような他の表示装置にも用いることもできる。
【００７９】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【００８０】
【図１】本発明の一実施形態による駆動集積回路の斜視図である。
【図２】図１のＩ−Ｉ’線に沿って見た断面図である。
【図３】図２の「Ａ」部分の拡大図である。
【図４】図３に示した表面積増加部の平面図である。
【図５】図３に示した表面積増加部の平面図である。
【図６】図３に示した表面積増加部の平面図である。
【図７】図３に示した表面積増加部の平面図である。
【図８】本発明の他の実施形態による駆動集積回路の断面図である。
【図９】図８の「Ｂ」部分の拡大図である。
【図１０】図９に示した電極端子部の平面図である。
【図１１】本発明の一実施形態による駆動集積回路の製造方法を示すフローチャートである。
【図１２】前処理溶液を形成するための設備を示した概略図である。
【図１３】図１２に示した前処理溶液にシリコンを提供（浸漬）する工程を説明するための概略図である。
【図１４】図１３に示した前処理溶液から処理溶液を製造する工程を説明するための概略図である。
【図１５】図１４に示した処理溶液に駆動集積回路が形成された半導体基板を浸漬して電極端子部を部分的にエッチングする工程を説明するための概略図である。
【図１６】本発明の他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図１７】本発明の他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図１８】本発明の他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図１９】本発明の他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図２０】本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図２１】本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図２２】本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図２３】本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図２４】本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図２５】本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図２６】本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図２７】本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図２８】本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図２９】本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図３０】本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図３１】本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図３２】本発明の一実施形態による表示装置の一部を示した分解斜視図である。
【図３３】図３２の「Ｄ」部分の拡大図である。
【図３４】図３３に示したＩＩ−ＩＩ’線に沿って見た断面図である。
【図３５】図３３のＩＩＩ−ＩＩＩ’線に沿って見た断面図である。
【図３６】図３２のＩＶ−ＩＶ’線に沿って見た断面図である。
【図３７】図３２に示した第１表示基板の概略回路図である。
【図３８】図３２のＶ−Ｖ’線に沿って見た断面図である。
【符号の説明】
【００８１】
１ チャンバ
２ 容器
３ 前処理溶液
５ ベアウエハ
８ 処理溶液
９ 珪酸ナトリウム
１０、１００、４００ 駆動集積回路
１１、１０１、１１０、２００、３００、４１０ 半導体基板
１１１、２１０、３１０ 第１フォトレジストパターン
１１４ 上面
１１６ 底面
１２０、２２０、３２０、４２０ 電極端子部
１２２、４２２ 信号入力端子部
１２４、４２４ 信号出力端子部
１２５、１２８、１２９、２２５、３２５、４２８、４２９ 表面積増加部
１３０、１３１、１４０、２５０、３５０、４３０、４３１ 導電性バンプ
１３２ 第１パターン部
１３４ 第２パターン部
１３５、２３０、３３０ 第２フォトレジストパターン
２３５ エッチングプロテクタ
２４０、３４０ 収納容器
２４５、３４５ エッチャント
３３５ 触媒
５００ 表示基板
５１０ 第１表示基板
５２０ 第２表示基板
５６０ 異方性導電フィルム
５６５ マイクロ導電ボール
６００ 表示装置
【技術分野】
【０００１】
本発明は、駆動集積回路及びその製造方法並びに表示装置及び表示装置の画質を向上させる方法に関し、より具体的には、駆動集積回路の構造を変更して画像の表示品質を向上させた駆動集積回路及びその製造方法並びに表示装置及び表示装置の画質を向上させる方法に関する。
【背景技術】
【０００２】
近年、携帯用通信装置、デジタルカメラ、ノートブックコンピュータのような電子装置は、画像を表示するための画像表示装置を含む。画像表示装置としては液晶表示装置のような平板表示装置が主に用いられる。
液晶表示装置は、一般的に、液晶表示パネルに搭載された駆動集積回路を含む。具体的に、携帯用通信端末機は、スリムなサイズ及び低消費電力を有する液晶表示装置を必要とする。
【０００３】
スリムなサイズを有する液晶表示装置は、駆動集積回路によって作動する。近年、駆動集積回路は、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によって液晶表示装置に適用される。ＣＯＧ方式は、駆動集積回路を集積液晶表示パネルに搭載する方式である。
【０００４】
一般的に、駆動集積回路は、マイクロ導電ボールを有するレジンを含む異方性導電フィルムを媒介として液晶表示パネルの信号線に電気的に連結される。具体的に、駆動集積回路は、信号を入力／出力するための複数のバンプを含んでいる。
【０００５】
近年、液晶表示パネルに形成された信号線の大きさ及び配線間隔は次第に減少し、これに応じて駆動集積回路の大きさもだんだん小さくなりつつある。したがって、駆動集積回路のバンプ、異方性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ，ＡＣＦ）及び信号線の間の接触抵抗が大きく増加してしまい、液晶表示パネルで表示する画像の表示品質が大きく減少するという問題があった。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明は上記従来の駆動集積回路における問題点に鑑みてなされたものであって、本発明の目的は、画像の表示品質を大きく増加させる駆動集積回路、駆動集積回路の製造方法、前記駆動集積回路を含む表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するためになされた本発明による駆動集積回路は、半導体基板と、
前記半導体基板のエッジと平行な方向に沿って前記半導体基板上に形成され、上面に表面積を増加させるために多様な寸法（ｄｉｍｅｎｓｉｏｎ）を有する表面積増加部を含む電極端子部と、前記表面積増加部を覆う導電性バンプとを有することを特徴とする。
【０００８】
また、上記目的を達成するためになされた本発明による駆動集積回路の製造方法は、シリコン化合物を形成するための反応溶液を含む前処理溶液（ｐｒｅ−ｔｒｅａｔｍｅｎｔ ｓｏｌｕｔｉｏｎ）を準備する段階と、前記前処理溶液にシリコンを提供して前記シリコン化合物を含む処理溶液（ｔｒｅａｔｍｅｎｔ ｓｏｌｕｔｉｏｎ）を準備する段階と、前記処理溶液に電極端子部が選択的に露出されたシリコン基板を含む駆動集積回路を浸漬し、前記シリコン化合物をマスクとして前記電極端子部を前記処理溶液を用いて部分エッチングする段階とを有することを特徴とする。
【０００９】
また、上記目的を達成するためになされた本発明による表示装置は、信号入力部を通じて印加された駆動信号に基づいて画像を表示するための表示部が形成された表示基板と、前記駆動信号を発生する回路部が形成された半導体基板と、前記信号入力部の位置に対応して半導体基板上に形成され、表面積を増加させるための表面積増加部が形成された電極端子部と、該電極端子部の上面に形成され、前記信号入力部と電気的に連結する導電性バンプとを有する駆動集積回路とを有することを特徴とする。
【発明の効果】
【００１０】
本発明に係る駆動集積回路及びその製造方法並びに表示装置及び表示装置の画質を向上させる方法によれば、表示装置にて画像を表示するのに必要な駆動信号を発生する駆動集積回路の電極端子部及び電極端子部の表面に形成された導電性バンプの表面積を大きく増加させて電極端子部における接触抵抗を大きく減少させて画像の表示品質を大きく向上させるという効果がある。
【発明を実施するための最良の形態】
【００１１】
次に、本発明に係る駆動集積回路及びその製造方法並びに表示装置及び表示装置の画質を向上させる方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
（駆動集積回路）
図１は、本発明の一実施形態による駆動集積回路の斜視図である。図２は、図１のＩ−Ｉ’線に沿って見た断面図である。図３は、図２の「Ａ」部分の拡大図である。
図１乃至図３を参照すると、本発明の一実施形態による駆動集積回路１００は、半導体基板１１０、電極端子部１２０、及び導電性バンプ１３０を含む。
【００１２】
半導体基板１１０は、例えば、結晶方向が［１００］である単結晶シリコンウエハであることが望ましい。これとは違って、半導体基板は、アモルファスシリコン基板またはポリシリコン基板であってもよい。本実施形態において、半導体基板１１０は、例えば、直六面体プレートの形状を有する。したがって、直六面体プレートの形状を有する半導体基板１１０は、四つの側面１１２、上面１１４、及び上面１１４と向い合う底面１１６を含む。
【００１３】
望ましくは、半導体基板１１０上には、外部から印加された画像信号を駆動信号に変更する回路部（図示せず）が薄膜形成工程によって形成することができる。
電極端子部１２０は、半導体基板１１０の底面１１６上に形成することができる。電極端子部１２０は、底面１１６から突出されてもよい。電極端子部１２０は、信号入力端子部１２２及び信号出力端子部１２４を含む。信号入力端子部１２２は、駆動集積回路１００の外部から印加された画像信号を半導体基板１１０の回路部に伝達する。信号出力端子部１２４は、回路部から発生した駆動信号を駆動集積回路１００の外部に出力する。
【００１４】
信号入力端子部１２２は、複数個が底面１１６の第１エッジライン１１６ａの周辺部に沿って配置される。望ましくは、信号入力端子部１２２は、第１エッジライン１１６ａに対して平行に配置される。
【００１５】
信号出力端子部１２４は、底面１１６上に形成され、第１エッジライン１１６ａと対向する第２エッジライン１１６ｂの周辺部に沿って配置される。望ましくは、信号出力端子部１２４は、第２エッジライン１１６ｂと平行に配置される。
【００１６】
図３を参照すると、少なくとも一つの表面積増加部１２８は、信号入力端子部１２２及び信号出力端子部１２４を含む電極端子部１２０の上面にそれぞれ形成される。即ち、電極端子部１２０は、半導体基板１１０の底面１１６に付着される下面及び底面１１６と離隔された上面を含む。電極端子部１２０の上面は、少なくとも一つの表面積増加部１２８を含む。電極端子部１２０の上面表面積は、電極端子部１２０の上面が表面積増加部１２８を含まない場合、表面積増加部１２８を含む場合に比べて小さい面積を有する。
【００１７】
本実施形態で、複数の表面積増加部１２８は、多様な寸法を有することができる。この寸法とは、例えば、表面積増加部１２８の高さ、表面積増加部１２８の底面積、各表面積増加部１２８の体積など表すことができる。本実施形態では、寸法は、例えば、表面積増加部１２８の高さを示す。例えば、複数の表面積増加部１２８は、それぞれ１〜１０μｍの範囲の高さを有することができる。
【００１８】
図４乃至図７は、図３に示した表面積増加部の平面図である。
図４乃至図７を参照すると、平面上から見たとき、複数の表面積増加部１２８の例としては、円錐、三角錐、四角錐、及び多角錐などの形状を有することができる。
【００１９】
また、各表面積増加部１２８は、電極端子部１２０上に複数個を形成してもよい。例えば、各電極端子部１２０の長さが１５０μｍであり、幅が５０μｍである場合、電極端子部１２０の平面積は、例えば、７５００μｍ２であり、面積が７５００μｍ２である電極端子部１２０上には、底面積が約１μｍ２乃至１００μｍ２である表面積増加部１２８を形成することができる。したがって、面積が７５００μｍ２である電極端子部１２０には約７５００個乃至約７５個の表面積増加部１２８を形成することができ、面積が１０００μｍ２である電極端子部１２０には約１０個ないし約１０００個の電極端子部１２８を形成することができる。したがって、電極端子部１２０の上面の表面積は大きく増加する。即ち、表面積増加部１２８を有する電極端子部１２０は、平坦な上面を有する電極端子部に比べて広い上面表面積を有する。
【００２０】
表面積が大きく増加した電極端子部１２０上には、導電性バンプ１３０が形成される。導電性バンプ１３０は、相対的に高い導電性を有する金属を用いることができる。導電性バンプ１３０の例としては、金、銀、アルミニウム、銅などを挙げることができる。導電性バンプ１３０は、スパッタリング、化学気相蒸着、めっき、無電解めっきなどの方法によって電極端子部１２０上に形成することができる。本実施形態では、導電性バンプ１３０は、電極端子部１２０の表面積増加部１２８の凹凸と同一の形状及び大きさを有する凹凸を有し、これによって、導電性バンプ１３０の表面積も平坦な面を有する導電性バンプに比べて大きく増加する。
【００２１】
本実施形態によれば、導電性バンプ１３０の表面積を大きく増加させて導電性バンプ１３０と接触する信号線などとの接触抵抗を大きく減少させることができる。
図８は、本発明の他の実施形態による駆動集積回路の断面図である。図９は、図８の「Ｂ」部分の拡大図である。図１０は、図９に示した電極端子部の平面図である。
図８乃至図１０を参照すると、本発明の他の実施形態による駆動集積回路１００は、半導体基板１１０、電極端子部１２０、及び導電性バンプ１３１を含む。
【００２２】
半導体基板１１０上には、外部から印加された画像信号を駆動信号に変更する回路部（図示せず）を薄膜形成工程によって形成することができる。
電極端子部１２０は、半導体基板１１０の底面１１６上に形成される（図１参照）。電極端子部１２０は、半導体基板１１０の底面１１６から突出されてもよい。電極端子部１２０は、駆動集積回路１００の外部から印加された画像信号を回路部に伝達または回路部で処理された駆動信号を駆動集積回路１００の外部に出力する。電極端子部１２０は、前述の実施形態でのように、信号入力端子部と信号出力端子部を含んでもよい。
【００２３】
電極端子部１２０は、例えば、底面１１６から突出した形状を有することができ、電極端子部１２０上には少なくとも一つの表面積増加部１２９が形成される。即ち、電極端子部１２０は半導体基板１１０の底面１１６に付着される下面及び底面１１６と離隔する上面を含む。電極端子部１２０の上面は少なくとも一つの表面積増加部１２９を含む。電極端子部１２０の上面は、電極端子部１２０の上面が表面積増加部１２９を含まない場合、表面積増加部１２９を含む場合に比べて小さい面積を有する。
【００２４】
本実施形態では、複数の表面積増加部１２９は、実質的に同一の寸法を有することができる。この寸法とは、例えば、表面積増加部１２９の高さ、表面積増加部１２９の底面積、各表面積増加部１２９の体積などがある。本実施形態において、寸法は、例えば、表面積増加部１２９の高さを示す。例えば、各表面積増加部１２９の高さは、１〜１０μｍの範囲で選択される。複数の表面積増加部１２９は、平面上から見たとき、円錐、三角錐、四角錐、及び多角錐などの形状を有することができる。
【００２５】
また、各電極端子部１２０の長さが１５０μｍであり、幅が５０μｍである場合、電極端子部１２０の平面積は、例えば、７５００μｍ２であり、面積が７５００μｍ２である電極端子部１２０上には、実質的に同一の底面積を有する表面積増加部１２９を形成することができる。本実施形態では、表面積増加部１２９の底面積は、例えば、約１μｍ２〜１００μｍ２の範囲の面積を有することができる。面積が７５００μｍ２である電極端子部１２０には、約７５００個〜約７５個の表面積増加部１２９を形成してもよく、したがって、面積が１０００μｍ２である電極端子部１２０には、約１０〜約１０００個の表面積増加部１２９を形成することができ、この結果、電極端子部１２０の上面の表面積は、大きく増加する。即ち、表面積増加部１２９を有する電極端子部１２０は平坦な上面を有する電極端子部に比べて広い上部表面積を有する。
【００２６】
表面積が大きく増加した電極端子部１２０上には、導電性バンプ１３１が形成される。導電性バンプ１３１は、相対的に高い導電性を有する金属を用いることができる。導電性バンプ１３１の例としては、金、銀、アルミニウム、銅などを挙げることができる。導電性バンプ１３１は、スパッタリング、化学気相蒸着、めっき、無電解めっきなどの方法によって電極端子部１２０上に形成することができる。本実施形態では、導電性バンプ１３１は、電極端子部１２０の表面積増加部１２９の凹凸と同一の形状及び大きさを有する凹凸を有し、これによって、導電性バンプ１３１の表面積も平坦な平面を有する導電性バンプに比べて大きく増加する。
本実施形態によれば、導電性バンプ１３１の表面積を多きく増加させて導電性バンプ１３１と接触する信号線などとの接触抵抗を大きく減少させることができる。
【００２７】
（駆動集積回路の製造方法）
図１１は、本発明の一実施形態による駆動集積回路の製造方法を示すフローチャートである。図１２は、前処理溶液を形成するための設備を示した概略図である。
図１１及び図１２を参照すると、駆動集積回路を製造するためには、まず、画像信号を駆動信号に変更する回路部（図示せず）が形成されたウエハのような半導体基板を準備する。
【００２８】
この後、半導体基板にフォトレジスト薄膜をスピンコーティングなどの方法によって形成する。フォトレジスト薄膜を露光−現像工程することによってパターニングし、半導体基板のうち、外部信号線と連結される電極端子部を局部的に露出させる。
次に、ステップＳ１０にて、密閉されたチャンバ１内で半導体基板をエッチングするための容器２に半導体基板と化学的に反応する反応溶液を有する前処理溶液３を準備する。
【００２９】
本実施形態では、反応溶液は、シリコンと化学反応してシリコンをエッチングし、反応溶液及びシリコンの化学反応の途中、固体粒子形状の副産物、例えば、シリコン酸化物粒子、金属シリコン酸化物粒子などを発生させる。
本実施形態では、反応溶液は、水酸化ナトリウム（ＮａＯＨ）または水酸化カルシウム（ＫＯＨ）、及び純水を含んでもよい。
【００３０】
本実施形態では、処理溶液に含まれた反応溶液は、例えば、水酸化ナトリウム、純水、及びイソプロピルアルコールを含む。
ここで、純水、水酸化ナトリウム、及びイソプロピルアルコールの体積は、１?：１５×１０−３?：１４×１０−３?の体積比を有する。具体的には、純水、水酸化ナトリウム及びイソプロピルアルコールの体積は、１４?：２１０ｍ?：２００ｍ?の体積比を有するようにする。
【００３１】
一方、純水、水酸化ナトリウム、及びイソプロピルアルコールを含む前処理溶液３の温度は、約８５〜約９５℃の温度、望ましくは約９０℃である。また、前処理溶液３は、容器２に収納された前処理溶液３に浸漬された窒素供給配管（図示せず）から噴射された窒素ガスによって形成された窒素バブルによって約１分〜２分間撹拌される。
【００３２】
図１３は、図１２に示した前処理溶液にシリコンを提供（浸漬）する工程を説明するための概略図である。図１４は、図１３に示した前処理溶液から処理溶液を製造する工程を説明するための概略図である。
【００３３】
図１３を参照すると、ステップＳ２０では、前処理溶液３を準備した後、前処理溶液３に、ベアウエハ５が提供（浸漬）されて処理溶液６が製造される。本発明において、ベアウエハ５はシリコンを含み、８インチの直径及び約４８０μｍの厚さを有する。例えば、前処理溶液３では、約２４枚のベアウエハ５が提供（浸漬）される。
【００３４】
図１４を参照すると、前処理溶液３に含まれた水酸化ナトリウム（ＮａＯＨ）によってベアウエハ５は、水酸化ナトリウムと化学反応してエッチングされ、ベアウエハ５及び水酸化ナトリウムの化学反応によって前処理溶液３には、副産物である珪酸ナトリウム９（Ｎａ２ＳｉＯ３）が発生する。以下、副産物である珪酸ナトリウム９及び半導体基板をエッチングする反応溶液を含む前処理溶液７を処理溶液８と定義する。
【００３５】
本実施形態では、前処理溶液７にベアウエハ５を浸漬する工程は望ましくは、約３〜約５回反復して行うことが望ましい。
図１５は、図１４に示した処理溶液に駆動集積回路が形成された半導体基板を浸漬して電極端子部を部分的にエッチングする工程を説明するための概略図である。
【００３６】
図１１及び図１５を参照すると、ステップＳ３０において、処理溶液８には、回路部（図示せず）が形成された駆動集積回路１０が形成された半導体基板１１が浸漬される。半導体基板１１に形成された駆動集積回路１０には、外部信号線（図示せず）と電気的に連結される電極端子部を除いた残りの部分を処理溶液８から保護するフォトレジストパターン（図示せず）が形成されている。
【００３７】
処理溶液８にフォトレジストパターンが形成された半導体基板１１が浸漬される場合、処理溶液８に含まれた珪酸ナトリウム９は、露出した半導体基板１１に複数が付着する。また、処理溶液８に含まれた水酸化ナトリウム（ＮａＯＨ）は露出した半導体基板１１の電極端子部と化学的に反応して電極端子部の表面に表面積増加部を形成する。本実施形態では、珪酸ナトリウム９が付着した電極端子部は珪酸ナトリウム９が付着していない電極端子部より大きくエッチングされ、電極端子部の表面には表面積増加部が形成される。
【００３８】
本実施形態では、表面積増加部は、円錐形状、三角錐形状、四角錐形状または多角錐形状に形成することができる。また、複数の表面積増加部は多様な寸法に形成することができる。本実施形態では、表面積増加部の寸法は、例えば、高さ、表面積増加部の底面積、各表面積増加部の体積などがある。例えば、複数個の表面積増加部は、それぞれ１〜１０μｍ範囲の高さを有することができる。
【００３９】
図１１を参照すると、ステップＳ４０で、表面積増加部が形成された各駆動集積回路には、スパッタリング方法または化学気相蒸着方法によって、金、銀、アルミニウム、銅のような金属が蒸着される。ここで、半導体基板には、駆動集積回路の電極端子部を露出させるフォトレジストパターンが残っているので、金属薄膜は、フォトレジストパターンの上面及び電極端子部の上面に形成される。ここで、金属薄膜は電極端子部の上面に形成された表面積増加部に対応する形状に形成され、電極端子部には導電性バンプが形成される。
【００４０】
その後、半導体基板上に形成されたフォトレジストパターンは、酸素プラズマを用いたアッシング工程によって半導体基板から除去され、半導体基板上に形成された複数の駆動集積回路は、レーザービームまたはソーイングマシン（ｓａｗｉｎｇ ｍａｃｈｉｎｅ）を用いた個別化工程（ｓｉｎｇｕｌａｔｉｏｎ ｐｒｏｃｅｓｓ）によって個別化する。
【００４１】
図１６乃至図１９は、本発明の他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
図１６は、半導体基板上に電極端子部を形成するための第１フォトレジストパターンを形成する工程を説明するための断面図である。
【００４２】
図１６を参照すると、回路部（図示せず）が形成された半導体基板１０１の上面にはフォトレジスト薄膜がスピンコーティング工程によって形成される。フォトレジスト薄膜は、フォトリソグラフィ工程によってパターニングされ、半導体基板１０１上には、第１フォトレジストパターン１１１が形成される。
【００４３】
図１７は、図１６に示した半導体基板に電極端子部を形成する工程を説明するための断面図である。
図１７を参照すると、半導体基板１０１は、第１フォトレジストパターン１１１をマスクとして乾式エッチング工程または湿式エッチング工程を用いてパターニングされ、半導体基板１０１上には回路部と電気的に連結される電極端子部１２０が形成される。
その後、第１フォトレジストパターン１１１は、酸素プラズマを用いるアッシング工程によって半導体基板１０１から除去される。
【００４４】
図１８は、図１７に示した電極端子部を部分的に露出させる第２フォトレジストパターンを形成する工程を説明するための断面図である。
図１８を参照すると、第１フォトレジストパターン１１１が除去された後、半導体基板１０１には電極端子部１２０を覆うフォトレジスト薄膜が形成される。フォトレジスト薄膜は、フォトリソグラフィ（露光−現像）工程を用いてパターニングされ、これによって半導体基板１０１には第２フォトレジストパターン１３５が形成される。
【００４５】
第２フォトレジストパターン１３５は、第１パターン部１３２及び第２パターン部１４３を含む。第１パターン部１３２は、半導体基板１０１のうち、電極端子部１２０を除いた残りの部分を覆う。第２パターン部１３４は、電極端子部１２０上に形成される。望ましくは、第２パターン部１３４は、複数個が電極端子部１２０上にマトリクス形態に配置されるのがよい。
【００４６】
図１９は、図１８に示した第２フォトレジストパターンをマスクとして表面積増加部を形成する工程を説明するための断面図である。
図１９を参照すると、第２フォトレジストパターン１３５によって半導体基板１０１から露出された電極端子部１２０は、乾式エッチング工程または湿式エッチング工程によってエッチングされ、電極端子部１２０上には、均一な寸法を有する表面積増加部１２５が形成される。寸法は、高さ、底面積、体積などである。
その後、半導体基板１０１の電極端子部１２０上に形成された表面積増加部１２５の上面には、選択的に導電性バンプ１４０が形成される。
【００４７】
図２０乃至図２６は、本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
図２０は、半導体基板上に電極端子部を形成するための第１フォトレジストパターンを形成する工程を説明するための断面図である。
図２０を参照すると、回路部（図示せず）が形成された半導体基板２００の上面には、フォトレジスト薄膜がスピンコーティング工程によって形成される。フォトレジスト薄膜は、フォトリソグラフィ工程によってパターニングされ、半導体基板２００上には、第１フォトレジストパターン２１０が形成される。
【００４８】
図２１は、図２０に示した半導体基板に電極端子部を形成する工程を説明するための断面図である。
図２１を参照すると、半導体基板２００は、第１フォトレジストパターン２１０をマスクとして乾式エッチング工程または湿式エッチング工程を用いてパターニングされ、半導体基板２００上には回路部と電気的に連結される電極端子部２２０が形成される。
その後、第１フォトレジストパターン２１０は、酸素プラズマを用いるアッシング工程によって半導体基板２００から除去される。
【００４９】
図２２は、図２１に示した電極端子部を部分的に露出させる第２フォトレジストパターン及びエッチングプロテクタを形成する工程を説明するための断面図である。図２３は、図２２のＣ部分の拡大図である。
図２２及び図２３を参照すると、第１フォトレジストパターン２１０が除去された後、半導体基板２００には電極端子部２２０を覆うフォトレジスト薄膜が再び形成される。フォトレジスト薄膜は、フォトリソグラフィ（露光−現像）工程を用いてパターニングされ、これによって半導体基板２００には、第２フォトレジストパターン２３０が形成される。
【００５０】
第２フォトレジストパターン２３０は、半導体基板２００のうち、電極端子部２２０を除いた残りの部分を覆う。
第２フォトレジストパターン２３０を形成した後、露出された電極端子部２２０には、ビーズ（ｂｅａｄ）形状を有するエッチングプロテクタ２３５が配置される。電極端子部２２０上に配置されたビーズ形状のエッチングプロテクタ２３５は、エッチャントによって電極端子部２２０がエッチングされることを防止する。
【００５１】
図２４は、図２２に示した半導体基板の電極端子部をエッチングする工程を説明するための概略断面図である。
図２４を参照すると、第２フォトレジストパターン２３０によって半導体基板２００から上面が露出され、半導体基板２００の下面上に配置された電極端子部２２０は、半導体基板２００をエッチングするエッチャント２４５が収容された収納容器２４０に浸漬され、湿式エッチング工程によってエッチングされる。したがって、電極端子部２２０の表面は、エッチングプロテクタ２３５で保護されない部分が不均一にエッチングされ、電極端子部２２０上には不均一の寸法を有する表面積増加部２２５が形成される。
【００５２】
図２５は、図２４に示した電極端子部上に導電性バンプを形成する工程を説明するための断面図である。
図２５を参照すると、第２フォトレジストパターン２３０によって半導体基板２００の電極端子部２２０上に形成された表面積増加部２２５の上面には、選択的に導電性バンプ２５０が形成される。本実施形態では、導電性バンプ２５０は、例えば、金、銀、アルミニウム、銅などのような金属をスパッタリング工程または化学気相蒸着工程を用いて形成することができる。
【００５３】
図２６は、図２５に示した半導体基板上に形成された第２フォトレジストパターンを除去する工程を説明するための断面図である。
図２６を参照すると、電極端子部２２０上に導電性バンプ２５０が形成された後、第２フォトレジストパターン２３０は酸素プラズマを用いたアッシング工程などによって除去され、駆動集積回路が製作される。
【００５４】
図２７乃至図３１は、本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
図２７は、半導体基板に電極端子部を形成するための第１フォトレジストパターンを形成する工程を説明するための断面図である。
【００５５】
図２７を参照すると、回路部（図示せず）が形成された半導体基板３００の上面には、フォトレジスト薄膜がスピンコーティング工程によって形成される。フォトレジスト薄膜はフォトリソグラフィ工程によってパターニングされ、半導体基板３００上には、第１フォトレジストパターン３１０が形成される。
【００５６】
図２８は、図２７に示した半導体基板に電極端子部及び第２フォトレジストパターンを形成する工程を説明するための断面図である。
図２８を参照すると、半導体基板３００は、図２７に示した第１フォトレジストパターン３１０をマスクとして乾式エッチング工程または湿式エッチング工程を用いてパターニングされ、半導体基板３００上には回路部と電気的に連結される電極端子部３２０が形成される。第１フォトレジストパターン３１０は、酸素プラズマを用いるアッシング工程によって半導体基板３００から除去される。
【００５７】
第１フォトレジストパターン３１０が除去された後、半導体基板３００には電極端子部３２０を覆うフォトレジスト薄膜が再び形成される。フォトレジスト薄膜は、フォトリソグラフィ（露光−現像）工程を用いてパターニングされ、これによって半導体基板３００には、第２フォトレジストパターン３３０が形成される。
【００５８】
第２フォトレジストパターン３３０は、半導体基板３００のうち、電極端子部３２０を除いた残りの部分を覆う。
第２フォトレジストパターン３３０が形成された後、露出された電極端子部３２０にはビーズ形状を有する触媒３３５が配置される。電極端子部３２０上に配置されたビーズ形状の触媒３３５は、エッチャントによる電極端子部３２０のエッチングを促進する。
【００５９】
図３０は、図２９に示した半導体基板の端子部をエッチングする工程を説明するための概略断面図である。
図３０を参照すると、第２フォトレジストパターン３３０によって半導体基板３００から露出された電極端子部３２０は、半導体基板３００をエッチングするエッチャント３４５が収容された収納容器３４０に浸漬され、湿式エッチング工程によってエッチングされる。したがって、電極端子部３２０の表面は触媒３３５によって不均一にエッチングされ、電極端子部３２０上には不均一の寸法を有する表面積増加部３２５が形成される。電極端子部３２０は、触媒３３５が位置する部分で他の部分に比べて更に多くエッチングされる。
【００６０】
図３１は、図３０に示した電極端子部上に導電性バンプを形成する工程を説明するための断面図である。
図３１を参照すると、第２フォトレジストパターン３３０によって半導体基板３００の電極端子部３２０上に形成された表面積増加部３２５の上面には、選択的に導電性バンプ３５０が形成される。本実施形態では、導電性バンプ３５０は、例えば、金、銀、アルミニウム、銅などのような金属をスパッタリング工程または化学気相蒸着工程を用いて形成することができる。電極端子部３２０上に導電性バンプ３５０が形成された後、第２フォトレジストパターン３３０は、酸素プラズマを用いたアッシング工程などによって除去され、駆動集積回路が製作される。
【００６１】
（表示装置）
図３２は、本発明の一実施形態による表示装置の一部を示した分解斜視図である。図３３は、図３２の「Ｄ」部分の拡大図である。
図３２及び図３３を参照すると、表示装置６００は、駆動集積回路４００及び表示基板５００を含む。
【００６２】
本発明の一実施形態による駆動集積回路４００は、半導体基板４１０、電極端子部４２０、及び導電性バンプ４３０を含む。
望ましくは、半導体基板４１０上には、外部から印加された画像信号を駆動信号に変更する回路部（図示せず）が薄膜形成工程によって形成可能である。
【００６３】
電極端子部４２０は、半導体基板４１０の底面上に形成することができる。電極端子部４２０は、信号入力端子部４２２及び信号出力端子部４２４を含む。信号入力端子部４２２は、駆動集積回路４００の外部から印加された画像信号を回路から伝達し、信号出力端子部４２４は、回路から発生した駆動信号を駆動集積回路４００の外部に出力する。
【００６４】
信号入力端子部４２２は、複数個が底面の第１エッジライン４１６ａの周辺部に沿って配置される。望ましくは、信号入力端子部４２２は、第１エッジライン４１６ａに対して平行に配置される。即ち、信号入力端子部４２２は、半導体基板４１０のエッジに沿って配置される。
【００６５】
信号出力端子部４２４は底面上に形成され、第１エッジライン４１６ａと対向する第２エッジライン４１６ｂの周辺部に沿って配置される。望ましくは、信号出力端子部４２４は、第２エッジライン４１６ｂと平行に配置される。即ち、信号入力端子部４２４は半導体基板４１０の他のエッジに沿って配置される。
【００６６】
図３４は、図３３に示したＩＩ−ＩＩ’線に沿って見た断面図である。
図３４を参照すると、本実施形態では、各電極端子部４２０上には、複数の表面積増加部４２８が形成される。電極端子部４２０は、信号入力端子部４２２及び信号出力端子部４２４を含む。即ち、電極端子部４２０は、半導体基板４１０の底面に付着される下面及び半導体基板４１０の底面と離隔する上面を含む。電極端子部４２０の上面は、複数の表面積増加部４２８を含む。電極端子部４２０の上面表面積は、電極端子部４２０の上面が表面積増加部４２８を含まない場合、表面積増加部４２８を含む場合に比べて小さい面積を有する。
【００６７】
各表面積増加部４２８は、多様な寸法を有することができる。この寸法は、例えば、表面積増加部４２８の高さ、表面積増加部４２８の底面積、各表面積増加部４２８の体積などであることができる。本実施形態では、寸法は、例えば、表面積増加部４２８の高さを示す。例えば、複数の表面積増加部４２８はそれぞれ１〜１０μｍ範囲の高さを有することができる。
【００６８】
本実施形態では、平面上から見たとき、複数の表面積増加部４２８の例としては、円錐、三角錐、四角錐、及び多角錐などの形状を有することができる。
表面積が大きく増加した電極端子部４２０上には、導電性バンプ４３０が形成される。導電性バンプ４３０は、相対的に高い導電性を有する金属を有することができる。導電性バンプ４３０の例としては金、銀、アルミニウム、銅などを挙げることができる。導電性バンプ４３０は、スパッタリング、化学気相蒸着、めっき、無電解めっきなどの方法によって電極端子部４２０上に形成することができる。本実施形態では、導電性バンプ４３０は、電極端子部４２０の表面積増加部４２８の凹凸と同一の形状及び大きさを有する凹凸を有し、導電性バンプ４３０の表面積も大きく増加する。
【００６９】
図３５は、図３３のＩＩＩ−ＩＩＩ’線に沿って見た、表面積増加部の他の実施形態の断面図である。
図３５を参照すると、電極端子部４２０は、例えば、底面から突出した形状を有することができ、電極端子部４２０上には少なくとも一つの表面積増加部４２９が形成される。
【００７０】
本実施形態では、複数の表面積増加部４２９は、実質的に同一の寸法を有することができる。この寸法は、例えば、表面積増加部４２９の高さ、表面積増加部４２９の底面積、各表面積増加部４２９の体積などであることができる。本実施形態では、寸法は、例えば、表面積増加部４２９の高さを示す。例えば、各表面積増加部４２９の高さは１〜１０μｍの範囲で選択される。実質的に同一の寸法を有する複数の表面積増加部４２９は、平面上から見たとき、円錐、三角錐、四角錐、及び多角錐などの形状を有することができる。
【００７１】
表面積が大きく増加された電極端子部４２０上には、導電性バンプ４３１が形成される。導電性バンプ４３１は、相対的に高い導電性を有する金属を用いることができる。導電性バンプ４３１の例としては、金、銀、アルミニウム、銅などを挙げることができる。導電性バンプ４３１は、スパッタリング、化学気相蒸着、めっき、無電解めっきなどの方法によって電極端子部４２０上に形成することができる。本実施形態では、導電性バンプ４３１は、電極端子部４２０の表面積増加部４２９の凹凸と同一な形状及び大きさを有する凹凸を有し、これによって、導電性バンプ４３１の表面積も大きく増加する。
【００７２】
本実施形態によれば、導電性バンプ４３１の表面積を大きく増加させ、導電性バンプ４３１と接触する信号線などとの接触抵抗を大きく減少させることができる。たとえば、本実施形態では、駆動集積回路４００は、多様な寸法を有する表面積増加部４２８及び同一の寸法を有する表面積増加部４２９を含んでいるが、駆動集積回路４００が多様な寸法を有する表面積増加部４２８のみを含むか、同一の寸法を有する表面積増加部４２９のみを含むことができる。
【００７３】
図３６は、図３２のＩＶ−ＩＶ’線に沿って見た断面図である。図３７は、図３２に示した第１表示基板の概略回路図である。図３８は、図３２のＶ−Ｖ’線に沿って見た断面図である。
図３６〜図３８を参照すると、表示基板５００は、第１表示基板５１０及び第２表示基板５２０を含む。
第１表示基板５１０は、複数の画素電極（ＰＥ）及び各画素電極（ＰＥ）に連結された薄膜トランジスタ（ＴＲ）を含む。
【００７４】
本実施形態で、画素電極（ＰＥ）は、例えば、透明かつ導電性であるインジウムスズ酸化物（ＩＴＯ）またはインジウム亜鉛酸化物（ＩＺＯ）などを含むことができる。
【００７５】
各画素電極（ＰＥ）に連結された薄膜トランジスタ（ＴＲ）は、ゲートラインから突出したゲート電極（Ｇ）、データライン（ＤＬ）から突出したソース電極（Ｓ）、ゲート電極（Ｇ）をソース電極（Ｓ）から絶縁させる絶縁膜（図示せず）及びゲート電極（Ｇ）と対応する絶縁膜上に配置され、ソース電極（Ｓ）と電気的に連結されたチャンネル層（Ｃ）及びチャンネル層（Ｃ）と連結されたドレイン電極（Ｄ）を含む。ドレイン電極（Ｄ）には、画素電極（ＰＥ）が電気的に連結される。画素電極（ＰＥ）は、マトリクス形態に配列される。
【００７６】
第２表示基板５２０は、第１表示基板５１０と向い合うように配置され、第２表示基板５２０にはブラックマトリクス（ＢＭ）が形成される。ブラックマトリクス（ＢＭ）は、第１表示基板５１０の画素電極（ＰＥ）の間から光が漏洩することを防止する。即ち、ブラックマトリクス（ＢＭ）は、第２表示基板５２０のライン（ＧＬ、ＤＬ）及び薄膜トランジスタ（ＴＲ）に対応することができる。
【００７７】
第２表示基板５２０は、カラーフィルタ（ＣＦ）を更に含むことができる。カラーフィルタ（ＣＦ）は、第１表示基板５１０に形成された各画素電極（ＰＥ）と向い合うように配置され、赤色、緑色、及び青色カラーフィルタを含む。
第２表示基板には、各画素電極（ＰＥ）と向い合うように配置された共通電極（ＣＥ）が配置される。共通電極は、透明かつ導電性であるインジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）などを含むことができる。
【００７８】
第１表示基板５１０と第２表示基板５２０との間には望ましくは液晶層５３０が介在する。
図３６の符号５６０は、信号線及び駆動集積回路４００の導電性バンプ４３０と電気的に連結される異方性導電フィルム（ＡＣＦ）であり、符号５６５は、異方性導電フィルム（ＡＣＦ）に含まれたマイクロ導電ボールである。本実施形態で、マイクロ導電ボールは、凹凸形状を有する導電性バンプ４３０によって効率的に圧縮され、駆動集積回路４００及び信号線の電気的特性はより向上する。また、駆動回路が表示基板５００のデータライン（ＤＬ）に連結することもできる。
たとえば、上述実施形態では、表示基板５００が液晶表示装置に用いらたが、有機電界発光表示装置（ＯＬＥＤ）のような他の表示装置にも用いることもできる。
【００７９】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【００８０】
【図１】本発明の一実施形態による駆動集積回路の斜視図である。
【図２】図１のＩ−Ｉ’線に沿って見た断面図である。
【図３】図２の「Ａ」部分の拡大図である。
【図４】図３に示した表面積増加部の平面図である。
【図５】図３に示した表面積増加部の平面図である。
【図６】図３に示した表面積増加部の平面図である。
【図７】図３に示した表面積増加部の平面図である。
【図８】本発明の他の実施形態による駆動集積回路の断面図である。
【図９】図８の「Ｂ」部分の拡大図である。
【図１０】図９に示した電極端子部の平面図である。
【図１１】本発明の一実施形態による駆動集積回路の製造方法を示すフローチャートである。
【図１２】前処理溶液を形成するための設備を示した概略図である。
【図１３】図１２に示した前処理溶液にシリコンを提供（浸漬）する工程を説明するための概略図である。
【図１４】図１３に示した前処理溶液から処理溶液を製造する工程を説明するための概略図である。
【図１５】図１４に示した処理溶液に駆動集積回路が形成された半導体基板を浸漬して電極端子部を部分的にエッチングする工程を説明するための概略図である。
【図１６】本発明の他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図１７】本発明の他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図１８】本発明の他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図１９】本発明の他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図２０】本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図２１】本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図２２】本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図２３】本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図２４】本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図２５】本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図２６】本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図２７】本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図２８】本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図２９】本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図３０】本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図３１】本発明のさらに他の実施形態による駆動集積回路の製造方法を説明するための断面図である。
【図３２】本発明の一実施形態による表示装置の一部を示した分解斜視図である。
【図３３】図３２の「Ｄ」部分の拡大図である。
【図３４】図３３に示したＩＩ−ＩＩ’線に沿って見た断面図である。
【図３５】図３３のＩＩＩ−ＩＩＩ’線に沿って見た断面図である。
【図３６】図３２のＩＶ−ＩＶ’線に沿って見た断面図である。
【図３７】図３２に示した第１表示基板の概略回路図である。
【図３８】図３２のＶ−Ｖ’線に沿って見た断面図である。
【符号の説明】
【００８１】
１ チャンバ
２ 容器
３ 前処理溶液
５ ベアウエハ
８ 処理溶液
９ 珪酸ナトリウム
１０、１００、４００ 駆動集積回路
１１、１０１、１１０、２００、３００、４１０ 半導体基板
１１１、２１０、３１０ 第１フォトレジストパターン
１１４ 上面
１１６ 底面
１２０、２２０、３２０、４２０ 電極端子部
１２２、４２２ 信号入力端子部
１２４、４２４ 信号出力端子部
１２５、１２８、１２９、２２５、３２５、４２８、４２９ 表面積増加部
１３０、１３１、１４０、２５０、３５０、４３０、４３１ 導電性バンプ
１３２ 第１パターン部
１３４ 第２パターン部
１３５、２３０、３３０ 第２フォトレジストパターン
２３５ エッチングプロテクタ
２４０、３４０ 収納容器
２４５、３４５ エッチャント
３３５ 触媒
５００ 表示基板
５１０ 第１表示基板
５２０ 第２表示基板
５６０ 異方性導電フィルム
５６５ マイクロ導電ボール
６００ 表示装置
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板のエッジと平行な方向に沿って前記半導体基板上に形成され、上面に表面積を増加させるために多様な寸法を有する表面積増加部を含む電極端子部と、
前記表面積増加部を覆う導電性バンプとを有することを特徴とする駆動集積回路。
【請求項２】
前記電極端子部は、前記半導体基板の側面と平行であることを特徴とする請求項１に記載の駆動集積回路。
【請求項３】
前記表面積増加部は、円錐形状、三角錐形状、四角錐形状、及び多角錐形状で構成された群から選択されたいれずか一つ以上の形状を有することを特徴とする請求項１に記載の駆動集積回路。
【請求項４】
前記表面積増加部の前記寸法は、前記表面積増加部の高さであることを特徴とする請求項３に記載の駆動集積回路。
【請求項５】
前記表面積増加部は、１〜１０μｍの範囲の前記高さを有することを特徴とする請求項４に記載の駆動集積回路。
【請求項６】
前記表面積増加部は、１０００μｍ２の面積に１０〜１０００個が形成されることを特徴とする請求項１に記載の駆動集積回路。
【請求項７】
前記電極端子部は、外部画像信号の入力を受ける入力端子部、及び前記外部画像信号によって前記半導体基板の回路部で発生した駆動信号を出力する出力端子部を有することを特徴とする請求項１に記載の駆動集積回路。
【請求項８】
前記導電性バンプは、前記電極端子部の前記表面積増加部に対応する非平面の外表面を有することを特徴とする請求項１に記載の駆動集積回路。
【請求項９】
半導体基板と、
前記半導体基板のエッジと平行な方向に沿って前記半導体基板上に形成され、上面に表面積を増加させるために同一の寸法を有する表面積増加部を含む電極端子部と、
前記表面積増加部を覆う導電性バンプとを有することを特徴とする駆動集積回路。
【請求項１０】
前記電極端子部は、前記半導体基板の側面と平行であることを特徴とする請求項９に記載の駆動集積回路。
【請求項１１】
前記表面積増加部は、円錐形状、三角錐形状、四角錐形状、及び多角錐形状で構成された群から選択されたいずれか一つ以上の形状を有することを特徴とする請求項９に記載の駆動集積回路。
【請求項１２】
前記表面積増加部の前記寸法は、前記表面積増加部の高さであることを特徴とする請求項１１に記載の駆動集積回路。
【請求項１３】
前記表面積増加部は、１〜１０μｍ範囲の前記高さを有することを特徴とする請求項１２に記載の駆動集積回路。
【請求項１４】
前記表面積増加部は、１０００μｍ２の面積に１０〜１０００個が形成されることを特徴とする請求項９に記載の駆動集積回路。
【請求項１５】
前記導電性バンプは、前記電極端子部の前記表面積増加部に対応する非平面の外表面を有することを特徴とする請求項９に記載の駆動集積回路。
【請求項１６】
シリコン化合物を形成するための反応溶液を含む前処理溶液を準備する段階と、
前記前処理溶液にシリコンを提供して前記シリコン化合物を含む処理溶液を準備する段階と、
前記処理溶液に電極端子部が選択的に露出されたシリコン基板を含む駆動集積回路を浸漬し、前記シリコン化合物をマスクとして前記電極端子部を前記処理溶液を用いて部分エッチングする段階とを有することを特徴とする駆動集積回路の製造方法。
【請求項１７】
前記前処理溶液は、純水を含むことを特徴とする請求項１６に記載の駆動集積回路の製造方法。
【請求項１８】
前記前処理溶液を準備する段階は、前処理溶液を８５〜９５℃の温度で、窒素バブルによって１〜２分間攪拌する段階をさらに有することを特徴とする請求項１７に記載の駆動集積回路の製造方法。
【請求項１９】
前記前処理溶液は、イソプロピルアルコールを更に含むことを特徴とする請求項１７に記載の駆動集積回路の製造方法。
【請求項２０】
前記純水：反応溶液：ＩＰＡの割合は、１?：１５×１０−３?：１４×１０−３?であることを特徴とする請求項１９に記載の駆動集積回路の製造方法。
【請求項２１】
前記純水：反応溶液：ＩＰＡの割合は、１４?：０．２１?：０．２?であり、前記前処理溶液に、直径８インチ、厚さ４８０μｍである２４枚のシリコン基板を浸漬することを特徴とする請求項１９に記載の駆動集積回路の製造方法。
【請求項２２】
前記反応溶液は、水酸化ナトリウムまたは水酸化カリウムを含むことを特徴とする請求項１６に記載の駆動集積回路の製造方法。
【請求項２３】
前記シリコン化合物は、珪酸ナトリウム（Ｎａ２ＳｉＯ３）であることを特徴とする請求項１６に記載の駆動集積回路の製造方法。
【請求項２４】
前記前処理溶液及び前記処理溶液を準備する段階は、３〜５回反復されることを特徴とする請求項１６に記載の駆動集積回路の製造方法。
【請求項２５】
前記電極端子部上には、１〜１０μｍの高さを有する表面積増加部が形成されることを特徴とする請求項１６に記載の駆動集積回路の製造方法。
【請求項２６】
前記表面積増加部は、円錐形状、三角錐形状、四角錐形状、多角錐形状で構成された群から選択されたいずれか一つ以上の形状を含むことを特徴とする請求項２５に記載の駆動集積回路の製造方法。
【請求項２７】
前記電極端子部上には、金属を含むバンプが形成されることを特徴とする請求項１６に記載の駆動集積回路の製造方法。
【請求項２８】
画像信号を駆動信号に変更する駆動集積回路の半導体基板から露出された電極端子部上にフォトレジストパターンを形成する段階と、
前記フォトレジストパターンをマスクとして前記電極端子部をエッチングして前記電極端子部上に表面積増加部を形成する段階とを有することを特徴とする駆動集積回路の製造方法。
【請求項２９】
前記フォトレジストパターンをマスクとして前記電極端子部上に、導電性バンプが形成する段階をさらに有することを特徴とする請求項２８に記載の駆動集積回路の製造方法。
【請求項３０】
画像信号を駆動信号に変更する駆動集積回路の半導体基板から露出された電極端子部上にビーズ（ｂｅａｄ）形状を有するエッチングプロテクタを付着する段階と、
前記エッチングプロテクタをマスクとして前記電極端子部をエッチングし、前記電極端子部上に表面積増加部を形成する段階とを有することを特徴とする駆動集積回路の製造方法。
【請求項３１】
前記表面積増加部に、前記エッチングプロテクタをマスクとして金属バンプを形成する段階を更に有することを特徴とする請求項３０に記載の駆動集積回路の製造方法。
【請求項３２】
前記電極端子部をエッチングする段階は、乾式エッチングを含むことを特徴とする請求項３１に記載の駆動集積回路の製造方法。
【請求項３３】
画像信号を駆動信号に変更する駆動集積回路の半導体基板から露出された電極端子部上に該電極端子部のエッチングを促進させる触媒を付着させる段階と、
前記触媒をエッチングマスクとして用いて前記電極端子部をエッチングして前記電極端子部上に表面積増加部を形成する段階とを有することを特徴とする駆動集積回路の製造方法。
【請求項３４】
前記フォトレジストパターンをマスクとして前記電極端子部上に、導電性バンプが形成する段階をさらに有することを特徴とする請求項３３に記載の駆動集積回路の製造方法。
【請求項３５】
前記電極端子部をエッチングする段階は、湿式エッチングを含むことを特徴とする請求項３４に記載の駆動集積回路の製造方法。
【請求項３６】
信号入力部を通じて印加された駆動信号に基づいて画像を表示するための表示部が形成された表示基板と、
前記駆動信号を発生する回路部が形成された半導体基板と、前記信号入力部の位置に対応して半導体基板上に形成され、表面積を増加させるための表面積増加部が形成された電極端子部と、該電極端子部の上面に形成され、前記信号入力部と電気的に連結する導電性バンプとを含む駆動集積回路とを有することを特徴とする表示装置。
【請求項３７】
前記各表面積増加部は、実質的に同一の寸法を有することを特徴とする請求項３６に記載の表示装置。
【請求項３８】
前記各表面積増加部は、多様な寸法を有することを特徴とする請求項３６に記載の表示装置。
【請求項３９】
前記表面積増加部は、１〜１０μｍ範囲の高さを有することを特徴とする請求項３６に記載の表示装置。
【請求項４０】
前記表面積増加部は、１０００μｍ２の面積に１０〜１０００個が形成されることを特徴とする請求項３９に記載の表示装置。
【請求項４１】
前記各表面積増加部は、円錐形状、三角錐形状、四角錐形状、及び多角錐形状で構成された群から選択されたいずれか一つ以上の形状を含むことを特徴とする請求項３６に記載の表示装置。
【請求項４２】
前記表示基板は、複数の第１電極を含む第１基板、前記第１基板と向かい合って対応し、第２電極を含む第２基板、及び前記第１基板と第２基板との間に介在された液晶層を含むことを特徴とする請求項３６に記載の表示装置。
【請求項４３】
前記導電性バンプは、前記電極端子部の前記表面積増加部と同等の表面積増加部を有し、前記導電性バンプの前記表面積増加部は、前記電極端子部と前記信号入力部との接触抵抗を減少させることを特徴とする請求項３６に記載の表示装置。
【請求項４４】
駆動回路及び表示パネルを具備する表示装置の画質を向上させる方法において、
非平面導電性バンプを前記駆動回路の電極端子部上に具備して前記導電性バンプの表面積を増加させて前記電極端子部と前記表示パネルの信号ラインとの接触抵抗を減少させる段階を含むことを特徴とする表示装置の画質を向上させる方法。
【請求項４５】
前記非平面導電性バンプを具備する段階は、前記導電性バンプで前記電極端子部をカバーする前に表面積増加部を前記電極端子部上に形成する段階を更に含むことを特徴とする請求項４４に記載の表示装置の画質を向上させる方法。
【請求項１】
半導体基板と、
前記半導体基板のエッジと平行な方向に沿って前記半導体基板上に形成され、上面に表面積を増加させるために多様な寸法を有する表面積増加部を含む電極端子部と、
前記表面積増加部を覆う導電性バンプとを有することを特徴とする駆動集積回路。
【請求項２】
前記電極端子部は、前記半導体基板の側面と平行であることを特徴とする請求項１に記載の駆動集積回路。
【請求項３】
前記表面積増加部は、円錐形状、三角錐形状、四角錐形状、及び多角錐形状で構成された群から選択されたいれずか一つ以上の形状を有することを特徴とする請求項１に記載の駆動集積回路。
【請求項４】
前記表面積増加部の前記寸法は、前記表面積増加部の高さであることを特徴とする請求項３に記載の駆動集積回路。
【請求項５】
前記表面積増加部は、１〜１０μｍの範囲の前記高さを有することを特徴とする請求項４に記載の駆動集積回路。
【請求項６】
前記表面積増加部は、１０００μｍ２の面積に１０〜１０００個が形成されることを特徴とする請求項１に記載の駆動集積回路。
【請求項７】
前記電極端子部は、外部画像信号の入力を受ける入力端子部、及び前記外部画像信号によって前記半導体基板の回路部で発生した駆動信号を出力する出力端子部を有することを特徴とする請求項１に記載の駆動集積回路。
【請求項８】
前記導電性バンプは、前記電極端子部の前記表面積増加部に対応する非平面の外表面を有することを特徴とする請求項１に記載の駆動集積回路。
【請求項９】
半導体基板と、
前記半導体基板のエッジと平行な方向に沿って前記半導体基板上に形成され、上面に表面積を増加させるために同一の寸法を有する表面積増加部を含む電極端子部と、
前記表面積増加部を覆う導電性バンプとを有することを特徴とする駆動集積回路。
【請求項１０】
前記電極端子部は、前記半導体基板の側面と平行であることを特徴とする請求項９に記載の駆動集積回路。
【請求項１１】
前記表面積増加部は、円錐形状、三角錐形状、四角錐形状、及び多角錐形状で構成された群から選択されたいずれか一つ以上の形状を有することを特徴とする請求項９に記載の駆動集積回路。
【請求項１２】
前記表面積増加部の前記寸法は、前記表面積増加部の高さであることを特徴とする請求項１１に記載の駆動集積回路。
【請求項１３】
前記表面積増加部は、１〜１０μｍ範囲の前記高さを有することを特徴とする請求項１２に記載の駆動集積回路。
【請求項１４】
前記表面積増加部は、１０００μｍ２の面積に１０〜１０００個が形成されることを特徴とする請求項９に記載の駆動集積回路。
【請求項１５】
前記導電性バンプは、前記電極端子部の前記表面積増加部に対応する非平面の外表面を有することを特徴とする請求項９に記載の駆動集積回路。
【請求項１６】
シリコン化合物を形成するための反応溶液を含む前処理溶液を準備する段階と、
前記前処理溶液にシリコンを提供して前記シリコン化合物を含む処理溶液を準備する段階と、
前記処理溶液に電極端子部が選択的に露出されたシリコン基板を含む駆動集積回路を浸漬し、前記シリコン化合物をマスクとして前記電極端子部を前記処理溶液を用いて部分エッチングする段階とを有することを特徴とする駆動集積回路の製造方法。
【請求項１７】
前記前処理溶液は、純水を含むことを特徴とする請求項１６に記載の駆動集積回路の製造方法。
【請求項１８】
前記前処理溶液を準備する段階は、前処理溶液を８５〜９５℃の温度で、窒素バブルによって１〜２分間攪拌する段階をさらに有することを特徴とする請求項１７に記載の駆動集積回路の製造方法。
【請求項１９】
前記前処理溶液は、イソプロピルアルコールを更に含むことを特徴とする請求項１７に記載の駆動集積回路の製造方法。
【請求項２０】
前記純水：反応溶液：ＩＰＡの割合は、１?：１５×１０−３?：１４×１０−３?であることを特徴とする請求項１９に記載の駆動集積回路の製造方法。
【請求項２１】
前記純水：反応溶液：ＩＰＡの割合は、１４?：０．２１?：０．２?であり、前記前処理溶液に、直径８インチ、厚さ４８０μｍである２４枚のシリコン基板を浸漬することを特徴とする請求項１９に記載の駆動集積回路の製造方法。
【請求項２２】
前記反応溶液は、水酸化ナトリウムまたは水酸化カリウムを含むことを特徴とする請求項１６に記載の駆動集積回路の製造方法。
【請求項２３】
前記シリコン化合物は、珪酸ナトリウム（Ｎａ２ＳｉＯ３）であることを特徴とする請求項１６に記載の駆動集積回路の製造方法。
【請求項２４】
前記前処理溶液及び前記処理溶液を準備する段階は、３〜５回反復されることを特徴とする請求項１６に記載の駆動集積回路の製造方法。
【請求項２５】
前記電極端子部上には、１〜１０μｍの高さを有する表面積増加部が形成されることを特徴とする請求項１６に記載の駆動集積回路の製造方法。
【請求項２６】
前記表面積増加部は、円錐形状、三角錐形状、四角錐形状、多角錐形状で構成された群から選択されたいずれか一つ以上の形状を含むことを特徴とする請求項２５に記載の駆動集積回路の製造方法。
【請求項２７】
前記電極端子部上には、金属を含むバンプが形成されることを特徴とする請求項１６に記載の駆動集積回路の製造方法。
【請求項２８】
画像信号を駆動信号に変更する駆動集積回路の半導体基板から露出された電極端子部上にフォトレジストパターンを形成する段階と、
前記フォトレジストパターンをマスクとして前記電極端子部をエッチングして前記電極端子部上に表面積増加部を形成する段階とを有することを特徴とする駆動集積回路の製造方法。
【請求項２９】
前記フォトレジストパターンをマスクとして前記電極端子部上に、導電性バンプが形成する段階をさらに有することを特徴とする請求項２８に記載の駆動集積回路の製造方法。
【請求項３０】
画像信号を駆動信号に変更する駆動集積回路の半導体基板から露出された電極端子部上にビーズ（ｂｅａｄ）形状を有するエッチングプロテクタを付着する段階と、
前記エッチングプロテクタをマスクとして前記電極端子部をエッチングし、前記電極端子部上に表面積増加部を形成する段階とを有することを特徴とする駆動集積回路の製造方法。
【請求項３１】
前記表面積増加部に、前記エッチングプロテクタをマスクとして金属バンプを形成する段階を更に有することを特徴とする請求項３０に記載の駆動集積回路の製造方法。
【請求項３２】
前記電極端子部をエッチングする段階は、乾式エッチングを含むことを特徴とする請求項３１に記載の駆動集積回路の製造方法。
【請求項３３】
画像信号を駆動信号に変更する駆動集積回路の半導体基板から露出された電極端子部上に該電極端子部のエッチングを促進させる触媒を付着させる段階と、
前記触媒をエッチングマスクとして用いて前記電極端子部をエッチングして前記電極端子部上に表面積増加部を形成する段階とを有することを特徴とする駆動集積回路の製造方法。
【請求項３４】
前記フォトレジストパターンをマスクとして前記電極端子部上に、導電性バンプが形成する段階をさらに有することを特徴とする請求項３３に記載の駆動集積回路の製造方法。
【請求項３５】
前記電極端子部をエッチングする段階は、湿式エッチングを含むことを特徴とする請求項３４に記載の駆動集積回路の製造方法。
【請求項３６】
信号入力部を通じて印加された駆動信号に基づいて画像を表示するための表示部が形成された表示基板と、
前記駆動信号を発生する回路部が形成された半導体基板と、前記信号入力部の位置に対応して半導体基板上に形成され、表面積を増加させるための表面積増加部が形成された電極端子部と、該電極端子部の上面に形成され、前記信号入力部と電気的に連結する導電性バンプとを含む駆動集積回路とを有することを特徴とする表示装置。
【請求項３７】
前記各表面積増加部は、実質的に同一の寸法を有することを特徴とする請求項３６に記載の表示装置。
【請求項３８】
前記各表面積増加部は、多様な寸法を有することを特徴とする請求項３６に記載の表示装置。
【請求項３９】
前記表面積増加部は、１〜１０μｍ範囲の高さを有することを特徴とする請求項３６に記載の表示装置。
【請求項４０】
前記表面積増加部は、１０００μｍ２の面積に１０〜１０００個が形成されることを特徴とする請求項３９に記載の表示装置。
【請求項４１】
前記各表面積増加部は、円錐形状、三角錐形状、四角錐形状、及び多角錐形状で構成された群から選択されたいずれか一つ以上の形状を含むことを特徴とする請求項３６に記載の表示装置。
【請求項４２】
前記表示基板は、複数の第１電極を含む第１基板、前記第１基板と向かい合って対応し、第２電極を含む第２基板、及び前記第１基板と第２基板との間に介在された液晶層を含むことを特徴とする請求項３６に記載の表示装置。
【請求項４３】
前記導電性バンプは、前記電極端子部の前記表面積増加部と同等の表面積増加部を有し、前記導電性バンプの前記表面積増加部は、前記電極端子部と前記信号入力部との接触抵抗を減少させることを特徴とする請求項３６に記載の表示装置。
【請求項４４】
駆動回路及び表示パネルを具備する表示装置の画質を向上させる方法において、
非平面導電性バンプを前記駆動回路の電極端子部上に具備して前記導電性バンプの表面積を増加させて前記電極端子部と前記表示パネルの信号ラインとの接触抵抗を減少させる段階を含むことを特徴とする表示装置の画質を向上させる方法。
【請求項４５】
前記非平面導電性バンプを具備する段階は、前記導電性バンプで前記電極端子部をカバーする前に表面積増加部を前記電極端子部上に形成する段階を更に含むことを特徴とする請求項４４に記載の表示装置の画質を向上させる方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【公開番号】特開２００７−２７７２９（Ｐ２００７−２７７２９Ａ）
【公開日】平成１９年２月１日（２００７．２．１）
【国際特許分類】
【出願番号】特願２００６−１９０８１０（Ｐ２００６−１９０８１０）
【出願日】平成１８年７月１１日（２００６．７．１１）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【Ｆターム（参考）】
【公開日】平成１９年２月１日（２００７．２．１）
【国際特許分類】
【出願日】平成１８年７月１１日（２００６．７．１１）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【Ｆターム（参考）】
[ Back to top ]