ＰＬＬ周波数シンセサイザ
【課題】電圧制御発振器のゲイン特性の変動を抑制する。
【解決手段】電圧制御発振器11は、インダクタ100と、微調整コンデンサ101pと、粗調整コンデンサ102pとを含み、発振クロックCKoutを生成する。分周器12は、発振クロックCKoutを分周して分周クロックCKdivを生成する。直流電圧供給回路13は、粗調整モードにおいて、直流電圧V13を制御ノードNiに供給するとともに発振電圧VPの直流値に応じて直流電圧V13の電圧値を変化させる。周波数帯域選択回路14は、粗調整モードにおいて、電圧制御発振器11の発振周波数帯域が目標周波数に対応する発振周波数帯域に設定されるように、基準クロックと分周クロックとの周波数差に基づいて粗調整コンデンサ102pの容量値を切り替える。発振制御回路15は、微調整モードにおいて、基準クロックと分周クロックとの位相差に応じて制御電圧VTを増減させる。
【解決手段】電圧制御発振器11は、インダクタ100と、微調整コンデンサ101pと、粗調整コンデンサ102pとを含み、発振クロックCKoutを生成する。分周器12は、発振クロックCKoutを分周して分周クロックCKdivを生成する。直流電圧供給回路13は、粗調整モードにおいて、直流電圧V13を制御ノードNiに供給するとともに発振電圧VPの直流値に応じて直流電圧V13の電圧値を変化させる。周波数帯域選択回路14は、粗調整モードにおいて、電圧制御発振器11の発振周波数帯域が目標周波数に対応する発振周波数帯域に設定されるように、基準クロックと分周クロックとの周波数差に基づいて粗調整コンデンサ102pの容量値を切り替える。発振制御回路15は、微調整モードにおいて、基準クロックと分周クロックとの位相差に応じて制御電圧VTを増減させる。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＰＬＬ周波数シンセサイザに関し、さらに詳しくは、ＰＬＬ周波数シンセサイザの特性変動を抑制する技術に関する。
【背景技術】
【０００２】
従来より、発振周波数を任意に設定可能なＰＬＬ周波数シンセサイザは、様々な技術分野において利用されている。例えば、無線通信分野において、ＰＬＬ周波数シンセサイザは、電波の送受に必要なローカル信号を発生させるために利用されている。その一例として、特許文献１には、インダクタおよび容量を有する電圧制御発振器を備えたＰＬＬ周波数シンセサイザが開示されている。この電圧制御発振器は、インダクタと、両端の電圧差に応じて容量値が変化する可変容量素子と、複数のスイッチと、複数のスイッチにそれぞれ直列に接続された複数のコンデンサなどを有する。このＰＬＬ周波数シンセサイザでは、最初に、可変容量素子の一端に任意の制御電圧が与えられ、基準クロックと分周クロックとの周波数差に基づいて複数のスイッチのオン／オフが制御される。これにより、電圧制御発振器の発振周波数帯域が設定される。次に、基準クロックと分周クロックとの位相差に応じて、可変容量素子の一端に与えられる制御電圧が制御される。この制御電圧を変化させることにより、可変容量素子の容量値が変化し、その結果、電圧制御発振器から出力される発振クロックの発振周波数が変化する。このようして、発振クロックの発振周波数が制御される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−３３９３０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、可変容量素子の容量値は、可変容量素子の両端の電圧差に応じて非線形的に変化するため、電圧制御発振器のＶＣＯゲイン（制御電圧の単位電圧変化に対する発振周波数の変化量）は一定値にはならない。また、製造ばらつき、電源電圧の変動、温度変化などによって可変容量素子の他端電圧の直流値が変動した場合、電圧制御発振器のｆ−Ｖ特性（制御電圧と発振周波数との関係）が変動し、電圧制御発振器のＶＣＯゲインも変動してしまう。そのため、ＰＬＬ周波数シンセサイザの特性変動（例えば、ループ時定数のばらつき）を抑制することが困難であった。
【０００５】
例えば、可変容量素子の他端電圧の直流値が増加した場合、図１４のように、電圧制御発振器のｆ−Ｖ特性（制御電圧ＶＴと発振周波数ｆｖｃｏとの関係）を示したｆ−Ｖ特性曲線は、右側（制御電圧ＶＴが増加する方向）にシフトし、電圧制御発振器のＶＣＯゲインＫｖｃｏを示したゲイン特性曲線も、右側にシフトする。そのため、電圧制御発振器の発振周波数帯域が発振周波数帯域Ｂ０，Ｂ１，Ｂ２，Ｂ３のいずれかに設定された後に、制御電圧ＶＴは、電圧値ＶＬ９〜ＶＨ９の範囲よりも広い電圧値Ｖ９１〜ＶＨ９の範囲で変化してしまう。この場合、ＶＣＯゲインＫｖｃｏは、ゲイン値ＫＬ９〜ＫＨ９の範囲よりも広いゲイン値Ｋ９１〜ＫＨ９の範囲で変化してしまう。また、可変容量素子の他端電圧の直流値が減少した場合、図１５のように、ｆ−Ｖ特性曲線は、左側（制御電圧ＶＴが減少する方向）にシフトし、ゲイン特性曲線も、左側にシフトする。そのため、制御電圧ＶＴは、電圧値ＶＬ９〜ＶＨ９の範囲よりも広い電圧値Ｖ９２〜ＶＨ９の範囲で変化し、ＶＣＯゲインＫｖｃｏは、ゲイン値ＫＬ９〜ＫＨ９の範囲よりも広いゲイン値Ｋ９２〜ＫＨ９の範囲で変化してしまう。
【０００６】
そこで、この発明は、電圧制御発振器のゲイン特性の変動を抑制できるＰＬＬ周波数シンセサイザを提供することを目的とする。
【課題を解決するための手段】
【０００７】
この発明の１つの局面に従うと、ＰＬＬ周波数シンセサイザは、粗調整モードおよび微調整モードを有するＰＬＬ周波数シンセサイザであって、インダクタと、制御ノードと発振ノードとの間に接続され上記制御ノードと上記発振ノードとの電圧差に応じて容量値を連続的に変更可能な微調整コンデンサと、容量値を段階的に切替可能な粗調整コンデンサとを含み、上記インダクタのインダクタンス値と上記微調整コンデンサおよび上記粗調整コンデンサの容量値とに応じた発振周波数を有する発振クロックを生成する電圧制御発振器と、上記発振クロックを分周して分周クロックを生成する分周器と、上記粗調整モードにおいて、直流電圧を上記制御ノードに供給するとともに上記発振ノードにおける発振電圧の直流値に応じて上記直流電圧の電圧値を変化させ、上記微調整モードにおいて、上記直流電圧の供給を停止する直流電圧供給回路と、上記粗調整モードにおいて、上記電圧制御発振器の発振周波数帯域が基準クロックの周波数と上記分周器の分周比とによって定められる目標周波数に対応する発振周波数帯域に設定されるように、上記基準クロックと上記分周クロックとの周波数差に基づいて上記粗調整コンデンサの容量値を切り替える周波数帯域選択回路と、上記微調整モードにおいて、上記基準クロックと上記分周クロックとの位相差に応じて上記制御ノードにおける制御電圧を増減させる発振制御回路とを備える。このように構成することにより、電圧制御発振器のゲイン特性の変動を抑制でき、ＰＬＬ周波数シンセサイザの特性変動を抑制できる。
【０００８】
また、上記微調整コンデンサは、上記発振電圧から上記制御電圧を減算して得られる差電圧が大きくなるほど容量値が大きくなる容量特性を有し、上記直流電圧供給回路は、上記発振電圧の直流値が予め定められた基準値よりも高い場合には、上記発振電圧の直流値と上記基準値との差に応じて上記直流電圧の電圧値を増加させ、上記発振電圧の直流値が上記基準値よりも低い場合には、上記発振電圧の直流値と上記基準値との差に応じて上記直流電圧の電圧値を減少させても良い。
【０００９】
または、上記微調整コンデンサは、上記制御電圧から上記発振電圧を減算して得られる差電圧が大きくなるほど容量値が大きくなる容量特性を有し、上記直流電圧供給回路は、上記発振電圧の直流値が予め定められた基準値よりも高い場合には、上記発振電圧の直流値と上記基準値との差に応じて上記直流電圧の電圧値を減少させ、上記発振電圧の直流値が上記基準値よりも低い場合には、上記発振電圧の直流値と上記基準値との差に応じて上記直流電圧の電圧値を増加させても良い。
【００１０】
さらに、上記ＰＬＬ周波数シンセサイザは、上記電圧制御発振器と同一の構成を有するモニタ回路をさらに備え、上記直流電圧供給回路は、上記モニタ回路の発振ノードに発生するモニタ電圧を受け、上記モニタ電圧の直流値に応じて上記直流電圧の電圧値を変化させても良い。このように構成することにより、発振クロックにノイズが重畳することを抑制できる。
【００１１】
または、上記ＰＬＬ周波数シンセサイザは、上記電圧制御発振器の発振ノードにおける電圧特性を擬似的に再現し、上記電圧特性に基づいて上記発振電圧の直流値に相当するモニタ電圧を生成するモニタ回路をさらに備え、上記直流電圧供給回路は、上記モニタ回路によって生成されたモニタ電圧を受け、上記モニタ電圧に応じて上記直流電圧の電圧値を変化させても良い。このように構成することにより、発振クロックにノイズが重畳することを抑制しつつ、モニタ回路の回路面積を削減できる。
【発明の効果】
【００１２】
以上のように、電圧制御発振器のゲイン特性の変動を抑制できる。
【図面の簡単な説明】
【００１３】
【図１】実施形態１によるＰＬＬ周波数シンセサイザの構成例を示す図。
【図２】図１に示した直流電圧供給回路の構成例を示す図。
【図３】図１に示したＰＬＬ周波数シンセサイザの基本動作について説明するための図。
【図４】発振電圧の直流値が基準値よりも高い場合における電圧制御発振器のｆ−Ｖ特性およびゲイン特性について説明するための図。
【図５】発振電圧の直流値が基準値よりも低い場合における電圧制御発振器のｆ−Ｖ特性およびゲイン特性について説明するための図。
【図６】図１に示した直流電圧供給回路の変形例について説明するための図。
【図７】電圧生成部の変形例について説明するための図。
【図８】実施形態２によるＰＬＬ周波数シンセサイザの構成例を示す図。
【図９】図８に示したモニタ回路および直流電圧供給回路の変形例について説明するための図。
【図１０】実施形態３によるＰＬＬ周波数シンセサイザの構成例を示す図。
【図１１】図１０に示した直流電圧供給回路の構成例を示す図。
【図１２】発振電圧の直流値が基準値よりも高い場合における電圧制御発振器のｆ−Ｖ特性およびゲイン特性について説明するための図。
【図１３】発振電圧の直流値が基準値よりも低い場合における電圧制御発振器のｆ−Ｖ特性およびゲイン特性について説明するための図。
【図１４】可変容量素子の他端電圧の直流値が増加した場合について説明するための図。
【図１５】可変容量素子の他端電圧の直流値が減少した場合について説明するための図。
【発明を実施するための形態】
【００１４】
以下、この発明の実施形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付してその説明を繰り返さない。
【００１５】
（実施形態１）
図１は、実施形態１によるＰＬＬ周波数シンセサイザの構成例を示す。このＰＬＬ周波数シンセサイザは、粗調整モードと、微調整モードとを有するものであり、電圧制御発振器１１と、プログラマブル分周器１２と、直流電圧供給回路１３と、周波数帯域選択回路１４と、発振制御回路１５とを備える。
【００１６】
〔電圧制御発振器〕
電圧制御発振器１１は、インダクタ１００と、微調整コンデンサ１０１ｐ，１０１ｎと、粗調整コンデンサ１０２ｐ，１０２ｎと、ｐＭＯＳトランジスタＭＰ１，ＭＰ２と、ｎＭＯＳトランジスタＭＮ１，ＭＮ２とを含む。
【００１７】
インダクタ１００は、発振ノードＮｐと発振ノードＮｎとの間に接続される。微調整コンデンサ１０１ｐは、制御ノードＮｉと発振ノードＮｐとの間に接続され、微調整コンデンサ１０１ｎは、制御ノードＮｉと発振ノードＮｎとの間に接続される。微調整コンデンサ１０１ｐの容量値は、微調整コンデンサ１０１ｐの両端の電圧差（すなわち、制御ノードＮｉと発振ノードＮｐとの電圧差）に応じて連続的に変更可能である。ここでは、微調整コンデンサ１０１ｐは、発振ノードＮｐにおける発振電圧ＶＰから制御ノードＮｉにおける制御電圧ＶＴを減算して得られる差電圧が大きくなるほど容量値が大きくなる容量特性を有する。例えば、微調整コンデンサ１０１ｐは、制御ノードＮｉに接続されたソースおよびドレインと発振ノードＮｐに接続されたゲートとを有するＭＯＳ型可変容量素子によって構成される。微調整コンデンサ１０１ｎは、微調整コンデンサ１０１ｐと同様の構成である。
【００１８】
粗調整コンデンサ１０２ｐは、発振ノードＮｐと接地ノードとの間に接続され、粗調整コンデンサ１０２ｎは、発振ノードＮｎと接地ノードとの間に接続される。粗調整コンデンサ１０２ｐの容量値は、周波数帯域選択回路１４からの制御信号ＣＮＴによって段階的に切替可能である。例えば、粗調整コンデンサ１０２ｐは、複数の固定コンデンサと、制御信号ＣＮＴに応答して複数の固定コンデンサの接続状態を切り替える複数のスイッチ素子とによって構成される。粗調整コンデンサ１０２ｎは、粗調整コンデンサ１０２ｐと同様の構成である。
【００１９】
ｐＭＯＳトランジスタＭＰ１，ＭＰ２のソースは、電源ノードに接続され、ｐＭＯＳトランジスタＭＰ１のドレインおよびｐＭＯＳトランジスタＭＰ２のゲートは、発振ノードＮｐに接続され、ｐＭＯＳトランジスタＭＰ１のゲートおよびｐＭＯＳトランジスタＭＰ２のドレインは、発振ノードＮｎに接続される。ｎＭＯＳトランジスタＭＮ１，ＭＮ２のソースは、接地ノードに接続され、ｎＭＯＳトランジスタＭＮ１のドレインおよびｎＭＯＳトランジスタＭＮ２のゲートは、発振ノードＮｐに接続され、ｎＭＯＳトランジスタＭＮ１のゲートおよびｎＭＯＳトランジスタＭＮ２のドレインは、発振ノードＮｎに接続される。
【００２０】
〔発振周波数帯域〕
電圧制御発振器１１は、インダクタ１００のインダクタンス値と微調整コンデンサ１０１ｐ，１０１ｎおよび粗調整コンデンサ１０２ｐ，１０２ｎの容量値とに応じた発振周波数を有する発振クロックＣＫｏｕｔを生成する。電圧制御発振器１１の発振周波数帯域は、粗調整コンデンサ１０２ｐ，１０２ｎの容量値に応じて切り替えられる。例えば、図３のように、電圧制御発振器１１は、４段階の発振周波数帯域Ｂ０，Ｂ１，Ｂ２，Ｂ３を有しており、粗調整コンデンサ１０２ｐ，１０２ｎの容量値を最小値から１段階ずつ高くした場合、電圧制御発振器１１の発振周波数帯域は、発振周波数帯域Ｂ０，Ｂ１，Ｂ２，Ｂ３の順番で切り替わる。それぞれの発振周波数帯域における発振周波数は、微調整コンデンサ１０１ｐ，１０１ｎの容量値に応じて連続的に変化する。例えば、図３のように、発振周波数帯域Ｂ０，Ｂ１，Ｂ２，Ｂ３のそれぞれにおいて、発振周波数ｆｖｃｏは、制御電圧ＶＴの増加に応じて非線形的に増加していく。
【００２１】
さらに、図３では、制御電圧ＶＴが電圧値ＶＬ０〜ＶＨ０の範囲で変化した場合、電圧制御発振器１１のＶＣＯゲインＫｖｃｏは、ゲイン値Ｋ１〜Ｋ２の範囲で変化する。ＶＣＯゲインＫｖｃｏは、制御電圧ＶＴの単位電圧変化に対する発振周波数ｆｖｃｏの変化量（発振周波数ｆｖｃｏを制御電圧ＶＴで微分した値）に相当する。なお、ＰＬＬ周波数シンセサイザの特性変動（例えば、ループ時定数のばらつき）を抑制するためには、ＶＣＯゲインＫｖｃｏの変化幅を狭くすることが好ましい。また、電圧値ＶＬ０〜ＶＨ０の範囲において発振周波数帯域Ｂ０，Ｂ１，Ｂ２，Ｂ３が互いに重複しないように、発振周波数帯域Ｂ０，Ｂ１，Ｂ２，Ｂ３が設定されている（すなわち、粗調整コンデンサ１０２ｐ，１０２ｎの容量値の変化幅が設定されている）。このように、発振周波数帯域Ｂ０，Ｂ１，Ｂ２，Ｂ３は、それぞれ、周波数ｆ０〜ｆ１の範囲，周波数ｆ１〜ｆ２の範囲，周波数ｆ２〜ｆ３の範囲，周波数ｆ３〜ｆ４の範囲に対応している。
【００２２】
〔プログラマブル分周器〕
図１に戻って、プログラマブル分周器１２は、予め設定された分周比Ｄ１２に応じて発振クロックＣＫｏｕｔを分周して分周クロックＣＫｄｉｖを生成する。
【００２３】
〔直流電圧供給回路〕
直流電圧供給回路１３は、粗調整モードにおいて、直流電圧Ｖ１３を制御ノードＮｉに供給するとともに、発振電圧ＶＰ，ＶＮの直流値に応じて直流電圧Ｖ１３の電圧値を変化させる。ここでは、直流電圧供給回路１３は、発振電圧ＶＰ，ＶＮの直流値が予め定められた基準値（例えば、電源電圧の１／２）よりも高い場合には、発振電圧ＶＰ，ＶＮの直流値と基準値との差に応じて直流電圧Ｖ１３の電圧値を増加させ、発振電圧ＶＰ，ＶＮの直流値が基準値よりも低い場合には、発振電圧ＶＰ，ＶＮの直流値と基準値との差に応じて直流電圧Ｖ１３の電圧値を減少させる。また、直流電圧供給回路１３は、粗調整モードにおいて、直流電圧Ｖ１３の供給を停止する。
【００２４】
図２のように、例えば、直流電圧供給回路１３は、電圧検出部１１１と、電圧生成部１１２と、出力切替部１１３とを含む。電圧検出部１１１は、発振電圧ＶＰ，ＶＮの高周波数成分を減衰させて発振電圧ＶＰ，ＶＮの直流値ＶＤを検出する。電圧検出部１１１は、抵抗素子Ｒ１２１，Ｒ１２２および容量素子Ｃ１２３によって構成されたローパスフィルタであっても良い。電圧生成部１１２は、電圧検出部１１１によって検出された発振電圧ＶＰ，ＶＮの直流値ＶＤに応じた直流電圧Ｖ１３を生成する。ここでは、電圧生成部１１２は、直流電圧Ｖ１３の電圧値が発振電圧ＶＰ，ＶＮの直流値ＶＤに一致するように、直流電圧Ｖ１３の電圧値を変化させる。電圧生成部１１２は、オペアンプＡ１２４，ｐＭＯＳトランジスタＴ１２５，および抵抗素子Ｒ１２６によって構成された定電圧回路であっても良い。出力切替部１１３は、周波数帯域選択回路１４からの制御信号Ｓ１３に応答してオン／オフを切り替える。出力切替部１１３は、微調整モードにおいてオン状態に設定され、微調整モードにおいてオフ状態に設定される。
【００２５】
〔周波数帯域選択回路〕
図１に戻って、周波数帯域選択回路１４は、粗調整モードにおいて、電圧制御発振器１１の発振周波数帯域が目標周波数（基準クロックＣＫｒｅｆの周波数とプログラマブル分周器１２の分周比Ｄ１２とによって定められる周波数）に対応する発振周波数帯域に設定されるように、基準クロックＣＫｒｅｆと分周クロックＣＫｄｉｖとの周波数差に基づいて粗調整コンデンサ１０２ｐ，１０２ｎの容量値を切り替える。
【００２６】
〔発振制御回路〕
発振制御回路１５は、微調整モードにおいて、基準クロックＣＫｒｅｆと分周クロックＣＫｄｉｖとの位相差に応じて制御ノードＮｉにおける制御電圧ＶＴを増減させる。また、発振制御回路１５は、粗調整モードにおいて、制御電圧ＶＴの増減処理を実行しない。例えば、発振制御回路１５は、位相差検出器（ＰＤ）１６と、チャージポンプ（ＣＰ）１７と、ローパスフィルタ（ＬＰＦ）１８とを含む。位相差検出器１６は、分周クロックＣＫｄｉｖの位相が基準クロックＣＫｒｅｆの位相よりも遅れている場合にはアップ信号ＵＰを出力し、分周クロックＣＫｄｉｖの位相が基準クロックＣＫｒｅｆの位相よりも進んでいる場合にはダウン信号ＤＮを出力する。チャージポンプ１７は、アップ信号ＵＰに応答して出力電圧を増加させ、ダウン信号ＤＮに応答して出力電圧を減少させる。また、チャージポンプ１７は、周波数帯域選択回路１４からの制御信号Ｓ１５によってハイ・インピーダンス状態に設定される。ローパスフィルタ１８は、チャージポンプ１７の出力電圧の高周波成分を減衰させて制御ノードＮｉに供給する。なお、直流電圧Ｖ１３は、ローパスフィルタ１８を介して制御ノードＮｉに供給されても良いし、ローパスフィルタ１８を介さずに制御ノードＮｉに直接供給されても良い。
【００２７】
〔基本動作〕
次に、図３を参照しつつ、図１に示したＰＬＬ周波数シンセサイザによる基本動作について説明する。ＰＬＬ周波数シンセサイザは、粗調整モードにおいて発振周波数帯域Ｂ０，Ｂ１，Ｂ２，Ｂ３の中から目標周波数ｆｘに対応する発振周波数帯域Ｂ１を選択した後に微調整モードに移行し、微調整モードにおいて基準クロックＣＫｒｅｆと分周クロックＣＫｄｉｖとの位相差に応じて発振クロックＣＫｏｕｔの発振周波数を制御する。
【００２８】
まず、周波数帯域選択回路１４は、制御信号Ｓ１３を用いて直流電圧供給回路１３の出力切替部１１３をオン状態に設定し、制御信号Ｓ１５を用いてチャージポンプ１７をハイ・インピーダンス状態に設定する。直流電圧供給回路１３は、電圧値ＶＨ０を有する直流電圧Ｖ１３を供給する。これにより、制御電圧ＶＴの電圧値は“電圧値ＶＨ０”に設定される。また、周波数帯域選択回路１４は、粗調整コンデンサ１０２ｐ，１０２ｎの容量値を切り替えながら（すなわち、電圧制御発振器１１の発振周波数帯域を切り替えながら）、基準クロックＣＫｒｅｆの周波数と分周クロックＣＫｄｉｖの周波数とを比較する。例えば、周波数帯域選択回路１４は、電圧制御発振器１１の発振周波数を発振周波数帯域Ｂ３，Ｂ２，Ｂ１，Ｂ０の順番で１段階ずつ上げていく。この場合、制御電圧ＶＴの電圧値は“電圧値ＶＨ０”に設定されているので、発振クロックＣＫｏｕｔの発振周波数は、周波数ｆ３，ｆ２，ｆ１，ｆ０の順番で増加していく。ここで、電圧制御発振器１１の発振周波数帯域が発振周波数帯域Ｂ２から発振周波数帯域Ｂ１に切り替えられると、分周クロックＣＫｄｉｖの周波数は、基準クロックＣＫｒｅｆの周波数よりも高くなる。すなわち、分周クロックＣＫｄｉｖと基準クロックＣＫｒｅｆとの周波数の高低が逆転する。このようにして、電圧制御発振器１１の発振周波数帯域は、目標周波数ｆｘに対応する発振周波数帯域Ｂ１に設定される。
【００２９】
次に、周波数帯域選択回路１４は、制御信号Ｓ１３を用いて直流電圧供給回路１３の出力切替部１１３をオン状態からオフ状態に設定し、制御信号Ｓ１５を用いてチャージポンプ１７のハイ・インピーダンス状態を解除する。発振制御回路１５は、基準クロックＣＫｒｅｆと分周クロックＣＫｄｉｖとの位相差に応じて制御電圧ＶＴを増減させる。これにより、制御電圧ＶＴの電圧値は“電圧値Ｖｘ”に設定され、発振クロックＣＫｏｕｔの発振周波数は“目標周波数ｆｘ”に設定される。
【００３０】
〔発振電圧の直流値の変動〕
次に、製造ばらつき、電源電圧の変動、温度変化などによって発振電圧ＶＰ，ＶＮの直流値が基準値から変動した場合について説明する。
【００３１】
発振電圧ＶＰ，ＶＮの直流値が基準値よりも高くなった場合、図４のように、発振電圧ＶＰ，ＶＮの直流値の増加分に応じて、電圧制御発振器１１のｆ−Ｖ特性（制御電圧ＶＴと発振周波数ｆｖｃｏとの関係）を示したｆ−Ｖ特性曲線は、右側（制御電圧ＶＴが増加する方向）にシフトする。これに伴い、電圧制御発振器１１のＶＣＯゲインＫｖｃｏを示したゲイン特性曲線も、右側にシフトする。これにより、ＶＣＯゲインＫｖｃｏがゲイン値Ｋ１〜Ｋ２の範囲で変化する制御電圧ＶＴの範囲は、電圧値ＶＬ０〜ＶＨ０の範囲から電圧値ＶＬ１〜ＶＨ１の範囲にシフトする。ここで、直流電圧供給回路１３は、発振電圧ＶＰ，ＶＮの直流値の増加分に応じて直流電圧Ｖ１３の電圧値を増加させる。これにより、直流電圧Ｖ１３の電圧値は、電圧値ＶＨ０から電圧値ＶＨ１にシフトする。その結果、微調整モードにおいて制御電圧ＶＴを電圧値ＶＬ１〜ＶＨ１の範囲で変化させることができるので、ＶＣＯゲインＫｖｃｏの変化幅をゲイン値Ｋ１〜Ｋ２の範囲に維持できる。
【００３２】
一方、発振電圧ＶＰ，ＶＮの直流値が基準値よりも低くなった場合、図５のように、発振電圧ＶＰ，ＶＮの直流値の減少分に応じて、ｆ−Ｖ特性曲線は、左側（制御電圧ＶＴが減少する方向）にシフトする。これに伴い、ゲイン特性曲線も左側にシフトするため、ＶＣＯゲインＫｖｃｏがゲイン値Ｋ１〜Ｋ２の範囲で変化する制御電圧ＶＴの範囲は、電圧値ＶＬ０〜ＶＨ０の範囲から電圧値ＶＬ２〜ＶＨ２の範囲にシフトする。ここで、直流電圧供給回路１３は、発振電圧ＶＰ，ＶＮの直流値の減少分に応じて直流電圧Ｖ１３の電圧値を減少させる。これにより、直流電圧Ｖ１３の電圧値は、電圧値ＶＨ０から電圧値ＶＨ２にシフトする。そのため、微調整モードにおいて制御電圧ＶＴを電圧値ＶＬ２〜ＶＨ２の範囲で変化させることができるので、ＶＣＯゲインＫｖｃｏの変化幅をゲイン値Ｋ１〜Ｋ２の範囲に維持できる。
【００３３】
以上のように、発振電圧ＶＰ，ＶＮの直流値の変動量に応じて直流電圧Ｖ１３の電圧値を変化させることにより、電圧制御発振器１１のゲイン特性の変動を抑制できる。これにより、ＰＬＬ周波数シンセサイザの特性変動（例えば、ループ時定数のばらつき）を抑制できる。
【００３４】
（実施形態１の変形例）
なお、直流電圧供給回路１３は、発振電圧ＶＰ，ＶＮの両方ではなくいずれか一方の直流値に応じて直流電圧Ｖ１３の電圧値を変化させても良い。また、直流電圧供給回路１３は、直流電圧Ｖ１３の電圧値が発振電圧ＶＰ，ＶＮの直流値（または、発振電圧ＶＰ，ＶＮのいずれか一方の直流値）に予め定められたオフセット値を加算して得られる電圧値に一致するように直流電圧Ｖ１３の電圧値を変化させても良い。例えば、図１に示したＰＬＬ周波数シンセサイザは、直流電圧供給回路１３に代えて、図６に示した直流電圧供給回路１３ａを備えていても良い。直流電圧供給回路１３ａにおいて、電圧検出部１１１ａは、発振電圧ＶＰの高周波数成分を減衰させて発振電圧ＶＰの直流値ＶＤを検出する。例えば、電圧検出部１１１ａは、抵抗素子Ｒ１２１および容量値Ｃ１２３によって構成されたローパスフィルタである。電圧生成部１１２ａは、電圧検出部１１１ａによって検出された発振電圧ＶＰの直流値ＶＤにオフセット値を加算して得られる電圧値を有する直流電圧Ｖ１３を生成する。例えば、電圧生成部１１２ａは、オペアンプＡ１２４，ｐＭＯＳトランジスタＴ１２５，抵抗素子Ｒ１２６，Ｒ１２７によって構成された定電圧回路である。このように、直流電圧Ｖ１３がオフセット値を含むことにより、粗調整モードにおける制御電圧ＶＴの電圧値を発振電圧ＶＰ，ＶＮの直流値とは異なる任意の電圧値（例えば、電圧値ＶＬ０）に設定できる。また、粗調整モードにおける制御電圧ＶＴの電圧値を調整することにより、微調整モードにおける制御電圧ＶＴの変化範囲を調整できるので、電圧制御発振器１１のゲイン特性をさらに改善できる。
【００３５】
さらに、直流電圧Ｖ１３に含まれるオフセット値は、可変値であっても良い。例えば、図２，図６に示した直流電圧供給回路１３，１３ａは、電圧生成部１１２，１１２ａに代えて、図７に示した電圧生成部１１２ｂを含んでいても良い。電圧生成部１１２ｂは、直流電圧Ｖ１３の電圧値が発振電圧ＶＰ，ＶＮの直流値にオフセット値を加算して得られる電圧値に一致するように、直流電圧Ｖ１３の電圧値を変化させる。また、電圧生成部１１２ｂは、外部からの制御信号ＳＥＬ１，ＳＥＬ２に応答してオフセット値を変更する。例えば、電圧生成部１１２ｂは、図２に示した抵抗素子Ｒ１２６に代えて、直列接続されたｎ個の抵抗素子Ｒ１，Ｒ２，…，Ｒｎと、切替部１３１，１３２とを含む。切替部１３１は、制御信号ＳＥＬ１に応答してｎ個の抵抗素子Ｒ１，Ｒ２，…，Ｒｎのうちいずれか１つをオペアンプＡ１２４の非反転入力端子に接続し、切替部１３２は、制御信号ＳＥＬ２に応答してｎ個の抵抗素子Ｒ１，Ｒ２，…，Ｒｎのうちいずれか１つを出力切替部１１３に接続する。このように、直流電圧Ｖ１３に含まれるオフセット値を可変値にすることにより、粗調整モードにおける制御電圧ＶＴの電圧値および微調整モードにおける制御電圧ＶＴの変化範囲を任意に設定できる。
【００３６】
（実施形態２）
図８は、実施形態２によるＰＬＬ周波数シンセサイザの構成例を示す。このＰＬＬ周波数シンセサイザは、図１に示したＰＬＬ周波数シンセサイザの構成に加えて、電圧制御発振器１１と同一の構成を有するモニタ回路２１を備える。周波数帯域選択回路１４は、電圧制御発振器１１に含まれる粗調整コンデンサ１０２ｐ，１０２ｎの容量値を切り替えるとともに、モニタ回路２１に含まれる粗調整コンデンサ１０２ｐ，１０２ｎの容量値も切り替える。また、電圧制御発振器１１と同様に、モニタ回路２１の制御ノードＮｉには、制御電圧ＶＴが供給される。直流電圧供給回路１３は、発振電圧ＶＰ，ＶＮの代わりにモニタ回路２１の発振ノードＮｐ，Ｎｎに発生するモニタ電圧ＶＭＰ，ＶＭＮを受け、モニタ電圧ＶＭＰ，ＶＭＮの直流値に応じて直流電圧Ｖ１３の電圧値を変化させる。
【００３７】
以上のように、電圧制御発振器１１の発振電圧ＶＰ，ＶＮの代わりにモニタ回路２１のモニタ電圧ＶＭＰ，ＶＭＮを直流電圧供給回路１３に与えることにより、電圧制御発振器１１の発振ノードＮｐ，Ｎｎに直流電圧供給回路１３を接続しなくても良くなるので、発振クロックＣＫｏｕｔにノイズが重畳することを抑制できる。
【００３８】
（実施形態２の変形例）
なお、図８に示したＰＬＬ周波数シンセサイザは、モニタ回路２１および直流電圧供給回路１３に代えて、図９に示したモニタ回路２１ａおよび直流電圧供給回路２３を備えていても良い。モニタ回路２１ａは、ｐＭＯＳトランジスタＭＰ３と、ｎＭＯＳトランジスタＭＮ３とを含む。ｐＭＯＳトランジスタＭＰ３のソースは、電源ノードに接続され、ｎＭＯＳトランジスタＭＮ３のソースは、接地ノードに接続され、ｐＭＯＳトランジスタＭＰ３のドレインおよびゲートとｎＭＯＳトランジスタＭＮ３のドレインおよびゲートは、モニタノードＮｍに接続される。すなわち、ｐＭＯＳトランジスタＭＰ３およびｎＭＯＳトランジスタＭＮ３は、電圧制御発振器１１に含まれるｐＭＯＳトランジスタＭＮ１およびｎＭＯＳトランジスタＭＮ１にそれぞれ対応する。このように構成することにより、電圧制御発振器１１の発振ノードＮｐにおける電圧特性がモニタノードＮｍに擬似的に再現される。これにより、モニタノードＮｍには、電圧制御発振器１１の発振ノードＮｐにおける発振電圧ＶＰの直流値に相当するモニタ電圧ＶＭが発生する。
【００３９】
直流電圧供給回路２３は、発振電圧ＶＰ，ＶＮの代わりにモニタ回路２１ａによって生成されたモニタ電圧ＶＭを受け、モニタ電圧ＶＭに応じて直流電圧Ｖ１３の電圧値を変化させる。ここでは、モニタ電圧ＶＭの直流値を検出しなくても良いので、直流電圧供給回路２３は、電圧検出回路１１１，１１１ａを含んでいなくても良い。
【００４０】
以上のように、簡素化されたモニタ回路によって電圧制御発振器１１の発振電圧ＶＰ，ＶＮの直流値を擬似的に再現することにより、発振クロックＣＫｏｕｔにノイズが重畳することを抑制しつつ、図８に示したモニタ回路２１よりも回路面積を削減できる。
【００４１】
（実施形態３）
図１０は、実施形態３によるＰＬＬ周波数シンセサイザの構成例を示す。このＰＬＬ周波数シンセサイザは、図１に示した電圧制御発振器１１および直流電圧供給回路１３に代えて、電圧制御発振器３１および直流電圧供給回路３３を備える。
【００４２】
〔電圧制御発振器〕
電圧制御発振器３１は、図１に示した微調整コンデンサ１０１ｐ，１０１ｎに代えて、微調整コンデンサ３０１ｐ，３０１ｎを含む。その他の構成は、図１に示した電圧制御発振器１１と同様である。微調整コンデンサ３０１ｐは、制御電圧ＶＴから発振電圧ＶＰを減算して得られる差電圧が大きくなるほど容量値が大きくなる容量特性を有する。例えば、微調整コンデンサ３０１ｐは、発振ノードＮｐに接続されたソースおよびドレインと制御ノードＮｉに接続されたゲートとを有するＭＯＳ型可変容量素子によって構成される。微調整コンデンサ３０１ｎは、微調整コンデンサ３０１ｐと同様の構成である。
【００４３】
〔直流電圧供給回路〕
直流電圧供給回路３３は、粗調整モードにおいて、直流電圧Ｖ３３を制御ノードＮｉに供給する。ここでは、直流電圧供給回路３３は、発振電圧ＶＰ，ＶＮの直流値が予め定められた基準値（例えば、電源電圧の１／２）よりも高い場合には、発振電圧ＶＰ，ＶＮの直流値と基準値との差に応じて直流電圧Ｖ３３の電圧値を減少させ、発振電圧ＶＰ，ＶＮの直流値が基準値よりも低い場合には、発振電圧ＶＰ，ＶＮの直流値と基準値との差に応じて直流電圧Ｖ３３の電圧値を増加させる。また、直流電圧供給回路３３は、微調整モードにおいて、直流電圧Ｖ３３の供給を停止する。
【００４４】
例えば、図１１のように、直流電圧供給回路３３は、電圧検出部１１１と、電圧生成部３１２と、出力切替部１１３とを含む。電圧生成部３１２は、発振電圧ＶＰ，ＶＮの直流値が基準値よりも高い場合には、直流電圧Ｖ３３の電圧値が所定値（例えば、基準値）から差分値（発振電圧ＶＰ，ＶＮの直流値と基準値と差）を減算して得られる電圧値に一致するように直流電圧Ｖ３３の電圧値を変化させ、発振電圧ＶＰ，ＶＮの直流値が基準値よりも低い場合には、直流電圧Ｖ３３の電圧値が所定値に差分値を加算して得られる電圧値に一致するように直流電圧Ｖ３３の電圧値を変化させる。電圧生成部３１２は、ｐＭＯＳトランジスタＴ３２１および抵抗素子Ｒ３２２，Ｒ３２３によって構成されていても良い。
【００４５】
〔位相差検出器〕
また、ここでは、位相差検出器１６は、分周クロックＣＫｄｉｖの位相が基準クロックＣＫｒｅｆの位相よりも遅れている場合には、ダウン信号ＤＮを出力し、分周クロックＣＫｄｉｖの位相が基準クロックＣＫｒｅｆの位相よりも進んでいる場合には、アップ信号ＵＰを出力する。
【００４６】
〔発振電圧の直流値の変動〕
次に、製造ばらつき、電源電圧の変動、温度変化などによって発振電圧ＶＰ，ＶＮの直流値が基準値から変動した場合について説明する。
【００４７】
発振電圧ＶＰ，ＶＮの直流値が基準値よりも高くなった場合、図１２のように、発振電圧ＶＰ，ＶＮの直流値の増加分に応じて、ｆ−Ｖ特性曲線は、左側（制御電圧ＶＴが減少する方向）にシフトする。これに伴い、ゲイン特性曲線も、左側にシフトする。これにより、ＶＣＯゲインＫｖｃｏがゲイン値Ｋ１〜Ｋ２の範囲で変化する制御電圧ＶＴの範囲は、電圧値ＶＬ０〜ＶＨ０の範囲から電圧値ＶＬ３〜ＶＨ３の範囲にシフトする。ここで、直流電圧供給回路３３は、発振電圧ＶＰ，ＶＮの直流値の増加分に応じて直流電圧Ｖ３３の電圧値を減少させる。これにより、直流電圧Ｖ１３の電圧値は、電圧値ＶＨ０から電圧値ＶＨ３にシフトする。そのため、微調整モードにおいて制御電圧ＶＴを電圧値ＶＬ３〜ＶＨ３の範囲で変化させることができるので、ＶＣＯゲインＫｖｃｏの変化幅をゲイン値Ｋ１〜Ｋ２の範囲に維持できる。
【００４８】
一方、発振電圧ＶＰ，ＶＮの直流値が基準値よりも低くなった場合、図１３のように、発振電圧ＶＰ，ＶＮの直流値の減少分に応じて、ｆ−Ｖ特性曲線は、右側（制御電圧ＶＴが増加する方向）にシフトする。これに伴い、ゲイン特性曲線も右側にシフトする。これにより、ＶＣＯゲインＫｖｃｏがゲイン値Ｋ１〜Ｋ２の範囲で変化する制御電圧ＶＴの範囲は、電圧値ＶＬ０〜ＶＨ０の範囲から電圧値ＶＬ４〜ＶＨ４の範囲にシフトする。ここで、直流電圧供給回路３３は、発振電圧ＶＰ，ＶＮの直流値の減少分に応じて直流電圧Ｖ３３の電圧値を増加させる。これにより、直流電圧Ｖ３３の電圧値は、電圧値ＶＨ０から電圧値ＶＨ４にシフトする。そのため、微調整モードにおいて制御電圧ＶＴを電圧値ＶＬ４〜ＶＨ４の範囲で変化させることができるので、ＶＣＯゲインＫｖｃｏの変化幅をゲイン値Ｋ１〜Ｋ２の範囲に維持できる。
【００４９】
以上のように、発振電圧ＶＰ，ＶＮの直流値の変動量に応じて直流電圧Ｖ３３の電圧値を変化させることにより、電圧制御発振器３１のゲイン特性の変動を抑制できる。これにより、ＰＬＬ周波数シンセサイザの特性変動を抑制できる。
【００５０】
なお、実施形態１の変形例と同様に、直流電圧Ｖ３３は、オフセット値を含んでいても良い。さらに、直流電圧Ｖ３３に含まれるオフセット値が可変値であっても良い。
【００５１】
また、実施形態２と同様に、図１０に示したＰＬＬ周波数シンセサイザは、電圧制御発振器３１と同一の構成を有するモニタ回路をさらに備えていても良い。この場合、直流電圧供給回路３３は、モニタ回路の発振ノードＮｐ，Ｎｎにそれぞれ発生するモニタ電圧の直流値に応じて直流電圧Ｖ３３の電圧値を変化させても良い。または、実施形態２の変形例と同様に、図１０に示したＰＬＬ周波数シンセサイザは、図９に示したモニタ回路２１ａをさらに備えていても良い。この場合、直流電圧供給回路３３は、電圧検出部１１１を含んでいなくても良い。
【００５２】
（その他の実施形態）
以上の各実施形態において、微調整コンデンサ１０１ｐ，１０１ｎ，３０１ｐ，３０１ｎは、ＭＯＳ型可変容量素子であっても良いし、可変容量ダイオードであっても良い。また、電圧制御発振器１１，３１の構成は、図１，図１０に示した構成（差動型）に限らず、他の構成であっても良い。電圧制御発振器は、少なくとも１つのインダクタと、少なくとも１つの微調整コンデンサと、少なくとも１つの粗調整コンデンサとを含むものであっても良い。
【００５３】
さらに、周波数帯域選択回路１４は、電圧制御発振器の発振周波数帯域を目標周波数に対応する発振周波数帯域に設定するために、電圧制御発振器の発振周波数を発振周波数帯域Ｂ０，Ｂ１，Ｂ２，Ｂ３の順番で１段階ずつ下げていっても良いし、その他の手順で電圧制御発振器１１の発振周波数を切り替えても良い。また、粗調整モードにおいて、制御電圧ＶＴの電圧値（すなわち、直流電圧の電圧値）は、電圧値ＶＬ０に設定されても良いし、電圧値ＶＬ０〜ＶＨ０の範囲に属する任意の電圧値に設定されても良い。
【産業上の利用可能性】
【００５４】
以上のように、上述のＰＬＬ周波数シンセサイザは、電圧制御発振器のゲイン特性の変動を抑制できるので、電波の送受に必要なローカル信号を発生させるためのクロック生成回路などとして有用である。
【符号の説明】
【００５５】
１１，３１ 電圧制御発振器（ＶＣＯ）
１２ プログラマブル分周器
１３，２３，３３ 直流電圧供給回路
１４ 周波数帯域選択回路
１５ 発振制御回路
１６ 位相差検出器（ＰＤ）
１７ チャージポンプ（ＣＰ）
１８ ローパスフィルタ（ＬＰＦ）
１００ インダクタ
１０１ｐ，１０２ｎ 微調整コンデンサ
１０２ｐ，１０２ｎ 粗調整コンデンサ
ＭＰ１，ＭＰ２ ｐＭＯＳトランジスタ
ＭＮ１，ＭＮ２ ｎＭＯＳトランジスタ
２１，２１ａ モニタ回路（ＭＯＮ）
【技術分野】
【０００１】
この発明は、ＰＬＬ周波数シンセサイザに関し、さらに詳しくは、ＰＬＬ周波数シンセサイザの特性変動を抑制する技術に関する。
【背景技術】
【０００２】
従来より、発振周波数を任意に設定可能なＰＬＬ周波数シンセサイザは、様々な技術分野において利用されている。例えば、無線通信分野において、ＰＬＬ周波数シンセサイザは、電波の送受に必要なローカル信号を発生させるために利用されている。その一例として、特許文献１には、インダクタおよび容量を有する電圧制御発振器を備えたＰＬＬ周波数シンセサイザが開示されている。この電圧制御発振器は、インダクタと、両端の電圧差に応じて容量値が変化する可変容量素子と、複数のスイッチと、複数のスイッチにそれぞれ直列に接続された複数のコンデンサなどを有する。このＰＬＬ周波数シンセサイザでは、最初に、可変容量素子の一端に任意の制御電圧が与えられ、基準クロックと分周クロックとの周波数差に基づいて複数のスイッチのオン／オフが制御される。これにより、電圧制御発振器の発振周波数帯域が設定される。次に、基準クロックと分周クロックとの位相差に応じて、可変容量素子の一端に与えられる制御電圧が制御される。この制御電圧を変化させることにより、可変容量素子の容量値が変化し、その結果、電圧制御発振器から出力される発振クロックの発振周波数が変化する。このようして、発振クロックの発振周波数が制御される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−３３９３０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、可変容量素子の容量値は、可変容量素子の両端の電圧差に応じて非線形的に変化するため、電圧制御発振器のＶＣＯゲイン（制御電圧の単位電圧変化に対する発振周波数の変化量）は一定値にはならない。また、製造ばらつき、電源電圧の変動、温度変化などによって可変容量素子の他端電圧の直流値が変動した場合、電圧制御発振器のｆ−Ｖ特性（制御電圧と発振周波数との関係）が変動し、電圧制御発振器のＶＣＯゲインも変動してしまう。そのため、ＰＬＬ周波数シンセサイザの特性変動（例えば、ループ時定数のばらつき）を抑制することが困難であった。
【０００５】
例えば、可変容量素子の他端電圧の直流値が増加した場合、図１４のように、電圧制御発振器のｆ−Ｖ特性（制御電圧ＶＴと発振周波数ｆｖｃｏとの関係）を示したｆ−Ｖ特性曲線は、右側（制御電圧ＶＴが増加する方向）にシフトし、電圧制御発振器のＶＣＯゲインＫｖｃｏを示したゲイン特性曲線も、右側にシフトする。そのため、電圧制御発振器の発振周波数帯域が発振周波数帯域Ｂ０，Ｂ１，Ｂ２，Ｂ３のいずれかに設定された後に、制御電圧ＶＴは、電圧値ＶＬ９〜ＶＨ９の範囲よりも広い電圧値Ｖ９１〜ＶＨ９の範囲で変化してしまう。この場合、ＶＣＯゲインＫｖｃｏは、ゲイン値ＫＬ９〜ＫＨ９の範囲よりも広いゲイン値Ｋ９１〜ＫＨ９の範囲で変化してしまう。また、可変容量素子の他端電圧の直流値が減少した場合、図１５のように、ｆ−Ｖ特性曲線は、左側（制御電圧ＶＴが減少する方向）にシフトし、ゲイン特性曲線も、左側にシフトする。そのため、制御電圧ＶＴは、電圧値ＶＬ９〜ＶＨ９の範囲よりも広い電圧値Ｖ９２〜ＶＨ９の範囲で変化し、ＶＣＯゲインＫｖｃｏは、ゲイン値ＫＬ９〜ＫＨ９の範囲よりも広いゲイン値Ｋ９２〜ＫＨ９の範囲で変化してしまう。
【０００６】
そこで、この発明は、電圧制御発振器のゲイン特性の変動を抑制できるＰＬＬ周波数シンセサイザを提供することを目的とする。
【課題を解決するための手段】
【０００７】
この発明の１つの局面に従うと、ＰＬＬ周波数シンセサイザは、粗調整モードおよび微調整モードを有するＰＬＬ周波数シンセサイザであって、インダクタと、制御ノードと発振ノードとの間に接続され上記制御ノードと上記発振ノードとの電圧差に応じて容量値を連続的に変更可能な微調整コンデンサと、容量値を段階的に切替可能な粗調整コンデンサとを含み、上記インダクタのインダクタンス値と上記微調整コンデンサおよび上記粗調整コンデンサの容量値とに応じた発振周波数を有する発振クロックを生成する電圧制御発振器と、上記発振クロックを分周して分周クロックを生成する分周器と、上記粗調整モードにおいて、直流電圧を上記制御ノードに供給するとともに上記発振ノードにおける発振電圧の直流値に応じて上記直流電圧の電圧値を変化させ、上記微調整モードにおいて、上記直流電圧の供給を停止する直流電圧供給回路と、上記粗調整モードにおいて、上記電圧制御発振器の発振周波数帯域が基準クロックの周波数と上記分周器の分周比とによって定められる目標周波数に対応する発振周波数帯域に設定されるように、上記基準クロックと上記分周クロックとの周波数差に基づいて上記粗調整コンデンサの容量値を切り替える周波数帯域選択回路と、上記微調整モードにおいて、上記基準クロックと上記分周クロックとの位相差に応じて上記制御ノードにおける制御電圧を増減させる発振制御回路とを備える。このように構成することにより、電圧制御発振器のゲイン特性の変動を抑制でき、ＰＬＬ周波数シンセサイザの特性変動を抑制できる。
【０００８】
また、上記微調整コンデンサは、上記発振電圧から上記制御電圧を減算して得られる差電圧が大きくなるほど容量値が大きくなる容量特性を有し、上記直流電圧供給回路は、上記発振電圧の直流値が予め定められた基準値よりも高い場合には、上記発振電圧の直流値と上記基準値との差に応じて上記直流電圧の電圧値を増加させ、上記発振電圧の直流値が上記基準値よりも低い場合には、上記発振電圧の直流値と上記基準値との差に応じて上記直流電圧の電圧値を減少させても良い。
【０００９】
または、上記微調整コンデンサは、上記制御電圧から上記発振電圧を減算して得られる差電圧が大きくなるほど容量値が大きくなる容量特性を有し、上記直流電圧供給回路は、上記発振電圧の直流値が予め定められた基準値よりも高い場合には、上記発振電圧の直流値と上記基準値との差に応じて上記直流電圧の電圧値を減少させ、上記発振電圧の直流値が上記基準値よりも低い場合には、上記発振電圧の直流値と上記基準値との差に応じて上記直流電圧の電圧値を増加させても良い。
【００１０】
さらに、上記ＰＬＬ周波数シンセサイザは、上記電圧制御発振器と同一の構成を有するモニタ回路をさらに備え、上記直流電圧供給回路は、上記モニタ回路の発振ノードに発生するモニタ電圧を受け、上記モニタ電圧の直流値に応じて上記直流電圧の電圧値を変化させても良い。このように構成することにより、発振クロックにノイズが重畳することを抑制できる。
【００１１】
または、上記ＰＬＬ周波数シンセサイザは、上記電圧制御発振器の発振ノードにおける電圧特性を擬似的に再現し、上記電圧特性に基づいて上記発振電圧の直流値に相当するモニタ電圧を生成するモニタ回路をさらに備え、上記直流電圧供給回路は、上記モニタ回路によって生成されたモニタ電圧を受け、上記モニタ電圧に応じて上記直流電圧の電圧値を変化させても良い。このように構成することにより、発振クロックにノイズが重畳することを抑制しつつ、モニタ回路の回路面積を削減できる。
【発明の効果】
【００１２】
以上のように、電圧制御発振器のゲイン特性の変動を抑制できる。
【図面の簡単な説明】
【００１３】
【図１】実施形態１によるＰＬＬ周波数シンセサイザの構成例を示す図。
【図２】図１に示した直流電圧供給回路の構成例を示す図。
【図３】図１に示したＰＬＬ周波数シンセサイザの基本動作について説明するための図。
【図４】発振電圧の直流値が基準値よりも高い場合における電圧制御発振器のｆ−Ｖ特性およびゲイン特性について説明するための図。
【図５】発振電圧の直流値が基準値よりも低い場合における電圧制御発振器のｆ−Ｖ特性およびゲイン特性について説明するための図。
【図６】図１に示した直流電圧供給回路の変形例について説明するための図。
【図７】電圧生成部の変形例について説明するための図。
【図８】実施形態２によるＰＬＬ周波数シンセサイザの構成例を示す図。
【図９】図８に示したモニタ回路および直流電圧供給回路の変形例について説明するための図。
【図１０】実施形態３によるＰＬＬ周波数シンセサイザの構成例を示す図。
【図１１】図１０に示した直流電圧供給回路の構成例を示す図。
【図１２】発振電圧の直流値が基準値よりも高い場合における電圧制御発振器のｆ−Ｖ特性およびゲイン特性について説明するための図。
【図１３】発振電圧の直流値が基準値よりも低い場合における電圧制御発振器のｆ−Ｖ特性およびゲイン特性について説明するための図。
【図１４】可変容量素子の他端電圧の直流値が増加した場合について説明するための図。
【図１５】可変容量素子の他端電圧の直流値が減少した場合について説明するための図。
【発明を実施するための形態】
【００１４】
以下、この発明の実施形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付してその説明を繰り返さない。
【００１５】
（実施形態１）
図１は、実施形態１によるＰＬＬ周波数シンセサイザの構成例を示す。このＰＬＬ周波数シンセサイザは、粗調整モードと、微調整モードとを有するものであり、電圧制御発振器１１と、プログラマブル分周器１２と、直流電圧供給回路１３と、周波数帯域選択回路１４と、発振制御回路１５とを備える。
【００１６】
〔電圧制御発振器〕
電圧制御発振器１１は、インダクタ１００と、微調整コンデンサ１０１ｐ，１０１ｎと、粗調整コンデンサ１０２ｐ，１０２ｎと、ｐＭＯＳトランジスタＭＰ１，ＭＰ２と、ｎＭＯＳトランジスタＭＮ１，ＭＮ２とを含む。
【００１７】
インダクタ１００は、発振ノードＮｐと発振ノードＮｎとの間に接続される。微調整コンデンサ１０１ｐは、制御ノードＮｉと発振ノードＮｐとの間に接続され、微調整コンデンサ１０１ｎは、制御ノードＮｉと発振ノードＮｎとの間に接続される。微調整コンデンサ１０１ｐの容量値は、微調整コンデンサ１０１ｐの両端の電圧差（すなわち、制御ノードＮｉと発振ノードＮｐとの電圧差）に応じて連続的に変更可能である。ここでは、微調整コンデンサ１０１ｐは、発振ノードＮｐにおける発振電圧ＶＰから制御ノードＮｉにおける制御電圧ＶＴを減算して得られる差電圧が大きくなるほど容量値が大きくなる容量特性を有する。例えば、微調整コンデンサ１０１ｐは、制御ノードＮｉに接続されたソースおよびドレインと発振ノードＮｐに接続されたゲートとを有するＭＯＳ型可変容量素子によって構成される。微調整コンデンサ１０１ｎは、微調整コンデンサ１０１ｐと同様の構成である。
【００１８】
粗調整コンデンサ１０２ｐは、発振ノードＮｐと接地ノードとの間に接続され、粗調整コンデンサ１０２ｎは、発振ノードＮｎと接地ノードとの間に接続される。粗調整コンデンサ１０２ｐの容量値は、周波数帯域選択回路１４からの制御信号ＣＮＴによって段階的に切替可能である。例えば、粗調整コンデンサ１０２ｐは、複数の固定コンデンサと、制御信号ＣＮＴに応答して複数の固定コンデンサの接続状態を切り替える複数のスイッチ素子とによって構成される。粗調整コンデンサ１０２ｎは、粗調整コンデンサ１０２ｐと同様の構成である。
【００１９】
ｐＭＯＳトランジスタＭＰ１，ＭＰ２のソースは、電源ノードに接続され、ｐＭＯＳトランジスタＭＰ１のドレインおよびｐＭＯＳトランジスタＭＰ２のゲートは、発振ノードＮｐに接続され、ｐＭＯＳトランジスタＭＰ１のゲートおよびｐＭＯＳトランジスタＭＰ２のドレインは、発振ノードＮｎに接続される。ｎＭＯＳトランジスタＭＮ１，ＭＮ２のソースは、接地ノードに接続され、ｎＭＯＳトランジスタＭＮ１のドレインおよびｎＭＯＳトランジスタＭＮ２のゲートは、発振ノードＮｐに接続され、ｎＭＯＳトランジスタＭＮ１のゲートおよびｎＭＯＳトランジスタＭＮ２のドレインは、発振ノードＮｎに接続される。
【００２０】
〔発振周波数帯域〕
電圧制御発振器１１は、インダクタ１００のインダクタンス値と微調整コンデンサ１０１ｐ，１０１ｎおよび粗調整コンデンサ１０２ｐ，１０２ｎの容量値とに応じた発振周波数を有する発振クロックＣＫｏｕｔを生成する。電圧制御発振器１１の発振周波数帯域は、粗調整コンデンサ１０２ｐ，１０２ｎの容量値に応じて切り替えられる。例えば、図３のように、電圧制御発振器１１は、４段階の発振周波数帯域Ｂ０，Ｂ１，Ｂ２，Ｂ３を有しており、粗調整コンデンサ１０２ｐ，１０２ｎの容量値を最小値から１段階ずつ高くした場合、電圧制御発振器１１の発振周波数帯域は、発振周波数帯域Ｂ０，Ｂ１，Ｂ２，Ｂ３の順番で切り替わる。それぞれの発振周波数帯域における発振周波数は、微調整コンデンサ１０１ｐ，１０１ｎの容量値に応じて連続的に変化する。例えば、図３のように、発振周波数帯域Ｂ０，Ｂ１，Ｂ２，Ｂ３のそれぞれにおいて、発振周波数ｆｖｃｏは、制御電圧ＶＴの増加に応じて非線形的に増加していく。
【００２１】
さらに、図３では、制御電圧ＶＴが電圧値ＶＬ０〜ＶＨ０の範囲で変化した場合、電圧制御発振器１１のＶＣＯゲインＫｖｃｏは、ゲイン値Ｋ１〜Ｋ２の範囲で変化する。ＶＣＯゲインＫｖｃｏは、制御電圧ＶＴの単位電圧変化に対する発振周波数ｆｖｃｏの変化量（発振周波数ｆｖｃｏを制御電圧ＶＴで微分した値）に相当する。なお、ＰＬＬ周波数シンセサイザの特性変動（例えば、ループ時定数のばらつき）を抑制するためには、ＶＣＯゲインＫｖｃｏの変化幅を狭くすることが好ましい。また、電圧値ＶＬ０〜ＶＨ０の範囲において発振周波数帯域Ｂ０，Ｂ１，Ｂ２，Ｂ３が互いに重複しないように、発振周波数帯域Ｂ０，Ｂ１，Ｂ２，Ｂ３が設定されている（すなわち、粗調整コンデンサ１０２ｐ，１０２ｎの容量値の変化幅が設定されている）。このように、発振周波数帯域Ｂ０，Ｂ１，Ｂ２，Ｂ３は、それぞれ、周波数ｆ０〜ｆ１の範囲，周波数ｆ１〜ｆ２の範囲，周波数ｆ２〜ｆ３の範囲，周波数ｆ３〜ｆ４の範囲に対応している。
【００２２】
〔プログラマブル分周器〕
図１に戻って、プログラマブル分周器１２は、予め設定された分周比Ｄ１２に応じて発振クロックＣＫｏｕｔを分周して分周クロックＣＫｄｉｖを生成する。
【００２３】
〔直流電圧供給回路〕
直流電圧供給回路１３は、粗調整モードにおいて、直流電圧Ｖ１３を制御ノードＮｉに供給するとともに、発振電圧ＶＰ，ＶＮの直流値に応じて直流電圧Ｖ１３の電圧値を変化させる。ここでは、直流電圧供給回路１３は、発振電圧ＶＰ，ＶＮの直流値が予め定められた基準値（例えば、電源電圧の１／２）よりも高い場合には、発振電圧ＶＰ，ＶＮの直流値と基準値との差に応じて直流電圧Ｖ１３の電圧値を増加させ、発振電圧ＶＰ，ＶＮの直流値が基準値よりも低い場合には、発振電圧ＶＰ，ＶＮの直流値と基準値との差に応じて直流電圧Ｖ１３の電圧値を減少させる。また、直流電圧供給回路１３は、粗調整モードにおいて、直流電圧Ｖ１３の供給を停止する。
【００２４】
図２のように、例えば、直流電圧供給回路１３は、電圧検出部１１１と、電圧生成部１１２と、出力切替部１１３とを含む。電圧検出部１１１は、発振電圧ＶＰ，ＶＮの高周波数成分を減衰させて発振電圧ＶＰ，ＶＮの直流値ＶＤを検出する。電圧検出部１１１は、抵抗素子Ｒ１２１，Ｒ１２２および容量素子Ｃ１２３によって構成されたローパスフィルタであっても良い。電圧生成部１１２は、電圧検出部１１１によって検出された発振電圧ＶＰ，ＶＮの直流値ＶＤに応じた直流電圧Ｖ１３を生成する。ここでは、電圧生成部１１２は、直流電圧Ｖ１３の電圧値が発振電圧ＶＰ，ＶＮの直流値ＶＤに一致するように、直流電圧Ｖ１３の電圧値を変化させる。電圧生成部１１２は、オペアンプＡ１２４，ｐＭＯＳトランジスタＴ１２５，および抵抗素子Ｒ１２６によって構成された定電圧回路であっても良い。出力切替部１１３は、周波数帯域選択回路１４からの制御信号Ｓ１３に応答してオン／オフを切り替える。出力切替部１１３は、微調整モードにおいてオン状態に設定され、微調整モードにおいてオフ状態に設定される。
【００２５】
〔周波数帯域選択回路〕
図１に戻って、周波数帯域選択回路１４は、粗調整モードにおいて、電圧制御発振器１１の発振周波数帯域が目標周波数（基準クロックＣＫｒｅｆの周波数とプログラマブル分周器１２の分周比Ｄ１２とによって定められる周波数）に対応する発振周波数帯域に設定されるように、基準クロックＣＫｒｅｆと分周クロックＣＫｄｉｖとの周波数差に基づいて粗調整コンデンサ１０２ｐ，１０２ｎの容量値を切り替える。
【００２６】
〔発振制御回路〕
発振制御回路１５は、微調整モードにおいて、基準クロックＣＫｒｅｆと分周クロックＣＫｄｉｖとの位相差に応じて制御ノードＮｉにおける制御電圧ＶＴを増減させる。また、発振制御回路１５は、粗調整モードにおいて、制御電圧ＶＴの増減処理を実行しない。例えば、発振制御回路１５は、位相差検出器（ＰＤ）１６と、チャージポンプ（ＣＰ）１７と、ローパスフィルタ（ＬＰＦ）１８とを含む。位相差検出器１６は、分周クロックＣＫｄｉｖの位相が基準クロックＣＫｒｅｆの位相よりも遅れている場合にはアップ信号ＵＰを出力し、分周クロックＣＫｄｉｖの位相が基準クロックＣＫｒｅｆの位相よりも進んでいる場合にはダウン信号ＤＮを出力する。チャージポンプ１７は、アップ信号ＵＰに応答して出力電圧を増加させ、ダウン信号ＤＮに応答して出力電圧を減少させる。また、チャージポンプ１７は、周波数帯域選択回路１４からの制御信号Ｓ１５によってハイ・インピーダンス状態に設定される。ローパスフィルタ１８は、チャージポンプ１７の出力電圧の高周波成分を減衰させて制御ノードＮｉに供給する。なお、直流電圧Ｖ１３は、ローパスフィルタ１８を介して制御ノードＮｉに供給されても良いし、ローパスフィルタ１８を介さずに制御ノードＮｉに直接供給されても良い。
【００２７】
〔基本動作〕
次に、図３を参照しつつ、図１に示したＰＬＬ周波数シンセサイザによる基本動作について説明する。ＰＬＬ周波数シンセサイザは、粗調整モードにおいて発振周波数帯域Ｂ０，Ｂ１，Ｂ２，Ｂ３の中から目標周波数ｆｘに対応する発振周波数帯域Ｂ１を選択した後に微調整モードに移行し、微調整モードにおいて基準クロックＣＫｒｅｆと分周クロックＣＫｄｉｖとの位相差に応じて発振クロックＣＫｏｕｔの発振周波数を制御する。
【００２８】
まず、周波数帯域選択回路１４は、制御信号Ｓ１３を用いて直流電圧供給回路１３の出力切替部１１３をオン状態に設定し、制御信号Ｓ１５を用いてチャージポンプ１７をハイ・インピーダンス状態に設定する。直流電圧供給回路１３は、電圧値ＶＨ０を有する直流電圧Ｖ１３を供給する。これにより、制御電圧ＶＴの電圧値は“電圧値ＶＨ０”に設定される。また、周波数帯域選択回路１４は、粗調整コンデンサ１０２ｐ，１０２ｎの容量値を切り替えながら（すなわち、電圧制御発振器１１の発振周波数帯域を切り替えながら）、基準クロックＣＫｒｅｆの周波数と分周クロックＣＫｄｉｖの周波数とを比較する。例えば、周波数帯域選択回路１４は、電圧制御発振器１１の発振周波数を発振周波数帯域Ｂ３，Ｂ２，Ｂ１，Ｂ０の順番で１段階ずつ上げていく。この場合、制御電圧ＶＴの電圧値は“電圧値ＶＨ０”に設定されているので、発振クロックＣＫｏｕｔの発振周波数は、周波数ｆ３，ｆ２，ｆ１，ｆ０の順番で増加していく。ここで、電圧制御発振器１１の発振周波数帯域が発振周波数帯域Ｂ２から発振周波数帯域Ｂ１に切り替えられると、分周クロックＣＫｄｉｖの周波数は、基準クロックＣＫｒｅｆの周波数よりも高くなる。すなわち、分周クロックＣＫｄｉｖと基準クロックＣＫｒｅｆとの周波数の高低が逆転する。このようにして、電圧制御発振器１１の発振周波数帯域は、目標周波数ｆｘに対応する発振周波数帯域Ｂ１に設定される。
【００２９】
次に、周波数帯域選択回路１４は、制御信号Ｓ１３を用いて直流電圧供給回路１３の出力切替部１１３をオン状態からオフ状態に設定し、制御信号Ｓ１５を用いてチャージポンプ１７のハイ・インピーダンス状態を解除する。発振制御回路１５は、基準クロックＣＫｒｅｆと分周クロックＣＫｄｉｖとの位相差に応じて制御電圧ＶＴを増減させる。これにより、制御電圧ＶＴの電圧値は“電圧値Ｖｘ”に設定され、発振クロックＣＫｏｕｔの発振周波数は“目標周波数ｆｘ”に設定される。
【００３０】
〔発振電圧の直流値の変動〕
次に、製造ばらつき、電源電圧の変動、温度変化などによって発振電圧ＶＰ，ＶＮの直流値が基準値から変動した場合について説明する。
【００３１】
発振電圧ＶＰ，ＶＮの直流値が基準値よりも高くなった場合、図４のように、発振電圧ＶＰ，ＶＮの直流値の増加分に応じて、電圧制御発振器１１のｆ−Ｖ特性（制御電圧ＶＴと発振周波数ｆｖｃｏとの関係）を示したｆ−Ｖ特性曲線は、右側（制御電圧ＶＴが増加する方向）にシフトする。これに伴い、電圧制御発振器１１のＶＣＯゲインＫｖｃｏを示したゲイン特性曲線も、右側にシフトする。これにより、ＶＣＯゲインＫｖｃｏがゲイン値Ｋ１〜Ｋ２の範囲で変化する制御電圧ＶＴの範囲は、電圧値ＶＬ０〜ＶＨ０の範囲から電圧値ＶＬ１〜ＶＨ１の範囲にシフトする。ここで、直流電圧供給回路１３は、発振電圧ＶＰ，ＶＮの直流値の増加分に応じて直流電圧Ｖ１３の電圧値を増加させる。これにより、直流電圧Ｖ１３の電圧値は、電圧値ＶＨ０から電圧値ＶＨ１にシフトする。その結果、微調整モードにおいて制御電圧ＶＴを電圧値ＶＬ１〜ＶＨ１の範囲で変化させることができるので、ＶＣＯゲインＫｖｃｏの変化幅をゲイン値Ｋ１〜Ｋ２の範囲に維持できる。
【００３２】
一方、発振電圧ＶＰ，ＶＮの直流値が基準値よりも低くなった場合、図５のように、発振電圧ＶＰ，ＶＮの直流値の減少分に応じて、ｆ−Ｖ特性曲線は、左側（制御電圧ＶＴが減少する方向）にシフトする。これに伴い、ゲイン特性曲線も左側にシフトするため、ＶＣＯゲインＫｖｃｏがゲイン値Ｋ１〜Ｋ２の範囲で変化する制御電圧ＶＴの範囲は、電圧値ＶＬ０〜ＶＨ０の範囲から電圧値ＶＬ２〜ＶＨ２の範囲にシフトする。ここで、直流電圧供給回路１３は、発振電圧ＶＰ，ＶＮの直流値の減少分に応じて直流電圧Ｖ１３の電圧値を減少させる。これにより、直流電圧Ｖ１３の電圧値は、電圧値ＶＨ０から電圧値ＶＨ２にシフトする。そのため、微調整モードにおいて制御電圧ＶＴを電圧値ＶＬ２〜ＶＨ２の範囲で変化させることができるので、ＶＣＯゲインＫｖｃｏの変化幅をゲイン値Ｋ１〜Ｋ２の範囲に維持できる。
【００３３】
以上のように、発振電圧ＶＰ，ＶＮの直流値の変動量に応じて直流電圧Ｖ１３の電圧値を変化させることにより、電圧制御発振器１１のゲイン特性の変動を抑制できる。これにより、ＰＬＬ周波数シンセサイザの特性変動（例えば、ループ時定数のばらつき）を抑制できる。
【００３４】
（実施形態１の変形例）
なお、直流電圧供給回路１３は、発振電圧ＶＰ，ＶＮの両方ではなくいずれか一方の直流値に応じて直流電圧Ｖ１３の電圧値を変化させても良い。また、直流電圧供給回路１３は、直流電圧Ｖ１３の電圧値が発振電圧ＶＰ，ＶＮの直流値（または、発振電圧ＶＰ，ＶＮのいずれか一方の直流値）に予め定められたオフセット値を加算して得られる電圧値に一致するように直流電圧Ｖ１３の電圧値を変化させても良い。例えば、図１に示したＰＬＬ周波数シンセサイザは、直流電圧供給回路１３に代えて、図６に示した直流電圧供給回路１３ａを備えていても良い。直流電圧供給回路１３ａにおいて、電圧検出部１１１ａは、発振電圧ＶＰの高周波数成分を減衰させて発振電圧ＶＰの直流値ＶＤを検出する。例えば、電圧検出部１１１ａは、抵抗素子Ｒ１２１および容量値Ｃ１２３によって構成されたローパスフィルタである。電圧生成部１１２ａは、電圧検出部１１１ａによって検出された発振電圧ＶＰの直流値ＶＤにオフセット値を加算して得られる電圧値を有する直流電圧Ｖ１３を生成する。例えば、電圧生成部１１２ａは、オペアンプＡ１２４，ｐＭＯＳトランジスタＴ１２５，抵抗素子Ｒ１２６，Ｒ１２７によって構成された定電圧回路である。このように、直流電圧Ｖ１３がオフセット値を含むことにより、粗調整モードにおける制御電圧ＶＴの電圧値を発振電圧ＶＰ，ＶＮの直流値とは異なる任意の電圧値（例えば、電圧値ＶＬ０）に設定できる。また、粗調整モードにおける制御電圧ＶＴの電圧値を調整することにより、微調整モードにおける制御電圧ＶＴの変化範囲を調整できるので、電圧制御発振器１１のゲイン特性をさらに改善できる。
【００３５】
さらに、直流電圧Ｖ１３に含まれるオフセット値は、可変値であっても良い。例えば、図２，図６に示した直流電圧供給回路１３，１３ａは、電圧生成部１１２，１１２ａに代えて、図７に示した電圧生成部１１２ｂを含んでいても良い。電圧生成部１１２ｂは、直流電圧Ｖ１３の電圧値が発振電圧ＶＰ，ＶＮの直流値にオフセット値を加算して得られる電圧値に一致するように、直流電圧Ｖ１３の電圧値を変化させる。また、電圧生成部１１２ｂは、外部からの制御信号ＳＥＬ１，ＳＥＬ２に応答してオフセット値を変更する。例えば、電圧生成部１１２ｂは、図２に示した抵抗素子Ｒ１２６に代えて、直列接続されたｎ個の抵抗素子Ｒ１，Ｒ２，…，Ｒｎと、切替部１３１，１３２とを含む。切替部１３１は、制御信号ＳＥＬ１に応答してｎ個の抵抗素子Ｒ１，Ｒ２，…，Ｒｎのうちいずれか１つをオペアンプＡ１２４の非反転入力端子に接続し、切替部１３２は、制御信号ＳＥＬ２に応答してｎ個の抵抗素子Ｒ１，Ｒ２，…，Ｒｎのうちいずれか１つを出力切替部１１３に接続する。このように、直流電圧Ｖ１３に含まれるオフセット値を可変値にすることにより、粗調整モードにおける制御電圧ＶＴの電圧値および微調整モードにおける制御電圧ＶＴの変化範囲を任意に設定できる。
【００３６】
（実施形態２）
図８は、実施形態２によるＰＬＬ周波数シンセサイザの構成例を示す。このＰＬＬ周波数シンセサイザは、図１に示したＰＬＬ周波数シンセサイザの構成に加えて、電圧制御発振器１１と同一の構成を有するモニタ回路２１を備える。周波数帯域選択回路１４は、電圧制御発振器１１に含まれる粗調整コンデンサ１０２ｐ，１０２ｎの容量値を切り替えるとともに、モニタ回路２１に含まれる粗調整コンデンサ１０２ｐ，１０２ｎの容量値も切り替える。また、電圧制御発振器１１と同様に、モニタ回路２１の制御ノードＮｉには、制御電圧ＶＴが供給される。直流電圧供給回路１３は、発振電圧ＶＰ，ＶＮの代わりにモニタ回路２１の発振ノードＮｐ，Ｎｎに発生するモニタ電圧ＶＭＰ，ＶＭＮを受け、モニタ電圧ＶＭＰ，ＶＭＮの直流値に応じて直流電圧Ｖ１３の電圧値を変化させる。
【００３７】
以上のように、電圧制御発振器１１の発振電圧ＶＰ，ＶＮの代わりにモニタ回路２１のモニタ電圧ＶＭＰ，ＶＭＮを直流電圧供給回路１３に与えることにより、電圧制御発振器１１の発振ノードＮｐ，Ｎｎに直流電圧供給回路１３を接続しなくても良くなるので、発振クロックＣＫｏｕｔにノイズが重畳することを抑制できる。
【００３８】
（実施形態２の変形例）
なお、図８に示したＰＬＬ周波数シンセサイザは、モニタ回路２１および直流電圧供給回路１３に代えて、図９に示したモニタ回路２１ａおよび直流電圧供給回路２３を備えていても良い。モニタ回路２１ａは、ｐＭＯＳトランジスタＭＰ３と、ｎＭＯＳトランジスタＭＮ３とを含む。ｐＭＯＳトランジスタＭＰ３のソースは、電源ノードに接続され、ｎＭＯＳトランジスタＭＮ３のソースは、接地ノードに接続され、ｐＭＯＳトランジスタＭＰ３のドレインおよびゲートとｎＭＯＳトランジスタＭＮ３のドレインおよびゲートは、モニタノードＮｍに接続される。すなわち、ｐＭＯＳトランジスタＭＰ３およびｎＭＯＳトランジスタＭＮ３は、電圧制御発振器１１に含まれるｐＭＯＳトランジスタＭＮ１およびｎＭＯＳトランジスタＭＮ１にそれぞれ対応する。このように構成することにより、電圧制御発振器１１の発振ノードＮｐにおける電圧特性がモニタノードＮｍに擬似的に再現される。これにより、モニタノードＮｍには、電圧制御発振器１１の発振ノードＮｐにおける発振電圧ＶＰの直流値に相当するモニタ電圧ＶＭが発生する。
【００３９】
直流電圧供給回路２３は、発振電圧ＶＰ，ＶＮの代わりにモニタ回路２１ａによって生成されたモニタ電圧ＶＭを受け、モニタ電圧ＶＭに応じて直流電圧Ｖ１３の電圧値を変化させる。ここでは、モニタ電圧ＶＭの直流値を検出しなくても良いので、直流電圧供給回路２３は、電圧検出回路１１１，１１１ａを含んでいなくても良い。
【００４０】
以上のように、簡素化されたモニタ回路によって電圧制御発振器１１の発振電圧ＶＰ，ＶＮの直流値を擬似的に再現することにより、発振クロックＣＫｏｕｔにノイズが重畳することを抑制しつつ、図８に示したモニタ回路２１よりも回路面積を削減できる。
【００４１】
（実施形態３）
図１０は、実施形態３によるＰＬＬ周波数シンセサイザの構成例を示す。このＰＬＬ周波数シンセサイザは、図１に示した電圧制御発振器１１および直流電圧供給回路１３に代えて、電圧制御発振器３１および直流電圧供給回路３３を備える。
【００４２】
〔電圧制御発振器〕
電圧制御発振器３１は、図１に示した微調整コンデンサ１０１ｐ，１０１ｎに代えて、微調整コンデンサ３０１ｐ，３０１ｎを含む。その他の構成は、図１に示した電圧制御発振器１１と同様である。微調整コンデンサ３０１ｐは、制御電圧ＶＴから発振電圧ＶＰを減算して得られる差電圧が大きくなるほど容量値が大きくなる容量特性を有する。例えば、微調整コンデンサ３０１ｐは、発振ノードＮｐに接続されたソースおよびドレインと制御ノードＮｉに接続されたゲートとを有するＭＯＳ型可変容量素子によって構成される。微調整コンデンサ３０１ｎは、微調整コンデンサ３０１ｐと同様の構成である。
【００４３】
〔直流電圧供給回路〕
直流電圧供給回路３３は、粗調整モードにおいて、直流電圧Ｖ３３を制御ノードＮｉに供給する。ここでは、直流電圧供給回路３３は、発振電圧ＶＰ，ＶＮの直流値が予め定められた基準値（例えば、電源電圧の１／２）よりも高い場合には、発振電圧ＶＰ，ＶＮの直流値と基準値との差に応じて直流電圧Ｖ３３の電圧値を減少させ、発振電圧ＶＰ，ＶＮの直流値が基準値よりも低い場合には、発振電圧ＶＰ，ＶＮの直流値と基準値との差に応じて直流電圧Ｖ３３の電圧値を増加させる。また、直流電圧供給回路３３は、微調整モードにおいて、直流電圧Ｖ３３の供給を停止する。
【００４４】
例えば、図１１のように、直流電圧供給回路３３は、電圧検出部１１１と、電圧生成部３１２と、出力切替部１１３とを含む。電圧生成部３１２は、発振電圧ＶＰ，ＶＮの直流値が基準値よりも高い場合には、直流電圧Ｖ３３の電圧値が所定値（例えば、基準値）から差分値（発振電圧ＶＰ，ＶＮの直流値と基準値と差）を減算して得られる電圧値に一致するように直流電圧Ｖ３３の電圧値を変化させ、発振電圧ＶＰ，ＶＮの直流値が基準値よりも低い場合には、直流電圧Ｖ３３の電圧値が所定値に差分値を加算して得られる電圧値に一致するように直流電圧Ｖ３３の電圧値を変化させる。電圧生成部３１２は、ｐＭＯＳトランジスタＴ３２１および抵抗素子Ｒ３２２，Ｒ３２３によって構成されていても良い。
【００４５】
〔位相差検出器〕
また、ここでは、位相差検出器１６は、分周クロックＣＫｄｉｖの位相が基準クロックＣＫｒｅｆの位相よりも遅れている場合には、ダウン信号ＤＮを出力し、分周クロックＣＫｄｉｖの位相が基準クロックＣＫｒｅｆの位相よりも進んでいる場合には、アップ信号ＵＰを出力する。
【００４６】
〔発振電圧の直流値の変動〕
次に、製造ばらつき、電源電圧の変動、温度変化などによって発振電圧ＶＰ，ＶＮの直流値が基準値から変動した場合について説明する。
【００４７】
発振電圧ＶＰ，ＶＮの直流値が基準値よりも高くなった場合、図１２のように、発振電圧ＶＰ，ＶＮの直流値の増加分に応じて、ｆ−Ｖ特性曲線は、左側（制御電圧ＶＴが減少する方向）にシフトする。これに伴い、ゲイン特性曲線も、左側にシフトする。これにより、ＶＣＯゲインＫｖｃｏがゲイン値Ｋ１〜Ｋ２の範囲で変化する制御電圧ＶＴの範囲は、電圧値ＶＬ０〜ＶＨ０の範囲から電圧値ＶＬ３〜ＶＨ３の範囲にシフトする。ここで、直流電圧供給回路３３は、発振電圧ＶＰ，ＶＮの直流値の増加分に応じて直流電圧Ｖ３３の電圧値を減少させる。これにより、直流電圧Ｖ１３の電圧値は、電圧値ＶＨ０から電圧値ＶＨ３にシフトする。そのため、微調整モードにおいて制御電圧ＶＴを電圧値ＶＬ３〜ＶＨ３の範囲で変化させることができるので、ＶＣＯゲインＫｖｃｏの変化幅をゲイン値Ｋ１〜Ｋ２の範囲に維持できる。
【００４８】
一方、発振電圧ＶＰ，ＶＮの直流値が基準値よりも低くなった場合、図１３のように、発振電圧ＶＰ，ＶＮの直流値の減少分に応じて、ｆ−Ｖ特性曲線は、右側（制御電圧ＶＴが増加する方向）にシフトする。これに伴い、ゲイン特性曲線も右側にシフトする。これにより、ＶＣＯゲインＫｖｃｏがゲイン値Ｋ１〜Ｋ２の範囲で変化する制御電圧ＶＴの範囲は、電圧値ＶＬ０〜ＶＨ０の範囲から電圧値ＶＬ４〜ＶＨ４の範囲にシフトする。ここで、直流電圧供給回路３３は、発振電圧ＶＰ，ＶＮの直流値の減少分に応じて直流電圧Ｖ３３の電圧値を増加させる。これにより、直流電圧Ｖ３３の電圧値は、電圧値ＶＨ０から電圧値ＶＨ４にシフトする。そのため、微調整モードにおいて制御電圧ＶＴを電圧値ＶＬ４〜ＶＨ４の範囲で変化させることができるので、ＶＣＯゲインＫｖｃｏの変化幅をゲイン値Ｋ１〜Ｋ２の範囲に維持できる。
【００４９】
以上のように、発振電圧ＶＰ，ＶＮの直流値の変動量に応じて直流電圧Ｖ３３の電圧値を変化させることにより、電圧制御発振器３１のゲイン特性の変動を抑制できる。これにより、ＰＬＬ周波数シンセサイザの特性変動を抑制できる。
【００５０】
なお、実施形態１の変形例と同様に、直流電圧Ｖ３３は、オフセット値を含んでいても良い。さらに、直流電圧Ｖ３３に含まれるオフセット値が可変値であっても良い。
【００５１】
また、実施形態２と同様に、図１０に示したＰＬＬ周波数シンセサイザは、電圧制御発振器３１と同一の構成を有するモニタ回路をさらに備えていても良い。この場合、直流電圧供給回路３３は、モニタ回路の発振ノードＮｐ，Ｎｎにそれぞれ発生するモニタ電圧の直流値に応じて直流電圧Ｖ３３の電圧値を変化させても良い。または、実施形態２の変形例と同様に、図１０に示したＰＬＬ周波数シンセサイザは、図９に示したモニタ回路２１ａをさらに備えていても良い。この場合、直流電圧供給回路３３は、電圧検出部１１１を含んでいなくても良い。
【００５２】
（その他の実施形態）
以上の各実施形態において、微調整コンデンサ１０１ｐ，１０１ｎ，３０１ｐ，３０１ｎは、ＭＯＳ型可変容量素子であっても良いし、可変容量ダイオードであっても良い。また、電圧制御発振器１１，３１の構成は、図１，図１０に示した構成（差動型）に限らず、他の構成であっても良い。電圧制御発振器は、少なくとも１つのインダクタと、少なくとも１つの微調整コンデンサと、少なくとも１つの粗調整コンデンサとを含むものであっても良い。
【００５３】
さらに、周波数帯域選択回路１４は、電圧制御発振器の発振周波数帯域を目標周波数に対応する発振周波数帯域に設定するために、電圧制御発振器の発振周波数を発振周波数帯域Ｂ０，Ｂ１，Ｂ２，Ｂ３の順番で１段階ずつ下げていっても良いし、その他の手順で電圧制御発振器１１の発振周波数を切り替えても良い。また、粗調整モードにおいて、制御電圧ＶＴの電圧値（すなわち、直流電圧の電圧値）は、電圧値ＶＬ０に設定されても良いし、電圧値ＶＬ０〜ＶＨ０の範囲に属する任意の電圧値に設定されても良い。
【産業上の利用可能性】
【００５４】
以上のように、上述のＰＬＬ周波数シンセサイザは、電圧制御発振器のゲイン特性の変動を抑制できるので、電波の送受に必要なローカル信号を発生させるためのクロック生成回路などとして有用である。
【符号の説明】
【００５５】
１１，３１ 電圧制御発振器（ＶＣＯ）
１２ プログラマブル分周器
１３，２３，３３ 直流電圧供給回路
１４ 周波数帯域選択回路
１５ 発振制御回路
１６ 位相差検出器（ＰＤ）
１７ チャージポンプ（ＣＰ）
１８ ローパスフィルタ（ＬＰＦ）
１００ インダクタ
１０１ｐ，１０２ｎ 微調整コンデンサ
１０２ｐ，１０２ｎ 粗調整コンデンサ
ＭＰ１，ＭＰ２ ｐＭＯＳトランジスタ
ＭＮ１，ＭＮ２ ｎＭＯＳトランジスタ
２１，２１ａ モニタ回路（ＭＯＮ）
【特許請求の範囲】
【請求項１】
粗調整モードおよび微調整モードを有するＰＬＬ周波数シンセサイザであって、
インダクタと、制御ノードと発振ノードとの間に接続され前記制御ノードと前記発振ノードとの電圧差に応じて容量値を連続的に変更可能な微調整コンデンサと、容量値を段階的に切替可能な粗調整コンデンサとを含み、前記インダクタのインダクタンス値と前記微調整コンデンサおよび前記粗調整コンデンサの容量値とに応じた発振周波数を有する発振クロックを生成する電圧制御発振器と、
前記発振クロックを分周して分周クロックを生成する分周器と、
前記粗調整モードにおいて、直流電圧を前記制御ノードに供給するとともに前記発振ノードにおける発振電圧の直流値に応じて前記直流電圧の電圧値を変化させ、前記微調整モードにおいて、前記直流電圧の供給を停止する直流電圧供給回路と、
前記粗調整モードにおいて、前記電圧制御発振器の発振周波数帯域が基準クロックの周波数と前記分周器の分周比とによって定められる目標周波数に対応する発振周波数帯域に設定されるように、前記基準クロックと前記分周クロックとの周波数差に基づいて前記粗調整コンデンサの容量値を切り替える周波数帯域選択回路と、
前記微調整モードにおいて、前記基準クロックと前記分周クロックとの位相差に応じて前記制御ノードにおける制御電圧を増減させる発振制御回路とを備える
ことを特徴とするＰＬＬ周波数シンセサイザ。
【請求項２】
請求項１において、
前記微調整コンデンサは、前記発振電圧から前記制御電圧を減算して得られる差電圧が大きくなるほど容量値が大きくなる容量特性を有し、
前記直流電圧供給回路は、前記発振電圧の直流値が予め定められた基準値よりも高い場合には、前記発振電圧の直流値と前記基準値との差に応じて前記直流電圧の電圧値を増加させ、前記発振電圧の直流値が前記基準値よりも低い場合には、前記発振電圧の直流値と前記基準値との差に応じて前記直流電圧の電圧値を減少させる
ことを特徴とするＰＬＬ周波数シンセサイザ。
【請求項３】
請求項２において、
前記直流電圧供給回路は、前記直流電圧の電圧値が前記発振電圧の直流値に一致するように、前記直流電圧の電圧値を変化させる
ことを特徴とするＰＬＬ周波数シンセサイザ。
【請求項４】
請求項２において、
前記直流電圧供給回路は、前記直流電圧の電圧値が前記発振電圧の直流値に予め定められたオフセット値を加算して得られる電圧値に一致するように、前記直流電圧の電圧値を変化させる
ことを特徴とするＰＬＬ周波数シンセサイザ。
【請求項５】
請求項４において、
前記オフセット値は、可変値である
ことを特徴とするＰＬＬ周波数シンセサイザ。
【請求項６】
請求項１において、
前記微調整コンデンサは、前記制御電圧から前記発振電圧を減算して得られる差電圧が大きくなるほど容量値が大きくなる容量特性を有し、
前記直流電圧供給回路は、前記発振電圧の直流値が予め定められた基準値よりも高い場合には、前記発振電圧の直流値と前記基準値との差に応じて前記直流電圧の電圧値を減少させ、前記発振電圧の直流値が前記基準値よりも低い場合には、前記発振電圧の直流値と前記基準値との差に応じて前記直流電圧の電圧値を増加させる
ことを特徴とするＰＬＬ周波数シンセサイザ。
【請求項７】
請求項１〜６のいずれか１項において、
前記電圧制御発振器と同一の構成を有するモニタ回路をさらに備え、
前記直流電圧供給回路は、前記モニタ回路の発振ノードに発生するモニタ電圧を受け、前記モニタ電圧の直流値に応じて前記直流電圧の電圧値を変化させる
ことを特徴とするＰＬＬ周波数シンセサイザ。
【請求項８】
請求項１〜６のいずれか１項において、
前記電圧制御発振器の発振ノードにおける電圧特性を擬似的に再現し、前記電圧特性に基づいて前記発振電圧の直流値に相当するモニタ電圧を生成するモニタ回路をさらに備え、
前記直流電圧供給回路は、前記モニタ回路によって生成されたモニタ電圧を受け、前記モニタ電圧に応じて前記直流電圧の電圧値を変化させる
ことを特徴とするＰＬＬ周波数シンセサイザ。
【請求項１】
粗調整モードおよび微調整モードを有するＰＬＬ周波数シンセサイザであって、
インダクタと、制御ノードと発振ノードとの間に接続され前記制御ノードと前記発振ノードとの電圧差に応じて容量値を連続的に変更可能な微調整コンデンサと、容量値を段階的に切替可能な粗調整コンデンサとを含み、前記インダクタのインダクタンス値と前記微調整コンデンサおよび前記粗調整コンデンサの容量値とに応じた発振周波数を有する発振クロックを生成する電圧制御発振器と、
前記発振クロックを分周して分周クロックを生成する分周器と、
前記粗調整モードにおいて、直流電圧を前記制御ノードに供給するとともに前記発振ノードにおける発振電圧の直流値に応じて前記直流電圧の電圧値を変化させ、前記微調整モードにおいて、前記直流電圧の供給を停止する直流電圧供給回路と、
前記粗調整モードにおいて、前記電圧制御発振器の発振周波数帯域が基準クロックの周波数と前記分周器の分周比とによって定められる目標周波数に対応する発振周波数帯域に設定されるように、前記基準クロックと前記分周クロックとの周波数差に基づいて前記粗調整コンデンサの容量値を切り替える周波数帯域選択回路と、
前記微調整モードにおいて、前記基準クロックと前記分周クロックとの位相差に応じて前記制御ノードにおける制御電圧を増減させる発振制御回路とを備える
ことを特徴とするＰＬＬ周波数シンセサイザ。
【請求項２】
請求項１において、
前記微調整コンデンサは、前記発振電圧から前記制御電圧を減算して得られる差電圧が大きくなるほど容量値が大きくなる容量特性を有し、
前記直流電圧供給回路は、前記発振電圧の直流値が予め定められた基準値よりも高い場合には、前記発振電圧の直流値と前記基準値との差に応じて前記直流電圧の電圧値を増加させ、前記発振電圧の直流値が前記基準値よりも低い場合には、前記発振電圧の直流値と前記基準値との差に応じて前記直流電圧の電圧値を減少させる
ことを特徴とするＰＬＬ周波数シンセサイザ。
【請求項３】
請求項２において、
前記直流電圧供給回路は、前記直流電圧の電圧値が前記発振電圧の直流値に一致するように、前記直流電圧の電圧値を変化させる
ことを特徴とするＰＬＬ周波数シンセサイザ。
【請求項４】
請求項２において、
前記直流電圧供給回路は、前記直流電圧の電圧値が前記発振電圧の直流値に予め定められたオフセット値を加算して得られる電圧値に一致するように、前記直流電圧の電圧値を変化させる
ことを特徴とするＰＬＬ周波数シンセサイザ。
【請求項５】
請求項４において、
前記オフセット値は、可変値である
ことを特徴とするＰＬＬ周波数シンセサイザ。
【請求項６】
請求項１において、
前記微調整コンデンサは、前記制御電圧から前記発振電圧を減算して得られる差電圧が大きくなるほど容量値が大きくなる容量特性を有し、
前記直流電圧供給回路は、前記発振電圧の直流値が予め定められた基準値よりも高い場合には、前記発振電圧の直流値と前記基準値との差に応じて前記直流電圧の電圧値を減少させ、前記発振電圧の直流値が前記基準値よりも低い場合には、前記発振電圧の直流値と前記基準値との差に応じて前記直流電圧の電圧値を増加させる
ことを特徴とするＰＬＬ周波数シンセサイザ。
【請求項７】
請求項１〜６のいずれか１項において、
前記電圧制御発振器と同一の構成を有するモニタ回路をさらに備え、
前記直流電圧供給回路は、前記モニタ回路の発振ノードに発生するモニタ電圧を受け、前記モニタ電圧の直流値に応じて前記直流電圧の電圧値を変化させる
ことを特徴とするＰＬＬ周波数シンセサイザ。
【請求項８】
請求項１〜６のいずれか１項において、
前記電圧制御発振器の発振ノードにおける電圧特性を擬似的に再現し、前記電圧特性に基づいて前記発振電圧の直流値に相当するモニタ電圧を生成するモニタ回路をさらに備え、
前記直流電圧供給回路は、前記モニタ回路によって生成されたモニタ電圧を受け、前記モニタ電圧に応じて前記直流電圧の電圧値を変化させる
ことを特徴とするＰＬＬ周波数シンセサイザ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１１−９８４９（Ｐ２０１１−９８４９Ａ）
【公開日】平成２３年１月１３日（２０１１．１．１３）
【国際特許分類】
【出願番号】特願２００９−１４８８１０（Ｐ２００９−１４８８１０）
【出願日】平成２１年６月２３日（２００９．６．２３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２３年１月１３日（２０１１．１．１３）
【国際特許分類】
【出願日】平成２１年６月２３日（２００９．６．２３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]