ＰＬＬ回路およびそれを用いた光ディスク装置
【課題】 ＰＬＬ回路において位相誤差信号の線形性を改善して位相スリップを防止する。
【解決手段】 位相誤差信号を生成する位相誤差生成手段（２〜８）と、位相誤差信号の２次高調波を生成する２次高調波生成手段（１３〜１７）と、位相誤差信号と２次高調波生成手段の出力とを加算する加算手段（１８）とを備え、加算手段の出力を新たな位相誤差信号とすることを特徴とする。
【解決手段】 位相誤差信号を生成する位相誤差生成手段（２〜８）と、位相誤差信号の２次高調波を生成する２次高調波生成手段（１３〜１７）と、位相誤差信号と２次高調波生成手段の出力とを加算する加算手段（１８）とを備え、加算手段の出力を新たな位相誤差信号とすることを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コスタスループ方式を用いたＰＬＬ回路およびそれを用いた光ディスク装置に関する。
【背景技術】
【０００２】
データを書き換え可能な光ディスクとして様々な形式の光ディスクが提案されているが、ディスクのトラック溝（以下、グルーブと呼ぶ）を蛇行（以下、ウォブルと呼ぶ）させ、そのウォブルにアドレス情報を記録する方法が提案されている。例えば、特許文献１に記載の光ディスクにおいては、位相変調をかけたウォブルを用いる技術が開示されている。また、同文献に記載の光ディスク装置は、検出したウォブル信号の周期が一定となるようにスピンドルモータの回転制御を行う。
【０００３】
このような光ディスク装置において、アドレスの検出やスピンドル制御を行うために、ウォブル信号に同期したウォブルクロック生成するＰＬＬ回路は重要な構成要素である。ＰＬＬの方式は各種方式が提案されているが、直交検波方式を用いた方法の１つとして公知のコスタスループ法がある。
【０００４】
この公知のコスタスループ法について図２のブロック図を用いて説明する。
【０００５】
符号１は、図示せぬ光ピックアップの出力から生成されたウォブル信号であり、図３（ａ）に示すように位相変調された信号となっており、その信号は
【０００６】
【数１】
【０００７】
と表される。
【０００８】
ここで、A１は振幅、ωC１は角周波数、ｔは時間である。また、φは位相情報でありウォブル信号の１周期を１単位として０°か180°のどちらかとなる。
【０００９】
符号２は、搬送波生成回路であり後述するループフィルタ９の出力に応じて周波数が変化する搬送波を生成する。搬送波生成回路２には電圧制御発振器(VCO：Voltage Control Oscillator)を用いることができる。
搬送波生成回路２が出力する信号は
【００１０】
【数２】
【００１１】
で表される。
【００１２】
ここで、A２は振幅、ωC2は角周波数、Δθはウォブル信号と搬送波の位相誤差である。
【００１３】
ＰＬＬ制御がロックしているときはウォブル信号の角周波数ωC１と搬送波のωC2角周波数は一致するので以降の説明は
【００１４】
【数３】
【００１５】
とする。
【００１６】
また、数式の簡略化のため振幅A１,A２は
【００１７】
【数４】
【００１８】
として以降説明する。
【００１９】
符号３は、積算回路でありウォブル信号１と搬送波生成回路２の出力信号とを積算して出力する。その出力は（数１）と（数２）を積算したものであるから
【００２０】
【数５】
【００２１】
となる。
【００２２】
符号４は、ローパスフィルタ（以下、ＬＰＦと呼ぶ）であり、その遮断周波数は（数５）の第１項の周波数２ωCより十分低く設定されているものとする。このため第１項の成分はＬＰＦ４によって十分抑圧されるがＤＣ成分である第２項成分はＬＰＦ４を通過する。よって、ＬＰＦ４の出力は
【００２３】
【数６】
【００２４】
となる。
【００２５】
符号５は、90°位相器であり、搬送波生成回路２の出力に対して位相を90°進める。すなわち、その出力は
【００２６】
【数７】
【００２７】
と表される。（数２）がウォブル信号に対して同相搬送波であるのに対して（数７）は直交搬送波となる。
【００２８】
符号６は、積算回路でありウォブル信号１と90°位相器５の出力信号とを積算して出力する。その出力は（数４）より
【００２９】
【数８】
【００３０】
となる。
【００３１】
符号７は、ＬＰＦであり前述したＬＰＦ４と同じ遮断周波数が設定されているものとする。このとき（数８）の第１項は十分抑圧されるので、ＬＰＦ７の出力は
【００３２】
【数９】
【００３３】
となる。
【００３４】
符号８は、積算回路でありＬＰＦ４の出力とＬＰＦ７の出力とを積算して出力する。積算回路８は（数６）と（数９）とを積算するので、その出力は
【００３５】
【数１０】
【００３６】
となる。（数１０）は位相誤差Δθに応じて変化する信号であり、ＰＬＬ回路における位相誤差信号となる。
【００３７】
符号９は、ループフィルタであり、ＰＬＬ制御の安定性を向上するために制御特性のゲインと位相を補償する。
【００３８】
符号１０は、識別器であり、（数６）の極性に応じた２値信号を出力する。（数６）においてＰＬＬがロックしている状態では位相誤差Δθはほぼ０であるので、φ＝０°のときは（数６）は正極性となる。このとき、識別器１０の出力は０（Ｌｏｗレベル）を出力するものとする。一方、φ＝180°のときは（数６）は負極性となる。このとき、識別器１０の出力は１（Ｈｉレベル）を出力するものとする。
【００３９】
すなわち、図３（ａ）に示したウォブル信号にＰＬＬがロックしている状態においては、識別器１０は図３（ｂ）に示す信号を出力する。図３（ｂ）において、Ｌｏｗレベルが位相＝０°を示しており、Ｈｉレベルが位相＝180°を示している。
【００４０】
以上に述べたように、コスタスループ法を用いると（数１０）に示した位相誤差Δθに応じた位相誤差信号を生成してフィードバック制御を行うことによって、ウォブル信号にロックしたウォブルクロックを生成することができる。また、識別器１０によって（数６）の極性を判別することによって、ウォブル信号に含まれる位相情報を取り出すことができる。
【００４１】
以上に述べたコスタスループ法を用いたＰＬＬ回路の問題点を以下に説明する。
【００４２】
光ディスク装置のＰＬＬ回路独特の問題としては、高帯域化が難しいという点がある。ＰＬＬの帯域を高くすればゲインが大きくなるので残留位相誤差は小さくなる。しかし一方で、ディスクの表面上に付着したゴミや指紋などの欠陥部におけるウォブル信号の乱れにＰＬＬが追従し易くなり、ウォブルクロックが乱れてスピンドル制御が不安定になってしまう。
【００４３】
ＰＬＬが追従すべきウォブル信号の外乱の主成分はディスクの偏芯成分であり、その周波数成分は欠陥部での乱れの周波数成分に比べて十分低い。そこで、ＰＬＬの帯域を偏芯によるウォブル信号のゆらぎに追従できる程度に下げて欠陥部のウォブル信号の乱れに追従しないようにする方法が一般的に用いられる。
【００４４】
なお、残留位相誤差はウォブル１周期の１０分の１程度まで許容できることが経験的に知られている。
【００４５】
積算回路８が出力する（式１０）の位相誤差信号の波形図を図４に示す。同図において横軸が位相誤差Δθであり、縦軸が位相誤差信号のレベルである。上述したように残留位相誤差は１ウォブル周期の１０分の1、つまり±36°まで許容できるので、図４の点Ａから点Ｂまでの範囲内を遷移することになる。
【００４６】
ここで、図４に示した位相誤差信号における傾きは、ＰＬＬの一巡伝達関数の一部である。つまり、位相誤差＝+36°のときと位相誤差＝0°のときにおける位相誤差信号の傾きの比は
【００４７】
【数１１】
【００４８】
より0.309となる。
【００４９】
つまり、位相誤差＝0°のときに比べて位相誤差＝+36°の時は一巡伝達関数のゲインが0.309倍(＝-10.2dB)となる。なお、位相誤差＝-36°のときも同様に一巡伝達関数のゲインは-10.2dBとなることは言うまでもない。
【００５０】
このように、ゲインが約10dBも低下すると位相誤差を十分抑圧できなくなるので、位相誤差は図４の位相誤差＝±45°以内の区間を超えてしまう。位相誤差＝±45°の区間は負帰還領域であり、この区間以外では位相誤差信号の傾きが逆になってしまう。つまり位相誤差信号の傾きが逆になる区間は正帰還領域であるのでＰＬＬはロックすることができず、位相誤差信号の傾きが再びロック時と同じになる位相誤差＝±180°においてロックする。
【００５１】
この現象を位相スリップと呼ぶ。位相スリップが発生すると（数６）のΔθはπとなるので、（数６）の極性が反転する。このことは図３（ｂ）に示した位相情報の極性が逆になることを意味するので、ウォブル信号に含まれる位相情報を正しく検出することができない。
【００５２】
以上に述べた位相スリップの原因は、負帰還領域における位相誤差信号の傾きが変動する、つまり位相誤差信号の線形性が悪いことである。この対策として、位相誤差信号の線形性を改善する方法が提案されている。例えば、非特許文献１では、位相誤差信号をsinθとした場合に、位相誤差信号に対して位相が90°ずれたcosθを生成して
【００５３】
【数１２】
【００５４】
と演算することで位相誤差信号の線形性を改善する方法を提案している。なお、（数１２）におけるαは0.7程度が望ましい。
【００５５】
【特許文献１】特開２０００−３３９８６１号公報
【非特許文献１】畑 雅恭・古川計介著「ＰＬＬ−ＩＣの使い方」図６．５ 産報出版 １９７６年
【発明の開示】
【発明が解決しようとする課題】
【００５６】
ＰＬＬ回路を実現するにあたって、部品点数削減や特性の安定化を目的として、ディジタル回路を用いることがある。
【００５７】
例えば、図５に示すようにウォブル信号１を符号１１で示すアナログ・ディジタル変換回路（以下、Ａ／Ｄ変換回路）によりディジタル信号へ変換し、図２において説明した位相誤差信号の生成及びループフィルタ演算をディジタル信号処理により行い、ループフィルタ９の出力を符号１２で示すディジタル・アナログ変換回路（以下Ｄ／Ａ変換回路）によりアナログ信号へ変換する構成が考えられる。
【００５８】
なお、符号３から９までの構成要素は図２で説明したものと同じ動作をするものとしてその詳細説明は省略するが、各信号はディジタル信号であるものとする。また、搬送波生成回路２はＤ／Ａ変換回路１２が出力するアナログ信号に応じて周波数が変化する搬送波を出力するが、その搬送波はディジタルデータであるものとする。例えば、Ｄ／Ａ変換回路１２の出力に応じてＶＣＯによりクロックを生成してカウンタを動作させ、そのカウント値に従ってテーブルデータを参照し出力する構成が考えられる。
【００５９】
このようなディジタル回路を用いたＰＬＬ回路に、上述した非特許文献１に記載の技術を適用しようとすると、除算回路が必要となる。ディジタル回路においては、加算回路や積算回路は１クロックで演算が終了するのに対して、除算回路は演算が終了するまで複数のクロック期間が必要であり、データのビット数が多ければ多いほど演算時間が長くなることは一般的に知られている。
【００６０】
このことより、多ビットの高精度なデータを演算することが求められるディジタルＰＬＬ回路に上記非特許文献１を適用すると、演算時間の増大を招くことになる。
【００６１】
光ディスク装置は熾烈な高速化競争が行われており、それに伴いＰＬＬ回路にも動作速度の向上が求められている。このような状況において、光ディスク装置の高速化を妨げる要因となる除算回路が必要な上記非特許文献１に記載の技術を用いることは好ましくない。
【００６２】
以上の課題に鑑みて本発明の目的は、高速にディジタル処理を行うことが可能であり、位相誤差信号の線形性を改善して位相スリップを防止したＰＬＬ回路、およびそれを用いた光ディスク装置を提供することにある。
【課題を解決するための手段】
【００６３】
本発明は、ＰＬＬ回路において、入力信号から位相誤差信号を生成する位相誤差生成手段と、前記位相誤差信号の２次高調波を生成する２次高調波生成手段と、前記位相誤差信号と前記２次高調波生成手段の出力とを加算する加算手段とを備え、前記加算手段の出力を新たな位相誤差信号とすることを特徴とする。
【００６４】
ここで、前記２次高調波はその極性が前記位相誤差信号とは逆極性であることを特徴とする。
【００６５】
また本発明は、前記ＰＬＬ回路において、前記位相誤差生成手段は前記入力信号に対して同相となる搬送波を生成する同相搬送波生成手段と、同相搬送波生成手段の出力波形に対して直交する搬送波を生成する直交搬送波生成手段と、前記入力信号と前記同相搬送波生成手段の出力との積をとる第１の積算手段と、受信入力信号と前記直交搬送波生成手段の出力との積をとる第２の積算手段と、前記第１の積算手段の出力から搬送波の２次高調波を除去する第１のローパスフィルタと、前記第２の積算手段の出力から搬送波の２次高調波を除去する第２のローパスフィルタと、前記第１のローパスフィルタの出力と前記第２のローパスフィルタの出力との積をとる第３の積算手段とを備えて、前記第３の積算手段の出力を位相誤差信号として出力し、前記２次高調波生成手段は前記第１のローパスフィルタの出力を２乗する第１の２乗手段と、前記第２のローパスフィルタの出力を２乗する第２の２乗手段と、前記第２の２乗手段の出力から前記第１の２乗手段の出力を減算する減算手段と、前記第３の積算手段の出力に所定の係数をかけるゲイン手段と、前記減算手段の出力と前記ゲイン手段の出力の積をとる第４の積算手段とを備え、前記第４の積算手段の出力を２次高調波として出力し、前記第３の積算手段の出力と前記第４の積算手段の出力との和をとる加算手段と、前記加算手段の出力に対してゲインと位相の補償を行う補償手段とを備え前記補償手段の出力に応じて前記同相搬送波生成手段は搬送波の周波数を変化させることを特徴とする。
【００６６】
ここで、前記ＰＬＬ回路において、前記ゲイン手段は前記入力信号に２倍の係数をかけることを特徴とする。
【００６７】
さらに、前記ＰＬＬ回路において、前記補償手段の出力に応じたクロックを生成するクロック生成手段を備え、前記同相搬送波生成手段の出力および前記直交搬送波生成手段の出力は前記クロック生成手段の出力に応じて生成されることを特徴とする。
【００６８】
また、前記ＰＬＬ回路であり、光ディスクに対してレーザ光を照射する発光手段と、光ディスクからの反射光に応じた信号を生成して出力する信号生成手段と、前記信号生成手段の出力からウォブル信号を生成するウォブル信号生成手段とを備え、前記ウォブル信号を前記入力信号とすることを特徴とする。
【００６９】
さらに、前記ＰＬＬ回路を備える光ディスク装置であって、前記第１のローパスフィルタの出力から前記ウォブル信号に含まれる位相情報を判別する位相判別手段と、前記位相判別手段の出力から光ディスクのアドレス情報を検出するアドレス検出手段とを備えることを特徴とする。
【００７０】
また、前記ＰＬＬ回路を備える光ディスク装置であって、前記搬送波生成手段の出力を２値化する２値化手段と、前記２値化手段の出力を所定の値に分周する分周手段とを備え、前記分周手段の出力を用いてスピンドルモータの制御を行うことを特徴とする。
【発明の効果】
【００７１】
本発明によれば、位相スリップを防止したＰＬＬ回路、およびそれを用いた光ディスク装置を提供することができる。
【発明を実施するための最良の形態】
【００７２】
以下、本発明の実施形態に係るＰＬＬ回路について図１のブロック図を用いて説明する。
【００７３】
符号１はウォブル信号であり、先に説明したＡ／Ｄ変換回路１１によりディジタルデータに変換される。
【００７４】
符号２、３、４は、前述した搬送波生成回路、積算回路、ＬＰＦであり、搬送波生成回路２の出力とＡ／Ｄ変換回路１１の出力が積算回路３で積算され、その積算出力はＬＰＦ４により高域成分が抑圧される。
【００７５】
符号５、６、７は、前述した90°位相器、積算回路、ＬＰＦであり、搬送波生成回路２の出力は90°位相器５により位相が90°進められた後、積算回路６によりＡ／Ｄ変換回路１１の出力と積算され、その積算出力はＬＰＦ７により高域成分が抑圧される。
【００７６】
符号８は前記の積算回路であり、ＬＰＦ４とＬＰＦ７の出力を積算して出力する。
【００７７】
符号１３、１４は積算回路であり、それぞれＬＰＦ４の出力、ＬＰＦ７の出力を２乗して出力する。
【００７８】
符号１５は、減算回路であり、積算回路１４の出力から積算回路１３の出力を減算して出力する。
【００７９】
符号１６は、ゲイン回路であり、積算回路８の出力に所定の係数Ｇを積算して出力する。
【００８０】
符号１７は、積算回路であり、減算回路１５の出力とゲイン回路１６の出力とを積算して出力する。
【００８１】
符号１８は、加算回路であり、積算回路８と積算回路１７の出力を加算して出力する。
【００８２】
符号９は、先に説明したループフィルタであり、ＰＬＬ制御の安定性を向上するために制御特性のゲインと位相を補償する。
【００８３】
符号１２は、先に説明したＤ／Ａ変換回路であり、ループフィルタ９の出力をアナログ信号へ変換して出力し、搬送波生成回路２へ制御信号として供給される。
【００８４】
以上の構成において、各構成要素の動作について以下に説明する。
【００８５】
ＬＰＦ４の出力が（数６）であることは先に説明したが、積算回路１３により（数６）は２乗されるので、積算回路１３の出力は
【００８６】
【数１３】
【００８７】
となる。
【００８８】
位相情報φは０°または180°であるので
【００８９】
【数１４】
【００９０】
となる。
【００９１】
同様に、ＬＰＦ７の出力（数９）は積算回路１４により２乗されるので、積算回路１４の出力は
【００９２】
【数１５】
【００９３】
となる。
【００９４】
減算回路１５により積算回路１４の出力（数１５）から積算回路１３の出力（数１４）を減算すると
【００９５】
【数１６】
【００９６】
となり、ＤＣ成分が除去される。
【００９７】
ゲイン回路１６は、積算回路８の出力（数１０）にゲインＧを積算するので、その出力は
【００９８】
【数１７】
【００９９】
となる。
【０１００】
積算回路１７は、減算回路１５の出力（数１６）とゲイン回路１６の出力（数１７）を積算するので、その出力は
【０１０１】
【数１８】
【０１０２】
となる。
【０１０３】
ここで、（数１８）と従来の位相誤差信号である（数１０）を比較すると、（数１８）は従来の位相誤差信号に対して、２次高調波となっていることが分かる。
【０１０４】
加算回路１８は、積算回路８の出力（数１０）と積算回路１７の出力（１８）とを加算するので、その出力は
【０１０５】
【数１９】
【０１０６】
となり、従来の位相誤差信号である（数１０）に対して２次高調波である（数１８）が加算された信号となる。
【０１０７】
（数１９）の波形を図６に示す。図６において横軸は位相誤差Δθであり、縦軸は位相誤差信号のレベルである。図６において、ゲインＧに応じて位相誤差信号の波形が変化していることが分かる。さらに、位相誤差信号の傾きは（数１９）を微分したものであるから
【０１０８】
【数２０】
【０１０９】
となる。
【０１１０】
（数２０）の波形を図７に示す。図７において横軸は位相誤差Δθであり、縦軸は位相誤差信号の傾きである。図７において、ＰＬＬの残留許容位相誤差±36°の範囲内における位相誤差信号の最大値と最小値およびその差分を表１に示す。
【０１１１】
【表１】
【０１１２】
表１においては、Ｇ＝２の場合が最大値の最小値に差分が一番小さい。つまり、位相誤差信号の傾きの変動が一番小さいといえる。Ｇ＝０の場合が従来の位相誤差信号と同じであるから、Ｇ＝０の場合と比較して位相誤差信号の線形性が改善されていることが分かる。
【０１１３】
なお、ゲインＧを０から３まで詳細に設定した場合の位相誤差信号の最大値と最小値の差分を図８に示す。図８において横軸は位相誤差Δθ、縦軸は位相誤差信号レベルの最大値と最小値の差分である。図８より、ゲインＧ＝1.6程度で差分は最も小さくなり、位相誤差信号の傾きの変動が最小となる。
【０１１４】
しかしながら、Ｇ＝２でも位相誤差信号の線形性改善の効果は十分であり、さらにはＧ＝２とした場合、ゲイン回路１６は１ビット左シフトの回路という簡単な構成で実現できる。よって、コストと効果のバランスを考えるとＧ＝２が望ましい。
【０１１５】
ここで従来の位相誤差信号（数１０）とＧ＝２の場合のときの２次高調波（数１８）の波形を図１１に示す。図１１より、位相誤差信号と２次高調波はその極性が逆になっていることが判る。
【０１１６】
つまり、以上に述べた本発明の実施の形態は、従来の位相誤差信号に対して、逆極性の２次高調波を生成して加算することにより、位相誤差信号の線形性を改善することができる。そして、この線形性を改善した位相誤差信号を用いてＰＬＬの制御を行うことで位相スリップを防止することができる。さらに、２次高調波のゲインＧを２とすることで、簡単で低コストな回路構成で位相誤差信号の線形性を改善可能としている。
【０１１７】
なお、本実施の形態ではループフィルタ９の出力をＤ／Ａ変換回路１２を用いてアナログ信号に変換する構成を説明したループフィルタ９の出力をＰＷＭ信号として出力し、その出力信号をＬＰＦで平滑化してもよい。
【０１１８】
また、搬送波生成回路２の構成の一例を図９に示す。符号１９はＶＣＯであり、ループフィルタ９の出力に応じた周波数のクロック信号を出力する。符号２０はカウンタ回路であり、ＶＣＯ１９が出力するクロック信号に応じて所定の数までカウントアップする。所定の数までカウントアップした後は再び０に戻りカウントアップする。符号２１はテーブルデータであり、カウンタ回路２０の出力をアドレスとして、アドレスに対応するディジタルデータを出力する。なお、テーブルデータ２１の出力はディジタルデータであるが、便宜的にアナログ的に表すと（数２）と同様な波形となるものとする。
【０１１９】
さらに、90°位相器５に関しては、図１０に示すように、図９の構成に第２のテーブルデータ２２を追加する構成でもよい。テーブルデータ２２にはカウンタ回路２０の出力が供給され、カウンタ回路の出力をアドレスとして、アドレスに対応するディジタルデータを出力する。なお、テーブルデータ２２の出力はディジタルデータであるが、便宜的にアナログ的に表すと（数７）と同様な波形となるものとする。
【０１２０】
次に、本発明のＰＬＬ回路を用いた光ディスク装置の実施の形態を図１２のブロック図を用いて説明する。
【０１２１】
符号２３は光ディスクであり、相変化膜または有機膜などで構成される記録層を有する。また、記録トラックはウォブリング形状となっている。
【０１２２】
符号２４はスピンドルモータであり、後述するスピンドル制御回路３２からの出力信号に応じて、光ディスク２３を回転させる。
【０１２３】
符号２５は光ピックアップであり、図示しない対物レンズや半導体レーザ、対物レンズを駆動するアクチュエータ等を備え、光ディスク２３に対してレーザ光を照射する。また、光ディスク２３からの反射光に応じた信号を出力する。
【０１２４】
符号２６は信号処理回路であり、光ピックアップ２５からの出力を用いて光ディスク２３に対する対物レンズの位置誤差を示すサーボ誤差信号を生成する。また、光ピックアップ２５の出力から光ディスク２３のウォブル信号を抽出して出力する。
【０１２５】
符号２７はサーボ制御回路であり、信号処理回路２６が出力するサーボ誤差信号に制御の安定性を改善するようにゲインと位相の補償を行い、光ピックアップ２５内のアクチュエータを駆動する。
【０１２６】
符号２８は、図１で説明したＰＬＬ回路全体である。なお、ＰＬＬ回路２８内の搬送波生成回路２および90°位相器５は図９および図１０で説明した構成であるものとする。ＰＬＬ回路２８は、信号処理回路２６が出力するウォブル信号が入力信号として供給される。また、ＰＬＬ回路２８からは内部のＬＰＦ４の出力が識別器２９に供給される。さらに、内部のＶＣＯ１９が出力するクロックが外部の分周回路３１へ供給される。
【０１２７】
符号２９は、識別器でありＬＰＦ４が出力する信号のＨｉレベルとＬｏｗレベルを識別する。
【０１２８】
符号３０は、アドレスデコーダであり、識別器２９が出力する信号から光ディスクのアドレス情報をデコードして出力する。なお、アドレスデコーダが出力するアドレス情報は、図示しないインターフェース回路を通じて、ホストであるコンピュータへ受け渡される。
【０１２９】
符号３１は、分周回路であり、ＰＬＬ回路２８内部のＶＣＯ１９が出力するクロック信号を所定の分周値に分周して出力する。
【０１３０】
符号３２は、スピンドル制御回路であり、分周回路３１が出力する信号が所定の周期となるようにスピンドルモータ２４の回転を制御する。
【０１３１】
以上の構成から成る光ディスク装置においては、位相誤差信号の線形性が改善されているので位相スリップという問題が発生せず、識別器２９が出力するウォブル信号の位相情報の信頼性が高い。よって、アドレスデコーダ３０が出力するアドレス情報も信頼性が高いといえる。
【０１３２】
さらには、位相スリップが発生しないため分周回路３１へ供給されるクロック信号のジッタも小さくなり、高精度なスピンドル制御が可能となる。
【産業上の利用可能性】
【０１３３】
本発明のＰＬＬ回路は、コスタスループ方式のＰＬＬ回路を用いる装置、例えば無線通信装置等に対しても同様に適用することができる。
【図面の簡単な説明】
【０１３４】
【図１】本発明の実施形態に係るＰＬＬ回路のブロック図である。
【図２】公知のコスタスループ法を用いたＰＬＬ回路のブロック図である。
【図３】ウォブル信号と位相情報の信号波形図である。
【図４】位相誤差信号の波形図である。
【図５】ディジタル方式を用いたＰＬＬ回路のブロック図の例である。
【図６】本発明における位相誤差信号の波形図である。
【図７】本発明における位相誤差信号の傾きを示す図である。
【図８】本発明における位相誤差信号の傾きの最大値と最小値の差分を示す図である。
【図９】本発明における搬送波生成回路の一例である。
【図１０】本発明における搬送波生成回路の他の一例である。
【図１１】従来の位相誤差信号と本発明で生成する２次高調波の波形図である。
【図１２】本発明のＰＬＬ回路を用いた光ディスク装置の実施の形態のブロック図である。
【符号の説明】
【０１３５】
１…ウォブル信号、２…搬送波生成回路、３,６,８,１３,１４,１７…積算回路、４,７…ローパスフィルタ、５…90°位相器、９…ループフィルタ、１０…識別器、１１…アナログ・ディジタル変換回路、１２…ディジタル・アナログ変換回路、１５…減算回路、１６…ゲイン回路、１８…加算回路、１９…電圧制御発振器、２０…カウンタ回路、２１，２２…テーブルデータ、２３…光ディスク、２４…スピンドルモータ、２５…光ピックアップ、２６…信号処理回路、２７…サーボ制御回路、２８…ＰＬＬ回路、２９…識別器、３０…アドレスデコーダ、３１…分周回路、３２…スピンドル制御回路。
【技術分野】
【０００１】
本発明は、コスタスループ方式を用いたＰＬＬ回路およびそれを用いた光ディスク装置に関する。
【背景技術】
【０００２】
データを書き換え可能な光ディスクとして様々な形式の光ディスクが提案されているが、ディスクのトラック溝（以下、グルーブと呼ぶ）を蛇行（以下、ウォブルと呼ぶ）させ、そのウォブルにアドレス情報を記録する方法が提案されている。例えば、特許文献１に記載の光ディスクにおいては、位相変調をかけたウォブルを用いる技術が開示されている。また、同文献に記載の光ディスク装置は、検出したウォブル信号の周期が一定となるようにスピンドルモータの回転制御を行う。
【０００３】
このような光ディスク装置において、アドレスの検出やスピンドル制御を行うために、ウォブル信号に同期したウォブルクロック生成するＰＬＬ回路は重要な構成要素である。ＰＬＬの方式は各種方式が提案されているが、直交検波方式を用いた方法の１つとして公知のコスタスループ法がある。
【０００４】
この公知のコスタスループ法について図２のブロック図を用いて説明する。
【０００５】
符号１は、図示せぬ光ピックアップの出力から生成されたウォブル信号であり、図３（ａ）に示すように位相変調された信号となっており、その信号は
【０００６】
【数１】
【０００７】
と表される。
【０００８】
ここで、A１は振幅、ωC１は角周波数、ｔは時間である。また、φは位相情報でありウォブル信号の１周期を１単位として０°か180°のどちらかとなる。
【０００９】
符号２は、搬送波生成回路であり後述するループフィルタ９の出力に応じて周波数が変化する搬送波を生成する。搬送波生成回路２には電圧制御発振器(VCO：Voltage Control Oscillator)を用いることができる。
搬送波生成回路２が出力する信号は
【００１０】
【数２】
【００１１】
で表される。
【００１２】
ここで、A２は振幅、ωC2は角周波数、Δθはウォブル信号と搬送波の位相誤差である。
【００１３】
ＰＬＬ制御がロックしているときはウォブル信号の角周波数ωC１と搬送波のωC2角周波数は一致するので以降の説明は
【００１４】
【数３】
【００１５】
とする。
【００１６】
また、数式の簡略化のため振幅A１,A２は
【００１７】
【数４】
【００１８】
として以降説明する。
【００１９】
符号３は、積算回路でありウォブル信号１と搬送波生成回路２の出力信号とを積算して出力する。その出力は（数１）と（数２）を積算したものであるから
【００２０】
【数５】
【００２１】
となる。
【００２２】
符号４は、ローパスフィルタ（以下、ＬＰＦと呼ぶ）であり、その遮断周波数は（数５）の第１項の周波数２ωCより十分低く設定されているものとする。このため第１項の成分はＬＰＦ４によって十分抑圧されるがＤＣ成分である第２項成分はＬＰＦ４を通過する。よって、ＬＰＦ４の出力は
【００２３】
【数６】
【００２４】
となる。
【００２５】
符号５は、90°位相器であり、搬送波生成回路２の出力に対して位相を90°進める。すなわち、その出力は
【００２６】
【数７】
【００２７】
と表される。（数２）がウォブル信号に対して同相搬送波であるのに対して（数７）は直交搬送波となる。
【００２８】
符号６は、積算回路でありウォブル信号１と90°位相器５の出力信号とを積算して出力する。その出力は（数４）より
【００２９】
【数８】
【００３０】
となる。
【００３１】
符号７は、ＬＰＦであり前述したＬＰＦ４と同じ遮断周波数が設定されているものとする。このとき（数８）の第１項は十分抑圧されるので、ＬＰＦ７の出力は
【００３２】
【数９】
【００３３】
となる。
【００３４】
符号８は、積算回路でありＬＰＦ４の出力とＬＰＦ７の出力とを積算して出力する。積算回路８は（数６）と（数９）とを積算するので、その出力は
【００３５】
【数１０】
【００３６】
となる。（数１０）は位相誤差Δθに応じて変化する信号であり、ＰＬＬ回路における位相誤差信号となる。
【００３７】
符号９は、ループフィルタであり、ＰＬＬ制御の安定性を向上するために制御特性のゲインと位相を補償する。
【００３８】
符号１０は、識別器であり、（数６）の極性に応じた２値信号を出力する。（数６）においてＰＬＬがロックしている状態では位相誤差Δθはほぼ０であるので、φ＝０°のときは（数６）は正極性となる。このとき、識別器１０の出力は０（Ｌｏｗレベル）を出力するものとする。一方、φ＝180°のときは（数６）は負極性となる。このとき、識別器１０の出力は１（Ｈｉレベル）を出力するものとする。
【００３９】
すなわち、図３（ａ）に示したウォブル信号にＰＬＬがロックしている状態においては、識別器１０は図３（ｂ）に示す信号を出力する。図３（ｂ）において、Ｌｏｗレベルが位相＝０°を示しており、Ｈｉレベルが位相＝180°を示している。
【００４０】
以上に述べたように、コスタスループ法を用いると（数１０）に示した位相誤差Δθに応じた位相誤差信号を生成してフィードバック制御を行うことによって、ウォブル信号にロックしたウォブルクロックを生成することができる。また、識別器１０によって（数６）の極性を判別することによって、ウォブル信号に含まれる位相情報を取り出すことができる。
【００４１】
以上に述べたコスタスループ法を用いたＰＬＬ回路の問題点を以下に説明する。
【００４２】
光ディスク装置のＰＬＬ回路独特の問題としては、高帯域化が難しいという点がある。ＰＬＬの帯域を高くすればゲインが大きくなるので残留位相誤差は小さくなる。しかし一方で、ディスクの表面上に付着したゴミや指紋などの欠陥部におけるウォブル信号の乱れにＰＬＬが追従し易くなり、ウォブルクロックが乱れてスピンドル制御が不安定になってしまう。
【００４３】
ＰＬＬが追従すべきウォブル信号の外乱の主成分はディスクの偏芯成分であり、その周波数成分は欠陥部での乱れの周波数成分に比べて十分低い。そこで、ＰＬＬの帯域を偏芯によるウォブル信号のゆらぎに追従できる程度に下げて欠陥部のウォブル信号の乱れに追従しないようにする方法が一般的に用いられる。
【００４４】
なお、残留位相誤差はウォブル１周期の１０分の１程度まで許容できることが経験的に知られている。
【００４５】
積算回路８が出力する（式１０）の位相誤差信号の波形図を図４に示す。同図において横軸が位相誤差Δθであり、縦軸が位相誤差信号のレベルである。上述したように残留位相誤差は１ウォブル周期の１０分の1、つまり±36°まで許容できるので、図４の点Ａから点Ｂまでの範囲内を遷移することになる。
【００４６】
ここで、図４に示した位相誤差信号における傾きは、ＰＬＬの一巡伝達関数の一部である。つまり、位相誤差＝+36°のときと位相誤差＝0°のときにおける位相誤差信号の傾きの比は
【００４７】
【数１１】
【００４８】
より0.309となる。
【００４９】
つまり、位相誤差＝0°のときに比べて位相誤差＝+36°の時は一巡伝達関数のゲインが0.309倍(＝-10.2dB)となる。なお、位相誤差＝-36°のときも同様に一巡伝達関数のゲインは-10.2dBとなることは言うまでもない。
【００５０】
このように、ゲインが約10dBも低下すると位相誤差を十分抑圧できなくなるので、位相誤差は図４の位相誤差＝±45°以内の区間を超えてしまう。位相誤差＝±45°の区間は負帰還領域であり、この区間以外では位相誤差信号の傾きが逆になってしまう。つまり位相誤差信号の傾きが逆になる区間は正帰還領域であるのでＰＬＬはロックすることができず、位相誤差信号の傾きが再びロック時と同じになる位相誤差＝±180°においてロックする。
【００５１】
この現象を位相スリップと呼ぶ。位相スリップが発生すると（数６）のΔθはπとなるので、（数６）の極性が反転する。このことは図３（ｂ）に示した位相情報の極性が逆になることを意味するので、ウォブル信号に含まれる位相情報を正しく検出することができない。
【００５２】
以上に述べた位相スリップの原因は、負帰還領域における位相誤差信号の傾きが変動する、つまり位相誤差信号の線形性が悪いことである。この対策として、位相誤差信号の線形性を改善する方法が提案されている。例えば、非特許文献１では、位相誤差信号をsinθとした場合に、位相誤差信号に対して位相が90°ずれたcosθを生成して
【００５３】
【数１２】
【００５４】
と演算することで位相誤差信号の線形性を改善する方法を提案している。なお、（数１２）におけるαは0.7程度が望ましい。
【００５５】
【特許文献１】特開２０００−３３９８６１号公報
【非特許文献１】畑 雅恭・古川計介著「ＰＬＬ−ＩＣの使い方」図６．５ 産報出版 １９７６年
【発明の開示】
【発明が解決しようとする課題】
【００５６】
ＰＬＬ回路を実現するにあたって、部品点数削減や特性の安定化を目的として、ディジタル回路を用いることがある。
【００５７】
例えば、図５に示すようにウォブル信号１を符号１１で示すアナログ・ディジタル変換回路（以下、Ａ／Ｄ変換回路）によりディジタル信号へ変換し、図２において説明した位相誤差信号の生成及びループフィルタ演算をディジタル信号処理により行い、ループフィルタ９の出力を符号１２で示すディジタル・アナログ変換回路（以下Ｄ／Ａ変換回路）によりアナログ信号へ変換する構成が考えられる。
【００５８】
なお、符号３から９までの構成要素は図２で説明したものと同じ動作をするものとしてその詳細説明は省略するが、各信号はディジタル信号であるものとする。また、搬送波生成回路２はＤ／Ａ変換回路１２が出力するアナログ信号に応じて周波数が変化する搬送波を出力するが、その搬送波はディジタルデータであるものとする。例えば、Ｄ／Ａ変換回路１２の出力に応じてＶＣＯによりクロックを生成してカウンタを動作させ、そのカウント値に従ってテーブルデータを参照し出力する構成が考えられる。
【００５９】
このようなディジタル回路を用いたＰＬＬ回路に、上述した非特許文献１に記載の技術を適用しようとすると、除算回路が必要となる。ディジタル回路においては、加算回路や積算回路は１クロックで演算が終了するのに対して、除算回路は演算が終了するまで複数のクロック期間が必要であり、データのビット数が多ければ多いほど演算時間が長くなることは一般的に知られている。
【００６０】
このことより、多ビットの高精度なデータを演算することが求められるディジタルＰＬＬ回路に上記非特許文献１を適用すると、演算時間の増大を招くことになる。
【００６１】
光ディスク装置は熾烈な高速化競争が行われており、それに伴いＰＬＬ回路にも動作速度の向上が求められている。このような状況において、光ディスク装置の高速化を妨げる要因となる除算回路が必要な上記非特許文献１に記載の技術を用いることは好ましくない。
【００６２】
以上の課題に鑑みて本発明の目的は、高速にディジタル処理を行うことが可能であり、位相誤差信号の線形性を改善して位相スリップを防止したＰＬＬ回路、およびそれを用いた光ディスク装置を提供することにある。
【課題を解決するための手段】
【００６３】
本発明は、ＰＬＬ回路において、入力信号から位相誤差信号を生成する位相誤差生成手段と、前記位相誤差信号の２次高調波を生成する２次高調波生成手段と、前記位相誤差信号と前記２次高調波生成手段の出力とを加算する加算手段とを備え、前記加算手段の出力を新たな位相誤差信号とすることを特徴とする。
【００６４】
ここで、前記２次高調波はその極性が前記位相誤差信号とは逆極性であることを特徴とする。
【００６５】
また本発明は、前記ＰＬＬ回路において、前記位相誤差生成手段は前記入力信号に対して同相となる搬送波を生成する同相搬送波生成手段と、同相搬送波生成手段の出力波形に対して直交する搬送波を生成する直交搬送波生成手段と、前記入力信号と前記同相搬送波生成手段の出力との積をとる第１の積算手段と、受信入力信号と前記直交搬送波生成手段の出力との積をとる第２の積算手段と、前記第１の積算手段の出力から搬送波の２次高調波を除去する第１のローパスフィルタと、前記第２の積算手段の出力から搬送波の２次高調波を除去する第２のローパスフィルタと、前記第１のローパスフィルタの出力と前記第２のローパスフィルタの出力との積をとる第３の積算手段とを備えて、前記第３の積算手段の出力を位相誤差信号として出力し、前記２次高調波生成手段は前記第１のローパスフィルタの出力を２乗する第１の２乗手段と、前記第２のローパスフィルタの出力を２乗する第２の２乗手段と、前記第２の２乗手段の出力から前記第１の２乗手段の出力を減算する減算手段と、前記第３の積算手段の出力に所定の係数をかけるゲイン手段と、前記減算手段の出力と前記ゲイン手段の出力の積をとる第４の積算手段とを備え、前記第４の積算手段の出力を２次高調波として出力し、前記第３の積算手段の出力と前記第４の積算手段の出力との和をとる加算手段と、前記加算手段の出力に対してゲインと位相の補償を行う補償手段とを備え前記補償手段の出力に応じて前記同相搬送波生成手段は搬送波の周波数を変化させることを特徴とする。
【００６６】
ここで、前記ＰＬＬ回路において、前記ゲイン手段は前記入力信号に２倍の係数をかけることを特徴とする。
【００６７】
さらに、前記ＰＬＬ回路において、前記補償手段の出力に応じたクロックを生成するクロック生成手段を備え、前記同相搬送波生成手段の出力および前記直交搬送波生成手段の出力は前記クロック生成手段の出力に応じて生成されることを特徴とする。
【００６８】
また、前記ＰＬＬ回路であり、光ディスクに対してレーザ光を照射する発光手段と、光ディスクからの反射光に応じた信号を生成して出力する信号生成手段と、前記信号生成手段の出力からウォブル信号を生成するウォブル信号生成手段とを備え、前記ウォブル信号を前記入力信号とすることを特徴とする。
【００６９】
さらに、前記ＰＬＬ回路を備える光ディスク装置であって、前記第１のローパスフィルタの出力から前記ウォブル信号に含まれる位相情報を判別する位相判別手段と、前記位相判別手段の出力から光ディスクのアドレス情報を検出するアドレス検出手段とを備えることを特徴とする。
【００７０】
また、前記ＰＬＬ回路を備える光ディスク装置であって、前記搬送波生成手段の出力を２値化する２値化手段と、前記２値化手段の出力を所定の値に分周する分周手段とを備え、前記分周手段の出力を用いてスピンドルモータの制御を行うことを特徴とする。
【発明の効果】
【００７１】
本発明によれば、位相スリップを防止したＰＬＬ回路、およびそれを用いた光ディスク装置を提供することができる。
【発明を実施するための最良の形態】
【００７２】
以下、本発明の実施形態に係るＰＬＬ回路について図１のブロック図を用いて説明する。
【００７３】
符号１はウォブル信号であり、先に説明したＡ／Ｄ変換回路１１によりディジタルデータに変換される。
【００７４】
符号２、３、４は、前述した搬送波生成回路、積算回路、ＬＰＦであり、搬送波生成回路２の出力とＡ／Ｄ変換回路１１の出力が積算回路３で積算され、その積算出力はＬＰＦ４により高域成分が抑圧される。
【００７５】
符号５、６、７は、前述した90°位相器、積算回路、ＬＰＦであり、搬送波生成回路２の出力は90°位相器５により位相が90°進められた後、積算回路６によりＡ／Ｄ変換回路１１の出力と積算され、その積算出力はＬＰＦ７により高域成分が抑圧される。
【００７６】
符号８は前記の積算回路であり、ＬＰＦ４とＬＰＦ７の出力を積算して出力する。
【００７７】
符号１３、１４は積算回路であり、それぞれＬＰＦ４の出力、ＬＰＦ７の出力を２乗して出力する。
【００７８】
符号１５は、減算回路であり、積算回路１４の出力から積算回路１３の出力を減算して出力する。
【００７９】
符号１６は、ゲイン回路であり、積算回路８の出力に所定の係数Ｇを積算して出力する。
【００８０】
符号１７は、積算回路であり、減算回路１５の出力とゲイン回路１６の出力とを積算して出力する。
【００８１】
符号１８は、加算回路であり、積算回路８と積算回路１７の出力を加算して出力する。
【００８２】
符号９は、先に説明したループフィルタであり、ＰＬＬ制御の安定性を向上するために制御特性のゲインと位相を補償する。
【００８３】
符号１２は、先に説明したＤ／Ａ変換回路であり、ループフィルタ９の出力をアナログ信号へ変換して出力し、搬送波生成回路２へ制御信号として供給される。
【００８４】
以上の構成において、各構成要素の動作について以下に説明する。
【００８５】
ＬＰＦ４の出力が（数６）であることは先に説明したが、積算回路１３により（数６）は２乗されるので、積算回路１３の出力は
【００８６】
【数１３】
【００８７】
となる。
【００８８】
位相情報φは０°または180°であるので
【００８９】
【数１４】
【００９０】
となる。
【００９１】
同様に、ＬＰＦ７の出力（数９）は積算回路１４により２乗されるので、積算回路１４の出力は
【００９２】
【数１５】
【００９３】
となる。
【００９４】
減算回路１５により積算回路１４の出力（数１５）から積算回路１３の出力（数１４）を減算すると
【００９５】
【数１６】
【００９６】
となり、ＤＣ成分が除去される。
【００９７】
ゲイン回路１６は、積算回路８の出力（数１０）にゲインＧを積算するので、その出力は
【００９８】
【数１７】
【００９９】
となる。
【０１００】
積算回路１７は、減算回路１５の出力（数１６）とゲイン回路１６の出力（数１７）を積算するので、その出力は
【０１０１】
【数１８】
【０１０２】
となる。
【０１０３】
ここで、（数１８）と従来の位相誤差信号である（数１０）を比較すると、（数１８）は従来の位相誤差信号に対して、２次高調波となっていることが分かる。
【０１０４】
加算回路１８は、積算回路８の出力（数１０）と積算回路１７の出力（１８）とを加算するので、その出力は
【０１０５】
【数１９】
【０１０６】
となり、従来の位相誤差信号である（数１０）に対して２次高調波である（数１８）が加算された信号となる。
【０１０７】
（数１９）の波形を図６に示す。図６において横軸は位相誤差Δθであり、縦軸は位相誤差信号のレベルである。図６において、ゲインＧに応じて位相誤差信号の波形が変化していることが分かる。さらに、位相誤差信号の傾きは（数１９）を微分したものであるから
【０１０８】
【数２０】
【０１０９】
となる。
【０１１０】
（数２０）の波形を図７に示す。図７において横軸は位相誤差Δθであり、縦軸は位相誤差信号の傾きである。図７において、ＰＬＬの残留許容位相誤差±36°の範囲内における位相誤差信号の最大値と最小値およびその差分を表１に示す。
【０１１１】
【表１】
【０１１２】
表１においては、Ｇ＝２の場合が最大値の最小値に差分が一番小さい。つまり、位相誤差信号の傾きの変動が一番小さいといえる。Ｇ＝０の場合が従来の位相誤差信号と同じであるから、Ｇ＝０の場合と比較して位相誤差信号の線形性が改善されていることが分かる。
【０１１３】
なお、ゲインＧを０から３まで詳細に設定した場合の位相誤差信号の最大値と最小値の差分を図８に示す。図８において横軸は位相誤差Δθ、縦軸は位相誤差信号レベルの最大値と最小値の差分である。図８より、ゲインＧ＝1.6程度で差分は最も小さくなり、位相誤差信号の傾きの変動が最小となる。
【０１１４】
しかしながら、Ｇ＝２でも位相誤差信号の線形性改善の効果は十分であり、さらにはＧ＝２とした場合、ゲイン回路１６は１ビット左シフトの回路という簡単な構成で実現できる。よって、コストと効果のバランスを考えるとＧ＝２が望ましい。
【０１１５】
ここで従来の位相誤差信号（数１０）とＧ＝２の場合のときの２次高調波（数１８）の波形を図１１に示す。図１１より、位相誤差信号と２次高調波はその極性が逆になっていることが判る。
【０１１６】
つまり、以上に述べた本発明の実施の形態は、従来の位相誤差信号に対して、逆極性の２次高調波を生成して加算することにより、位相誤差信号の線形性を改善することができる。そして、この線形性を改善した位相誤差信号を用いてＰＬＬの制御を行うことで位相スリップを防止することができる。さらに、２次高調波のゲインＧを２とすることで、簡単で低コストな回路構成で位相誤差信号の線形性を改善可能としている。
【０１１７】
なお、本実施の形態ではループフィルタ９の出力をＤ／Ａ変換回路１２を用いてアナログ信号に変換する構成を説明したループフィルタ９の出力をＰＷＭ信号として出力し、その出力信号をＬＰＦで平滑化してもよい。
【０１１８】
また、搬送波生成回路２の構成の一例を図９に示す。符号１９はＶＣＯであり、ループフィルタ９の出力に応じた周波数のクロック信号を出力する。符号２０はカウンタ回路であり、ＶＣＯ１９が出力するクロック信号に応じて所定の数までカウントアップする。所定の数までカウントアップした後は再び０に戻りカウントアップする。符号２１はテーブルデータであり、カウンタ回路２０の出力をアドレスとして、アドレスに対応するディジタルデータを出力する。なお、テーブルデータ２１の出力はディジタルデータであるが、便宜的にアナログ的に表すと（数２）と同様な波形となるものとする。
【０１１９】
さらに、90°位相器５に関しては、図１０に示すように、図９の構成に第２のテーブルデータ２２を追加する構成でもよい。テーブルデータ２２にはカウンタ回路２０の出力が供給され、カウンタ回路の出力をアドレスとして、アドレスに対応するディジタルデータを出力する。なお、テーブルデータ２２の出力はディジタルデータであるが、便宜的にアナログ的に表すと（数７）と同様な波形となるものとする。
【０１２０】
次に、本発明のＰＬＬ回路を用いた光ディスク装置の実施の形態を図１２のブロック図を用いて説明する。
【０１２１】
符号２３は光ディスクであり、相変化膜または有機膜などで構成される記録層を有する。また、記録トラックはウォブリング形状となっている。
【０１２２】
符号２４はスピンドルモータであり、後述するスピンドル制御回路３２からの出力信号に応じて、光ディスク２３を回転させる。
【０１２３】
符号２５は光ピックアップであり、図示しない対物レンズや半導体レーザ、対物レンズを駆動するアクチュエータ等を備え、光ディスク２３に対してレーザ光を照射する。また、光ディスク２３からの反射光に応じた信号を出力する。
【０１２４】
符号２６は信号処理回路であり、光ピックアップ２５からの出力を用いて光ディスク２３に対する対物レンズの位置誤差を示すサーボ誤差信号を生成する。また、光ピックアップ２５の出力から光ディスク２３のウォブル信号を抽出して出力する。
【０１２５】
符号２７はサーボ制御回路であり、信号処理回路２６が出力するサーボ誤差信号に制御の安定性を改善するようにゲインと位相の補償を行い、光ピックアップ２５内のアクチュエータを駆動する。
【０１２６】
符号２８は、図１で説明したＰＬＬ回路全体である。なお、ＰＬＬ回路２８内の搬送波生成回路２および90°位相器５は図９および図１０で説明した構成であるものとする。ＰＬＬ回路２８は、信号処理回路２６が出力するウォブル信号が入力信号として供給される。また、ＰＬＬ回路２８からは内部のＬＰＦ４の出力が識別器２９に供給される。さらに、内部のＶＣＯ１９が出力するクロックが外部の分周回路３１へ供給される。
【０１２７】
符号２９は、識別器でありＬＰＦ４が出力する信号のＨｉレベルとＬｏｗレベルを識別する。
【０１２８】
符号３０は、アドレスデコーダであり、識別器２９が出力する信号から光ディスクのアドレス情報をデコードして出力する。なお、アドレスデコーダが出力するアドレス情報は、図示しないインターフェース回路を通じて、ホストであるコンピュータへ受け渡される。
【０１２９】
符号３１は、分周回路であり、ＰＬＬ回路２８内部のＶＣＯ１９が出力するクロック信号を所定の分周値に分周して出力する。
【０１３０】
符号３２は、スピンドル制御回路であり、分周回路３１が出力する信号が所定の周期となるようにスピンドルモータ２４の回転を制御する。
【０１３１】
以上の構成から成る光ディスク装置においては、位相誤差信号の線形性が改善されているので位相スリップという問題が発生せず、識別器２９が出力するウォブル信号の位相情報の信頼性が高い。よって、アドレスデコーダ３０が出力するアドレス情報も信頼性が高いといえる。
【０１３２】
さらには、位相スリップが発生しないため分周回路３１へ供給されるクロック信号のジッタも小さくなり、高精度なスピンドル制御が可能となる。
【産業上の利用可能性】
【０１３３】
本発明のＰＬＬ回路は、コスタスループ方式のＰＬＬ回路を用いる装置、例えば無線通信装置等に対しても同様に適用することができる。
【図面の簡単な説明】
【０１３４】
【図１】本発明の実施形態に係るＰＬＬ回路のブロック図である。
【図２】公知のコスタスループ法を用いたＰＬＬ回路のブロック図である。
【図３】ウォブル信号と位相情報の信号波形図である。
【図４】位相誤差信号の波形図である。
【図５】ディジタル方式を用いたＰＬＬ回路のブロック図の例である。
【図６】本発明における位相誤差信号の波形図である。
【図７】本発明における位相誤差信号の傾きを示す図である。
【図８】本発明における位相誤差信号の傾きの最大値と最小値の差分を示す図である。
【図９】本発明における搬送波生成回路の一例である。
【図１０】本発明における搬送波生成回路の他の一例である。
【図１１】従来の位相誤差信号と本発明で生成する２次高調波の波形図である。
【図１２】本発明のＰＬＬ回路を用いた光ディスク装置の実施の形態のブロック図である。
【符号の説明】
【０１３５】
１…ウォブル信号、２…搬送波生成回路、３,６,８,１３,１４,１７…積算回路、４,７…ローパスフィルタ、５…90°位相器、９…ループフィルタ、１０…識別器、１１…アナログ・ディジタル変換回路、１２…ディジタル・アナログ変換回路、１５…減算回路、１６…ゲイン回路、１８…加算回路、１９…電圧制御発振器、２０…カウンタ回路、２１，２２…テーブルデータ、２３…光ディスク、２４…スピンドルモータ、２５…光ピックアップ、２６…信号処理回路、２７…サーボ制御回路、２８…ＰＬＬ回路、２９…識別器、３０…アドレスデコーダ、３１…分周回路、３２…スピンドル制御回路。
【特許請求の範囲】
【請求項１】
ＰＬＬ回路において、入力信号から位相誤差信号を生成する位相誤差生成手段と、前記位相誤差信号の２次高調波を生成する２次高調波生成手段と、前記位相誤差信号と前記２次高調波生成手段の出力とを加算する加算手段とを備え、前記加算手段の出力を新たな位相誤差信号とすることを特徴とするＰＬＬ回路。
【請求項２】
請求項１に記載のＰＬＬ回路において、前記２次高調波はその極性が前記位相誤差信号とは逆極性であることを特徴とするＰＬＬ回路。
【請求項３】
請求項１に記載のＰＬＬ回路において、前記位相誤差生成手段は前記入力信号に対して同相となる搬送波を生成する同相搬送波生成手段と、同相搬送波生成手段の出力波形に対して直交する搬送波を生成する直交搬送波生成手段と、前記入力信号と前記同相搬送波生成手段の出力との積をとる第１の積算手段と、受信入力信号と前記直交搬送波生成手段の出力との積をとる第２の積算手段と、前記第１の積算手段の出力から搬送波の２次高調波を除去する第１のローパスフィルタと、前記第２の積算手段の出力から搬送波の２次高調波を除去する第２のローパスフィルタと、前記第１のローパスフィルタの出力と前記第２のローパスフィルタの出力との積をとる第３の積算手段とを備えて、前記第３の積算手段の出力を位相誤差信号として出力し、前記２次高調波生成手段は前記第１のローパスフィルタの出力を２乗する第１の２乗手段と、前記第２のローパスフィルタの出力を２乗する第２の２乗手段と、前記第２の２乗手段の出力から前記第１の２乗手段の出力を減算する減算手段と、前記第３の積算手段の出力に所定の係数をかけるゲイン手段と、前記減算手段の出力と前記ゲイン手段の出力の積をとる第４の積算手段とを備え、前記第４の積算手段の出力を２次高調波として出力し、前記第３の積算手段の出力と前記第４の積算手段の出力との和をとる加算手段と、前記加算手段の出力に対してゲインと位相の補償を行う補償手段とを備え、前記補償手段の出力に応じて前記同相搬送波生成手段は搬送波の周波数を変化させることを特徴とするＰＬＬ回路。
【請求項４】
請求項３に記載のＰＬＬ回路において、前記ゲイン手段は前記入力信号に２倍の係数をかけることを特徴とするＰＬＬ回路。
【請求項５】
請求項３に記載のＰＬＬ回路において、前記補償手段の出力に応じたクロックを生成するクロック生成手段を備え、前記同相搬送波生成手段の出力および前記直交搬送波生成手段の出力は前記クロック生成手段の出力に応じて生成されることを特徴とするＰＬＬ回路。
【請求項６】
請求項１乃至５のいずれかに記載のＰＬＬ回路であり、光ディスクに対してレーザ光を照射する発光手段と、光ディスクからの反射光に応じた信号を生成して出力する信号生成手段と、前記信号生成手段の出力からウォブル信号を生成するウォブル信号生成手段とを備え、前記ウォブル信号を前記入力信号とすることを特徴とするＰＬＬ回路。
【請求項７】
請求項６に記載のＰＬＬ回路を備える光ディスク装置であって、前記第１のローパスフィルタの出力から前記ウォブル信号に含まれる位相情報を判別する位相判別手段と、前記位相判別手段の出力から光ディスクのアドレス情報を検出するアドレス検出手段とを備えることを特徴とする光ディスク装置。
【請求項８】
請求項６に記載のＰＬＬ回路を備える光ディスク装置であって、前記搬送波生成手段の出力を２値化する２値化手段と、前記２値化手段の出力を所定の値に分周する分周手段とを備え、前記分周手段の出力を用いてスピンドルモータの制御を行うことを特徴とする光ディスク装置。
【請求項１】
ＰＬＬ回路において、入力信号から位相誤差信号を生成する位相誤差生成手段と、前記位相誤差信号の２次高調波を生成する２次高調波生成手段と、前記位相誤差信号と前記２次高調波生成手段の出力とを加算する加算手段とを備え、前記加算手段の出力を新たな位相誤差信号とすることを特徴とするＰＬＬ回路。
【請求項２】
請求項１に記載のＰＬＬ回路において、前記２次高調波はその極性が前記位相誤差信号とは逆極性であることを特徴とするＰＬＬ回路。
【請求項３】
請求項１に記載のＰＬＬ回路において、前記位相誤差生成手段は前記入力信号に対して同相となる搬送波を生成する同相搬送波生成手段と、同相搬送波生成手段の出力波形に対して直交する搬送波を生成する直交搬送波生成手段と、前記入力信号と前記同相搬送波生成手段の出力との積をとる第１の積算手段と、受信入力信号と前記直交搬送波生成手段の出力との積をとる第２の積算手段と、前記第１の積算手段の出力から搬送波の２次高調波を除去する第１のローパスフィルタと、前記第２の積算手段の出力から搬送波の２次高調波を除去する第２のローパスフィルタと、前記第１のローパスフィルタの出力と前記第２のローパスフィルタの出力との積をとる第３の積算手段とを備えて、前記第３の積算手段の出力を位相誤差信号として出力し、前記２次高調波生成手段は前記第１のローパスフィルタの出力を２乗する第１の２乗手段と、前記第２のローパスフィルタの出力を２乗する第２の２乗手段と、前記第２の２乗手段の出力から前記第１の２乗手段の出力を減算する減算手段と、前記第３の積算手段の出力に所定の係数をかけるゲイン手段と、前記減算手段の出力と前記ゲイン手段の出力の積をとる第４の積算手段とを備え、前記第４の積算手段の出力を２次高調波として出力し、前記第３の積算手段の出力と前記第４の積算手段の出力との和をとる加算手段と、前記加算手段の出力に対してゲインと位相の補償を行う補償手段とを備え、前記補償手段の出力に応じて前記同相搬送波生成手段は搬送波の周波数を変化させることを特徴とするＰＬＬ回路。
【請求項４】
請求項３に記載のＰＬＬ回路において、前記ゲイン手段は前記入力信号に２倍の係数をかけることを特徴とするＰＬＬ回路。
【請求項５】
請求項３に記載のＰＬＬ回路において、前記補償手段の出力に応じたクロックを生成するクロック生成手段を備え、前記同相搬送波生成手段の出力および前記直交搬送波生成手段の出力は前記クロック生成手段の出力に応じて生成されることを特徴とするＰＬＬ回路。
【請求項６】
請求項１乃至５のいずれかに記載のＰＬＬ回路であり、光ディスクに対してレーザ光を照射する発光手段と、光ディスクからの反射光に応じた信号を生成して出力する信号生成手段と、前記信号生成手段の出力からウォブル信号を生成するウォブル信号生成手段とを備え、前記ウォブル信号を前記入力信号とすることを特徴とするＰＬＬ回路。
【請求項７】
請求項６に記載のＰＬＬ回路を備える光ディスク装置であって、前記第１のローパスフィルタの出力から前記ウォブル信号に含まれる位相情報を判別する位相判別手段と、前記位相判別手段の出力から光ディスクのアドレス情報を検出するアドレス検出手段とを備えることを特徴とする光ディスク装置。
【請求項８】
請求項６に記載のＰＬＬ回路を備える光ディスク装置であって、前記搬送波生成手段の出力を２値化する２値化手段と、前記２値化手段の出力を所定の値に分周する分周手段とを備え、前記分周手段の出力を用いてスピンドルモータの制御を行うことを特徴とする光ディスク装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００６−２８６１５４（Ｐ２００６−２８６１５４Ａ）
【公開日】平成１８年１０月１９日（２００６．１０．１９）
【国際特許分類】
【出願番号】特願２００５−１０８４０７（Ｐ２００５−１０８４０７）
【出願日】平成１７年４月５日（２００５．４．５）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【出願人】（５０１００９８４９）株式会社日立エルジーデータストレージ (646)
【Ｆターム（参考）】
【公開日】平成１８年１０月１９日（２００６．１０．１９）
【国際特許分類】
【出願日】平成１７年４月５日（２００５．４．５）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【出願人】（５０１００９８４９）株式会社日立エルジーデータストレージ (646)
【Ｆターム（参考）】
[ Back to top ]