【課題】ゲート絶縁膜やゲート電極を構成する材料がエッチングされることが無く、高い信頼性を有するゲート電極を有する絶縁ゲート電界効果トランジスタを提供する。
【解決手段】絶縁ゲート電界効果トランジスタは、ソース／ドレイン領域１３、チャネル形成領域１２、ゲート電極４２３、ゲート絶縁膜４３０を備え、ゲート絶縁膜４３０はゲート絶縁膜本体部４３０Ａ及びゲート絶縁膜延在部４３０Ｂから構成されており、ゲート電極を構成する第１層４３１はゲート電極の側面部の途中まで薄膜状に形成されており、第２層の外側層４３２Ａは第１層４３１の上に薄膜状に形成されており、第２層の内側層４３２Ｂは第２層の外側層で囲まれた部分を埋め込んでおり、第３層の外側層４３３Ａは第２層の内側層、外側層、ゲート絶縁膜延在部を覆い、ゲート電極の頂面まで薄膜状に形成されており、第３層の内側層４３３Ｂはゲート電極の残部を占めている。 （もっと読む）

【課題】外部ストレスによる亀裂などの破損による形状不良や特性不良などの半導体装置の不良を低減することを目的の一とする。よって、信頼性の高い半導体装置を提供することを目的の一とする。また、作製工程中においても上記不良を低減することで半導体装置の製造歩留まりを向上させることを目的の一とする。
【解決手段】一対の第１の耐衝撃層及び第２の耐衝撃層に挟持された半導体集積回路において、半導体集積回路と第２の耐衝撃層との間に衝撃拡散層を有する。外部ストレスに対する耐衝撃層と、その衝撃を拡散する衝撃拡散層とを設けることで、半導体集積回路の単位面積あたりに加えられる力を軽減し、半導体集積回路を保護する。衝撃拡散層は弾性率が低く、破断係数が高い方が好ましい。 （もっと読む）

【課題】本発明は、ＰＭＩＳトランジスタ側とＮＭＩＳトランジスタ側とでシリサイド層の組成のバラツキを防止でき、またトランジスタのゲート形状の不安定化を防止できる、ＣＭＩＳトランジスタの製造方法を提供する。
【解決手段】ゲート絶縁膜１０３とＮ−ｍｅｔａｌ１０４と多結晶シリコン１０６とが当該順に積層した第一のゲート構造Ｇ１を形成する。ゲート絶縁膜１０３と多結晶シリコン１０６とが当該順に積層した第二のゲート構造Ｇ２を形成する。第一、二のゲート構造Ｇ１，Ｇ２をマスクした状態で、各ゲート構造Ｇ１，Ｇ２の両脇における半導体基板１０１上を、シリサイド化させる。そして、第一、二のゲート構造Ｇ１，Ｇ２を構成する多結晶シリコン１０６を、シリサイド化させる。 （もっと読む）

【課題】コンタクト構造物の形成方法及びこれを利用した半導体装置の製造方法を提供する。
【解決手段】コンタクト領域１０３を有する対象体１００上に絶縁層１０６を形成した後、絶縁層１０６をエッチングしてコンタクト領域１０３を露出させる開口を形成する。露出されたコンタクト領域１０３上にシリコン及び酸素を含む物質膜を形成した後、シリコン及び酸素を含む物質膜上に金属膜を形成する。シリコン及び酸素を含有する物質膜と金属膜を反応させて、少なくともコンタクト領域１０３上に金属酸化物シリサイド膜１２１を形成した後、金属酸化物シリサイド膜１２１上の開口を埋める導電膜を形成する。コンタクト領域とコンタクトとの間に金属、シリコン、及び酸素が三成分系を成す金属酸化物シリサイド膜を均一に形成することができるため、改善された熱安定性及び電気的特性を有する。 （もっと読む）

【課題】コンタクトおよび配線形成時の合わせマージンがゼロであり、集積度を大幅に向上し、パターンレイアウトの自由度の拡大を可能とする薄膜半導体素子及びその製造方法を提供する。
【解決手段】透明絶縁性基板１０上に形成され、第１導電型の不純物を含むソース領域及びドレイン領域を有する島状半導体層、前記ソース領域及びドレイン領域の間の島状半導体層上に形成されたゲート絶縁膜及びゲート電極１８、前記ソース領域又はドレイン領域の表面に形成された高融点金属と半導体との化合物からなる層、前記島状半導体層及びゲート電極を覆う層間絶縁膜２９、及び前記ソース領域又はドレイン領域に接続された局所配線２８を具備し、前記局所配線２８は、前記ソース領域又はドレイン領域の表面に形成された前記化合物層と高融点金属層との２層構造、及び前記ソース領域又はドレイン領域の外側に形成された前記高融点金属層の延長からなることを特徴とする。 （もっと読む）

【課題】半導体−絶縁体界面の界面準位が低減した半導体基板とその製造方法および半導体装置を提供する。
【解決手段】砒素を含む３−５族化合物の半導体層と、酸化物、窒化物または酸窒化物の絶縁層と、を備え、前記半導体層と前記絶縁層との間に砒素の酸化物が検出されない半導体基板が提供される。当該第１の形態において半導体基板は、前記半導体層と前記絶縁層との間に存在する元素を対象としたＸ線光電子分光法による光電子強度の分光観察において、砒素に起因する元素ピークの高結合エネルギー側に、酸化された砒素に起因する酸化物ピークが検出されないものであってよい。 （もっと読む）

【課題】シリサイド層を設ける場所に応じて適切な特性を有するシリサイド層を備える半導体装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置は、半導体基板と、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極上に形成された第１のシリサイド層と、前記ゲート電極下方の前記半導体基板内に形成されたチャネル領域と、前記半導体基板内の前記チャネル領域を挟んだ領域に形成されるソース・ドレイン領域と、前記ソース・ドレイン領域上に形成されて前記第１のシリサイド層よりも結晶粒径の平均値が小さい、または結晶粒内の組成境界数の平均値が多い第２のシリサイド層と、を有する。 （もっと読む）

【課題】ＭＩＰＳ構造のデュアル・メタルゲートを有する半導体装置において高集積化を進展させつつ、ＰＮ境界部配線の断線や高抵抗化等の問題を防止できる半導体装置及びその製造方法を提供する。
【解決手段】ＮＭＩＳトランジスタのゲート電極１２２ａは、第１の金属含有導電膜１０４ａと、第１の金属含有導電膜１０４ａ上に形成された第３の金属含有導電膜１１３とから構成されており、ＰＭＩＳトランジスタのゲート電極１２２ｂは、第２の金属含有導電膜１０４ｂと、第２の金属含有導電膜１０４ｂ上に形成された第３の金属含有導電膜１１３とから構成されている。第３の金属含有導電膜１１３は、第１の金属含有導電膜１０４ａ及び第２の金属含有導電膜１０４ｂのそれぞれと接するように、第１の金属含有導電膜１０４ａ上から素子分離領域１０２上を経て第２の金属含有導電膜１０４ｂの上まで連続的に形成されている。 （もっと読む）

【課題】埋め込みゲート電極脇の材料層の後退が防止され、これによって特性の向上が図られた半導体装置を提供する。
【解決手段】半導体基板１上に溝パターンａを有して設けられた絶縁膜１００と、溝パターンａの内壁を覆う状態で設けられたゲート絶縁膜９と、ゲート絶縁膜９を介して溝パターンａ内を埋め込むと共に、絶縁膜１００上における溝パターンａの両側に溝パターンａよりも幅広に張り出して形成されたゲート電極１０１とを備えたことを特徴とする半導体装置１０４。 （もっと読む）

【課題】ソース抵抗をさらに低減する疑似ＳＯＩ構造の半導体装置の提供。
【解決手段】第１および第２のゲート側壁絶縁膜２３ＷＡ〜２３ＷＤをマスクに、前記側壁絶縁膜のそれぞれ外側に、第１および第２の凹部２１ＴＡ〜２１ＴＤを形成する工程と、前記側壁絶縁膜のそれぞれ外側に、第１および第２のダミー側壁膜を形成する工程と、前記ダミー側壁膜２３ＤＡ〜２３ＤＤをマスクに、前記シリコン基板のうち、前記凹部における露出部分を酸化し、それぞれ第１および第２のシリコン酸化膜を形成する工程と、前記凹部に第１および第２のシリコン膜を充填する工程と、前記シリコン膜上に金属膜を堆積し、熱処理することにより、シリサイド領域が側壁絶縁膜の外端を超えて、前記ゲート電極２３Ａ，２３Ｂ直下の領域近傍にまで到達するようにシリサイド領域を形成する工程と、を含む。 （もっと読む）

【課題】ＤＳＬを用いたＣＭＯＳトランジスタについて、ストレス膜の除膜時におけるシリサイド層へのダメージの無い製造方法を得る事を目的とする。
【解決手段】本発明に係る半導体装置の製造方法は、ｐＭＯＳトランジスタ領域４１に選択的にシリサイド層３０を形成する工程、前記工程の後ｐＭＯＳトランジスタ領域４１の表面に選択的にストレス膜２３を形成する工程、ｎＭＯＳトランジスタ領域４０に選択的にシリサイド層３１を形成する工程、前記工程の後ｎＭＯＳトランジスタ領域４０の表面に選択的にストレス膜２７を形成する工程を備えて構成される。 （もっと読む）

【課題】トランジスタ等の半導体素子を介して上層と下層に形成された配線層間の良好な接続を可能にし、配線の自由度を向上させた半導体装置及びその作製方法を提供すること目的の一とする。
【解決手段】絶縁体でなる基板上の第１の絶縁層と、第１の絶縁層上に形成された第１の配線層と、第１の絶縁層上の第１の配線層が形成された領域以外の領域に形成された第２の絶縁層と、第１の配線層及び第２の絶縁層上に形成され、チャネル形成領域と不純物領域を有する単結晶半導体層と、単結晶半導体層のチャネル形成領域上にゲート絶縁層を介して形成されたゲート電極と、第１の配線層、第２の絶縁層、単結晶半導体層及びゲート電極を覆うように形成された第３の絶縁層と、第３の絶縁層上に形成された第２の配線層とを設け、第１の配線層と単結晶半導体層の不純物領域が接続し、第１の配線層と第２の配線層が電気的に接続する。 （もっと読む）

【課題】ゲート長に依存する仕事関数の変動を抑えることができる半導体装置の製造方法を提供する。
【解決手段】ゲート絶縁膜１４上の多結晶シリコン膜を露出した後、半導体基板１１を４００℃まで加熱し、その温度が安定した後に、その温度を保持したまま、例えばスパッタリング法によりニッケル膜２１を全面に形成する。ニッケル膜２１の厚さは、シリコン酸化膜２０上で６０ｎｍとする。この結果、シリコン酸化膜２０上にはニッケル膜２１が形成されるが、多結晶シリコン膜の表面に到達してきたニッケルは、そこに堆積するのではなく、多結晶シリコン膜と反応し、多結晶シリコン膜の全体がニッケルシリサイド膜２２に変化する。従って、ｐＭＯＳ領域１には、ｐ型不純物を含有するニッケルシリサイド膜２２からなるゲート電極が形成され、ｎＭＯＳ領域２には、ｎ型不純物を含有するニッケルシリサイド膜２２からなるゲート電極が形成される。 （もっと読む）

【課題】ゲート電極、ソース電極またはドレイン電極にタングステン膜を用いた半導体装置において、ｎＭＯＳとｐＭＯＳ間での抵抗差を低減可能な半導体装置の製造方法を提供する。
【解決手段】シリコン基板１０上に、ゲート電極１４ａ，１４ｂとソース／ドレイン拡散層１６ａ，１６ｂとを有するｎＭＯＳ及びｐＭＯＳを形成し、ゲート電極１４ａ，１４ｂ及びソース／ドレイン拡散層１６ａ，１６ｂ上に、タングステン膜１７を選択的に形成し、タングステン膜１７を覆うように、絶縁膜（エッチングストップシリコン酸化膜１８、シリコン窒化膜１９）を形成し、ｐＭＯＳ領域１２ｂの絶縁膜を除去し、ｐＭＯＳ領域１２ｂのタングステン膜１７上に、タングステン膜２０を選択的に形成する。 （もっと読む）

【課題】 金属ゲート電極への熱負荷を低減可能であるとともに、高誘電率ゲート絶縁膜に対する高温での熱処理が可能である半導体装置の製造方法を提供する。
【解決手段】 半導体基板上に高誘電率ゲート絶縁膜及びダミーゲート電極を形成する工程と、少なくとも高誘電率ゲート絶縁膜及びダミーゲート電極をマスクとして半導体基板上にソース及びドレイン領域を形成する工程と、半導体基板上に層間絶縁膜を形成してその一部を除去することでダミーゲート電極上方を露出させる工程と、高誘電率ゲート絶縁膜上のダミーゲート電極を除去して溝を形成する工程と、溝の内部を被覆又は埋め込むように高誘電率ゲート絶縁膜上に金属ゲート電極を形成する工程と、を有する。 （もっと読む）

【課題】本発明は薄膜トランジスタとその製造方法と、それを用いた電子機器に関するもので、薄膜トランジスタの生産性を向上することを目的とするものである。
【解決手段】そしてこの目的を達成するために本発明は、基板１と、この基板１上に所定間隔を置いて配置した複数のソース／ドレイン電極２と、これら複数のソース／ドレイン電極２を覆うごとく前記基板１上に設けた半導体層３と、この半導体層３を覆った絶縁層４と、この絶縁層４上で、前記半導体層３のチャネル領域対応部分に設けたゲート電極６とを備え、前記ソース／ドレイン電極２上面と、前記半導体層３のチャネル領域５両側のソース／ドレイン領域８との間には、結晶化誘導金属のシリサイド層９を介在させたものである。 （もっと読む）

【課題】 本発明は、ソース／ドレイン領域の寄生抵抗の小さい半導体装置およびその製造方法を提供することを目的とする。
【解決手段】 本発明の半導体装置の製造方法は、Ｓｉ層上にゲート部を形成する工程と、ゲート部を挟むＳｉ層に、Ａｓを導入する工程と、Ａｓが導入されたＳｉ層上にＮｉ層を堆積する工程と、熱処理を用いて、Ｎｉ層とＳｉ層とを反応させて第１シリサイド層を形成するとともに、第１シリサイド層とＳｉ層との界面にＡｓを偏析させる工程と、第１シリサイド層中にＰｔ元素を導入する工程と、熱処理を用いて、Ｐｔ元素をＳｉ層まで拡散させて第１シリサイド層とＳｉ層との間に第２シリサイド層を形成するとともに、第２シリサイド層とＳｉ層との界面にＡｓを偏析させる工程と、を備えることを特徴とする。 （もっと読む）

【課題】リソグラフィー工程を削減して、製造コストを約４％、削減する。リセス部に対してソース／ドレイン領域を自己整合的に形成して、トランジスタのＶ_t（閾値電圧）、Ｉ_on（オン電流）等の特性バラツキを低減する。
【解決手段】（１）第１マスクを設ける工程と、（２）第１マスクをマスクに用いて不純物を注入することにより不純物拡散領域を形成する工程と、（３）全面に第２マスクを堆積させる工程と、（４）エッチバックを行って第２マスクを残留させると共に、不純物拡散領域の一部を露出させる工程と、（５）第１及び第２マスクをマスクに用いてエッチングを行い、半導体基板内に溝部を形成する工程と、（６）第１及び第２マスクをマスクに用いて、溝部内に不純物を注入する工程と、（７）ゲート絶縁膜を形成する工程と、（８）ゲート電極を形成する工程と、を有する。 （もっと読む）

【課題】低比抵抗を有し、且つ上記ゲッタリング工程に十分耐えうる電極構造の必要に応じ、新規な電極構造を有する液晶表示装置を提供する。
【解決手段】絶縁表面を有する基板上に、多層構造を有するゲート電極と、前記基板、前記ゲート電極の上面および側面を覆う保護膜と、前記保護膜を覆って形成されたゲート絶縁膜と、前記ゲート絶縁膜上に接して、ソース領域と、ドレイン領域と、前記ソース領域と前記ドレイン領域の間に形成されたチャネル形成領域と、を有する半導体素子からなる半導体回路を備える。保護膜は、高温処理を施した場合、基板からの不純物の拡散を抑えることができ、基板の不純物濃度に左右されることなく、良好なＴＦＴ特性を得ることができる。 （もっと読む）

【課題】ｎチャネル及びｐチャネルのゲート構造が異なり且つメタルゲート電極を有する半導体装置において、ゲート電極パターン形成時のドライエッチングでゲート絶縁膜の突き抜けが発生しないようにする。
【解決手段】ゲート絶縁膜１０５と接する第２ゲート電極材料膜（ＴｉＮ膜）１１１がゲート電極１５１の一部として形成されないｎチャネル領域１０３上に、第２ゲート電極材料膜（ＴｉＮ膜）１１１のエッチング時にオーバーエッチング吸収層として機能する第１ゲート電極材料膜（ポリシリコン膜）１０７を予め形成しておく。 （もっと読む）