半導体装置およびその製造方法
【課題】 本発明は、ソース/ドレイン領域の寄生抵抗の小さい半導体装置およびその製造方法を提供することを目的とする。
【解決手段】 本発明の半導体装置の製造方法は、Si層上にゲート部を形成する工程と、ゲート部を挟むSi層に、Asを導入する工程と、Asが導入されたSi層上にNi層を堆積する工程と、熱処理を用いて、Ni層とSi層とを反応させて第1シリサイド層を形成するとともに、第1シリサイド層とSi層との界面にAsを偏析させる工程と、第1シリサイド層中にPt元素を導入する工程と、熱処理を用いて、Pt元素をSi層まで拡散させて第1シリサイド層とSi層との間に第2シリサイド層を形成するとともに、第2シリサイド層とSi層との界面にAsを偏析させる工程と、を備えることを特徴とする。
【解決手段】 本発明の半導体装置の製造方法は、Si層上にゲート部を形成する工程と、ゲート部を挟むSi層に、Asを導入する工程と、Asが導入されたSi層上にNi層を堆積する工程と、熱処理を用いて、Ni層とSi層とを反応させて第1シリサイド層を形成するとともに、第1シリサイド層とSi層との界面にAsを偏析させる工程と、第1シリサイド層中にPt元素を導入する工程と、熱処理を用いて、Pt元素をSi層まで拡散させて第1シリサイド層とSi層との間に第2シリサイド層を形成するとともに、第2シリサイド層とSi層との界面にAsを偏析させる工程と、を備えることを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電界効果型トランジスタおよびその製造方法に係る。
【背景技術】
【0002】
シリコン超集積回路(LSI)は、将来の高度情報化社会を支える基盤技術の一つである。集積回路の高機能化には、その構成素子であるMISFET(Metal Insulator Semiconductor Field Effect Transistor)の高性能化が必要である。素子の高性能化は基本的には比例縮小則(スケーリング)により行われてきたが、近年、種々の物性的限界のため、素子の超微細化による高性能化だけでなく、素子そのものの動作も困難な状況にある。
【0003】
そのような物性的限界の一つにソース/ドレイン領域の寄生抵抗の問題がある。一般に、ソース/ドレイン領域は、シリサイド層(例えば、NiSi層)、その周辺に形成された高濃度不純物層およびエクステンション拡散層を備える。シリサイド層と高濃度不純物層およびエクステンション拡散層との間には、ショットキー接合が形成される。ソース/ドレイン領域の寄生抵抗は、シリサイド層自体の抵抗(Rsh)、高濃度不純物層の抵抗(Rd)というバルクの膜に起因した抵抗と、上記接合の界面抵抗(Rc)の3つに分解される。
【0004】
界面抵抗(Rc)は、3種の中で最も大きく、かつ比例縮小則に従って小さくならないため、これを低くすることが最も重要となる。界面抵抗(Rc)を低減させるためには、接合界面のショットキー障壁高さ(SBH:Schottky Barrier Height)および電子のトンネル距離を実効的に低減させることが重要である。これを実現するために、シリサイド層と高濃度不純物層の界面部分での不純物を高濃度化させることが有効である。
【0005】
それを実現するプロセスとして、不純物偏析プロセスが知られている(特許文献1・非特許文献1参照)。不純物偏析プロセスは、シリサイド形成前にイオン注入によって形成された不純物層を、シリサイド形成の際にシリサイド層とSi層の界面に偏析させ、この界面に高濃度の不純物偏析層を形成する。特許文献1によれば1×1020cm-3 程度、非特許文献1によれば2×1020cm-3 程度のAs濃度が実現されたが、近年、更なる高濃度化が求められている。
【0006】
ところで、n型・p型MISFET双方について、NiSi層/Si層界面を平坦にするために、NiSi層とSi層との間にPtSi層を介在させることが開示されている(特許文献2参照)。しかしながら、PtSi層のショットキー障壁高さ(SBH:Schottky Barrier Height)は、p型Si層に対して0.23eV程度と小さいものの、n型Si層に対しては0.87eV程度と大きくなる。したがって、このままでは、n型MISFETの界面抵抗(Rc)が増大してしまう。
【0007】
そこで、特許文献2では、n型・p型MISFET双方のシリサイド層をNiSi層/PtSi層の積層とし、n型MISFETに不純物偏析プロセスを用いて、PtSi層/Si層界面に数nmの急峻なN型不純物高濃度領域を形成することも開示している。しかしながら、特許文献2では、Si層上にPt層、Ni層を順次積んだ後にシリサイド形成する方法を用いており、特許文献1や非特許文献1と同様に、PtSi層/Si層界面に偏析する不純物濃度は未だ不十分であった。
【特許文献1】米国特許第7119402号明細書
【特許文献2】米国特許出願公開第2006/0038229号明細書
【非特許文献1】T.Yamauchi et al.,Extended Abstracts of SSDM,pp.908−909(2005)
【発明の開示】
【発明が解決しようとする課題】
【0008】
本発明は、上記事情に鑑みて、ソース/ドレイン領域の寄生抵抗の小さい半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明の半導体装置の製造方法は、Si層上にゲート部を形成する工程と、ゲート部を挟むSi層に、Asを導入する工程と、Asが導入されたSi層上にNi層を堆積する工程と、熱処理を用いて、Ni層とSi層とを反応させて第1シリサイド層を形成するとともに、第1シリサイド層とSi層との界面にAsを偏析させる工程と、第1シリサイド層中にPt元素を導入する工程と、熱処理を用いて、Pt元素をSi層まで拡散させて第1シリサイド層とSi層との間に第2シリサイド層を形成するとともに、第2シリサイド層とSi層との界面にAsを偏析させる工程と、を備えることを特徴とする。
【0010】
また、本発明の半導体装置は、Si層と、Si層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ゲート電極を挟むSi層表面に形成され、NiシリサイドおよびPt元素を有する第1シリサイド層と、第1シリサイド層とSi層との間に形成され、NiシリサイドおよびPtシリサイドを有する第2シリサイド層と、第2シリサイド層とSi層との間に形成され、Asを有するSi界面層とを具備するn型MISトランジスタを備えることを特徴とする。
【0011】
また、本発明の半導体装置は、Si層と、Si層上に形成された第1ゲート絶縁膜と、第1ゲート絶縁膜上に形成された第1ゲート電極と、第1ゲート電極を挟むSi層表面に形成され、NiシリサイドおよびPt元素を有する第1シリサイド層と、第1シリサイド層とSi層との間に形成され、NiシリサイドおよびPtシリサイドを有する第2シリサイド層と、第2シリサイド層とSi層との間に形成され、Asを有するSi界面層とを具備するn型MISトランジスタと、Si層上に形成された第2ゲート絶縁膜と、第2ゲート絶縁膜上に形成された第2ゲート電極と、第2ゲート電極を挟むSi層表面に形成され、NiシリサイドおよびPt元素を有する第3シリサイド層と、第3シリサイド層とSi層との間に形成され、NiシリサイドおよびPtシリサイドを有する第4シリサイド層とを具備するp型MISトランジスタとを備えることを特徴とする。
【発明の効果】
【0012】
本発明は、ソース/ドレイン領域の寄生抵抗の小さい半導体装置およびその製造方法を提供できる。
【発明を実施するための最良の形態】
【0013】
以下に、本発明の各実施の形態について図面を参照しながら説明する。なお、実施の形態を通して共通の構成には同一の符号を付すものとし、重複する説明は省略する。また、各図は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置と異なる個所があるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
【0014】
なお、各実施の形態においては、プレーナー型シングルゲートMISFETやFIN型ダブルゲートMISFETについて説明するが、本発明はMISFET全般に適用できる。従って、例えば、チャネル領域の上下にゲートを有するプレーナー型ダブルゲート構造や、FIN型トライゲートMISFET、細線型MISFETも、無論本発明の範囲内である。
【0015】
また、EPROM(Erasable Programmable Read Only Memory)、EEPROM(Electrically EPROM)、フラッシュメモリ等のPROMについても、同様に各実施の形態を適用できる。さらに、上述した半導体素子が集積化したメモリ、ロジック回路等、並びにこれらが同一チップ上に混載されるシステムLSI等にも適用可能である。
【0016】
(本発明の概要)
本実施形態の製造方法は、図1に示すように、2段階不純物偏析プロセスを特徴とする。1段階目の偏析工程では、特許文献1と同様に、Ni層/不純物原子を含有するSi層の積層構造をシリサイド化し、それと同時にNiSi層/Si層界面のSi層側に不純物原子を偏析させる。その後、Pt元素をNiSi層に導入し、2段階目の偏析工程が行われる。ここでは、Pt元素がSi層に到達し、新たにシリサイド層(例えば、1nm〜5nm)が形成される。それと同時に、シリサイド層/Si層界面のSi層側に不純物原子が更に偏析する。
【0017】
この製造方法は、特にAs原子に有効であり、n型MISFETに対して高い不純物偏析、すなわち大きなSBH変調効果が得られ、引いては、界面抵抗の低減が実現できる。
【0018】
まず、本発明の基本原理について理論的解析結果を用いて簡単に説明する。第一原理計算の方法としては、局所密度汎関数近似を超えたところで、なおかつスピン分極も考慮したSP−GGA(Spin−Polarized Generalized Gradient Approximation)の手法を採用した。波動関数と電荷に対するカットオフは、それぞれ25Ry(リュードベリ:1Ry≒13.6eV)および196Ryとした。また、k点(波数空間での格子点)は8点として計算した。
【0019】
NiSi、PtSi、Siに関して、それぞれ、64個の原子を含む単位格子に関して同様の計算を行い、比較を行う。NiSi、PtSi、Siに不純物が入った場合の生成エネルギーは、以下の式により定義される。
【0020】
1.シリコン格子に不純物原子が入った場合の生成エネルギー
シリコンの格子間に不純物原子が入った場合の生成エネルギーをEfIntとすると、
EfInt=−E(1個の不純物原子を含むSi64個のセル構造)
+E(Si64個のセル構造)+E(真空中の1個の不純物原子) ・・・(式1A)
Si原子を不純物原子が置換する場合の生成エネルギーをEfSiとすると、格子点から出たSi原子は再びバルクのシリコンに戻ると考え、
EfSi=−E(1個の不純物原子を含むSi63個のセル構造)−E(1個のバルクSi原子)
+E(Si64個のセル構造)+E(真空中の1個の不純物原子) ・・・(式1B)
2.NiSi格子に不純物原子が入った場合の生成エネルギー
NiSiの格子間に不純物原子が入った場合の生成エネルギーをEfIntとすると、
EfInt=−E(1個の不純物原子を含むNiSi夫々32個のセル構造)
+E(NiSi夫々32個のセル構造)+E(真空中の1個の不純物原子) ・・・(式2A)
Si原子を不純物原子が置換した場合の生成エネルギーをEfSiとすると、格子点から出たSi原子は再びバルクのシリコンに戻ると考え、
EfSi=−E(NiSi夫々32個のSi原子1個を不純物原子に置換したセル構造)
−E(1個のバルクSi原子)
+E(NiSi夫々32個のセル構造)+E(真空中の1個の不純物原子) ・・・(式2B)
Ni原子を不純物原子が置換した場合の生成エネルギーをEfNiとすると、格子点から出たNi原子は、バルクのシリコン原子と結合することにより、一対のNiSiになると仮定して、
EfNi=−E(NiSi夫々32個からNi原子1個を不純物原子に置換したセル構造)
+31E(1個のNiSi)+E(真空中の1個の不純物原子)
+E(1個のバルクSi原子) ・・・(式2C)
3.PtSiに不純物原子が入った場合の生成エネルギー
NiSiに不純物原子が入った場合の生成エネルギーと同様に考えた。
【0021】
PtSiの格子間に不純物原子が入った場合の生成エネルギーをEfIntとすると、
EfInt=−E(1個の不純物原子を含むPtSi夫々32個のセル構造)
+E(PtSi夫々32個のセル構造)+E(真空中の1個の不純物原子) ・・・(式3A)
Si原子に不純物原子を置換した場合の生成エネルギーをEfSiとすると、
EfSi=−E(PtSi夫々32個のSi原子1個を不純物原子に置換したセル構造)
−E(1個のバルクSi原子)
+E(PtSi夫々32個のセル構造)+E(真空中の1個の不純物原子) ・・・(式3B)
Pt原子に不純物原子を置換した場合の生成エネルギーをEfPtとすると、格子点から出たPt原子は、バルクのシリコン原子と結合することにより、一対のPtSiになると仮定して、
EfPt=−E(PtSi32個からPt原子1個を不純物原子に置換したセル構造)
+31E(1個のPtSi)+E(真空中の1個の不純物原子)
+E(1個のバルクSi原子) ・・・(式3C)
生成エネルギーに関する計算結果を図2にまとめる。
【0022】
一般的に、生成エネルギーは、反応の終状態と始状態のエネルギー差を表わしており、生成エネルギーが大きくなる状態程、現実の系では実現されやすいと考えられる。例えば、図2(c)に示すように、B原子がSi格子に入った場合の計算結果ではEfInt(2.61eV)よりもEfSi(5.19eV)の方が大きくなるため、B原子はSiの置換位置に入りやすい。また、図2(b)に示すように、As原子の場合ではEfInt(−0.61eV)が負の値となるため、格子間位置にAs原子は通常入ることができず、ほとんどのAs原子は、Si置換位置に入ることになる。
【0023】
次に、NiSi、PtSi、Siの各格子に不純物が入った場合の生成エネルギーを比較する。
【0024】
図2(a)に示すように、NiSi格子に導入されたPt原子は、格子間位置(EfInt=4.12eV)よりも置換位置(EfSi=5.24eV、EfNi=7.15eV)に入る方が安定であり、さらに、Ni置換位置(EfNi=7.15eV)で最も安定である。このことは、NiSi膜にPtを導入しアニール処理を施すと、PtはNiと置き換わり、PtSiが形成されることを示している。
【0025】
さらに、NiSi層/Si層界面に、Ptのような原子半径の大きい不純物原子が導入された場合、不純物原子はSi側界面に安定点があることが発明者らにより既に見出されている。これは不純物原子が入ることにより、NiSi層/Si層界面の歪エネルギーが緩和されるためである。このため、NiSi層/Si層界面にPtが導入され、アニールを経た後、NiSi層とSi層の間に新しくPtSi層が形成されるものと結論付けられる。
【0026】
As原子およびB原子が不純物の場合、双方ともに、NiSi、PtSi、Siのどの格子であっても、最も安定なのはSi置換位置である(図2(b)(c)参照)。次に、Si置換位置同士で、NiSi、PtSi、Siの各格子を比較する。As原子の場合、NiSi格子(2.65eV)、PtSi格子(1.58eV)、Si格子(2.33eV)を比較すると、NiSi格子が最も安定であり、次いでSi格子が安定となることがわかる。B原子の場合も同様に、NiSi格子、Si格子の順で安定となる。これらの結果は、AsおよびB原子がPtSi格子に入り難いことを示している。
【0027】
そして、生成エネルギーの差に着目すると、図2(b)に示すように、As原子の場合、NiSi格子とPtSi格子のSi置換位置とは、1eV程度の大きな差がある。このため、NiSi格子中に存在していたAs原子は、格子がNiSiからPtSiに変化すると、PtSi格子から追い出され、別の安定点に移動するものと考えられる。
【0028】
PtSi格子から追い出されたAs原子は格子間を移動する。このとき、Si格子(−0.61eV)は、NiSi格子(−2.66eV)に比して生成エネルギーが高く、移動しやすい。このため、As原子はSi層側の界面へと追い出されることになる。
【0029】
図3は、上述した2段階めの偏析工程前後における原子の挙動を示す模式図である。このように、NiSi層/Si層積層のNiSi層側に存在していた不純物原子は、NiSi層/Si層界面で新たにPtSi層が形成されると、Si層側へ掃き出されることがわかる。このことを、本実施形態では、PtSi層の界面生成に伴う雪かき効果の増大、あるいは2段階雪かき効果と呼ぶ。これによって、Si層側界面に高い不純物偏析が得られ、大きなSBH変調効果が得られることになり、界面抵抗を低減できる。この効果は、特にAs原子、n型MISFETについて大きい。
【0030】
本実施形態の半導体装置について、図4および図5を参照して説明する。図4は、本実施形態の一例を示すMISFETのゲート長方向の断面模式図である。図5は、図4のソース/ドレイン領域を拡大した図である。
【0031】
図4に示すように、シリコンの半導体基板表面に素子分離領域が形成されており、MISFETは素子分離領域に囲まれている。この素子分離領域は、例えば、シリコン酸化膜が埋め込まれたSTI(Shalllow Trench Isolation)である。そして、MISFETは、シリコン基板表面のチャネル領域と、チャネル領域上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、チャネル領域の両側に形成されたソース/ドレイン領域と、ゲート絶縁膜およびゲート電極の両側に形成されたゲート側壁絶縁膜とを有する。
【0032】
図5に示すように、ソース/ドレイン領域は、シリコン基板表面に形成された第1のシリサイド層(Pt元素を含有したNiSi層)と、第1のシリサイド層よりシリコン基板側に形成された第2シリサイド層(NiSiおよびPtSiが混在した層)と、第2シリサイド層に隣接するシリコン基板側の界面領域に形成された高濃度不純物層(不純物濃度の高いSi層)と、高濃度不純物層よりシリコン基板側に形成された拡散層とを備える。
【0033】
第1および第2シリサイド層は、双方ともに金属元素としてNiとPtを有する。よって、NiとPtの総量に対するPtの割合Pt/(Ni+Pt)をxで表すと、第1および第2シリサイド層は、xの異なる2つの膜となる(図6、7参照)。
【0034】
シリサイド層全体の膜厚は典型的に20nmである。Si界面から遠くて厚い第1シリサイド層ではPt濃度x1は0%〜5%とする。Si界面から1nm〜5nm程度(典型的には3nm)までの第2シリサイド層では、Pt濃度x2を30%〜90%程度の割合とする。このように、Pt濃度は、Si側界面に遠い箇所で低く、近い箇所で高くなる。シリサイド層全体における平均のPt濃度をx3とすると10%以下となる。
【0035】
ここでx2の上限値について説明する。本発明のプロセスでは、Ptを導入する前にNiSi/Siで平坦かつ急峻な界面が形成されていることを前提とする。一般的に、多結晶シリサイドとSiの間で平坦な界面を得るためには、格子整合性が重要である。NiSiは、斜方晶系のMnP型の結晶構造を有し、典型的な格子定数はa=0.518nm、b=0.334nm、c=0.562nmである。Si上の多結晶NiSiは大部分が(010)面で配向することが知られている。これはNiSi格子定数のa=0.518nmおよびc=0.562nmとSiの格子定数0.543nmが比較的近いため、この関係において格子整合性が良いためである。PtSiは、NiSiと同様にMnP型の結晶構造を有し、格子定数はa=0.559nm、b=0.360nm、c=0.593nmである。PtSiの格子定数はa、b、cすべての値において、NiSiよりも大きな値である。従って本発明の第1のシリサイド膜では、Ptの比率に比例して格子定数が増加する。NiSi層/Si層の界面ですべてのNiSiをPtSiに置き換えると、PtSiの格子定数が大きいために界面の歪エネルギーが大きくなってしまい、構造が不安定となる。すなわち、格子定数の大きなPtSiが100%の比率で形成されると元々のNiSi(010)/Si(001)の結晶配向を維持することができず、例えばPtSi(−101)/Si(001)、PtSi(−211)/Si(001)のような別の優先的な配向が形成されてしまう。これによって元々形成されていたNiSi/Siの平坦で急峻な界面が乱されてしまい、極浅のソース・ドレイン領域を形成する上で大きな障害となる。安定な界面構造を得るために、x2の上限を50%程度とするのが望ましい。ただし、膜厚を1nm程度まで薄くした場合はPtSiの歪エネルギーが小さくなるので、x2の上限値を90%程度とすることができる。なお、膜厚を1nmよりも極端に薄くした場合はPtSiのバルクとしての性質が損なわれる恐れがある。
【0036】
もっとも、本発明による製造方法ではPtの拡散現象により第1のシリサイド層を高濃度PtSiとするため、膜内のPtには必ず濃度分布が存在し、界面に100%のPtSi層を実現するのは困難である。この観点からもx2の上限値は90%程度とするのが妥当である。
【0037】
x2の下限を30%程度とする理由を、より条件の厳しい、Asを不純物として用いた場合で説明する。ここで、図2(b)で示した生成エネルギーのうちSi置換位置に着目する。AsをSiに入れた場合(2.33)とPtSiに入れた場合(1.58eV)の差をとり、これをΔEfとすると0.75eVである。同様に、AsをSiに入れた場合(2.33)とNiSiに入れた場合(2.65eV)の差をとると、ΔEf=−0.32eVである。界面にシリサイドが形成されたときに、AsがSi側へ掃き出されるには、ΔEfの値が正となる必要がある。図8に示すように、ΔEf=0となるときx1はおよそ30%であるので、x1の下限は30%となる。
【0038】
x1を5%以下とする理由は、第1シリサイド層の抵抗率をできるだけ低く抑えるためである。PtSiの比抵抗は28μΩcm〜35μΩcmであり、NiSiの比抵抗の2倍程度ある。
【0039】
また、第2のシリサイド層の層厚は、第1のシリサイド層の層厚との相対関係によって最適化し、これら2層の比抵抗がNiSiと比較して同程度となる値であることが望ましい。なぜなら、PtSiの比抵抗は28μΩcm〜35μΩcmであり、NiSiの比抵抗の2倍程度あるため、Pt濃度の高い第2シリサイド層が厚すぎると、全体としての比抵抗が高くなってしまうからである。NiSiからなるソース/ドレイン電極の厚さの典型値は20nmであることを考慮すると、Pt濃度の高い第2シリサイド層の厚さは5nm以下とすることが望ましい。典型的には3nm程度である。
【0040】
第1および第2シリサイド層内のPt濃度や、両者の層厚は、プロセス条件により制御できる。
【0041】
また、以上のプロセスでは、不純物を含有するNiSi層/Si層界面を形成した後に、PtをNiSi層に導入し、その後、アニールするという基本的な順序が必要である。この順序を逸脱しない限りは、細かいプロセス条件の変更は可能である。以下の実施形態にて詳細を説明する。
【0042】
(第1の実施の形態)
第1の実施の形態では、基板上にn型MISFETとp型MISFETを有するいわゆる相補型半導体装置およびその製造方法について説明する。
【0043】
まず、第1の実施の形態の半導体装置の製造方法について、図9から図18を参照して説明する。
【0044】
図9に示すように、例えば、B(ボロン)が1015atoms/cm3程度ドープされた面方位(100)面のp型のSi基板に、シリコン酸化膜からなる素子分離領域(STI(Shallow Trench Isolation))を形成する。その後、素子分離領域を境界にして、第1の半導体領域(p-well)および第2の半導体領域(n-well)を不純物のイオン注入により形成する。後述する工程を経て、第1の半導体領域(p-well)にはn型MISFETが形成され、第2の半導体領域(n-well)にはp型MISFESTが形成される。
【0045】
次に、図10示すように、第1の半導体領域上に、例えば、シリコン酸化膜で形成される、第1のゲート絶縁膜をEOTにして1nm程度形成する。同様に、第2の半導体領域上に、例えば、シリコン酸化膜で形成される、第2のゲート絶縁膜をEOTにして1nm程度形成する。これらの、第1のゲート絶縁膜と第2のゲート絶縁膜は同時に形成されてもかまわない。
【0046】
無論、第1第2のゲート絶縁膜は、必ずしもシリコン酸化膜に限られることはなく、シリコン酸化膜より誘電率の高い絶縁膜材料(高誘電率絶縁膜)を適用することも可能である。具体的には、例えば、La2O5、La2O3、CeO2、ZrO2、HfO2、SrTiO3、PrO3、LaAlO3、Si3N4、Al2O3、Ta2O5、TiO2等を適用することが可能である。あるいは、シリコン酸化膜や高誘電率絶縁膜に窒素やフッ素を添加した絶縁膜を適用することも可能である。また、これらの化合物の組成比を変化させた絶縁膜や、複数の絶縁膜を組み合わせた複合膜を適用することも可能である。また、ZrシリケートやHfシリケートのように、シリコン酸化物に金属イオンを添加した絶縁膜を適用することも可能である。
【0047】
そして、第1のゲート絶縁膜上に、第1のゲート電極となるポリシリコン膜を減圧化学的気相堆積(以下LP−CVDともいう)法によって100nm〜150nm程度堆積する。そして、リソグラフィー技術および反応性イオンエッチング(以下RIEともいう)等のエッチング技術により、第1のゲート絶縁膜および第1のゲート電極をゲート長が30nm程度以下となるようにパターン形成する。同様に、第2のゲート絶縁膜上に、第2のゲート電極となるポリシリコン膜をLP−CVD法によって100nm〜150nm程度堆積する。そして、リソグラフィー技術およびRIE等のエッチング技術により、第2のゲート絶縁膜及び第2のゲート電極をゲート長が30nm程度以下となるようにパターン形成する(図11参照)。
【0048】
なお、ポリシリコン膜の堆積や、第1のゲート絶縁膜および第1のゲート電極と、第2のゲート絶縁膜および第2のゲート電極のパターン形成は、n型MISFETとp型MISFETで同時におこなわれてもかまわない。また、必要に応じて、ここで1〜2nmのポスト酸化を行う。
【0049】
また、ゲート絶縁膜の例と同様に、ゲート電極の材料についてもポリシリコンに限られることはなく、いわゆるメタルゲート材料を適用することが可能である。メタルゲート材料としては、Ti、Ta、Wなどの金属単体、窒化物、炭化物、酸化物などが挙げられる。
【0050】
次に、図12に示すように、シリコン窒化膜をLP−CVD法によって例えば、約8nm程度堆積した後、RIE法によってエッチバックすることにより、シリコン窒化膜を第1のゲート電極、第2のゲート電極の側面部にのみ残す。これにより、側壁絶縁膜を形成する。
【0051】
次に、図13に示すように、第2の半導体領域上をリソグラフィーによりレジスト膜でマスクし(図示せず)、ゲート電極および側壁絶縁膜をマスクに、As(砒素)をイオン注入により第1の半導体領域に導入する。これにより、例えば1×1021atoms/cm3程度のn型拡散層を形成する。
【0052】
次に、図14に示すように、第1の半導体領域上をリソグラフィーによりレジスト膜でマスクし(図示せず)、ゲート電極および側壁絶縁膜をマスクに、B(ボロン)を、イオン注入により第2の半導体領域に導入する。これにより、例えば1×1020atoms/cm3程度のp型拡散層を形成する。
【0053】
次に、図15に示すように、スパッタ法により、厚さ10nm程度のNi膜を第1の半導体領域上に形成する。すなわち、双方のMISFETのソース/ドレイン領域にNi膜が接するよう堆積する。
【0054】
その後、図16に示すように、第1、第2の熱処理として、例えば、RTA(Rapid Thermal Anneal)により、350℃、30秒程度のアニール、500℃、30秒程度のアニールを順次行い、第1の半導体領域および第2の半導体領域の表面をシリサイド化して、厚さ20nm程度のNiSiからなる第1シリサイド層を形成する。この時、ゲート電極上にも第1ゲートシリサイド層が形成される。その後、薬液により未反応の余剰のNi膜を剥離する。
【0055】
第1のシリサイド層が形成される際に、拡散層がシリサイド化することにより、不純物のAs、Bの各偏析層が第1のシリサイド層の界面、すなわちNiSi層/Si層界面に形成される。
【0056】
ここで、Ni堆積時の熱処理を2段階とし、第1の熱処理を、第2の熱処理よりも低温とすることが望ましい。第1の熱処理の温度を、第2の熱処理の温度よりも低温とすることにより、第1のシリサイド層が過剰な熱プロセスをへて、第1のシリサイド層中のNiが異常拡散しジャンクションリークが増大することを、抑制することが出来る。
【0057】
ニッケルのシリサイドには多くの相が存在する。もっとも低温のアニール温度で形成されるのは、ダイニッケルシリサイド(Ni2Si)であり、アニール温度の上昇とともに、ニッケルモノシリサイド(NiSi)、ニッケルダイシリサイド(NiSi2)の順で形成される。
【0058】
LSIに適用する場合には、このうちニッケルモノシリサイド(NiSi)が好ましい。このため、第2の熱処理においてはニッケルモノシリサイド(NiSi)が形成されるだけの十分なアニール温度が要求される。もっとも、第1の熱処理においては、第1のシリサイド層としてニッケルモノシリサイド(NiSi)が形成されなくともかまわない。この場合、第1の熱処理では、後の余剰Niの剥離の際の選択性が得られるダイニッケルシリサイド(Ni2Si)化するアニール温度を与え、後の第2および第3の熱処理によって、第1のシリサイド層としてニッケルモノシリサイド(NiSi)化すればよい。
【0059】
次に、図17に示すように第1の半導体領域上および第2の半導体領域上以外をレジスト膜(図示せず)で覆った後に、第1の半導体領域上および第2の半導体領域上から、Pt原子をイオン注入する。このPt原子は、第1シリサイド層中に導入される。
【0060】
その後、第3の熱処理として、例えば、RTAにより、500℃、10秒程度のアニールを行う。このアニールにより、Pt原子を第1のシリサイド層中で拡散させ、NiSiおよびPtSiが混在した第2シリサイド層を、図16にて形成された第1シリサイド層/シリコン層接合の界面付近に形成する。この結果、図18に示す、第一の実施の形態のMISFETのソース及びドレイン電極部が形成される。
【0061】
第1の実施の形態では、イオン注入を用いてPt原子をNiSi層に導入する。導入されたPt原子はNiSi結晶粒内に比較的多く存在する。一方、NiSi層内では、不純物原子はNiSi結晶粒内に存在することが本発明者らにより既に見出されている。このため、イオン注入法を用いると、第3の熱処理時に、Pt原子の拡散に伴い、NiSi結晶粒内に存在する不純物原子を物理的に押し出すことができる。よって、シリサイド界面近傍の不純物濃度をより高濃度化することが可能になる。
【0062】
この第3の熱処理の温度は、300℃以上550℃以下であることが望ましい。この範囲を下回ると、Ptのモノシリサイドが形成されない恐れや、不純物偏析層の濃度が十分高くならない恐れがある。また、この温度範囲を上回ると、第1および第2のシリサイド層のNiがSi層中に異常拡散することにより、ジャンクションリークが増大する恐れがある。
【0063】
なお、第1の熱処理、第2の熱処理または後述する第3の熱処理によって、第1の半導体領域および第2の半導体領域をシリサイド化する際に、シリサイド化前の拡散層の深さよりも深い領域まで第1の半導体領域および第2の半導体領域をシリサイド化することが望ましい。すなわち、最終的に形成される第1第2シリサイド層の深さが、第1の金属であるNi膜を堆積する直前の拡散層の深さよりも深いことが望ましい。これによって、拡散層中のより多くのAsまたはBを、急峻な濃度プロファイルで第1第2シリサイド層と半導体領域の界面に偏析させることが可能となるからである。
【0064】
また、Pt原子のイオン注入の条件は、イオン注入直後のPt原子がすべて第1シリサイド層中に収まるように設定されることが望ましい。これによって、Pt原子を効果的にNiSi層中で拡散させ、Si層側の不純物偏析層の不純物濃度を一層高くすることが可能となるからである。例えば、第1シリサイド層(NiSi)20nmに対するPtイオン注入の加速電圧は、30keV以下が望ましい。ドーズ量は、後述する所望のPtSi膜厚に応じて最適化する。例えば、第1シリサイド層として形成されたNiSi膜厚が20nmの時に、第2シリサイド層の厚さを2nm以下としたいときは、一桁膜厚が異なるので、シリサイド層の抵抗は第1シリサイド層(Pt含有NiSi)で決定されることになる。ここで、PtSiの単位格子(5.93Å×5.59Å×3.60Å)には4個のPt原子があるので、濃度は8.4×1021cm−3である。よって、第1のシリサイド層を、例えば2nm膜厚として作製するには、少なくとも1.68×1015cm−2のドーズ量でPt原子のイオン注入を行えば良い。打ち込まれたPtはすべて第2のシリサイド層に入る必要はなく、第1のシリサイド層に残留して5%以下のPt濃度となる。
【0065】
また、ここでは、ゲート部(ゲート絶縁膜およびゲート電極)をソース/ドレイン領域の形成前に作成するゲートファーストプロセスを用いて説明したが、無論、ゲート部をソース/ドレイン領域の形成後に作成するゲートラストプロセスを用いてもかまわない。ゲートラストプロセスでは、ダミーゲート部を形成した後にソース/ドレイン領域を形成し、次いでダミーゲート部を剥離し、ゲート部を作成する。
【0066】
図18は、第1の実施の形態の一例を示す相補型半導体装置の断面図である。
【0067】
図18に示すように、シリコンの半導体基板上に、n型MISFETとp型MISFETを有している。n型MISFETは、シリコン基板に形成されたpウェルに形成されている。p型MISFETは、シリコン基板に形成されたnウェル上に形成されている。そして、n型MISFETが形成される領域と、p型MISFETが形成される領域との境界には、素子分離領域が形成されている。この素子分離領域は、例えば、シリコン酸化膜が埋め込まれたSTI(Shalllow Trench Isolation)である。
【0068】
そして、n型MISFETは、シリコン基板上の第1のチャネル領域と、第1のチャネル領域上に形成された第1のゲート絶縁膜と、第1のゲート絶縁膜上に形成された第1のゲート電極と、第1のチャネル領域の両側に形成された第1ソース/ドレイン領域と、を具備する。ソース/ドレイン領域は、ソース電極およびドレイン電極と、ソース/ドレイン電極に接した界面領域に形成された高濃度Asを有する界面層と、拡散層とを有する。ソース電極およびドレイン電極は、上述した第1および第2シリサイド層で形成される。ゲート電極の両側面には、例えば、シリコン窒化膜からなる側壁絶縁膜が形成されている。
【0069】
高濃度Asを有する界面層は、例えば、4×1020〜2×1021atoms/cm3の濃度を有している。
【0070】
そして、p型MISFETは、シリコン基板上の第2のチャネル領域と、第2のチャネル領域上に形成された第2のゲート絶縁膜と、第1のゲート絶縁膜上に形成された第2のゲート電極と、第2のチャネル領域の両側に形成された第2ソース/ドレイン領域と、を具備する。第2ソース/ドレイン領域は、高濃度Asを有する界面層がBに代わった他はn型MISFETと同様である。
【0071】
高濃度Bを有する界面層は、例えば、4×1020〜2×1021atoms/cm3の濃度を有している。
【0072】
上述したように、従来の不純物偏析プロセスで作製したNiSi/Si界面におけるAs濃度は、2.0×1020cm−3になることが知られている(非特許文献2参照)。これに対し、上述した本実施形態のプロセスにより、2段階の雪かき効果が起きると、より界面におけるAs濃度が増大する。
【0073】
さらに、界面抵抗とAs濃度との関係を以下に示す式4により計算した。
【数1】
【0074】
この結果を図19に示す。界面のAs濃度が、現状のAs濃度の2倍である4.0×1020cm−3になれば、界面に形成されるPtSi層によってSBHは高くなるものの、それを上回る効果があり、界面抵抗を減少させることが可能となる。
【0075】
特に、界面のAs濃度が7.0×1020cm−3となれば、界面抵抗を現状の5分の1以下にすることが可能であり、産業的に非常に有用である。尚、図2に示した様に、PtSi格子中にAs原子が入るときの生成エネルギーは、NiSi格子中にAs原子が入る場合よりも1eV程度大きくなる。よって、シリサイド化の温度(500℃)の下では、As濃度を7.0×1020cm−3以上にすることは十分可能である。
【0076】
上述したように、p型Siに対してPtSiのSBHは0.23eV程度と小さく、p型MISFETの電極材料として有望であることは公知である。ただし、本発明によって不純物のBに対しても高い偏析効果が得られるため、さらに界面抵抗を下げることが可能となる。
【0077】
よって、第1の実施の形態の半導体装置の製造方法を採用すれば、n型MISFETおよびp型MISFETのソース・ドレイン電極の界面抵抗を同時に低抵抗化することが可能であり、CMIS構造の半導体装置の高性能化を実現することが可能となる。また、n型MISFETとp型MISFETの、それぞれのソース・ドレイン電極に同一の構造を有するシリサイド層を用いるため、デュアルシリサイドに比べて、工程数の増加を大きく抑えることができる。
【0078】
(第1の実施の形態の変形例)
第1の実施の形態の変形例の半導体装置および半導体装置の製造方法は、n型MISFETおよびp型MISFETのそれぞれが、エクステンション拡散層を有する以外は、第1の実施の形態の半導体装置および半導体装置の製造方法と同様である。
【0079】
図20は、本変形例の半導体装置の断面模式図である。図20に示すように、n型MISFETは、例えば、不純物濃度が1×1020atoms/cm3程度のAsのエクスション拡散層を有している。また、p型MISFETは、例えば、不純物濃度が1×1020atoms/cm3程度のBのエクスション拡散層を有している。
【0080】
本変形例の半導体装置および半導体装置の製造方法によれば、エクステンション拡散層を付加することにより、第1の実施の形態の効果に加えて、MISFETの特性最適化、具体的には、ショートチャネル効果と動作電流との最適化等が容易になるという効果が得られる。
【0081】
(第2の実施の形態)
図21に示したように、第2の実施の形態の半導体装置の製造方法は、第2の半導体領域上へのBのイオン注入を、NiSiを含む第1のシリサイド層を形成した後に行い、さらにBのイオン注入後にアニールを行うことを特徴とする。この方法は、不純物後打ちプロセスと呼ばれる。第2シリサイド形成前の、第1シリサイド(NiSi)の形成方法とこの方法に特徴的な不純物分布以外は、第1の実施の形態と同様である。
【0082】
第2の実施の形態によれば、第1の実施の形態に比較して、よりp型MISFETの界面抵抗を低減することが可能となる。
【0083】
従来の不純物偏析プロセスは、n型MISFETの高性能化にとっては有用であるが、p型MISFETの高性能化にとっては必ずしも有用でない。なぜなら、p型Siの代表的不純物であるBの場合は、シリサイド化中にNiSi膜にBが取り込まれるため、その多くがNiSi膜中に分布し、Si膜側の不純物濃度が低くなるからである(非特許文献1参照)。p型MISFETの界面抵抗(Rc)の低抵抗化実現のためには、NiSi層形成後にBのイオン注入を行う、いわゆる不純物後打ちプロセスが有効である。
【0084】
不純物後打ちプロセスによれば、Bを不純物として用いた場合に、NiSi層/Si層界面付近の不純物濃度を高くでき、この結果SBHを低下させることができる。よって、このプロセスが、p型MISFETの界面抵抗(Rc)の低抵抗化実現のために有効である。
【0085】
第2の実施の形態によれば、2段階不純物偏析プロセスと不純物後打ちプロセスとを組み合わせることにより、p型MISFETの界面抵抗(Rc)の更なる低抵抗化が可能となる。
【0086】
(第3の実施の形態)
第3の実施の形態の半導体装置の製造方法は、第1シリサイド層(NiSi層)へのPt元素の導入方法として、イオン注入ではなく、第1シリサイド層上にPtを含む金属層を堆積させた後にアニールする方法を採ることを特徴とする。これ以外は、第1の実施の形態と同様であるので記述を省略する。
【0087】
第3の実施の形態においては、第1の実施の形態における図17に示すPtイオン注入工程に代えて、Ptを含有した金属膜を堆積する。
【0088】
その後、300℃以上550℃以下のアニール(第3の熱処理)により、Ptを含有した膜から、第1シリサイド層(NiSi層)の結晶粒内あるいは結晶粒界を通して拡散させ、第2シリサイド層をNiSi層とSi層の界面領域に形成する。
【0089】
なお、第3の熱処理の処理温度に関しては、第1の熱処理および第2の熱処理の処理温度よりも低温であることが望ましい。これは、第1の熱処理で形成された第1シリサイド層(NiSi層)からのNi拡散を抑え、ジャンクションリークの増加を抑制するためである。また、NiSiの組成変化により電極自体の抵抗が増大するのを抑制するためでもある。さらに、拡散層のチャネル方向への伸びを抑え、トランジスタ特性の劣化を抑制する観点からも低温であることが望ましい。
【0090】
もっとも、NiSi層上にPt層を堆積させた後、アニールによりPt元素をNiSi膜中に拡散させる工程では、元から形成されているNiSi層の結晶性の違いにより、Ptの分布が不均一になる可能性がある。例えば、Si(001)基板上のNiSi膜は一般に多結晶であるため、結晶粒界が存在する。Pt元素の拡散はこの結晶粒界で優先的に起きてしまうことが考えられる。しかし、公知の成膜条件を調整することにより、結晶粒の大きなNiSi膜を作製することが可能であり、粒界での拡散を低減させることができる。従って、この本実施の形態の場合でも、本発明による不純物雪かき効果が発生する。
【0091】
Ptを含む金属層をNiSi層上へ堆積させる方法として、例えば、スパッタ、真空蒸着、メタルCVD等が用いられる。スパッタ等の簡便な成膜方法を用いることにより、第1実施の形態のイオン注入よりも、工程が簡素化できるという長所がある。
【0092】
(第4の実施の形態)
第4の実施の形態の半導体装置およびその製造方法は、第1シリサイド層(NiSi層)と第2シリサイド層(NiSiとPtSiの混在した層)に、シリサイド化していないPt元素を含むこと以外は、第1の実施の形態と同様である。
【0093】
第4の実施の形態の半導体装置では、第1第2シリサイド層の結晶格子中に原子状態のPt元素や、結晶粒界にPt金属が存在する。このため、第3の熱処理において、より低温でのプロセスが可能となり、プロセスの汎用性が増し、工程の簡素化が可能となる。
【0094】
(第5の実施の形態)
第5の実施の形態の半導体装置の製造方法は、n型MISFETの第2シリサイド層/Si層の界面に、第3の金属層を含むこと以外は、第1の実施の形態と同様である。
【0095】
第3の金属層は、仕事関数が約3.5eVであるErのように、仕事関数がシリコンのミッドギャップよりも小さい金属、例えば、Y(イットリウム:約3.1eV)、Sr(ストロンチウム:約2.59eV、La(ランタン:約3.5eV)、Hf(ハフニウム:約3.9eV)、Yb(イッテルビウム:約2.9eV)、Al(アルミニウム:約4.28eV)、In(インジウム:約4.12eV)等、あるいはこれらのシリサイド、あるいはこれらの混合物であり、n型MISFETに対してPtSiよりもSBHを下げる効果を有する材料により形成される。
【0096】
図22(a)に示すように、第1の実施の形態でNiSi層/PtSi層/Si層が形成された後、導入したい金属元素を含有する膜を堆積し、熱処理を行うことにより、NiSi層/PtSi層の結晶粒界を介してSi側界面まで該金属元素を導入して、第3の金属層を形成する。この結果、図22(b)に示すように、高濃度Bの偏析によるバンド曲がりの効果と、第3の金属層による低いSBHの相乗効果により、低い界面抵抗(Rc)を実現できる。
【0097】
第5の実施の形態においては、第3の実施の形態とは反対に、NiSi層/PtSi層の結晶粒界を積極的に活用する。第1の実施の形態で説明したように、本発明の製造方法によりNiSi層/PtSi層/Si層のSi層にAsの高い不純物偏析効果が得られるが、元々n型Siに対するPtSiのSBHは0.87eV程度と大きい。そこで本実施の形態では、PtSiよりも低いSBHが期待できる第3の金属層を、必要に応じて界面にのみ導入するものである。
【0098】
(第6の実施の形態)
第6の実施の形態の半導体装置および半導体装置の製造方法は、半導体装置を構成するn型MISFETおよびp型MISFETが、Fin型MISFETであること以外は第1の実施の形態と同様であるので記述を省略する。
【0099】
図23は、第6の実施の形態の半導体装置の斜視図である。
【0100】
図23に示すように、本実施の形態の半導体装置は、例えば、シリコンの半導体基板上に、Fin型のn型MISFETと、Fin型のp型MISFETを有している。
【0101】
n型MISFETは、第1のチャネル領域の両側に、NiSi層/PtSi層/Si層からなるソース電極およびドレイン電極と、第1のチャネル領域と第1のシリサイド層との間に形成されたAs界面層を有している。p型MISFETは、第2のチャネル領域の両側に、NiSi層/PtSi層/Si層からなるソース電極およびドレイン電極と、第2のチャネル領域と第1のシリサイド層との間に形成されたB偏界面を有している。
【0102】
そして、n型MISFET、p型MISFETのチャネル領域は、半導体基板に垂直なFin形状をしており、相対する2つの主面を有している。そして、この2つの主面上に、それぞれ、ゲート絶縁膜が形成されている。そのゲート絶縁膜上に、ゲート電極が形成されている。このように、第6の実施の形態のMISFETは、いわゆるダブルゲート構造を有するFin型MISFETである。
【0103】
尚、図23では、一つのMISFSETは一つのFinを有しているが、無論、一つのMISFETが複数のMISFSETを有していてもかまわない。
【0104】
また、製造方法としては、Fin型MISFETのソース/ドレイン領域を形成する際に、上述した第1の実施の形態のプロセスを採用すればよい。
【0105】
以上、本発明の実施の形態を説明したが、本発明はこれらに限られず、特許請求の範囲に記載の発明の要旨の範疇において様々に変更可能である。また、本発明は、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記実施形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。
【図面の簡単な説明】
【0106】
【図1】本発明の半導体装置のソース/ドレイン領域の製造方法を説明するための図
【図2】NiSi、PtSi、Siの単位格子に不純物が入ったときの生成エネルギーを示す図
【図3】2段階目の偏析工程前後における原子の挙動の一例を示す図
【図4】本発明の半導体装置の一例を示す断面模式図
【図5】図4に示したソース/ドレイン領域を拡大した図
【図6】第1、第2シリサイド層のPt濃度を説明するための図
【図7】第1、第2シリサイド層のPt濃度を説明するための図
【図8】NiPtSiの単位格子にAsが入ったときの生成エネルギーを示す図
【図9】第1の実施の形態の半導体装置の製造工程の一例を示す断面模式図
【図10】第1の実施の形態の半導体装置の製造工程の一例を示す断面模式図
【図11】第1の実施の形態の半導体装置の製造工程の一例を示す断面模式図
【図12】第1の実施の形態の半導体装置の製造工程の一例を示す断面模式図
【図13】第1の実施の形態の半導体装置の製造工程の一例を示す断面模式図
【図14】第1の実施の形態の半導体装置の製造工程の一例を示す断面模式図
【図15】第1の実施の形態の半導体装置の製造工程の一例を示す断面模式図
【図16】第1の実施の形態の半導体装置の製造工程の一例を示す断面模式図
【図17】第1の実施の形態の半導体装置の製造工程の一例を示す断面模式図
【図18】第1の実施の形態の半導体装置の一例を示す断面模式図
【図19】界面抵抗とAs濃度との関係を示した図
【図20】第1の実施の形態の変形例の半導体装置を示す断面模式図
【図21】第2の実施の形態の半導体装置のソース/ドレイン領域の製造方法を説明するための図
【図22】第5の実施の形態の半導体装置のソース/ドレイン領域を説明するための図
【図23】第6の実施の形態の半導体装置の一例を示す斜視模式図
【技術分野】
【0001】
本発明は、電界効果型トランジスタおよびその製造方法に係る。
【背景技術】
【0002】
シリコン超集積回路(LSI)は、将来の高度情報化社会を支える基盤技術の一つである。集積回路の高機能化には、その構成素子であるMISFET(Metal Insulator Semiconductor Field Effect Transistor)の高性能化が必要である。素子の高性能化は基本的には比例縮小則(スケーリング)により行われてきたが、近年、種々の物性的限界のため、素子の超微細化による高性能化だけでなく、素子そのものの動作も困難な状況にある。
【0003】
そのような物性的限界の一つにソース/ドレイン領域の寄生抵抗の問題がある。一般に、ソース/ドレイン領域は、シリサイド層(例えば、NiSi層)、その周辺に形成された高濃度不純物層およびエクステンション拡散層を備える。シリサイド層と高濃度不純物層およびエクステンション拡散層との間には、ショットキー接合が形成される。ソース/ドレイン領域の寄生抵抗は、シリサイド層自体の抵抗(Rsh)、高濃度不純物層の抵抗(Rd)というバルクの膜に起因した抵抗と、上記接合の界面抵抗(Rc)の3つに分解される。
【0004】
界面抵抗(Rc)は、3種の中で最も大きく、かつ比例縮小則に従って小さくならないため、これを低くすることが最も重要となる。界面抵抗(Rc)を低減させるためには、接合界面のショットキー障壁高さ(SBH:Schottky Barrier Height)および電子のトンネル距離を実効的に低減させることが重要である。これを実現するために、シリサイド層と高濃度不純物層の界面部分での不純物を高濃度化させることが有効である。
【0005】
それを実現するプロセスとして、不純物偏析プロセスが知られている(特許文献1・非特許文献1参照)。不純物偏析プロセスは、シリサイド形成前にイオン注入によって形成された不純物層を、シリサイド形成の際にシリサイド層とSi層の界面に偏析させ、この界面に高濃度の不純物偏析層を形成する。特許文献1によれば1×1020cm-3 程度、非特許文献1によれば2×1020cm-3 程度のAs濃度が実現されたが、近年、更なる高濃度化が求められている。
【0006】
ところで、n型・p型MISFET双方について、NiSi層/Si層界面を平坦にするために、NiSi層とSi層との間にPtSi層を介在させることが開示されている(特許文献2参照)。しかしながら、PtSi層のショットキー障壁高さ(SBH:Schottky Barrier Height)は、p型Si層に対して0.23eV程度と小さいものの、n型Si層に対しては0.87eV程度と大きくなる。したがって、このままでは、n型MISFETの界面抵抗(Rc)が増大してしまう。
【0007】
そこで、特許文献2では、n型・p型MISFET双方のシリサイド層をNiSi層/PtSi層の積層とし、n型MISFETに不純物偏析プロセスを用いて、PtSi層/Si層界面に数nmの急峻なN型不純物高濃度領域を形成することも開示している。しかしながら、特許文献2では、Si層上にPt層、Ni層を順次積んだ後にシリサイド形成する方法を用いており、特許文献1や非特許文献1と同様に、PtSi層/Si層界面に偏析する不純物濃度は未だ不十分であった。
【特許文献1】米国特許第7119402号明細書
【特許文献2】米国特許出願公開第2006/0038229号明細書
【非特許文献1】T.Yamauchi et al.,Extended Abstracts of SSDM,pp.908−909(2005)
【発明の開示】
【発明が解決しようとする課題】
【0008】
本発明は、上記事情に鑑みて、ソース/ドレイン領域の寄生抵抗の小さい半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明の半導体装置の製造方法は、Si層上にゲート部を形成する工程と、ゲート部を挟むSi層に、Asを導入する工程と、Asが導入されたSi層上にNi層を堆積する工程と、熱処理を用いて、Ni層とSi層とを反応させて第1シリサイド層を形成するとともに、第1シリサイド層とSi層との界面にAsを偏析させる工程と、第1シリサイド層中にPt元素を導入する工程と、熱処理を用いて、Pt元素をSi層まで拡散させて第1シリサイド層とSi層との間に第2シリサイド層を形成するとともに、第2シリサイド層とSi層との界面にAsを偏析させる工程と、を備えることを特徴とする。
【0010】
また、本発明の半導体装置は、Si層と、Si層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ゲート電極を挟むSi層表面に形成され、NiシリサイドおよびPt元素を有する第1シリサイド層と、第1シリサイド層とSi層との間に形成され、NiシリサイドおよびPtシリサイドを有する第2シリサイド層と、第2シリサイド層とSi層との間に形成され、Asを有するSi界面層とを具備するn型MISトランジスタを備えることを特徴とする。
【0011】
また、本発明の半導体装置は、Si層と、Si層上に形成された第1ゲート絶縁膜と、第1ゲート絶縁膜上に形成された第1ゲート電極と、第1ゲート電極を挟むSi層表面に形成され、NiシリサイドおよびPt元素を有する第1シリサイド層と、第1シリサイド層とSi層との間に形成され、NiシリサイドおよびPtシリサイドを有する第2シリサイド層と、第2シリサイド層とSi層との間に形成され、Asを有するSi界面層とを具備するn型MISトランジスタと、Si層上に形成された第2ゲート絶縁膜と、第2ゲート絶縁膜上に形成された第2ゲート電極と、第2ゲート電極を挟むSi層表面に形成され、NiシリサイドおよびPt元素を有する第3シリサイド層と、第3シリサイド層とSi層との間に形成され、NiシリサイドおよびPtシリサイドを有する第4シリサイド層とを具備するp型MISトランジスタとを備えることを特徴とする。
【発明の効果】
【0012】
本発明は、ソース/ドレイン領域の寄生抵抗の小さい半導体装置およびその製造方法を提供できる。
【発明を実施するための最良の形態】
【0013】
以下に、本発明の各実施の形態について図面を参照しながら説明する。なお、実施の形態を通して共通の構成には同一の符号を付すものとし、重複する説明は省略する。また、各図は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置と異なる個所があるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
【0014】
なお、各実施の形態においては、プレーナー型シングルゲートMISFETやFIN型ダブルゲートMISFETについて説明するが、本発明はMISFET全般に適用できる。従って、例えば、チャネル領域の上下にゲートを有するプレーナー型ダブルゲート構造や、FIN型トライゲートMISFET、細線型MISFETも、無論本発明の範囲内である。
【0015】
また、EPROM(Erasable Programmable Read Only Memory)、EEPROM(Electrically EPROM)、フラッシュメモリ等のPROMについても、同様に各実施の形態を適用できる。さらに、上述した半導体素子が集積化したメモリ、ロジック回路等、並びにこれらが同一チップ上に混載されるシステムLSI等にも適用可能である。
【0016】
(本発明の概要)
本実施形態の製造方法は、図1に示すように、2段階不純物偏析プロセスを特徴とする。1段階目の偏析工程では、特許文献1と同様に、Ni層/不純物原子を含有するSi層の積層構造をシリサイド化し、それと同時にNiSi層/Si層界面のSi層側に不純物原子を偏析させる。その後、Pt元素をNiSi層に導入し、2段階目の偏析工程が行われる。ここでは、Pt元素がSi層に到達し、新たにシリサイド層(例えば、1nm〜5nm)が形成される。それと同時に、シリサイド層/Si層界面のSi層側に不純物原子が更に偏析する。
【0017】
この製造方法は、特にAs原子に有効であり、n型MISFETに対して高い不純物偏析、すなわち大きなSBH変調効果が得られ、引いては、界面抵抗の低減が実現できる。
【0018】
まず、本発明の基本原理について理論的解析結果を用いて簡単に説明する。第一原理計算の方法としては、局所密度汎関数近似を超えたところで、なおかつスピン分極も考慮したSP−GGA(Spin−Polarized Generalized Gradient Approximation)の手法を採用した。波動関数と電荷に対するカットオフは、それぞれ25Ry(リュードベリ:1Ry≒13.6eV)および196Ryとした。また、k点(波数空間での格子点)は8点として計算した。
【0019】
NiSi、PtSi、Siに関して、それぞれ、64個の原子を含む単位格子に関して同様の計算を行い、比較を行う。NiSi、PtSi、Siに不純物が入った場合の生成エネルギーは、以下の式により定義される。
【0020】
1.シリコン格子に不純物原子が入った場合の生成エネルギー
シリコンの格子間に不純物原子が入った場合の生成エネルギーをEfIntとすると、
EfInt=−E(1個の不純物原子を含むSi64個のセル構造)
+E(Si64個のセル構造)+E(真空中の1個の不純物原子) ・・・(式1A)
Si原子を不純物原子が置換する場合の生成エネルギーをEfSiとすると、格子点から出たSi原子は再びバルクのシリコンに戻ると考え、
EfSi=−E(1個の不純物原子を含むSi63個のセル構造)−E(1個のバルクSi原子)
+E(Si64個のセル構造)+E(真空中の1個の不純物原子) ・・・(式1B)
2.NiSi格子に不純物原子が入った場合の生成エネルギー
NiSiの格子間に不純物原子が入った場合の生成エネルギーをEfIntとすると、
EfInt=−E(1個の不純物原子を含むNiSi夫々32個のセル構造)
+E(NiSi夫々32個のセル構造)+E(真空中の1個の不純物原子) ・・・(式2A)
Si原子を不純物原子が置換した場合の生成エネルギーをEfSiとすると、格子点から出たSi原子は再びバルクのシリコンに戻ると考え、
EfSi=−E(NiSi夫々32個のSi原子1個を不純物原子に置換したセル構造)
−E(1個のバルクSi原子)
+E(NiSi夫々32個のセル構造)+E(真空中の1個の不純物原子) ・・・(式2B)
Ni原子を不純物原子が置換した場合の生成エネルギーをEfNiとすると、格子点から出たNi原子は、バルクのシリコン原子と結合することにより、一対のNiSiになると仮定して、
EfNi=−E(NiSi夫々32個からNi原子1個を不純物原子に置換したセル構造)
+31E(1個のNiSi)+E(真空中の1個の不純物原子)
+E(1個のバルクSi原子) ・・・(式2C)
3.PtSiに不純物原子が入った場合の生成エネルギー
NiSiに不純物原子が入った場合の生成エネルギーと同様に考えた。
【0021】
PtSiの格子間に不純物原子が入った場合の生成エネルギーをEfIntとすると、
EfInt=−E(1個の不純物原子を含むPtSi夫々32個のセル構造)
+E(PtSi夫々32個のセル構造)+E(真空中の1個の不純物原子) ・・・(式3A)
Si原子に不純物原子を置換した場合の生成エネルギーをEfSiとすると、
EfSi=−E(PtSi夫々32個のSi原子1個を不純物原子に置換したセル構造)
−E(1個のバルクSi原子)
+E(PtSi夫々32個のセル構造)+E(真空中の1個の不純物原子) ・・・(式3B)
Pt原子に不純物原子を置換した場合の生成エネルギーをEfPtとすると、格子点から出たPt原子は、バルクのシリコン原子と結合することにより、一対のPtSiになると仮定して、
EfPt=−E(PtSi32個からPt原子1個を不純物原子に置換したセル構造)
+31E(1個のPtSi)+E(真空中の1個の不純物原子)
+E(1個のバルクSi原子) ・・・(式3C)
生成エネルギーに関する計算結果を図2にまとめる。
【0022】
一般的に、生成エネルギーは、反応の終状態と始状態のエネルギー差を表わしており、生成エネルギーが大きくなる状態程、現実の系では実現されやすいと考えられる。例えば、図2(c)に示すように、B原子がSi格子に入った場合の計算結果ではEfInt(2.61eV)よりもEfSi(5.19eV)の方が大きくなるため、B原子はSiの置換位置に入りやすい。また、図2(b)に示すように、As原子の場合ではEfInt(−0.61eV)が負の値となるため、格子間位置にAs原子は通常入ることができず、ほとんどのAs原子は、Si置換位置に入ることになる。
【0023】
次に、NiSi、PtSi、Siの各格子に不純物が入った場合の生成エネルギーを比較する。
【0024】
図2(a)に示すように、NiSi格子に導入されたPt原子は、格子間位置(EfInt=4.12eV)よりも置換位置(EfSi=5.24eV、EfNi=7.15eV)に入る方が安定であり、さらに、Ni置換位置(EfNi=7.15eV)で最も安定である。このことは、NiSi膜にPtを導入しアニール処理を施すと、PtはNiと置き換わり、PtSiが形成されることを示している。
【0025】
さらに、NiSi層/Si層界面に、Ptのような原子半径の大きい不純物原子が導入された場合、不純物原子はSi側界面に安定点があることが発明者らにより既に見出されている。これは不純物原子が入ることにより、NiSi層/Si層界面の歪エネルギーが緩和されるためである。このため、NiSi層/Si層界面にPtが導入され、アニールを経た後、NiSi層とSi層の間に新しくPtSi層が形成されるものと結論付けられる。
【0026】
As原子およびB原子が不純物の場合、双方ともに、NiSi、PtSi、Siのどの格子であっても、最も安定なのはSi置換位置である(図2(b)(c)参照)。次に、Si置換位置同士で、NiSi、PtSi、Siの各格子を比較する。As原子の場合、NiSi格子(2.65eV)、PtSi格子(1.58eV)、Si格子(2.33eV)を比較すると、NiSi格子が最も安定であり、次いでSi格子が安定となることがわかる。B原子の場合も同様に、NiSi格子、Si格子の順で安定となる。これらの結果は、AsおよびB原子がPtSi格子に入り難いことを示している。
【0027】
そして、生成エネルギーの差に着目すると、図2(b)に示すように、As原子の場合、NiSi格子とPtSi格子のSi置換位置とは、1eV程度の大きな差がある。このため、NiSi格子中に存在していたAs原子は、格子がNiSiからPtSiに変化すると、PtSi格子から追い出され、別の安定点に移動するものと考えられる。
【0028】
PtSi格子から追い出されたAs原子は格子間を移動する。このとき、Si格子(−0.61eV)は、NiSi格子(−2.66eV)に比して生成エネルギーが高く、移動しやすい。このため、As原子はSi層側の界面へと追い出されることになる。
【0029】
図3は、上述した2段階めの偏析工程前後における原子の挙動を示す模式図である。このように、NiSi層/Si層積層のNiSi層側に存在していた不純物原子は、NiSi層/Si層界面で新たにPtSi層が形成されると、Si層側へ掃き出されることがわかる。このことを、本実施形態では、PtSi層の界面生成に伴う雪かき効果の増大、あるいは2段階雪かき効果と呼ぶ。これによって、Si層側界面に高い不純物偏析が得られ、大きなSBH変調効果が得られることになり、界面抵抗を低減できる。この効果は、特にAs原子、n型MISFETについて大きい。
【0030】
本実施形態の半導体装置について、図4および図5を参照して説明する。図4は、本実施形態の一例を示すMISFETのゲート長方向の断面模式図である。図5は、図4のソース/ドレイン領域を拡大した図である。
【0031】
図4に示すように、シリコンの半導体基板表面に素子分離領域が形成されており、MISFETは素子分離領域に囲まれている。この素子分離領域は、例えば、シリコン酸化膜が埋め込まれたSTI(Shalllow Trench Isolation)である。そして、MISFETは、シリコン基板表面のチャネル領域と、チャネル領域上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、チャネル領域の両側に形成されたソース/ドレイン領域と、ゲート絶縁膜およびゲート電極の両側に形成されたゲート側壁絶縁膜とを有する。
【0032】
図5に示すように、ソース/ドレイン領域は、シリコン基板表面に形成された第1のシリサイド層(Pt元素を含有したNiSi層)と、第1のシリサイド層よりシリコン基板側に形成された第2シリサイド層(NiSiおよびPtSiが混在した層)と、第2シリサイド層に隣接するシリコン基板側の界面領域に形成された高濃度不純物層(不純物濃度の高いSi層)と、高濃度不純物層よりシリコン基板側に形成された拡散層とを備える。
【0033】
第1および第2シリサイド層は、双方ともに金属元素としてNiとPtを有する。よって、NiとPtの総量に対するPtの割合Pt/(Ni+Pt)をxで表すと、第1および第2シリサイド層は、xの異なる2つの膜となる(図6、7参照)。
【0034】
シリサイド層全体の膜厚は典型的に20nmである。Si界面から遠くて厚い第1シリサイド層ではPt濃度x1は0%〜5%とする。Si界面から1nm〜5nm程度(典型的には3nm)までの第2シリサイド層では、Pt濃度x2を30%〜90%程度の割合とする。このように、Pt濃度は、Si側界面に遠い箇所で低く、近い箇所で高くなる。シリサイド層全体における平均のPt濃度をx3とすると10%以下となる。
【0035】
ここでx2の上限値について説明する。本発明のプロセスでは、Ptを導入する前にNiSi/Siで平坦かつ急峻な界面が形成されていることを前提とする。一般的に、多結晶シリサイドとSiの間で平坦な界面を得るためには、格子整合性が重要である。NiSiは、斜方晶系のMnP型の結晶構造を有し、典型的な格子定数はa=0.518nm、b=0.334nm、c=0.562nmである。Si上の多結晶NiSiは大部分が(010)面で配向することが知られている。これはNiSi格子定数のa=0.518nmおよびc=0.562nmとSiの格子定数0.543nmが比較的近いため、この関係において格子整合性が良いためである。PtSiは、NiSiと同様にMnP型の結晶構造を有し、格子定数はa=0.559nm、b=0.360nm、c=0.593nmである。PtSiの格子定数はa、b、cすべての値において、NiSiよりも大きな値である。従って本発明の第1のシリサイド膜では、Ptの比率に比例して格子定数が増加する。NiSi層/Si層の界面ですべてのNiSiをPtSiに置き換えると、PtSiの格子定数が大きいために界面の歪エネルギーが大きくなってしまい、構造が不安定となる。すなわち、格子定数の大きなPtSiが100%の比率で形成されると元々のNiSi(010)/Si(001)の結晶配向を維持することができず、例えばPtSi(−101)/Si(001)、PtSi(−211)/Si(001)のような別の優先的な配向が形成されてしまう。これによって元々形成されていたNiSi/Siの平坦で急峻な界面が乱されてしまい、極浅のソース・ドレイン領域を形成する上で大きな障害となる。安定な界面構造を得るために、x2の上限を50%程度とするのが望ましい。ただし、膜厚を1nm程度まで薄くした場合はPtSiの歪エネルギーが小さくなるので、x2の上限値を90%程度とすることができる。なお、膜厚を1nmよりも極端に薄くした場合はPtSiのバルクとしての性質が損なわれる恐れがある。
【0036】
もっとも、本発明による製造方法ではPtの拡散現象により第1のシリサイド層を高濃度PtSiとするため、膜内のPtには必ず濃度分布が存在し、界面に100%のPtSi層を実現するのは困難である。この観点からもx2の上限値は90%程度とするのが妥当である。
【0037】
x2の下限を30%程度とする理由を、より条件の厳しい、Asを不純物として用いた場合で説明する。ここで、図2(b)で示した生成エネルギーのうちSi置換位置に着目する。AsをSiに入れた場合(2.33)とPtSiに入れた場合(1.58eV)の差をとり、これをΔEfとすると0.75eVである。同様に、AsをSiに入れた場合(2.33)とNiSiに入れた場合(2.65eV)の差をとると、ΔEf=−0.32eVである。界面にシリサイドが形成されたときに、AsがSi側へ掃き出されるには、ΔEfの値が正となる必要がある。図8に示すように、ΔEf=0となるときx1はおよそ30%であるので、x1の下限は30%となる。
【0038】
x1を5%以下とする理由は、第1シリサイド層の抵抗率をできるだけ低く抑えるためである。PtSiの比抵抗は28μΩcm〜35μΩcmであり、NiSiの比抵抗の2倍程度ある。
【0039】
また、第2のシリサイド層の層厚は、第1のシリサイド層の層厚との相対関係によって最適化し、これら2層の比抵抗がNiSiと比較して同程度となる値であることが望ましい。なぜなら、PtSiの比抵抗は28μΩcm〜35μΩcmであり、NiSiの比抵抗の2倍程度あるため、Pt濃度の高い第2シリサイド層が厚すぎると、全体としての比抵抗が高くなってしまうからである。NiSiからなるソース/ドレイン電極の厚さの典型値は20nmであることを考慮すると、Pt濃度の高い第2シリサイド層の厚さは5nm以下とすることが望ましい。典型的には3nm程度である。
【0040】
第1および第2シリサイド層内のPt濃度や、両者の層厚は、プロセス条件により制御できる。
【0041】
また、以上のプロセスでは、不純物を含有するNiSi層/Si層界面を形成した後に、PtをNiSi層に導入し、その後、アニールするという基本的な順序が必要である。この順序を逸脱しない限りは、細かいプロセス条件の変更は可能である。以下の実施形態にて詳細を説明する。
【0042】
(第1の実施の形態)
第1の実施の形態では、基板上にn型MISFETとp型MISFETを有するいわゆる相補型半導体装置およびその製造方法について説明する。
【0043】
まず、第1の実施の形態の半導体装置の製造方法について、図9から図18を参照して説明する。
【0044】
図9に示すように、例えば、B(ボロン)が1015atoms/cm3程度ドープされた面方位(100)面のp型のSi基板に、シリコン酸化膜からなる素子分離領域(STI(Shallow Trench Isolation))を形成する。その後、素子分離領域を境界にして、第1の半導体領域(p-well)および第2の半導体領域(n-well)を不純物のイオン注入により形成する。後述する工程を経て、第1の半導体領域(p-well)にはn型MISFETが形成され、第2の半導体領域(n-well)にはp型MISFESTが形成される。
【0045】
次に、図10示すように、第1の半導体領域上に、例えば、シリコン酸化膜で形成される、第1のゲート絶縁膜をEOTにして1nm程度形成する。同様に、第2の半導体領域上に、例えば、シリコン酸化膜で形成される、第2のゲート絶縁膜をEOTにして1nm程度形成する。これらの、第1のゲート絶縁膜と第2のゲート絶縁膜は同時に形成されてもかまわない。
【0046】
無論、第1第2のゲート絶縁膜は、必ずしもシリコン酸化膜に限られることはなく、シリコン酸化膜より誘電率の高い絶縁膜材料(高誘電率絶縁膜)を適用することも可能である。具体的には、例えば、La2O5、La2O3、CeO2、ZrO2、HfO2、SrTiO3、PrO3、LaAlO3、Si3N4、Al2O3、Ta2O5、TiO2等を適用することが可能である。あるいは、シリコン酸化膜や高誘電率絶縁膜に窒素やフッ素を添加した絶縁膜を適用することも可能である。また、これらの化合物の組成比を変化させた絶縁膜や、複数の絶縁膜を組み合わせた複合膜を適用することも可能である。また、ZrシリケートやHfシリケートのように、シリコン酸化物に金属イオンを添加した絶縁膜を適用することも可能である。
【0047】
そして、第1のゲート絶縁膜上に、第1のゲート電極となるポリシリコン膜を減圧化学的気相堆積(以下LP−CVDともいう)法によって100nm〜150nm程度堆積する。そして、リソグラフィー技術および反応性イオンエッチング(以下RIEともいう)等のエッチング技術により、第1のゲート絶縁膜および第1のゲート電極をゲート長が30nm程度以下となるようにパターン形成する。同様に、第2のゲート絶縁膜上に、第2のゲート電極となるポリシリコン膜をLP−CVD法によって100nm〜150nm程度堆積する。そして、リソグラフィー技術およびRIE等のエッチング技術により、第2のゲート絶縁膜及び第2のゲート電極をゲート長が30nm程度以下となるようにパターン形成する(図11参照)。
【0048】
なお、ポリシリコン膜の堆積や、第1のゲート絶縁膜および第1のゲート電極と、第2のゲート絶縁膜および第2のゲート電極のパターン形成は、n型MISFETとp型MISFETで同時におこなわれてもかまわない。また、必要に応じて、ここで1〜2nmのポスト酸化を行う。
【0049】
また、ゲート絶縁膜の例と同様に、ゲート電極の材料についてもポリシリコンに限られることはなく、いわゆるメタルゲート材料を適用することが可能である。メタルゲート材料としては、Ti、Ta、Wなどの金属単体、窒化物、炭化物、酸化物などが挙げられる。
【0050】
次に、図12に示すように、シリコン窒化膜をLP−CVD法によって例えば、約8nm程度堆積した後、RIE法によってエッチバックすることにより、シリコン窒化膜を第1のゲート電極、第2のゲート電極の側面部にのみ残す。これにより、側壁絶縁膜を形成する。
【0051】
次に、図13に示すように、第2の半導体領域上をリソグラフィーによりレジスト膜でマスクし(図示せず)、ゲート電極および側壁絶縁膜をマスクに、As(砒素)をイオン注入により第1の半導体領域に導入する。これにより、例えば1×1021atoms/cm3程度のn型拡散層を形成する。
【0052】
次に、図14に示すように、第1の半導体領域上をリソグラフィーによりレジスト膜でマスクし(図示せず)、ゲート電極および側壁絶縁膜をマスクに、B(ボロン)を、イオン注入により第2の半導体領域に導入する。これにより、例えば1×1020atoms/cm3程度のp型拡散層を形成する。
【0053】
次に、図15に示すように、スパッタ法により、厚さ10nm程度のNi膜を第1の半導体領域上に形成する。すなわち、双方のMISFETのソース/ドレイン領域にNi膜が接するよう堆積する。
【0054】
その後、図16に示すように、第1、第2の熱処理として、例えば、RTA(Rapid Thermal Anneal)により、350℃、30秒程度のアニール、500℃、30秒程度のアニールを順次行い、第1の半導体領域および第2の半導体領域の表面をシリサイド化して、厚さ20nm程度のNiSiからなる第1シリサイド層を形成する。この時、ゲート電極上にも第1ゲートシリサイド層が形成される。その後、薬液により未反応の余剰のNi膜を剥離する。
【0055】
第1のシリサイド層が形成される際に、拡散層がシリサイド化することにより、不純物のAs、Bの各偏析層が第1のシリサイド層の界面、すなわちNiSi層/Si層界面に形成される。
【0056】
ここで、Ni堆積時の熱処理を2段階とし、第1の熱処理を、第2の熱処理よりも低温とすることが望ましい。第1の熱処理の温度を、第2の熱処理の温度よりも低温とすることにより、第1のシリサイド層が過剰な熱プロセスをへて、第1のシリサイド層中のNiが異常拡散しジャンクションリークが増大することを、抑制することが出来る。
【0057】
ニッケルのシリサイドには多くの相が存在する。もっとも低温のアニール温度で形成されるのは、ダイニッケルシリサイド(Ni2Si)であり、アニール温度の上昇とともに、ニッケルモノシリサイド(NiSi)、ニッケルダイシリサイド(NiSi2)の順で形成される。
【0058】
LSIに適用する場合には、このうちニッケルモノシリサイド(NiSi)が好ましい。このため、第2の熱処理においてはニッケルモノシリサイド(NiSi)が形成されるだけの十分なアニール温度が要求される。もっとも、第1の熱処理においては、第1のシリサイド層としてニッケルモノシリサイド(NiSi)が形成されなくともかまわない。この場合、第1の熱処理では、後の余剰Niの剥離の際の選択性が得られるダイニッケルシリサイド(Ni2Si)化するアニール温度を与え、後の第2および第3の熱処理によって、第1のシリサイド層としてニッケルモノシリサイド(NiSi)化すればよい。
【0059】
次に、図17に示すように第1の半導体領域上および第2の半導体領域上以外をレジスト膜(図示せず)で覆った後に、第1の半導体領域上および第2の半導体領域上から、Pt原子をイオン注入する。このPt原子は、第1シリサイド層中に導入される。
【0060】
その後、第3の熱処理として、例えば、RTAにより、500℃、10秒程度のアニールを行う。このアニールにより、Pt原子を第1のシリサイド層中で拡散させ、NiSiおよびPtSiが混在した第2シリサイド層を、図16にて形成された第1シリサイド層/シリコン層接合の界面付近に形成する。この結果、図18に示す、第一の実施の形態のMISFETのソース及びドレイン電極部が形成される。
【0061】
第1の実施の形態では、イオン注入を用いてPt原子をNiSi層に導入する。導入されたPt原子はNiSi結晶粒内に比較的多く存在する。一方、NiSi層内では、不純物原子はNiSi結晶粒内に存在することが本発明者らにより既に見出されている。このため、イオン注入法を用いると、第3の熱処理時に、Pt原子の拡散に伴い、NiSi結晶粒内に存在する不純物原子を物理的に押し出すことができる。よって、シリサイド界面近傍の不純物濃度をより高濃度化することが可能になる。
【0062】
この第3の熱処理の温度は、300℃以上550℃以下であることが望ましい。この範囲を下回ると、Ptのモノシリサイドが形成されない恐れや、不純物偏析層の濃度が十分高くならない恐れがある。また、この温度範囲を上回ると、第1および第2のシリサイド層のNiがSi層中に異常拡散することにより、ジャンクションリークが増大する恐れがある。
【0063】
なお、第1の熱処理、第2の熱処理または後述する第3の熱処理によって、第1の半導体領域および第2の半導体領域をシリサイド化する際に、シリサイド化前の拡散層の深さよりも深い領域まで第1の半導体領域および第2の半導体領域をシリサイド化することが望ましい。すなわち、最終的に形成される第1第2シリサイド層の深さが、第1の金属であるNi膜を堆積する直前の拡散層の深さよりも深いことが望ましい。これによって、拡散層中のより多くのAsまたはBを、急峻な濃度プロファイルで第1第2シリサイド層と半導体領域の界面に偏析させることが可能となるからである。
【0064】
また、Pt原子のイオン注入の条件は、イオン注入直後のPt原子がすべて第1シリサイド層中に収まるように設定されることが望ましい。これによって、Pt原子を効果的にNiSi層中で拡散させ、Si層側の不純物偏析層の不純物濃度を一層高くすることが可能となるからである。例えば、第1シリサイド層(NiSi)20nmに対するPtイオン注入の加速電圧は、30keV以下が望ましい。ドーズ量は、後述する所望のPtSi膜厚に応じて最適化する。例えば、第1シリサイド層として形成されたNiSi膜厚が20nmの時に、第2シリサイド層の厚さを2nm以下としたいときは、一桁膜厚が異なるので、シリサイド層の抵抗は第1シリサイド層(Pt含有NiSi)で決定されることになる。ここで、PtSiの単位格子(5.93Å×5.59Å×3.60Å)には4個のPt原子があるので、濃度は8.4×1021cm−3である。よって、第1のシリサイド層を、例えば2nm膜厚として作製するには、少なくとも1.68×1015cm−2のドーズ量でPt原子のイオン注入を行えば良い。打ち込まれたPtはすべて第2のシリサイド層に入る必要はなく、第1のシリサイド層に残留して5%以下のPt濃度となる。
【0065】
また、ここでは、ゲート部(ゲート絶縁膜およびゲート電極)をソース/ドレイン領域の形成前に作成するゲートファーストプロセスを用いて説明したが、無論、ゲート部をソース/ドレイン領域の形成後に作成するゲートラストプロセスを用いてもかまわない。ゲートラストプロセスでは、ダミーゲート部を形成した後にソース/ドレイン領域を形成し、次いでダミーゲート部を剥離し、ゲート部を作成する。
【0066】
図18は、第1の実施の形態の一例を示す相補型半導体装置の断面図である。
【0067】
図18に示すように、シリコンの半導体基板上に、n型MISFETとp型MISFETを有している。n型MISFETは、シリコン基板に形成されたpウェルに形成されている。p型MISFETは、シリコン基板に形成されたnウェル上に形成されている。そして、n型MISFETが形成される領域と、p型MISFETが形成される領域との境界には、素子分離領域が形成されている。この素子分離領域は、例えば、シリコン酸化膜が埋め込まれたSTI(Shalllow Trench Isolation)である。
【0068】
そして、n型MISFETは、シリコン基板上の第1のチャネル領域と、第1のチャネル領域上に形成された第1のゲート絶縁膜と、第1のゲート絶縁膜上に形成された第1のゲート電極と、第1のチャネル領域の両側に形成された第1ソース/ドレイン領域と、を具備する。ソース/ドレイン領域は、ソース電極およびドレイン電極と、ソース/ドレイン電極に接した界面領域に形成された高濃度Asを有する界面層と、拡散層とを有する。ソース電極およびドレイン電極は、上述した第1および第2シリサイド層で形成される。ゲート電極の両側面には、例えば、シリコン窒化膜からなる側壁絶縁膜が形成されている。
【0069】
高濃度Asを有する界面層は、例えば、4×1020〜2×1021atoms/cm3の濃度を有している。
【0070】
そして、p型MISFETは、シリコン基板上の第2のチャネル領域と、第2のチャネル領域上に形成された第2のゲート絶縁膜と、第1のゲート絶縁膜上に形成された第2のゲート電極と、第2のチャネル領域の両側に形成された第2ソース/ドレイン領域と、を具備する。第2ソース/ドレイン領域は、高濃度Asを有する界面層がBに代わった他はn型MISFETと同様である。
【0071】
高濃度Bを有する界面層は、例えば、4×1020〜2×1021atoms/cm3の濃度を有している。
【0072】
上述したように、従来の不純物偏析プロセスで作製したNiSi/Si界面におけるAs濃度は、2.0×1020cm−3になることが知られている(非特許文献2参照)。これに対し、上述した本実施形態のプロセスにより、2段階の雪かき効果が起きると、より界面におけるAs濃度が増大する。
【0073】
さらに、界面抵抗とAs濃度との関係を以下に示す式4により計算した。
【数1】
【0074】
この結果を図19に示す。界面のAs濃度が、現状のAs濃度の2倍である4.0×1020cm−3になれば、界面に形成されるPtSi層によってSBHは高くなるものの、それを上回る効果があり、界面抵抗を減少させることが可能となる。
【0075】
特に、界面のAs濃度が7.0×1020cm−3となれば、界面抵抗を現状の5分の1以下にすることが可能であり、産業的に非常に有用である。尚、図2に示した様に、PtSi格子中にAs原子が入るときの生成エネルギーは、NiSi格子中にAs原子が入る場合よりも1eV程度大きくなる。よって、シリサイド化の温度(500℃)の下では、As濃度を7.0×1020cm−3以上にすることは十分可能である。
【0076】
上述したように、p型Siに対してPtSiのSBHは0.23eV程度と小さく、p型MISFETの電極材料として有望であることは公知である。ただし、本発明によって不純物のBに対しても高い偏析効果が得られるため、さらに界面抵抗を下げることが可能となる。
【0077】
よって、第1の実施の形態の半導体装置の製造方法を採用すれば、n型MISFETおよびp型MISFETのソース・ドレイン電極の界面抵抗を同時に低抵抗化することが可能であり、CMIS構造の半導体装置の高性能化を実現することが可能となる。また、n型MISFETとp型MISFETの、それぞれのソース・ドレイン電極に同一の構造を有するシリサイド層を用いるため、デュアルシリサイドに比べて、工程数の増加を大きく抑えることができる。
【0078】
(第1の実施の形態の変形例)
第1の実施の形態の変形例の半導体装置および半導体装置の製造方法は、n型MISFETおよびp型MISFETのそれぞれが、エクステンション拡散層を有する以外は、第1の実施の形態の半導体装置および半導体装置の製造方法と同様である。
【0079】
図20は、本変形例の半導体装置の断面模式図である。図20に示すように、n型MISFETは、例えば、不純物濃度が1×1020atoms/cm3程度のAsのエクスション拡散層を有している。また、p型MISFETは、例えば、不純物濃度が1×1020atoms/cm3程度のBのエクスション拡散層を有している。
【0080】
本変形例の半導体装置および半導体装置の製造方法によれば、エクステンション拡散層を付加することにより、第1の実施の形態の効果に加えて、MISFETの特性最適化、具体的には、ショートチャネル効果と動作電流との最適化等が容易になるという効果が得られる。
【0081】
(第2の実施の形態)
図21に示したように、第2の実施の形態の半導体装置の製造方法は、第2の半導体領域上へのBのイオン注入を、NiSiを含む第1のシリサイド層を形成した後に行い、さらにBのイオン注入後にアニールを行うことを特徴とする。この方法は、不純物後打ちプロセスと呼ばれる。第2シリサイド形成前の、第1シリサイド(NiSi)の形成方法とこの方法に特徴的な不純物分布以外は、第1の実施の形態と同様である。
【0082】
第2の実施の形態によれば、第1の実施の形態に比較して、よりp型MISFETの界面抵抗を低減することが可能となる。
【0083】
従来の不純物偏析プロセスは、n型MISFETの高性能化にとっては有用であるが、p型MISFETの高性能化にとっては必ずしも有用でない。なぜなら、p型Siの代表的不純物であるBの場合は、シリサイド化中にNiSi膜にBが取り込まれるため、その多くがNiSi膜中に分布し、Si膜側の不純物濃度が低くなるからである(非特許文献1参照)。p型MISFETの界面抵抗(Rc)の低抵抗化実現のためには、NiSi層形成後にBのイオン注入を行う、いわゆる不純物後打ちプロセスが有効である。
【0084】
不純物後打ちプロセスによれば、Bを不純物として用いた場合に、NiSi層/Si層界面付近の不純物濃度を高くでき、この結果SBHを低下させることができる。よって、このプロセスが、p型MISFETの界面抵抗(Rc)の低抵抗化実現のために有効である。
【0085】
第2の実施の形態によれば、2段階不純物偏析プロセスと不純物後打ちプロセスとを組み合わせることにより、p型MISFETの界面抵抗(Rc)の更なる低抵抗化が可能となる。
【0086】
(第3の実施の形態)
第3の実施の形態の半導体装置の製造方法は、第1シリサイド層(NiSi層)へのPt元素の導入方法として、イオン注入ではなく、第1シリサイド層上にPtを含む金属層を堆積させた後にアニールする方法を採ることを特徴とする。これ以外は、第1の実施の形態と同様であるので記述を省略する。
【0087】
第3の実施の形態においては、第1の実施の形態における図17に示すPtイオン注入工程に代えて、Ptを含有した金属膜を堆積する。
【0088】
その後、300℃以上550℃以下のアニール(第3の熱処理)により、Ptを含有した膜から、第1シリサイド層(NiSi層)の結晶粒内あるいは結晶粒界を通して拡散させ、第2シリサイド層をNiSi層とSi層の界面領域に形成する。
【0089】
なお、第3の熱処理の処理温度に関しては、第1の熱処理および第2の熱処理の処理温度よりも低温であることが望ましい。これは、第1の熱処理で形成された第1シリサイド層(NiSi層)からのNi拡散を抑え、ジャンクションリークの増加を抑制するためである。また、NiSiの組成変化により電極自体の抵抗が増大するのを抑制するためでもある。さらに、拡散層のチャネル方向への伸びを抑え、トランジスタ特性の劣化を抑制する観点からも低温であることが望ましい。
【0090】
もっとも、NiSi層上にPt層を堆積させた後、アニールによりPt元素をNiSi膜中に拡散させる工程では、元から形成されているNiSi層の結晶性の違いにより、Ptの分布が不均一になる可能性がある。例えば、Si(001)基板上のNiSi膜は一般に多結晶であるため、結晶粒界が存在する。Pt元素の拡散はこの結晶粒界で優先的に起きてしまうことが考えられる。しかし、公知の成膜条件を調整することにより、結晶粒の大きなNiSi膜を作製することが可能であり、粒界での拡散を低減させることができる。従って、この本実施の形態の場合でも、本発明による不純物雪かき効果が発生する。
【0091】
Ptを含む金属層をNiSi層上へ堆積させる方法として、例えば、スパッタ、真空蒸着、メタルCVD等が用いられる。スパッタ等の簡便な成膜方法を用いることにより、第1実施の形態のイオン注入よりも、工程が簡素化できるという長所がある。
【0092】
(第4の実施の形態)
第4の実施の形態の半導体装置およびその製造方法は、第1シリサイド層(NiSi層)と第2シリサイド層(NiSiとPtSiの混在した層)に、シリサイド化していないPt元素を含むこと以外は、第1の実施の形態と同様である。
【0093】
第4の実施の形態の半導体装置では、第1第2シリサイド層の結晶格子中に原子状態のPt元素や、結晶粒界にPt金属が存在する。このため、第3の熱処理において、より低温でのプロセスが可能となり、プロセスの汎用性が増し、工程の簡素化が可能となる。
【0094】
(第5の実施の形態)
第5の実施の形態の半導体装置の製造方法は、n型MISFETの第2シリサイド層/Si層の界面に、第3の金属層を含むこと以外は、第1の実施の形態と同様である。
【0095】
第3の金属層は、仕事関数が約3.5eVであるErのように、仕事関数がシリコンのミッドギャップよりも小さい金属、例えば、Y(イットリウム:約3.1eV)、Sr(ストロンチウム:約2.59eV、La(ランタン:約3.5eV)、Hf(ハフニウム:約3.9eV)、Yb(イッテルビウム:約2.9eV)、Al(アルミニウム:約4.28eV)、In(インジウム:約4.12eV)等、あるいはこれらのシリサイド、あるいはこれらの混合物であり、n型MISFETに対してPtSiよりもSBHを下げる効果を有する材料により形成される。
【0096】
図22(a)に示すように、第1の実施の形態でNiSi層/PtSi層/Si層が形成された後、導入したい金属元素を含有する膜を堆積し、熱処理を行うことにより、NiSi層/PtSi層の結晶粒界を介してSi側界面まで該金属元素を導入して、第3の金属層を形成する。この結果、図22(b)に示すように、高濃度Bの偏析によるバンド曲がりの効果と、第3の金属層による低いSBHの相乗効果により、低い界面抵抗(Rc)を実現できる。
【0097】
第5の実施の形態においては、第3の実施の形態とは反対に、NiSi層/PtSi層の結晶粒界を積極的に活用する。第1の実施の形態で説明したように、本発明の製造方法によりNiSi層/PtSi層/Si層のSi層にAsの高い不純物偏析効果が得られるが、元々n型Siに対するPtSiのSBHは0.87eV程度と大きい。そこで本実施の形態では、PtSiよりも低いSBHが期待できる第3の金属層を、必要に応じて界面にのみ導入するものである。
【0098】
(第6の実施の形態)
第6の実施の形態の半導体装置および半導体装置の製造方法は、半導体装置を構成するn型MISFETおよびp型MISFETが、Fin型MISFETであること以外は第1の実施の形態と同様であるので記述を省略する。
【0099】
図23は、第6の実施の形態の半導体装置の斜視図である。
【0100】
図23に示すように、本実施の形態の半導体装置は、例えば、シリコンの半導体基板上に、Fin型のn型MISFETと、Fin型のp型MISFETを有している。
【0101】
n型MISFETは、第1のチャネル領域の両側に、NiSi層/PtSi層/Si層からなるソース電極およびドレイン電極と、第1のチャネル領域と第1のシリサイド層との間に形成されたAs界面層を有している。p型MISFETは、第2のチャネル領域の両側に、NiSi層/PtSi層/Si層からなるソース電極およびドレイン電極と、第2のチャネル領域と第1のシリサイド層との間に形成されたB偏界面を有している。
【0102】
そして、n型MISFET、p型MISFETのチャネル領域は、半導体基板に垂直なFin形状をしており、相対する2つの主面を有している。そして、この2つの主面上に、それぞれ、ゲート絶縁膜が形成されている。そのゲート絶縁膜上に、ゲート電極が形成されている。このように、第6の実施の形態のMISFETは、いわゆるダブルゲート構造を有するFin型MISFETである。
【0103】
尚、図23では、一つのMISFSETは一つのFinを有しているが、無論、一つのMISFETが複数のMISFSETを有していてもかまわない。
【0104】
また、製造方法としては、Fin型MISFETのソース/ドレイン領域を形成する際に、上述した第1の実施の形態のプロセスを採用すればよい。
【0105】
以上、本発明の実施の形態を説明したが、本発明はこれらに限られず、特許請求の範囲に記載の発明の要旨の範疇において様々に変更可能である。また、本発明は、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記実施形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。
【図面の簡単な説明】
【0106】
【図1】本発明の半導体装置のソース/ドレイン領域の製造方法を説明するための図
【図2】NiSi、PtSi、Siの単位格子に不純物が入ったときの生成エネルギーを示す図
【図3】2段階目の偏析工程前後における原子の挙動の一例を示す図
【図4】本発明の半導体装置の一例を示す断面模式図
【図5】図4に示したソース/ドレイン領域を拡大した図
【図6】第1、第2シリサイド層のPt濃度を説明するための図
【図7】第1、第2シリサイド層のPt濃度を説明するための図
【図8】NiPtSiの単位格子にAsが入ったときの生成エネルギーを示す図
【図9】第1の実施の形態の半導体装置の製造工程の一例を示す断面模式図
【図10】第1の実施の形態の半導体装置の製造工程の一例を示す断面模式図
【図11】第1の実施の形態の半導体装置の製造工程の一例を示す断面模式図
【図12】第1の実施の形態の半導体装置の製造工程の一例を示す断面模式図
【図13】第1の実施の形態の半導体装置の製造工程の一例を示す断面模式図
【図14】第1の実施の形態の半導体装置の製造工程の一例を示す断面模式図
【図15】第1の実施の形態の半導体装置の製造工程の一例を示す断面模式図
【図16】第1の実施の形態の半導体装置の製造工程の一例を示す断面模式図
【図17】第1の実施の形態の半導体装置の製造工程の一例を示す断面模式図
【図18】第1の実施の形態の半導体装置の一例を示す断面模式図
【図19】界面抵抗とAs濃度との関係を示した図
【図20】第1の実施の形態の変形例の半導体装置を示す断面模式図
【図21】第2の実施の形態の半導体装置のソース/ドレイン領域の製造方法を説明するための図
【図22】第5の実施の形態の半導体装置のソース/ドレイン領域を説明するための図
【図23】第6の実施の形態の半導体装置の一例を示す斜視模式図
【特許請求の範囲】
【請求項1】
Si層上にゲート部を形成する工程と、
前記ゲート部を挟む前記Si層に、Asを導入する工程と、
前記Asが導入された前記Si層上にNi層を堆積する工程と、
熱処理を用いて、前記Ni層と前記Si層とを反応させて第1シリサイド層を形成するとともに、前記第1シリサイド層と前記Si層との界面に前記Asを偏析させる工程と、
前記第1シリサイド層中にPt元素を導入する工程と、
熱処理を用いて、前記Pt元素を前記Si層まで拡散させて前記第1シリサイド層と前記Si層との間に第2シリサイド層を形成するとともに、前記第2シリサイド層と前記Si層との界面に前記Asを偏析させる工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項2】
イオン注入法を用いて、前記第1シリサイド層中に前記Pt元素を導入することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記第1シリサイド層上にPt層を堆積して熱処理を行うことにより、前記第1シリサイド層中に前記Pt元素を導入することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項4】
Si層と、
前記Si層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極を挟む前記Si層表面に形成され、NiシリサイドおよびPt元素を有する第1シリサイド層と、
前記第1シリサイド層と前記Si層との間に形成され、NiシリサイドおよびPtシリサイドを有する第2シリサイド層と、
前記第2シリサイド層と前記Si層との間に形成され、Asを有するSi界面層とを具備するn型MISトランジスタを備えることを特徴とする半導体装置。
【請求項5】
前記第1シリサイド層と前記第2シリサイド層とは、同じ結晶配向性を有することを特徴とする請求項4に記載の半導体装置。
【請求項6】
Si層と、
前記Si層上に形成された第1ゲート絶縁膜と、
前記第1ゲート絶縁膜上に形成された第1ゲート電極と、
前記第1ゲート電極を挟む前記Si層表面に形成され、NiシリサイドおよびPt元素を有する第1シリサイド層と、
前記第1シリサイド層と前記Si層との間に形成され、NiシリサイドおよびPtシリサイドを有する第2シリサイド層と、
前記第2シリサイド層と前記Si層との間に形成され、Asを有するSi界面層とを具備するn型MISトランジスタと、
前記Si層上に形成された第2ゲート絶縁膜と、
前記第2ゲート絶縁膜上に形成された第2ゲート電極と、
前記第2ゲート電極を挟む前記Si層表面に形成され、NiシリサイドおよびPt元素を有する第3シリサイド層と、
前記第3シリサイド層と前記Si層との間に形成され、NiシリサイドおよびPtシリサイドを有する第4シリサイド層とを具備するp型MISトランジスタとを備えることを特徴とする半導体装置。
【請求項1】
Si層上にゲート部を形成する工程と、
前記ゲート部を挟む前記Si層に、Asを導入する工程と、
前記Asが導入された前記Si層上にNi層を堆積する工程と、
熱処理を用いて、前記Ni層と前記Si層とを反応させて第1シリサイド層を形成するとともに、前記第1シリサイド層と前記Si層との界面に前記Asを偏析させる工程と、
前記第1シリサイド層中にPt元素を導入する工程と、
熱処理を用いて、前記Pt元素を前記Si層まで拡散させて前記第1シリサイド層と前記Si層との間に第2シリサイド層を形成するとともに、前記第2シリサイド層と前記Si層との界面に前記Asを偏析させる工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項2】
イオン注入法を用いて、前記第1シリサイド層中に前記Pt元素を導入することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記第1シリサイド層上にPt層を堆積して熱処理を行うことにより、前記第1シリサイド層中に前記Pt元素を導入することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項4】
Si層と、
前記Si層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極を挟む前記Si層表面に形成され、NiシリサイドおよびPt元素を有する第1シリサイド層と、
前記第1シリサイド層と前記Si層との間に形成され、NiシリサイドおよびPtシリサイドを有する第2シリサイド層と、
前記第2シリサイド層と前記Si層との間に形成され、Asを有するSi界面層とを具備するn型MISトランジスタを備えることを特徴とする半導体装置。
【請求項5】
前記第1シリサイド層と前記第2シリサイド層とは、同じ結晶配向性を有することを特徴とする請求項4に記載の半導体装置。
【請求項6】
Si層と、
前記Si層上に形成された第1ゲート絶縁膜と、
前記第1ゲート絶縁膜上に形成された第1ゲート電極と、
前記第1ゲート電極を挟む前記Si層表面に形成され、NiシリサイドおよびPt元素を有する第1シリサイド層と、
前記第1シリサイド層と前記Si層との間に形成され、NiシリサイドおよびPtシリサイドを有する第2シリサイド層と、
前記第2シリサイド層と前記Si層との間に形成され、Asを有するSi界面層とを具備するn型MISトランジスタと、
前記Si層上に形成された第2ゲート絶縁膜と、
前記第2ゲート絶縁膜上に形成された第2ゲート電極と、
前記第2ゲート電極を挟む前記Si層表面に形成され、NiシリサイドおよびPt元素を有する第3シリサイド層と、
前記第3シリサイド層と前記Si層との間に形成され、NiシリサイドおよびPtシリサイドを有する第4シリサイド層とを具備するp型MISトランジスタとを備えることを特徴とする半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【公開番号】特開2009−141214(P2009−141214A)
【公開日】平成21年6月25日(2009.6.25)
【国際特許分類】
【出願番号】特願2007−317504(P2007−317504)
【出願日】平成19年12月7日(2007.12.7)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成21年6月25日(2009.6.25)
【国際特許分類】
【出願日】平成19年12月7日(2007.12.7)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]