【課題】ｐ型ＭＯＳＦＥＴとｎ型ＭＯＳＦＥＴとの間で異なる所望のしきい値を得ることが可能な半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板上にＨｆ、 Ｚｒの少なくとも１つと、Ｓｉ、Ｏ、Ｎを含むゲート絶縁膜を形成し、第１、第２のゲート電極層を形成し、第１のゲート電極層上および第２のゲート電極層上に、第１の金属含有層を形成し、第２の金属含有層を形成し、保護膜を形成し、保護膜を選択的に除去し、残存する保護膜をマスクとして、第１の金属含有層および第２の金属含有層を選択的に除去し、第１の金属含有層および第２の金属含有層が選択的に除去された第２のゲート電極層上に、第３の金属含有層を成膜し、加熱処理により、第１のゲート電極層を合金化するとともに、第２のゲート電極層を合金化し、異なる組成のゲート電極を形成する。 （もっと読む）

【課題】良好な半導体装置およびそのような半導体装置を作製するための良好な方法を提供する。
【解決手段】半導体装置は、主電極（４）と主電極（４）に接触した誘電体（３）を含み、主電極（４）は、所定の仕事関数を有する材料と、主電極（４）の材料の仕事関数を予め決められた値に向かって変調する仕事関数変調元素（６）とを含み、更に、主電極（４）は、仕事関数変調元素（６）が誘電体（３）に向かっておよび／または誘電体（３）中に拡散するのを防止する拡散防止ドーパント元素（５）を含む。 （もっと読む）

【課題】 本発明は、半導体プロセスに関する。より具体的には、本発明は、化学気相成長法によって形成される金属含有膜を半導体素子に集積する方法に関する。
【解決手段】 たとえばゲートスタックのような、半導体素子中の金属含有膜を集積する方法。一の実施例では、当該方法は、処理チャンバ内に基板を供する手順、その基板をタングステンカルボニル含有ガスに曝露することによって、その基板上に、第１基板温度でタングステン含有膜を成膜する手順、第１基板温度よりも高温である第２基板温度でタングステン含有膜を熱処理することで、そのタングステン含有膜から一酸化炭素を除去する手順、及びその熱処理されたタングステン含有膜上にバリヤ層を形成する手順、を有する。タングステン含有膜の例には、Ｗ、ＷＮ、ＷＳｉ、及びＷＣが含まれる。他の実施例は、Ｎｉ、Ｍｏ、Ｃｏ、Ｒｈ、Ｒｅ、Ｃｒ又はＲｕを含む金属含有膜を、各金属元素に対応した金属カルボニル先駆体から堆積する手順を有する。 （もっと読む）

【課題】ゲート電極を好適な仕事関数を有する導電材料から構成することができ、ゲート電極の構成材料と層間絶縁層のエッチング条件との関係を考慮する必要のない半導体装置を提供する。
【解決手段】ＮＭＩＳＦＥＴ及びＰＭＩＳＦＥＴを含む半導体装置であって、各ゲート電極32A,32Bは、層間絶縁層の下層部28Aに設けられたゲート電極形成用開口部に埋め込まれており、ＮＭＩＳＦＥＴのゲート電極32Aの少なくとも底面部と側面部は第１の導電材料33Aから構成されており、ＰＭＩＳＦＥＴのゲート電極32Bの少なくとも底面部と側面部は第１の導電材料とは異なる第２の導電材料33Bから構成されており、各ゲート電極32A,32Bの頂面上には、導電性を有する保護層35A,35Bが形成されており、各ゲート電極用コンタクトプラグ44A,44Bは、保護層35A,35Bを介して、各ゲート電極32A,32Bの頂面に接続されている。 （もっと読む）

金属炭化物薄膜を形成する方法が提供される。好ましい実施形態によれば、金属炭化物薄膜は、反応空間中で基板を、金属源化学物質、還元剤および炭素源化学物質の空間的にかつ時間的に分離された気相パルスと交互的かつ逐次的に接触させるステップによって、原子層堆積（ＡＬＤ）プロセスで形成される。この還元剤は、好ましくは水素の励起された種およびケイ素含有化合物からなる群から選択される。 （もっと読む）

【課題】半導体装置の表面からの放熱性を向上し、高出力動作を実現できるようにする。
【解決手段】半導体装置は、障壁層１０４の上に該障壁層１０４と接して形成されたソース電極１０５、ドレイン電極及びゲート電極１０７と、障壁層１０４の上に各電極の上面の少なくとも一部を覆うように形成され、障壁層１０４を保護する、複数の膜からなるパッシべーション膜１０８とを有している。パッシベーション膜１０８は、少なくとも窒化アルミニウムからなる膜を含む。 （もっと読む）

【課題】簡易な方法で、所定の形状のタンタルと炭素を固相拡散接合を可能とし更に、タンタルと炭素を固相拡散接合を行う場所以外のタンタ表面に炭化物を形成することを可能とする。
【解決手段】タンタル若しくはタンタル合金と炭素基板とを真空熱処理炉内に設置し、前記タンタル若しくはタンタル合金表面に形成されている自然酸化膜であるＴａ₂Ｏ₅が昇華する条件下で熱処理を行い、前記Ｔａ₂Ｏ₅を除去した後、前記真空熱処理炉内に炭素源を導入して熱処理を行い、前記タンタル若しくはタンタル合金表面と炭素基板表面を固相拡散接合させると同時に、タンタルと炭素を固相拡散接合を行う場所以外のタンタル表面に炭化物を形成する。 （もっと読む）

本発明は、式（Ｌ_１）_ｙＭ（Ｌ_２）_ｚ−ｙ（ここで、Ｍは第５族金属又は第６族金属であり、Ｌ_１は置換又は非置換アニオン性６電子供与体リガンドであり、Ｌ_２は同じか異なり、かつ、（ｉ）置換若しくは非置換アニオン性２電子供与体リガンド、（ｉｉ）置換若しくは非置換カチオン性２電子供与体リガンド、又は（ｉｉｉ）置換若しくは非置換中性２電子供与体リガンドであり、ｙは整数１であり、ｚはＭの原子価であり、Ｍの酸化数とＬ_１及びＬ_２の電荷との合計は０に等しい）で表される有機金属化合物、有機金属化合物を製造する方法並びに有機金属前駆体化合物の熱的又はプラズマ強化解離により基体上に金属及び／又は金属炭化物／窒化物層を堆積する方法に関する。 （もっと読む）

【課題】 ＳｉＣ半導体層に、ＳｉＣ半導体層とのコンタクト抵抗が低いオーミック電極を形成する半導体装置の製造方法を提供する。
【解決手段】 ＳｉＣ半導体層に接するＴｉ層と、Ｔｉ層に接するＡｌ層を形成し、ＴｉとＡｌが反応してＡｌ_３Ｔｉが生成する第１基準温度（６８６℃）よりも高く、そのＡｌ_３ＴｉとＳｉＣが反応してＴｉ_３ＳｉＣ_２が生成する第２基準温度（９７０℃）よりも低い温度で、ＳｉＣ半導体層とＴｉ層とＡｌ層に熱処理を行ない、Ａｌ_３Ｔｉ層を形成する工程と、Ｔｉ層とＡｌ層からＡｌ_３Ｔｉが生成する反応が終了した後、第２基準温度よりも高い温度で、ＳｉＣ半導体層とＡｌ_３Ｔｉ層に熱処理を行ない、ＳｉＣ半導体層とオーミック接触をするＴｉ_３ＳｉＣ_２層を形成する工程を備えている。 （もっと読む）

【課題】 ＳｉＣ半導体層に接する、コンタクト抵抗の低いオーミック電極を形成する半導体装置の製造方法を提供する。
【解決手段】 ＳｉＣ半導体層に接するＴｉ層を形成し、ＳｉＣ半導体層とＴｉ層の温度を、ＴｉとＡｌが反応してＡｌ_３Ｔｉが生成される第１基準温度（６８６℃）よりも高く、そのＡｌ_３ＴｉとＳｉＣが反応してＴｉ_３ＳｉＣ_２が生成される第２基準温度（９７０℃）よりも低い温度に上げた状態で、Ｔｉ層の上にＡｌ層を形成する工程を備えている。 （もっと読む）

【課題】金属窒化膜からなるゲート電極を有するＭＯＳＦＥＴにおいて、ゲート電極の窒素組成を容易に制御することを可能とする半導体装置の製造方法を実現できるようにする。
【解決手段】半導体装置の製造方法は、半導体基板１１の上に絶縁膜１５を形成する工程（ａ）と、絶縁膜１５の上に窒素を含まない材料かなる膜である第１の導電膜１６を形成する工程（ｂ）と、第１の導電膜１６の上に窒素を含む材料からなる膜である第２の導電膜１８を形成する工程（ｃ）と、第２の導電膜１８及び第１の導電膜１６をパターニングしてゲート電極を形成すると共に、絶縁膜１５をパターニングしてゲート絶縁膜を形成する工程（ｄ）とを備えている。 （もっと読む）

【課題】有機不純物層の形成や銅膜の異常成長が少なく、下地膜との密着性のよい銅膜の成膜方法等を提供する。
【解決手段】基板が載置された処理容器内に水蒸気が存在する状態で、銅の有機化合物（例えばＣｕ（ｈｆａｃ）ＴＭＶＳ）からなる原料ガスを供給して基板上に銅の密着層を形成する。次いで、処理容器内の水蒸気と原料ガスとを排出して、その後、処理容器内に再び原料ガスを供給することにより密着層の表面に銅膜を成膜する。 （もっと読む）

【課題】銅膜とその下地膜との密着性がよく、配線間の抵抗の小さな半導体装置の製造方法等を提供する。
【解決手段】大気中の水分を吸収した多孔質の絶縁層（ＳｉＯＣ膜１１）にトレンチ１００の形成された基板（ウエハＷ）を処理容器内に載置し、バルブメタルからなる第１の下地膜（Ｔｉ膜１３）を被覆する。絶縁層から放出された水分により、絶縁層と接する第１の下地膜の表面が酸化されてパッシベーション膜１３ａが形成される。一方、第１の下地膜の表面をバルブメタルの窒化物または炭化物からなる第２の下地膜に被覆し、その表面に銅の有機化合物を原料とするＣＶＤにより銅膜１５を成膜する。 （もっと読む）

【課題】 有機ＴＦＴにおいて、電子注入効率とホール注入効率を改善した電極と有機半導体の組み合わせをそれぞれ判別する手法を提供し、ｎ型チャネルＦＥＴとｐ型チャネルＦＥＴの２種類のＦＥＴを実現し、さらに、相補型ＭＯＳ（ＣＭＯＳ）トランジスタを提供する。
【解決手段】 電極金属−有機半導体界面における真空準位シフトΔを電極と有機半導体の構成元素の物理定数から一般的に導く手法を導く。電極金属を電気化学的な手法により変化させ、電子注入とホール注入を制御できる電極を作成する。それらの電極によりｎ型チャネルＦＥＴとｐ型チャネルＦＥＴの２種類のＦＥＴを実現し、さらに、相補型ＭＯＳ（ＣＭＯＳ）トランジスタを提供する。 （もっと読む）

【課題】リーク電流が少なく、適切なしきい値を有する半導体装置と製造方法を提供する。
【解決手段】第１ソース・ドレイン領域９，１０の間のｐ型半導体領域上に形成されたアモルファス層またはエピタキシャル層を有する第１ゲート絶縁膜５と、第１ゲート絶縁膜上に形成され４．３ｅＶ以下の仕事関数を有する第１金属の単体層である第１金属層６ａ、および第１金属層上に形成され第１金属と異なる第２金属とIV族半導体との化合物を含む第１化合物層６ｂの積層構造を有する第１ゲート電極６と、を有するｎチャネルＭＩＳトランジスタ１００と、第２ソース・ドレイン領域１９，２０と、第２ソース・ドレイン領域の間のｎ型半導体領域上に形成された第２ゲート絶縁膜１５と、第２ゲート絶縁膜上に形成され、第１化合物層と同じ組成の化合物を含む第２化合物層１６を有する第２ゲート電極１６と、を有するｐチャネルＭＩＳトランジスタ２００と、を備えている。 （もっと読む）

基板（１０）上に位置するスタック（３０）。スタックは、誘電体層（１６）と金属層（２６）との間に層（２４）を有する。その層は、ハロゲン及び金属を含む。一実施形態において、ハロゲンはフッ素である。一実施形態において、スタックは、トランジスタ用の制御電極スタックである。一例において、制御電極スタックは、ＭＯＳＦＥＴ用のゲートスタックである。一例において、層はフッ化アルミニウムを含む。
（もっと読む）

トランジスタゲートは、表面上に配置された一対のスペーサを有する基板と、スペーサ間で基板上にコンフォーマルに堆積された高ｋ誘電体と、高ｋ誘電体上とスペーサの側壁の一部に沿ってコンフォーマルに堆積されたリセスされた仕事関数金属と、リセスされた仕事関数金属上にコンフォーマルに堆積された第２の仕事関数金属と、第２の仕事関数金属上に堆積された電極金属とを含む。トランジスタゲートは、高ｋ誘電体を基板上のスペーサ間にあるトレンチ内にコンフォーマルに堆積し、高ｋ誘電体上に仕事関数金属をコンフォーマルに堆積し、仕事関数金属上に犠牲マスクを堆積し、仕事関数金属の一部を露出すべく犠牲マスクの一部をエッチングし、リセスされた仕事関数金属を形成すべく仕事関数金属の露出された一部をエッチングすることにより形成されうる。第２の仕事関数金属及び電極金属が、リセスされた仕事関数金属上に堆積されうる。 （もっと読む）

【課題】疎パターン領域と密パターン領域を有する半導体の製造方法において、再現性良く疎パターンと密パターン寸法の独立制御を可能とし、各パターンの露光完の寸法及びゲート電極寸法の長期変動を抑制する。
【解決手段】マスクパターンが疎に形成された領域と密に形成された領域とを有する半導体基板上に積層膜を成膜する成膜工程とマスクパターンを形成するリソグラフィ工程Ｓ１と装置内の堆積物を除去するクリーニング工程Ｓ１１Ｃとマスクパターンを細線化するトリミング工程Ｓ３とマスクパターンを積層膜に転写するドライエッチング工程Ｓ４、Ｓ５から成る半導体製造方法において、トリミング工程Ｓ３の前もしくは後に、シーズニング工程Ｓ１１Ｓに続いて堆積ステップ工程Ｓ２を導入する。 （もっと読む）

【課題】低リーク電流及び低閾値電圧のｎチャネルＭＯＳトランジスタとｐチャネルＭＯＳトランジスタとが一の基板に形成された半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板１１の上に形成され、第１のゲート絶縁膜３２及び第１のゲート電極３３を有する第１導電型のトランジスタ３１と、第２のゲート絶縁膜４２及び第２のゲート電極４３を有する第２の導電型のトランジスタ４１とを備えている。第１のゲート電極３３は、金属膜１４ａを有するメタルゲート電極であり、第２のゲート電極４３は、シリサイド膜２６ｂからなるフルシリサイド化ゲート電極である。 （もっと読む）

【課題】一部のゲート絶縁膜に高誘電率膜を用いている半導体装置において、より簡略して形成することが半導体装置を提供する。
【解決手段】第一の領域と第二の領域とを有する半導体装置において、第一の領域（コア部１００）には、第一のゲート電極４、第二のゲート電極５および高誘電率ゲート絶縁膜３が形成されている。第一のゲート電極４と第二のゲート電極５とは、組成比が相違する。高誘電率ゲート絶縁膜３の上には、第一のゲート電極４と第二のゲート電極５が形成されている。また、第二の領域（Ｉ／Ｏ部２００）には、第三のゲート電極７、第四のゲート電極８およびＳｉＯＮ膜６またはＳｉＯ₂膜が形成されている。第三のゲート電極７と第四のゲート電極８とは、注入されている不純物元素の種類および／または濃度が異なる。また、ＳｉＯＮ膜６またはＳｉＯ₂膜上には、第三のゲート電極７と第四のゲート電極８が形成されている。 （もっと読む）