【課題】従来のＣＭＰを伴うダマシン法を用いた配線や電極の形成は、製造工程が煩雑であり高コスト化している。表示装置等の大型基板に配線形成を行うには平坦性等の高精度が要求されて好適せず、また研磨による配線材料の除去・廃棄量が多いという課題がある。
【解決手段】配線の形成方法及び配線を有する表示装置の形成方法は、基板上若しくは回路素子上に設けられた第１の金属拡散防止膜上に、金属シード層をＣＶＤ法により形成し、フォトレジストマスクを用いて選択的に無電解メッキ法、又は電解メッキ法により、金属配線層を形成し、金属シード層及び第１の金属拡散防止膜の不要領域除去と、金属シード層及び金属配線層及び第１の金属拡散防止膜の側面を含む表面を覆うように無電解メッキ法による第２の金属拡散防止膜の選択的な形成とにより配線及び電極を形成する。 （もっと読む）

【課題】 低コストで必要な仕事関数及び耐酸化性を有する金属膜を備えた半導体装置を提供する。
【解決手段】 基板を処理容器内に搬入する工程と、処理容器内に処理ガスを供給し排気することで、基板上に所定膜厚の金属膜を形成する処理を行う工程と、処理済基板を処理容器内から搬出する工程と、を有し、処理を行う工程では、金属膜を形成する途中もしくは金属膜を形成した後に処理容器内に酸素含有ガスおよび／または窒素含有ガスを熱またはプラズマで活性化して供給し排気することで、金属膜の底面もしくは表面を導電性の金属酸化層、導電性の金属窒化層または導電性の金属酸窒化層に改質する。 （もっと読む）

【課題】隣接する活性領域の間で横方向に成長するシリコン膜が連結されることを防ぎつつ、活性領域上に十分な厚みのシリコン膜を形成可能とした半導体装置の製造方法を提供する。
【解決手段】ゲート電極６ａを挟んだ両側の活性領域５上に第１のシリコン膜１２ａを選択的にエピタキシャル成長させる工程と、複数のワード配線層ＷＬの各間に第１のシリコン膜１２ａを覆うのに十分な厚みでマスク絶縁膜を埋め込んだ後、このマスク絶縁膜を第１のシリコン膜１２ａの表面が露出するまでエッチングにより除去する工程と、第１のシリコン膜１２ａ上に第２のシリコン膜１２ｂを選択的にエピタキシャル成長させる工程とを含む。 （もっと読む）

【課題】グラフェン層に対して良好なコンタクトを形成しうる配線構造体を有する半導体装置及びその製造方法を提供する。
【解決手段】グラフェン層と、グラフェン層の第１の領域に形成され、グラフェン層と、グラフェン層に積層された第１のネットワーク・ナノグラファイト層とを含む第１の配線部と、グラフェン層の第２の領域に形成され、グラフェン層と、グラフェン層に積層された第２のネットワーク・ナノグラファイト層とを含む第２の配線部と、グラフェン層の、第１の領域と第２の領域との間の第３の領域上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極とを有する。 （もっと読む）

【課題】低温での成膜において基板の侵食を抑制する半導体装置の製造方法及び基板処理装置を提供する。
【解決手段】ウエハ１４を処理室９２に搬入する第１の工程と、第１の原料としての固体金属６６を収容する生成室６２に、第２の原料としての塩素含有物と第３の原料としての励起ガスを供給し、プラズマ励起して金属塩化物を生成する第２の工程と、前記第２の工程により生成した金属塩化物を前記処理室９２に供給する第３の工程と、第４の原料としての還元性ガスを前記処理室９２に供給する第４の工程と、ウエハ１４を前記処理室９２から搬出する第５の工程と、を有する。 （もっと読む）

【課題】導電材料のゲートトレンチへの埋め込みが容易な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板上の絶縁膜と、絶縁膜に設けられた凹部と、凹部の底部であって半導体基板上に設けられたゲート絶縁膜とを形成する工程と、凹部の内壁面上と絶縁膜の上面上に、第１金属を含む導電材料で第１ゲート電極膜を形成する工程と、第１ゲート電極膜上に、凹部の側面部分の一部は覆わないように、導電材料の融点よりも高い融点を持つ材料でカバー膜を形成する工程と、カバー膜が形成された状態で、熱処理を行って、第１ゲート電極膜をリフローさせる工程とを有する。 （もっと読む）

【課題】ソース電極とドレイン電極との間のオン抵抗をより低減させる。
【解決手段】半導体装置は、第１導電形のドリフト層の表面側から内部にかけて選択的に設けられた第２導電形のベース領域と、前記ベース領域の表面側から内部にかけて選択的に設けられた第１導電形のソース領域と、前記ドリフト層の表面に対して略平行な方向に、前記ソース領域の一部から、前記ソース領域の前記一部に隣接する前記ベース領域を貫通して、前記ドリフト層にまで到達するゲート電極と、前記ソース領域および前記ドリフト層の少なくともいずれかに隣接して設けられたトレンチと、トレンチの側面に接続された複数のカーボンナノチューブと、を備える。 （もっと読む）

【課題】バリア金属膜とＣＶＤ法によって形成される金属導体膜である銅膜との間の密着性に優れた半導体デバイスの製造方法を提供すること。
【解決手段】基板上に直接にまたは絶縁体膜を介してバリア金属膜を形成する工程と、該バリア金属膜上にＣＶＤ法によって銅膜を形成する工程とを含む半導体デバイス製造方法において、該バリア金属膜を形成する工程と該銅膜を形成する工程との間に、加熱条件下アンモニア、水素、またはシランのうちの少なくともいずれか１つを含む第１の還元性ガスに暴露する工程と、該銅膜を形成する工程の後に、加熱条件下第２の還元性ガスに暴露する工程と、を有することを特徴とする。 （もっと読む）

【課題】膜中及び膜表面の不純物が効果的に除去でき、Ｃｕ配線構造に適用したときにバリア層及びＣｕ配線層に対する密着性に優れて一層の低抵抗を実現できるＣｏ膜形成方法を提供する。
【解決手段】基材Ｓを処理室１０内に配置して処理室内を真空引きすると共に、基材を一の所定温度に加熱し、アルキル基を有するイオン又は分子がコバルトに配位した有機金属材料Ｌを気化させ、気化させた有機金属材料を基材表面に供給し、有機金属材料を熱分解させてＣｏ膜を成膜する。その後、同一の処理室内で、またはＣｏ膜が成膜された基材を他の処理室内に配置し、この基材をアンモニアガスと水素ガスとを含む混合ガス雰囲気中にて他の所定温度でアニールする。 （もっと読む）

【課題】処理容器内壁の腐食の問題が生じ難い処理装置を提供すること。また、耐プラズマ性および耐腐食ガス性に優れた、処理装置に用いられる耐食性部材およびその製造方法を提供すること。
【解決手段】被処理基板を収容する処理容器と、処理容器内の被処理基板に処理を施す処理機構とを具備する処理装置であって、処理容器は、基材と、その内壁に溶射により形成された周期律表第３ａ族素化合物を含む膜とを具備し、その溶射により形成された周期律表第３ａ族元素化合物を含む膜の表面が研磨されている。 （もっと読む）

【課題】本発明は、化学蒸着用の有機ルテニウム化合物として良好な成膜特性を備え、蒸気圧も高いものであって、さらに反応ガスに水素を用いた場合にも容易に成膜可能な有機ルテニウム化合物の提供を目的とする。
【解決手段】本発明は、異性体１〜３の異性体をとりうるジカルボニル−ビス（５−メチル−２，４−ヘキサンジケトナト）ルテニウム（II）において、異性体２の含有率が３０質量％以上である有機ルテニウム化合物に関する。 （もっと読む）

【課題】比誘電率の低い絶縁層の表面にＭｎ等の金属を含む薄膜、例えばＭｎＯｘを効率的に形成することが可能な成膜方法を提供する。
【解決手段】絶縁層１が表面に形成された被処理体Ｗに対して成膜処理を施す成膜方法において、第１の金属よりなる第１の薄膜６０を形成する第１の薄膜形成工程と、前記第１の薄膜を酸化して酸化膜６０Ａを形成する酸化工程と、前記酸化膜上に第２の金属を含む第２の薄膜６２を形成する第２の薄膜形成工程とを有する。これにより、比誘電率の低い絶縁層の表面にＭｎ等の金属を含む薄膜、例えばＭｎＯｘを効率的に形成する。 （もっと読む）

【課題】ＣＭＯＳ回路を構成するｎチャネルＭＩＳＦＥＴとｐチャネルＭＩＳＦＥＴの両者において、キャリア移動度を高めて高い性能を実現する半導体装置を提供する。
【解決手段】半導体基板の第１領域及び第２領域において第１ゲート絶縁膜及び第１ゲート電極（１６，１７）を形成し、第１ゲート電極の両側部における半導体基板中にソースドレイン領域を形成し、ソースドレイン領域の導電性不純物を活性化し、第１ゲート電極を被覆して全面に半導体基板に応力を印加するストレスライナー膜（２７，２８）を形成し、少なくとも第１領域に形成された部分のストレスライナー膜は残しながら第２領域における第１ゲート電極の上部部分のストレスライナー膜を除去し、第２領域における第１ゲート電極の上部を露出させて第１ゲート電極を全て除去して第２ゲート電極形成用溝Ｔを形成し、第２ゲート電極形成用溝内に第２ゲート電極（３１，３２）を形成する。 （もっと読む）

【課題】縦型のトランジスタにおいてゲートからシリサイドの位置を精度よく制御できるようにする。
【解決手段】柱状半導体１４の中央部には、その周囲を囲むように、ゲート絶縁膜９が形成され、さらに、ゲート絶縁膜９の周囲を囲むように、ゲート層６が形成されている。この柱状半導体１４の中央部、ゲート絶縁膜９、ゲート層６により、ＭＩＳ構造が形成されている。ゲート層６の上下には、第１絶縁膜４が形成されている。第１絶縁膜４は、柱状半導体１４にも接している。柱状半導体１４の側面には、シリサイド１８及びｎ型拡散層（不純物領域）１９が形成されている。シリサイド１８は、第１絶縁膜４によってセルフ・アラインされた位置に形成されている。 （もっと読む）

【課題】緻密で原料起因の不純物濃度が低く抵抗率の低い金属膜を形成する半導体装置の製造方法及び基板処理装置を提供することである。
【解決手段】基板が収容された処理室に、第１の原料を供給して前記基板の表面に前記第１の原料を吸着させる第１の工程と、前記第１の原料が前記基板の表面で飽和吸着する前に、前記処理室に前記第１の原料とは異なる反応ガスを供給して、前記基板に吸着した第１の原料と反応させる第２の工程と、前記処理室内の雰囲気を除去する第３の工程と、前記処理室に前記第１の原料を改質する改質ガスを供給して、前記基板に吸着した前記第１の原料を改質する第４の工程と、を行うことで前記基板の表面に１原子層未満の膜を形成する。 （もっと読む）

【課題】経時安定性の高い導電性酸化亜鉛膜を得る。
【解決手段】Ｂ、Ａｌ、ＧａおよびＩｎからなる群から選ばれる１つ以上の元素をドーパントとして含む導電性酸化亜鉛膜において、膜中に水素を含むものとし、その水素の含有量を３×１０²¹ atoms/cm³以下とする。 （もっと読む）

【課題】 表面ラフネスの精度をさらに改善でき、進展するコンタクトホールやラインなどの微細化に対応可能なアモルファスシリコンの成膜方法を提供すること。
【解決手段】 下地２を加熱し、加熱した下地２にアミノシラン系ガスを流し、下地２の表面にシード層３を形成する工程と、下地２を加熱し、加熱した下地２の表面のシード層３にアミノ基を含まないシラン系ガスを供給し、アミノ基を含まないシラン系ガスを熱分解させることで、シード層３上にアモルファスシリコン膜を形成する工程と、を備える。 （もっと読む）

【課題】マスク数を増加させることなく、ブラックマスクを用いずに反射型または透過型の表示装置における画素開口率を改善する。
【解決手段】画素間を遮光する箇所は、画素電極１６７をソース配線１３７と一部重なるように配置し、ＴＦＴはＴＦＴのチャネル形成領域と重なるゲート配線１６６によって遮光することによって、高い画素開口率を実現する。 （もっと読む）

【課題】特定の金属先駆物質を用いたＡＬＤ法により、基板表面に、均一で共形的な厚さと平滑な表面とを有する金属含有皮膜を形成する方法を提供する。
【解決手段】加熱基板を、一種以上の揮発性金属（Ｉ）、（ＩＩ）あるいは（ＩＩＩ）アミジナート化合物又はそのオリゴマーの蒸気に、次いで、還元性ガス、窒素含有ガス又は酸素含有ガスあるいはそれらの蒸気に交互に暴露して、当該基板表面に金属皮膜、金属窒化物皮膜又は金属酸化物皮膜を形成させることを含んでなる、金属を含む薄膜の形成方法。 （もっと読む）

【課題】均一性の高いＳｉ又はＳｉＧｅを基板表面上に堆積する方法を提供する。
【解決手段】化学気相成長プロセスにおいて、輸送量制限領域又はその近傍で、薄膜の堆積を行うことを可能にする化学前駆体を利用する。このプロセスによれば、堆積速度が大きく、さらに組成的にも厚み的にも、通常の化学前駆体を用いて調整した膜より均一な膜を生成することができる。好ましい実施の形態では、トリシランを使用して、トランジスタゲート電極などの様々な用途で半導体産業において有用なＳｉ含有薄膜を堆積する。 （もっと読む）