【課題】薄膜であっても銅（Ｃｕ）原子の金属シリサイド膜などへの拡散を充分に安定して抑止でき、尚且つ、小さな接触抵抗をもたらす比抵抗の小さな銅（Ｃｕ）からコンタクトプラグを形成できるようにする。
【解決手段】 本発明のコンタクトプラグ１００は、半導体装置の絶縁膜１０４に設けられたコンタクトホール１０５に形成され、コンタクトホール１０５の底部に形成された金属シリサイド膜１０３と、コンタクトホール１０５内で金属シリサイド膜１０３上に形成された酸化マンガン膜１０６と、酸化マンガン膜１０６上に、コンタクトホール１０５を埋め込むように形成された銅プラグ層１０７と、を備え、酸化マンガン膜は非晶質からなる膜である、ことを特徴としている。 （もっと読む）

【課題】炭化珪素（ＳｉＣ）半導体装置において、ＳｉＣ基板との良好なオーミック特性が得られると共に、密着性および耐久性に優れた裏面電極を提供する。
【解決手段】ＳｉＣ半導体装置は、ＳｉＣ基板１の裏面に形成されたニッケル膜３を含む裏面電極１１と、ＳｉＣ基板１とニッケル膜３との間に介在し、開口部２ａを有するバリア膜２とを備える。ＳｉＣ基板１とニッケル膜３との間においては、バリア膜２の開口部２ａの部分に、ニッケルシリサイドの反応層４が形成されている。 （もっと読む）

【課題】半導体素子及びその形成方法を提供する。
【解決手段】本発明の半導体素子の形成方法は、基板上に半導体構造物及び絶縁パターンを形成し、絶縁パターンの一面によって定義される側壁と半導体構造物の底によって定義される底を有するオープニングを形成し、オープニングを満たす第１金属膜を形成し、第１金属膜を湿式エッチングしてオープニングの側壁を少なくとも一部露出させ、第１金属膜上に第２金属膜を選択的に形成することを含む。 （もっと読む）

【課題】半導体基板表面を活性化するための溶液及びプロセスの提供。
【解決手段】本発明は、その後の工程で無電解法により金属層を堆積させて被覆できるように、ポリマーから形成される少なくとも１つの領域を含む基板表面を活性化するための溶液及びプロセスに関する。また、本発明によれば、この組成物は、Ａ）１以上のパラジウム錯体から形成される活性化剤と；Ｂ）少なくとも２つのグリシジル官能基及び少なくとも２つのイソシアネート官能基を含む各化合物から選択される１以上の有機化合物から形成される結合剤と；Ｃ）上記活性化剤及び上記結合剤を溶解可能な１以上の溶媒から形成される溶媒系とを含有する。用途：特に集積回路、とりわけ３次元集積回路、などの電子デバイスの製造。 （もっと読む）

【課題】 バリア膜形成による配線の抵抗値増大及びボイドの発生を防ぐことができる半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲットを提供すること。
【解決手段】 Ｓｉ酸化物を含む絶縁膜１にＣｕの配線が設けられている半導体装置であって、絶縁膜１に設けられた溝状の開口部１ａの内面に形成されたバリア膜４と、開口部１ａ内であってバリア膜４上に形成されたＣｕからなる配線本体２と、を備え、バリア膜４が、バリア膜４が、少なくとも絶縁膜１上に形成されたＢａ酸化物及びＳｒ酸化物の少なくとも一方を含有するＣｕ合金下地層を有し、該Ｃｕ合金下地層と絶縁膜１との界面にＢａＳｉ酸化物及びＳｒＳｉ酸化物の少なくとも一方が偏析している。 （もっと読む）

【課題】半導体素子などに用いられるＣｕ配線のバリア層の形成に好適なスパッタリングターゲットの製造方法及びスパッタリングターゲットを提供する。
【解決手段】粗金属Ｔａをエレクトロンビーム溶解して高純度Ｔａインゴットを精製する工程と、得られた高純度Ｔａインゴットに対して鍛造、圧延による塑性加工を施す工程と、塑性加工を施した前記高純度Ｔａインゴットに熱処理を施す工程と、を有することを特徴とするスパッタリングターゲットの製造方法、及びパッタリングターゲット。 （もっと読む）

【課題】半導体装置において、Ａｕ配線との密着性が強く、より高い熱的安定性を有するバリアメタル層を実現し、更なる特性向上、歩留まり向上を実現する。
【解決手段】半導体装置を、Ａｌ層８を含む電極９，１０と、Ａｕ配線１２と、Ａｌ層８とＡｕ配線１２との間に設けられ、Ａｌ層８の側から順に第１Ｔａ層１４、第１ＴａＮ層１５、第１Ｐｔ層１６を積層した構造を有するバリアメタル層１１とを備えるものとする。 （もっと読む）

本発明は、酸化物半導体と、Ｃｕ合金に基づく電極材料とを組み合わせて使用するＴＦＴ構造に関する。 （もっと読む）

【課題】半導体装置の性能を向上させる。
【解決手段】半導体基板１上に複数のロジック用ｐチャネル型ＭＩＳＦＥＴＱｐ１と、複数のロジック用ｎチャネル型ＭＩＳＦＥＴＱｎ１と、複数のメモリ用ｐチャネル型ＭＩＳＦＥＴＱｐ２と、複数のメモリ用ｎチャネル型ＭＩＳＦＥＴＱｎ２とが混載されている。複数のロジック用ｐチャネル型ＭＩＳＦＥＴＱｐ１のうちの少なくとも一部は、シリコンゲルマニウムで構成されたソース・ドレイン領域を有し、複数のロジック用ｎチャネル型ＭＩＳＦＥＴＱｎ１の全ては、それぞれシリコンで構成されたソース・ドレイン領域を有している。複数のメモリ用ｐチャネル型ＭＩＳＦＥＴＱｐ２の全ては、それぞれシリコンで構成されたソース・ドレイン領域を有し、複数のメモリ用ｎチャネル型ＭＩＳＦＥＴＱｎ２の全ては、それぞれシリコンで構成されたソース・ドレイン領域を有している。 （もっと読む）

【課題】
太幅配線の添加元素を細幅配線の添加元素とは独立に制御する。
【解決手段】
層間絶縁膜に、第１の幅を有する第１の配線溝および第１の幅より広い第２の幅を有する第２の配線溝を形成し、第１の配線溝および第２の配線溝内に、第１の添加元素を含む第１のシード層を形成し、第１のシード層上に第１の銅層を形成し、第１の配線溝内の第１の銅層および第１のシード層を残存させつつ、第２の配線溝内の第１の銅層および第１のシード層を除去し、その後、第２の配線溝内に、第２の添加元素を含む又は添加元素を含まない第２のシード層を形成し、第２のシード層の上に第２の銅層を形成する。 （もっと読む）

【課題】金属反射層の構成材料の拡散を防止することが可能な電極を備えた半導体発光素子、その製造方法、ランプ、電子機器及び機械装置を提供することを目的とする。
【解決手段】基板１０１と、基板１０１上にｎ型半導体層１０４と発光層１０５とｐ型半導体層１０６とがこの順序で積層されてなる積層半導体層２０と、ｐ型半導体層１０６に接合された一方の電極１１１と、ｎ型半導体層１０４に接合された他方の電極１０８と、を具備する半導体発光素子であって、一方の電極１１１または他方の電極１０８のいずれか一方または両方が、第１の拡散防止層５１と金属反射層５２と第２の拡散防止層５３がこの順序で積層されてなる構造を有し、かつ、第１の拡散防止層５１がＩｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｂｉ、Ｍｇ、Ｗ、Ｃｅ、Ｓｎ、Ｎｉのいずれかの金属を含む酸化物からなる半導体発光素子１を用いることにより、上記課題を解決できる。 （もっと読む）

【課題】安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を作製し、提供することを課題の一とする。
【解決手段】チャネル形成領域を含む半導体層を酸化物半導体膜とする薄膜トランジスタを有する半導体装置の作製方法において、酸化物半導体層に接して保護膜となる酸化物絶縁膜を形成した後に、不純物である水分などを低減する加熱処理（脱水化または脱水素化のための加熱処理）を行って、ソース電極層、ドレイン電極層、ゲート絶縁層中、及び酸化物半導体膜中に加え、上下に接して設けられる膜と酸化物半導体膜の界面に存在する水分などの不純物を低減する。 （もっと読む）

【課題】 半導体装置及びその製造方法に関し、高誘電率膜を用いた相補型トランジスタの実効仕事関数を調整して適切なしきい値電圧を実現する際に、エッチング工程数を低減するとともに、エッチングダメージの発生を回避する。
【解決手段】 ｎチャネル絶縁ゲートトランジスタのＳｉＯ_２より誘電率の高い第１のゲート絶縁膜と第１金属ゲート電極との間にアルミニウム膜を設けるとともに、ｐチャネル絶縁ゲートトランジスタのＳｉＯ_２より誘電率の高い第２ゲート絶縁膜と第２金属ゲート電極との間に酸化アルミニウム膜を設ける。 （もっと読む）

【課題】 金属前駆体を用いて形成される金属含有膜を半導体装置の内部構造体に利用しても、金属汚染の発生を抑制することが可能な成膜方法を提供すること。
【解決手段】 基板の裏面を疎水化処理する工程（ステップ１）と、裏面が疎水化処理された基板の表面上に、π電子を含む金属前駆体を用いたＣＶＤ法を用いて、金属含有膜を形成する工程（ステップ２）と、を備える。 （もっと読む）

【課題】処理容器内の雰囲気に晒されている部材の表面に付着する堆積物を抑制することが可能な成膜装置を提供する。
【解決手段】真空引き可能になされた処理容器４内で、有機金属原料ガスを用いて被処理体Ｗの表面に薄膜を形成するようにした成膜装置において、処理容器内の雰囲気に晒されている部材の表面に疎水層を設けるように構成する。これにより、処理容器内の雰囲気に晒されている部材の表面に付着する堆積物を抑制する。 （もっと読む）

【課題】プラグの上面の形状を工夫することにより、半導体装置の電気的特性において、信頼性の向上を図ることができる技術を提供する。
【解決手段】本願発明におけるプラグＰＬＧは、上面がコンタクト層間絶縁膜ＣＩＬの表面（上面）よりも突出した上に凸のドーム形状をしている。つまり、プラグＰＬＧは、上面が上に凸のドーム形状となっており、コンタクト層間絶縁膜ＣＩＬの上面の高さよりもバリア導体膜ＢＦ１の上端部の高さが高く、かつ、タングステン膜ＷＦの上端部の高さはバリア導体膜ＢＦ１の上端部の高さよりも高くなっている。 （もっと読む）

【課題】半導体基板上に容易なプロセスにより、微細で、高速なＳＯＩ構造の縦型のＭＩＳＦＥＴを得ること。
【解決手段】半導体基板1上に酸化膜2を介して、下部に配線層3を有する自己整合の横及び縦方向エピタキシャル半導体層からなる凸状構造の半導体層6が設けられ、凸状構造の半導体層6は素子分離領域埋め込み絶縁膜4及び酸化膜2により島状に絶縁分離されている。凸状構造の半導体層6の上部には高濃度及び低濃度ドレイン領域10、9が設けられ、下部には高濃度及び低濃度ソース領域7、8が設けられ、側面にはゲート酸化膜11を介してゲート電極12が設けられ、高濃度ドレイン領域10、下層配線3を介した高濃度ソース領域7及びゲート電極12には、それぞれバリアメタル18を有する導電プラグ19を介してバリアメタル21を有するCu配線22が接続されている自己整合連続縦横エピタキシャル成長法によるＭＩＳＦＥＴ。 （もっと読む）

【課題】比較的簡単な構成で、めっき槽内のめっき液の流れをより均一に調節して、めっき膜の膜厚の面内均一性をより高め、めっき膜の埋込み等をより短時間で確実に行うことができるようにする。
【解決手段】めっき槽の内部に該めっき槽内のめっき液に浸漬されるように配置され、ホルダで保持した被めっき材の被めっき面に向けてめっき液を噴射してめっき槽内にめっき液を供給する複数のめっき液噴射ノズル４０６を有するノズル配管４００を備え、該ノズル配管４００は、縦パイプ４０２と横パイプ４０４とを格子状に組んで構成され、ホルダで保持してめっき槽内にめっき液に浸漬させて配置される被めっき材の被めっき面と平行に横方向及び／または縦方向に移動自在に構成されている。 （もっと読む）

【課題】銅配線とアルミニウム配線との間のバリアを形成するための新規な技術を含む半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板の上方に形成された銅配線上に、絶縁膜を形成する工程と、絶縁膜に凹部を形成し、凹部の底に前記銅配線を露出させる工程と、凹部の底に露出した銅配線上に、２５０℃〜３５０℃の範囲の成膜温度で、フッ化タングステンの供給期間と供給停止期間とを交互に繰り返して、ＣＶＤでタングステン膜を選択的に成膜する工程と、タングステン膜上方に、アルミニウム配線を形成する工程とを有する。 （もっと読む）

【課題】仕事関数を十分に制御することができ、閾値電圧の変動を抑制した半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置１は、半導体基板１０に第１導電型チャネルＭＯＳＦＥＴを備える。第１導電型チャネルＭＯＳＦＥＴは、例えばＰチャネルＭＯＳＦＥＴであって、半導体基板１０の上に設けられたゲート絶縁膜２１と、ゲート電極６５とからなる。ゲート電極６５は、ゲート絶縁膜２１の上に設けられた金属ゲート電極２０と、金属ゲート電極２０の上に設けられた金属酸化膜２４と、金属酸化膜２４の上に設けられた金属ゲート電極２６と、を含んでいる。 （もっと読む）