【課題】配線の引き出し性が向上されているとともに、配線間の短絡などの電気的問題が生じるおそれが抑制されており、かつ、配線が形成される領域の省スペース化が図られた半導体装置を提供する。
【解決手段】半導体装置１が備える基板４上の所定の層内に、第１の配線３が複数本並べられて設けられている。各第１の配線３は、それらの並べられた方向に沿って一方の側から他方の側へ向かうに連れて長く延ばされて形成されているか、あるいは短く縮められて形成されている。それとともに、各第１の配線３は、隣接するそれぞれの一端部３ａが並べられた方向と直交する方向において互いにずれた位置に配置されている。 （もっと読む）

【課題】構造及び製造工程を簡素化しながら、開口率を向上させた、ディスプレイ装置及びその製造方法を提供する。
【解決手段】本発明の実施形態に係るディスプレイ装置１０１は、基板１１１、前記基板１１１上に形成された前記第１透明導電膜１３０１及び前記第１透明導電膜１３０１上に形成された第１金属膜１３０２を含む多重膜構造と前記第１透明導電膜１３０１で形成された単一膜構造とを含むゲート配線、前記ゲート配線の一部の領域上に形成された半導体層１５３、そして前記半導体層上に形成された第２透明導電膜１７０１及び前記第２透明導電膜１７０１上に形成された第２金属膜１７０２を含む多重膜構造と前記第２透明導電膜１７０１で形成された単一膜構造とを含むデータ配線を含む。 （もっと読む）

【課題】従来のＢＣｌ_３ガスに代わる、腐食性のない有機アミノボロン系ガスを用いてＢ
ＣＮ膜を成膜ことが特徴である。その例として、トリスジメチルアミノボロンを用いて、
プラズマＣＶＤにより成膜を行うことで、安定した低誘電率と高い硬度（ヤング率）を有
するＢＣＮ膜が形成できる半導体装置の製造方法が提供すること。
【解決手段】 有機アミノボロン系ガスを用いて窒化ホウ素炭素（ＢＣＮ）系絶縁膜を形
成する絶縁膜の製造方法。前記有機アミノボロン系ガスはトリスジメチルアミノボロンで
ある。比誘電率が２．５以下で弾性率（ヤング率）が８ＧＰａ以上であるＢＣＮ系の絶縁
膜。 （もっと読む）

【課題】センシング部を複数の基板で封止した半導体装置において、基板の平面方向に配線を設けたとしても、配線のレイアウトを簡略化することができる構造、およびその製造方法を提供する。
【解決手段】キャップ部３００は、センサ部１００に設けられた第１固定部と第２固定部とを電気的に接続したクロス配線部３２３を備え、クロス配線部３２３はキャップ部３００の一面３０１に配置されたクロス配線３２２を備えている。また、キャップ部３００は、キャップ部３００を貫通し、一端がクロス配線３２２に電気的に接続され、他端がキャップ部３００の他面３０２に配置された貫通電極３４４を備えている。これにより、貫通電極３４４を介してクロス配線３２２の電位、すなわち、センサ部１００の第１固定部および第２固定部の電位をキャップ部３００の他面３０２に取り出すことができる。 （もっと読む）

【課題】エアブリッジの強度低下抑制、半導体素子の特性悪化抑制およびスペーサ材料残りの問題の回避を達成しつつ、被覆面積の大きなエアブリッジを製造することができるエアブリッジの製造方法を提供する。
【解決手段】レジスト層１００の上に、二層目のレジスト層であるレジスト層１０２を塗布する。レジスト層１０２についても、一層目（レジスト層１００）と同様に、所定の寸法Ｗ_２を残すように露光現像を行い、その後、三層目のレジスト（レジスト層１０４）を塗布する。三層目（レジスト層１０４）においても所定の寸法Ｗ_３を残すように露光現像を行う。形作られたレジスト層１０２、１０４、１０６の積層構造上に、エアブリッジ１０を形成する材料の層１０６を積層することにより、エアブリッジ１０の形成を行う。レジスト除去を行うことにより、断面形状が階段形状であるエアブリッジ１０が完成する。 （もっと読む）

【課題】プローブ針の先端を研磨する時間を短縮することと接触抵抗を低く安定させること。
【解決手段】半導体基板上に形成された電子回路と、前記半導体基板上に形成され、前記電子回路と電気的に接続し、金属膜３４と前記金属膜より硬い材料の層３６とを備え、上視した場合前記層と前記金属膜とが配置された第１領域４０と、前記金属膜が配置され前記層が形成されない第２領域４２とを備えるパッド１６と、を具備する半導体装置。 （もっと読む）

【課題】超高周波帯におけるシリコン基板による損失を低減すると共に、貫通配線のインダクタンス成分の影響を小さくした半導体装置を実現できるようにする。
【解決手段】半導体装置は、回路素子１０５が形成された半導体基板１００と、半導体基板１００の主面の上に形成された第１の誘電体層１２１と、第１の誘電体層１２１の上に形成された第２の誘電体層１３１と、第１の誘電体層１２１を貫通し、回路素子１０５と接続された第１の貫通配線１２２と、第２の誘電体層１３１を貫通し、第１の貫通配線１２２と接続された第２の貫通配線１３２とを備えている。第２の貫通配線１３２は、第１の貫通配線１３２よりもインダクタンスが小さい。 （もっと読む）

【課題】半導体基板に設けられた穴に、絶縁体を介して２つの導電体を充填してなる電極部を有する半導体装置において、２つの導電体間の容量を大きくするのに適した構成を提供する。
【解決手段】半導体基板１０の第１の領域１には、表面１１に開口する複数個の有底穴２０が設けられ、第２の領域２には貫通穴３０が設けられ、有底穴２０は貫通穴３０よりも小さい穴幅を有する。絶縁体５０を両導電体４０、６０で挟んでなる積層構造体が、有底穴２０および貫通穴３０に充填され、さらに、第１の領域１において複数個の有底穴２０間にて連続して形成されており、第１の領域１は、当該積層構造体による容量形成部として構成される。有底穴６０における各導電体４０、６０は、それぞれ貫通穴３０における各導電体４０、６０に電気的に接続されて、半導体基板１０の表裏両面１１、１２に取りだされている。 （もっと読む）

【課題】半導体ウェハの保護層に形成された溝のアスペクト比が０．５以上である場合においても、再配線を形成する際のレジスト膜に破壊が生じることを防止する手段を提供する。
【解決手段】半導体ウェハが、集積回路を形成した複数の能動領域と、隣合う能動領域間に設けられたダイシング領域と、能動領域とダイシング領域とを覆う保護層５と、保護層の能動領域の外側を掘込んで形成されたガイド溝２１と、能動領域の保護層上を覆う保護膜７と、保護膜上に形成され、集積回路に電気的に接続する第２の配線９とを備え、ガイド溝のアスペクト比が０．５以上の場合にそのガイド溝を保護膜で覆う。 （もっと読む）

【課題】エッチング工程によってもダメージを受けにくい絶縁膜を形成し得る重合体を含む膜形成用組成物、前記絶縁膜、該絶縁膜を備える半導体装置、さらには前記重合体の製造方法を提供すること。
【解決手段】本発明の膜形成用組成物は、分子内に、アダマンタン型のかご型構造を含む部分構造と、重合反応に寄与する重合性反応基とを有する化合物Ｃを含む重合性化合物を重合することにより得られる、分散比が１．０以上２．５以下の重合体を含むものである。 （もっと読む）

【課題】触媒層の凝集を抑制し、また炭素の拡散性を制御して、欠陥の無いグラファイト膜を形成することができるグラフェン構造を含むグラファイト膜による配線パターンの形成方法の提供。
【解決手段】触媒層の凝集を抑制し、また炭素の拡散速度を適切に速度に調節することができる合金層又は積層体からなる触媒層を利用して、グラフェン構造を有するグラファイト膜で構成された配線パターンの形成方法を提供する。 （もっと読む）

【課題】フォトリソグラフィ工程を行う際に、光が乱反射することを抑制することができる半導体装置の製造方法を提供する。
【解決手段】基板１上に下層配線構成膜２ａを形成し、当該下層配線構成膜２ａをパターニングして下層配線２を形成する工程と、基板１に下層配線２を覆う層間絶縁膜４を形成し、層間絶縁膜４にビアホールを形成する工程と、スパッタ法により層間絶縁膜４上に第１上層配線構成膜７ａを形成する工程と、第１上層配線構成膜７ａを形成する工程の温度より高い温度で、第１上層配線構成膜７ａをリフローする工程と、リフローする工程より低い温度のスパッタ法により第１上層配線構成膜７ａ上に第２上層配線構成膜８ａを形成する工程と、第２上層配線構成膜８ａ上に反射防止膜９を成膜する工程と、反射防止膜９上にレジストを形成する工程と、を含む工程を行う。 （もっと読む）

【課題】ダマシン配線構造を有する半導体装置において、フルオロカーボン膜へのエッチングダメージによるＣｕ配線構造でのリーク電流の増加や誘電率の低下を抑制し、信頼性の担保された半導体装置の製造方法を提供する。
【解決手段】エッチング処理の施されたフルオロカーボン膜の表面に対し、窒化プラズマ処理またはＣＦプラズマ処理を行う、半導体装置の製造方法が提供される。これによれば、配線溝形成時のフルオロカーボン膜へのエッチングダメージが修復され、Ｃｕ配線構造におけるリーク電流の増加や誘電率の低下を抑制することができる。 （もっと読む）

【課題】本発明は、半導体集積回路上及びスクライブ領域上を覆うパッシベーション膜を備えた半導体装置の製造装置に関し、パッシベーション膜に起因する半導体基板の反りを低減することを課題とする。
【解決手段】スクライブ領域Ｂ上に設けられたパッシベーション膜１３に、複数の回路形成領域Ａを囲むように格子状の溝４７を形成した。 （もっと読む）

【課題】 ダイシングラインの寸法を縮小された半導体装置およびその製造方法を提供する。
【解決手段】 半導体装置は、複数のチップ領域２を有する半導体基板１を含む。絶縁膜１１、１３、１５は、半導体基板を覆う。半導体基板上および層間膜中に設けられた電子素子４および配線５、６を含んだ電気回路は、チップ領域内に、チップ領域ごとに相互に電気的に独立して設けられる。導電性の境界パターン１２は、複数のチップ領域の相互間の境界領域３中の層間膜中に形成され、チップ領域を囲み、電子素子から電気的に独立しかつ間に間隔を有する。 （もっと読む）

【課題】 所望の配線構造を形成することができ、かつウエハ有効領域の欠陥率の増加を防止することのできる半導体ウエハ装置の製造方法を提供する。
【解決手段】 半導体ウエハ装置の製造方法は、（ａ）回路領域に半導体素子を形成した半導体ウエハ上に半導体素子に接続された下層配線パターンを形成する工程と、（ｂ）下層配線パターンを覆って半導体ウエハ上に層間絶縁膜を形成する工程と、（ｃ）回路領域上で下層配線パターンに接続されたビア導電体とその上に配置された配線パターンとを、回路領域外の周辺領域上で配線パターンに対応する導電体パターンを、層間絶縁膜に埋め込んで形成する工程とを含む。導電体パターンは電気的に分離された状態で形成される。 （もっと読む）

【課題】深さが深く幅が狭い溝の深さを把握できる半導体装置の製造方法を提供する。
【解決手段】半導体基板１に平面視環状の複数の環状溝２を形成する環状溝形成工程と、環状溝２の下端よりも下層に配置された半導体基板１を介して、複数の環状溝２から選ばれた第１環状溝２ａの平面視内側表面と、第１環状溝２ａとは別の環状溝２である第２環状溝２ｂの平面視内側表面との間の抵抗を測定し、実測抵抗値を得る抵抗測定工程と、実測抵抗値を用いて環状溝２の深さを算出する算出工程とを備える半導体装置の製造方法とする。 （もっと読む）

【課題】製造欠陥の少ない、様々な大きさの要素を有する装置の製造方法を提供する。
【解決手段】基板上に、基板上の下側誘電体層(530)、下側誘電体層上の金属層(520)、金属層上の上側誘電体層(510)、上側誘電体層上の平坦化層(140)、平坦化層上のフォトレジスト材料(130)の層を有する構造が形成される。マスク・パターンに従ってフォトレジスト材料が現像される。マスク・パターンに従って平坦化層および上側誘電体層がエッチングされる。平坦化層および上側誘電体層のエッチングの後にフォトレジスト材料および平坦化層が除去される。上側誘電体層のエッチングに続いて金属層の各露出した部分に選択的金属成長を適用して選択的金属成長からなる反転されたマスク・パターンが得られる。反転されたマスク・パターンに従って少なくとも金属層および下側誘電体層がエッチングされる。 （もっと読む）

【課題】高温にさらされても、Ａｕ配線表面に析出物が発生することを抑制できる半導体デバイスの製造方法を提供する。
【解決手段】化合物半導体基板１上の、Ａｕからなる下部配線層３ａと上部配線層３ｂの上部を覆って、Ａｕより薄膜応力が小さく高融点を有する金属であるタンタルあるいはチタンからなる配線被覆層５と５’をスパッタにより形成する。 （もっと読む）

【課題】半導体基板の裏面研削後にスパッタリング法を含む方法で導電膜を形成する際に、研削時に半導体基板を支持体に固定する接着剤の基板外周部のはみ出した部分から放電現象の発生を防止する。
【解決手段】半導体基板１の裏面研削後、導電膜の成膜を実施する前に、基板端部Ｅ１と接着剤との隙間ｄ１を所定値以上にするために、基板端部又は接着剤の少なくとも一方を除去する。 （もっと読む）