【課題】貫通電極の形成過程で、余分な酸化膜を確実に除去する。
【解決手段】貫通電極を形成するビアホール２５の内面に酸化膜２６を形成した後、Ｃｕ膜２８を埋め込む。第１層間絶縁膜２２の上に形成された余分なＣｕ膜２８をＣＭＰ法による研磨で除去するときに、酸化膜２６も研磨されて膜厚が薄くなる。膜厚が薄くなった酸化膜２６Ｂをハードマスクとして第１層間絶縁膜１４に配線溝を形成する。このとき、酸化膜２６Ｂの膜厚が薄くなる。配線溝に導電材を埋め込んだ後、余分な導電材を研磨によって除去する。このとき、残りの酸化膜２６Ｂが全て研磨により除去される。 （もっと読む）

【課題】パッドの下方に半導体素子を設けることができ、信頼性の高い半導体装置を提供する。
【解決手段】素子形成領域１０Ａと該素子形成領域１０Ａの周囲に設けられた素子分離領域２０とを有する半導体層１０と、前記素子形成領域１０Ａ内に形成された素子３０と、前記半導体層１０の上方に設けられた層間絶縁層６０と、前記層間絶縁層６０の上方に設けられ、平面形状が短辺と長辺とを有する長方形である電極パッド６２であって、前記素子３０と平面視で少なくとも一部が重複する前記電極パッド６２と、を含み、前記半導体層１０において、前記電極パッド６２の前記短辺の鉛直下方から外側に位置する所定の範囲は、素子禁止領域１２である。 （もっと読む）

【課題】３層以上の配線を接続する際に、最も効率的にかつ最小面積で接続を行えるコンタクト構造を実現可能な半導体装置およびその製造方法、並びに表示装置を提供する。
【解決手段】基板２０１上に３層以上のｎ層の導電層２０２〜２０４が積層して形成され、ｎ層の導電層がコンタクトパターンを介して接続され、コンタクトパターンが形成される一つの主コンタクト領域には、（ｎ−１）個の導電層２０２，２０３を接続する（ｎ−１）個の接続領域２１１，２１２を有し、（ｎ−１）個の導電層のうち基板２０１に対する積層方向（基板２０１の主面に対する法線方向）において第１層より上層の導電層は、その終端部がコンタクトパターンＣＰＴＮの縁の一部に臨むように形成され、（ｎ−１）個の導電層は、第ｎ層の導電層により電気的に接続されている。第ｎ層の導電層は、コンタクトパターンＣＰＴＮであるコンタクト孔を埋めつくよう形成されている。 （もっと読む）

【課題】誘電率の増加、シラノールの増加、または有機部分の減少、の少なくとも一つによって損傷した、基体上のシリカ誘電フィルムの損傷を回復する。
【解決手段】基体上のそのような損傷シリカ誘電フィルムを表面改質組成物と接触させて、該損傷シリカ誘電フィルムの誘電率の減少、該損傷シリカ誘電フィルムの誘電率のシラノールの減少、該損傷シリカ誘電フィルムの誘電率の有機部分の増加、の１つ以上をもたらす。このとき、該損傷シリカ誘電フィルムに疎水性を与える。 （もっと読む）

【課題】特性の劣化を抑えつつ省スペース化を図ることが可能な半導体装置等を提供する。
【解決手段】半導体装置は、基板上の第１の方向に沿って延在し、互いに離隔配置された主配線部および分岐配線部を有する１または複数の第１の配線と、基板上の第１の方向とは異なる第２の方向に沿って延在する幹配線部と、主配線部と分岐配線部との間隙領域内で第１の方向に沿って延在する複数の枝配線部とを有する１または複数の第２の配線と、複数の枝配線部が個別にゲート電極として機能すると共に、主配線部内および分岐配線部内に形成されたソース領域と、複数の枝配線部間に形成されたドレイン領域とを有し、各々が第２の方向に沿って複数個に分割形成されてなる１または複数のトランジスタと、第２の方向に沿って延在し、トランジスタのドレイン領域と電気的に接続された１または複数の第３の配線とを備えている。 （もっと読む）

【課題】簡易な構成であり且つトランジスタ毎にしきい値電圧が異なる半導体集積回路のトランジスタ素子の提供。
【解決手段】ソース領域１６Ａ，１６Ｄ、ドレイン領域１６Ｂ，１６Ｃおよびチャネル領域を備えた支持基板（Ｓｉ基板２）上に、ゲート電極１０とゲート電極１０を覆う中間膜１８とを備える第１および第２のトランジスタ構造を、少なくとも有し、前記第１のトランジスタ構造におけるゲート電極１０とチャネル領域とが重なる領域には、中間膜１８上に、第１のトランジスタ構造のしきい値電圧に変動を及ぼす範囲でゲート電極１０とチャネル領域とが重なる領域の大部分を覆うよう支持基板（Ｓｉ基板２）に応力を印加する応力膜２２を有し、前記第２のトランジスタ構造におけるゲート電極１０とチャネル領域とが重なる領域には、中間膜１８上に、支持基板（Ｓｉ基板２）に応力を印加する応力膜２２を有さない半導体集積回路のトランジスタ素子。 （もっと読む）

【課題】キャパシタの電極として機能する配線の延伸方向への電流供給を容易とすること。
【解決手段】第１金属層１２と、前記第１金属層の膜厚方向に離間して設けられ、第１方向および前記第１方向に交差する第２方向に配列された複数の孔３６を備えた第２金属層１４と、前記第２金属層の膜厚方向で前記第１金属層とは反対側に離間して設けられ、前記第１方向および前記第２方向とは異なる方向に延伸し、第１配線と第２配線とが交互に設けられた複数の第１配線１６ａおよび複数の第２配線１６ｂと、前記複数の第１配線と前記複数の第２配線との間に設けられた誘電体膜２６と、前記複数の第１配線を、それぞれ前記複数の孔を通過し前記第１金属層に電気的に接続する複数の第１ビア配線３２と、前記複数の第２配線を、それぞれ前記第２金属層に電気的に接続する複数の第２ビア配線３４と、を具備するキャパシタ。 （もっと読む）

【課題】 ビア形成時のエッチングによる基板や配線への影響を抑制しつつ積層された半導体ウェハの回路どうしを接続する。
【解決手段】 半導体装置の製造方法は、第１基板と第１基板の一面と接するように形成された第１絶縁層を有する第１の半導体ウェハと、第２基板と第２基板の一面と接するように形成された第２絶縁層を有する第２の半導体ウェハを接合する工程と、第１基板の他面に第３絶縁層を形成する工程と、第３絶縁層、第１基板、及び第１絶縁層を貫通し第２絶縁層に形成された第２の配線上に第２絶縁層が残るようにエッチングを行い第１接続孔を形成する工程と、第１接続孔に絶縁膜を形成する工程と、第２の配線上の第２絶縁層及び絶縁膜のエッチングを行い第２接続孔を形成し第２の配線を露出させる工程と、第１及び第２接続孔の内部に形成され第２の配線と接続する第１のビアを形成する工程とを備え、第１基板の他面に形成された第１接続孔の径は第３絶縁層に形成された前記第１接続孔の径より大きい。 （もっと読む）

【課題】ワイヤがＣｕワイヤであっても、ボンディング時の衝撃による金属のスプラッシュを抑制する。
【解決手段】半導体装置は、電極パッド１０３を有する半導体チップと、電極パッド１０３にボンディングされたワイヤ（例えばＣｕワイヤ１０５）と、を有している。電極パッド１０３において、ワイヤがボンディングされている領域の少なくとも表層はルテニウム又は酸化ルテニウムにより構成され、その表層の膜厚は２０ｎｍ以上である。 （もっと読む）

【課題】発熱体である抵抗から熱容量の大きいアノード領域への放熱を阻止し、ジュール熱を効率的に抵抗で消費するようにして、電気ヒューズの切断電力の低減化を図る。
【解決手段】絶縁膜５上にポリシリコン層６を形成し、該ポリシリコン層６上の一部に絶縁膜マスクを形成する。次に、該絶縁膜マスク層で被覆された以外のポリシリコン層６上にシリサイド層７を形成する。次にフォトエッチング工程を経てシリサイド層７、ポリシリコン層６をエッチングし、アノード領域１、カソード領域２及びアノード領域１とカソード領域２を接続するリンク領域３からなる電気ヒューズを形成する。電気ヒューズは、アノード領域１とリンク領域３の境界を挟んでリンク領域３方向からアノード領域１の一部に延在する非シリサイド領域を具備する。リンク領域３の非シリサイド領域は高抵抗領域１１を構成し、アノード領域１の非シリサイド領域は熱伝導阻止層１ｂを構成する。 （もっと読む）

【課題】とりわけ表面マークの下部に配線タングステンパッドがある場合でも、表面マークのコントラスト低下を抑制する。
【解決手段】メモリチップ３１は、配線タングステン階層ＷＴＬ、第１、第２、第３アルミニウム配線階層１ＡｌＬ，２ＡｌＬ，３ＡｌＬを備える多層配線構造を備える。各配線層の間には、第１、第２、第３層間絶縁膜３１５，３１６，３１７がそれぞれ形成され、第３アルミニウム配線階層３ＡｌＬとポリイミド膜ＰＩとの間には、第４層間絶縁膜３１８が形成されている。第１のダミーパターンＤＰ１は、第１アルミニウム配線階層１ＡｌＬに形成され、第２層間絶縁膜３１６に覆われている。第２のダミーパターンＤＰ２は、第２アルミニウム配線階層２ＡｌＬに形成され、第３層間絶縁膜３１７に覆われている。第２ダミーパターンＤＰ２は、第１ダミーパターンＤＰ１よりも幅が長い。 （もっと読む）

【課題】複数のスパイラルを直列に接続してインダクタを形成する場合において、スパイラルを大面積化することなく、スパイラルの巻線を長くする。
【解決手段】インダクタ１０は、第１スパイラル１００及び第２スパイラル２００を有している。第１スパイラル１００は、インダクタ１０の巻軸と平行な第１の方向から見た場合、中心から外側に向かって巻かれている。第２スパイラル２００は、第１の方向から見た場合、外側から中心に向かって、第１スパイラル１００と同一の向きに巻かれている。第１スパイラル１００及び第２スパイラル２００は、外側の端部同士、または中心側の端部同士が、外側接続部材３００又は中心側接続部材４００を介して接続されている。第２スパイラル２００は、第１スパイラル１００を、巻軸を回転中心として右回りに９０°回転させてから、巻軸に直交する平面に含まれる水平線を基準に鏡映させ、かつ縦横比を変更した形状である。 （もっと読む）

【課題】伝送線路を接続するビア層の周囲のグラウンドを強化することができると共に、ビア部の特性インピーダンスを調整することが可能な半導体装置を提供する。
【解決手段】絶縁層１４を介して積層された第１の半導体基体１１及び第２の半導体基体２１と、第１の半導体基体１１に形成され、信号線１２とグラウンド１３とを含む第１の伝送線路と、第２の半導体基体２１に形成され、信号線２２とグラウンド２３とを含む第２の伝送線路と、第１の伝送線路の信号線１２及び第２の伝送線路の信号線２２に接続された信号線用のビア層と、第１の伝送線路のグラウンド１３及び第２の伝送線路のグラウンドに接続された、グラウンド用の第１のビア層と、第２の伝送線路のグラウンド２３に接続され、かつ、信号線用のビア層に対向して形成された帯状のビア層を含む、グラウンド用の第２のビア層１６を有する半導体装置を構成する。 （もっと読む）

【課題】
本発明は、簡便に形成できて、チャージアップしにくいハードマスクを用いた半導体装置の製造方法を提供することを目的とする。
【解決手段】
半導体装置の製造方法であって、半導体基板上に形成された被加工膜上に、アミン化合物と水素化アルミニウムとの錯体を含有するアルミニウム膜形成用材料を塗布して、塗布膜を形成する工程と、前記塗布膜に対して、加熱処理および光照射処理から選ばれる少なくとも一種の処理を行いアルミニウム膜を形成する工程と、 該アルミニウム膜をエッチングしてハードマスクを形成する工程と、前記ハードマスクをマスクにして被加工膜をエッチングする工程を有することを特徴とする。 （もっと読む）

【課題】プラグ形成時に位置ずれが発生しても水分や不純物が溜まる窪みが発生することがなく、微細化しても長期間にわたる信頼性を確保できる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、第１の絶縁膜１２１の上に形成された強誘電体キャパシタ１３１と、強誘電体キャパシタ１３１を覆う第２の絶縁膜３１１及びエッチングストッパ膜３１２と、エッチングストッパ膜３１２の上面からトランジスタＴの不純物領域に到達する第１のコンタクトホール内に導電体材料を充填して形成された第１のプラグ３１３と、エッチングストッパ膜の上に形成された第３の絶縁膜３１４と、第３の絶縁膜３１４の上面から第１のプラグに到達する第２のコンタクトホール内に導電体材料を充填して形成された第２のプラグ３１５とを有する。 （もっと読む）

【課題】立体的な集積に適した、電磁妨害耐性に優れる半導体チップを提供する。また、その半導体チップを用いた、高い電磁妨害耐性と高い処理能力を両立する半導体装置を提供する。
【解決手段】能動素子もしくは受動素子と、それらの素子を電気的に接続する配線部を備えた半導体チップについて、配線部を被覆するように導電性薄膜を設ける。この導電性薄膜は配線部に対して、不要電磁波を遮蔽するシールドとして働くので、半導体チップの電磁妨害耐性が向上する。また、この半導体チップを三次元集積半導体装置に組み込むことで、隣接するチップをフェイス・トゥ・フェイス接続した場合でも、チップ間のクロストークを遮断できる。 （もっと読む）

【課題】熱(工程)に耐性のある配線構造を採用し、配線上の析出物の発生を抑制できる半導体素子を実現する。
【解決手段】半導体素子本体に接続する金材を含む配線パターンと、この配線パターンに一端側が接続され金材を含む接続端子と、前記半導体素子本体と前記配線パターンと前記接続端子とを覆う絶縁体と、を具備する半導体素子において、前記配線パターンあるいは接続端子の一方の面に一面が接し他面が前記絶縁体に接する面状のシリサイド体を具備したことを特徴とする半導体素子である。 （もっと読む）

【課題】めっき膜の成膜が進んでも、被めっき面の表面電位と所望する表面電位との誤差が生じることを抑制できる半導体装置の製造方法を提供する。
【解決手段】この半導体装置の製造方法は、半導体基板１に形成されたシード膜２０を、めっき液３２に接触させる工程と、シード膜２０にカソード電極５４を接続し、シード膜２０とめっき液３２中のアノード電極４０との間で電流を流すことにより、シード膜２０上にめっき膜２２を形成する工程と、を備え、めっき膜２２を形成する工程において、めっき液２０中に挿入された参照電極３４とカソード電極５４との間の電位差、またはカソード電極５４とアノード電極４０の電位差を、時間の経過と共に徐々に下げる工程を有する。 （もっと読む）

【課題】段差を有する膜構造を高精度にエッチングするプラズマ処理装置またはドライエッチング方法を提供する。
【解決手段】真空容器１０７と、この真空容器内部の処理室内に配置されその上面にエッチング対象のウェハ１１２が載せられる下部電極１１３と、下部電極１１３にバイアス電位を形成するための高周波電力を供給するバイアス印加装置１１８，１２０と、前記処理室内に反応性ガスを導入するガス供給手段１１１と、前記処理室内にプラズマを生成するための電界を供給する電界供給手段１０１〜１０３と、前記高周波電力により前記ウェハ１１２に入射する前記プラズマ中のイオンのエネルギーの分布を調節する調節装置１２７とを備えたプラズマ処理装置。 （もっと読む）

【課題】素子基板に絶縁膜を成膜した際にフッ素が混入しても、電界効果型トランジスターに特性異常が発生することを防止することのできる電気光学装置の製造方法を提供すること。
【解決手段】素子基板１０にシリコン酸化膜からなる絶縁膜１２を成膜する第１絶縁膜成膜工程の後、画素トランジスター３０（電界効果型トランジスター）の半導体層１ａを形成する半導体層形成工程を行う前に、絶縁膜１２に水素を導入する第１絶縁膜水素導入工程を行う。また、シリコン酸化膜からなる層間絶縁膜４１を形成する第２絶縁膜成膜工程の後、層間絶縁膜４１に対して水素の導入を行う第２絶縁膜水素導入工程を行う。このため、絶縁膜１２や層間絶縁膜４１にフッ素が混入していた場合でも、かかるフッ素は、水素と結合してフッ化水素として放出される。 （もっと読む）