【課題】歩留まりを向上することができる半導体装置の製造方法を提供すること。
【解決手段】実施形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法は、絶縁膜形成工程と、周縁部露出工程と、導体膜形成工程とを含む。前記絶縁膜形成工程では、半導体ウェハ上に絶縁膜を形成する。前記周縁部露出工程では、前記絶縁膜の形成後に、前記半導体ウェハの周縁部を露出させる。前記導体膜形成工程では、前記半導体ウェハにおける露出させた周縁部および前記絶縁膜上に導体膜を形成する。 （もっと読む）

【課題】トリミングヒューズの上の絶縁膜が、トリミングヒューズの機能を高めるために適正な状態を維持することが可能な半導体装置を提供する。
【解決手段】表面を有する絶縁膜ＩＩＩ上のヒューズ配線Ｆ１と、ヒューズ配線Ｆ１上の層間絶縁層ＩＩ１，ＩＩ２，ＰＩと、層間絶縁層ＩＩ１，ＩＩ２，ＰＩの内部に位置する、ヒューズ配線Ｆ１と平面視において重ならない領域に形成された電極部ＰＤとを備える。上記ヒューズ配線Ｆ１の真上のうち少なくとも一部の第１の領域において、層間絶縁層ＩＩ１，ＩＩ２，ＰＩの厚みが、第１の領域以外の第２の領域における層間絶縁層ＩＩ１，ＩＩ２，ＰＩの厚みより薄くなるようにトリミング開口部ＬＴＣが形成される。トリミング開口部ＬＴＣの内側において側壁および底面の少なくとも一部を覆うアルミニウム薄膜部ＳＡＬを備える。アルミニウム薄膜部ＳＡＬは、側壁の少なくとも一部から、底面より上側において上記表面に沿う方向に連なる。 （もっと読む）

【課題】基板上における所定の形成層のパターニング可能領域を最大限確保することができ、かつ精度の良い装置が製造可能な半導体装置の製造方法を得る。
【解決手段】ＴＦＴ基板のゲート配線形成工程は以下のステップ(a) ，(b) を実行することによって行う。ステップ(a) ：２つのレチクルを順次用いて、所定のレジスト上の露光領域ＲＡ１及びＲＡ２を露光した後、現像することによりゲート配線用レジストパターン１１を得る。この際、露光領域ＲＡ１及びＲＡ２の重複領域ＤＡ１にゲート配線用レジストパターン１１の一部に凹部７ａ〜７ｃからなる位置補正用パターン７を併せて形成する。ステップ(b) ：ステップ(a) で得たゲート配線用レジストパターン１１を用いて下地の配線用材料をパターニングしてゲート配線及び容量配線を得る。 （もっと読む）

【課題】Low-k膜を有する試料のプラズマアッシング処理において、高速にアッシング処理を行いつつ、Low-k膜に対する膜ダメージを抑制または低減する処理方法を提供する。
【解決手段】Low-k膜１５を有する試料をプラズマ処理するプラズマ処理方法において、前記試料をプラズマエッチングする工程と、炭化水素系ガスであるメタン(CH₄)ガス１９と希ガスであるアルゴン(Ar)ガスとからなる混合ガスを用いて、プラズマエッチング工程でプラズマエッチングされたレジストマスク１３、炭素ハードマスク１４、反応生成物１６が付着したLow-k膜１５を有する試料を、メタン(CH₄)ガス１９からの炭素（C+)ラジカル１８と水素(H+)ラジカル１９により、プラズマアッシングする工程を有するプラズマ処理方法である。 （もっと読む）

【課題】浮遊状態の配線と洗浄水との間において高い密度で電荷が移動することに起因する配線の高抵抗化を防ぐ。
【解決手段】半導体製造装置の製造工程中において、半導体基板１Ｓなどと絶縁された浮遊状態となる銅配線である第１層配線Ｌ１の上面に、電気的に機能する接続ビアＰＬ２と電気的に機能しないダミービアＤＰ２とを接続させて形成する。これにより、第１層配線Ｌ１の上面に接続ビアＰＬ２を形成するためのビアホールを形成した後の洗浄工程中に、第１層配線Ｌ１に溜まった電荷が洗浄水中に移動する際、前記電荷をダミービアＤＰ２形成用のビアホールにも分散させることで、接続ビアＰＬ２形成用のビアホールの底部のみに前記電荷が集中することを防ぐ。 （もっと読む）

【課題】本発明は、保護膜の境界面での膜厚を厚くし、はんだが金属膜の下方に侵入し難い半導体装置を提供することを目的とする。
【解決手段】基板１０と、
該基板に積層された金属膜３０と、
該金属膜に積層されたはんだ層４０と、
前記基板に積層され、前記金属膜及び前記はんだ層に接するように形成されたポリイミドからなる保護膜５０とを備え、
該保護膜は、前記金属膜と接する界面において、前記基板から離れるにつれて前記金属膜側に迫り出す形状を有することを特徴とする。 （もっと読む）

【課題】製造コストを増大させることなくウエハの上面に固着した異物を除去可能な半導体装置の製造方法を提供する。
【解決手段】実施形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法は、収縮層形成工程と、亀裂形成工程と、除去工程とを含む。収縮層形成工程では、半導体装置の構成材料が積層されたウエハの上面に、前記構成材料よりも収縮率が高い収縮層を形成する。亀裂形成工程では、前記収縮層を収縮させて該収縮層に亀裂を形成する。除去工程では、前記亀裂が形成された前記収縮層を前記ウエハの上面から除去する。 （もっと読む）

【課題】基板の反射率に依存せず、アライメントマークの識別性を確保することができる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体装置１は、シリコン基板２４と、シリコン基板２４上に少なくともＮｉＣｏパターン３１とアルミ電極３０とを含んで形成される回路部３と、シリコン基板２４上に回路部３のＮｉＣｏパターン３１と同工程において形成される低反射パターンとしてのＮｉＣｏパターン２２と、ＮｉＣｏパターン２２上に形成され、回路部３のアルミ電極３０と同工程において形成される高反射パターンとしてのアルミパターン２０とを有する。 （もっと読む）

【課題】縦型トランジスタのＴＤＤＢ耐性を向上させ、かつ、閾値電圧がばらつくことも抑制する。
【解決手段】ゲート電極１２０の上端は、半導体基板１００の表面よりも下に位置している。絶縁層３４０は、ゲート電極１２０上及びその周囲に位置する半導体基板１００上に形成されている。絶縁層３４０は、第１絶縁膜３４２及び低酸素透過性絶縁膜３４４を有している。第１絶縁膜３４２は、例えばＮＳＧ膜であり、低酸素透過性絶縁膜３４４は、例えばＳｉＮ膜である。さらに、低酸素透過性絶縁膜３４４上には、第２絶縁膜３４６が形成されている。第２絶縁膜３４６は、例えばＢＰＳＧ膜である。絶縁層３４０を形成した後、酸化雰囲気で処理することにより、縦型ＭＯＳトランジスタ２０のＴＤＤＢ耐性が向上する。また、絶縁層３４０が低酸素透過性絶縁膜３４４を有することにより、縦型ＭＯＳトランジスタ２０の閾値電圧がばらつくことを抑制できる。 （もっと読む）

【課題】Ｓｉ−ＣＭＯＳプロセス時術とコンパチブルなＨＥＭＴ装置の製造法を提供する。
【解決手段】基板１０１を提供するステップと、III族窒化物層のスタックを基板上に形成するステップと、窒化シリコンからなり、スタックの上方層に対して上に位置すると共に当接する第１パッシベーション層３０１を形成し、第１パッシベーション層が、現場でスタックに堆積されるステップと、第１パッシベーション層に対して上に位置すると共に当接する誘電体層を形成するステップと、窒化シリコンからなり、誘電体層に対して上に位置すると共に当接する第２パッシベーション層３０３を形成し、第２パッシベーション層が、ＬＰＣＶＤ、ＭＯＣＶＤ又は同等の手法によって４５０℃より高い温度で堆積されるステップと、ソースドレイン・オーミック接触とゲート電極６０１を形成するステップとを備える。 （もっと読む）

【課題】膜厚の厚い応力緩和層を有するウェハレベルＣＳＰと称される半導体装置において、第１電極と外部電極との接続不良が発生しにくい半導体装置の製造方法を提供する。
【解決手段】（１）応力緩和層を半導体ウェハの上に形成する工程、（２）応力緩和層の一部を除去した開口部を形成し、半導体ウェハ上の第１電極を露出する工程、（３）第１電極と接続し、開口部を充填するポスト部を形成する工程、（４）外部電極とポスト部を接続するための再配線層を応力緩和層の上に形成する工程、（５）再配線層の上に再配線保護層を形成する工程、（６）再配線保護層の一部を除去して、外部電極を形成するための第２電極を露出する工程、（７）第２電極上に外部電極を形成する工程を含む半導体装置の製造方法。 （もっと読む）

【課題】エッチング工程設備へ与える腐食性の負荷を減らし、かつ作業者の安全性に優れた、汎用性の高い、エッチング跡の変色等の生じない、導電膜除去剤および導電膜除去方法を提供することを目的とする。
【解決手段】本発明は、導電膜付き基材の少なくとも一部に、２０℃におけるｐＨが６．０〜８．０の導電膜除去剤を塗布する工程、導電膜除去剤を塗布した導電膜付き基材を加熱処理する工程、および加熱処理した導電膜付き基材から液体を用いた洗浄によって導電膜を除去する工程を有する導電膜除去方法であって、加熱処理する工程において塗布された導電膜除去剤の少なくとも一部の成分が揮発することで該導電膜除去剤のｐＨを６．０未満、または８．０より大きくすることを特徴とする導電膜除去方法である。 （もっと読む）

【課題】携帯電話などに使用されるハイパワーアンプの出力段は、多数のＬＤＭＯＳＦＥＴセルを集積し、通常、複数のＬＤＭＯＳＦＥＴを構成するＬＤＭＯＳＦＥＴ部を有する。このＬＤＭＯＳＦＥＴセルにおいては、裏面のソース電極と表面のソース領域との間の抵抗を低減するために、半導体基板に高濃度にボロンドープされたポリシリコンプラグが埋め込まれている。本願発明者らが、このポリシリコンプラグについて、検討したところによって、熱処理に起因してポリシリコンプラグの固相エピタキシャル成長により、ポリシリコンプラグが収縮し、それによってシリコン基板に歪が発生し、リーク不良等の原因となることが明らかとなった。
【解決手段】本願発明は、ＬＤＭＯＳＦＥＴを有する半導体集積回路装置において、半導体基板に埋め込まれたシリコン系導電プラグのボロン濃度が、固溶限界内に於いて、８．１ｘ１０^２０ａｔｏｍ/ｃｍ^３以上である。 （もっと読む）

【課題】導電膜の所望部分を面内均一に除去することが出来ると共に高性能な導電膜を得ることが可能なパターン形成方法を提供することを目的とする。
【解決手段】カーボンナノチューブ層と、該カーボンナノチューブ層を覆うオーバーコート層とを具備する複合層のパターン形成方法であって、前記カーボンナノチューブ層が、単独では、実質上、エッチングされないものの、前記オーバーコート層のエッチングによって、前記カーボンナノチューブ層が共にエッチングされる前記オーバーコート層のエッチング剤が、前記オーバーコート層上に、所定パータンで塗布される塗布工程を具備する。 （もっと読む）

【課題】情報が読み取られることを防止する半導体装置を提供する。
【解決手段】本明細書に開示する半導体装置１０は、コンタクト１５ａを有する第２絶縁層１５と、コンタクト１７ａを有する第３絶縁層１７と、第２絶縁層１５と第３絶縁層１７との間に配置された第２配線層１６と、を備え、コンタクト１５ａとコンタクト１７ａとの間の第２配線層１６の部分には配線が配置されておらず、コンタクト１５ａとコンタクト１７ａとの間の距離は、コンタクト１５ａ又はコンタクト１７ａと、第２絶縁層１５及び第３絶縁層１７及び第２配線層１６内の他のコンタクト又は配線との間の距離よりも短い。 （もっと読む）

【課題】ビアホールの数を少なくしてもループ発振などの特性劣化が生じにくい半導体電力増幅器を提供する。
【解決手段】半導体電力増幅器は、ゲート電極Ｇと、ドレイン電極Ｄと、前記ゲートフィンガー電極に対向して配置されるソースフィンガー電極横手方向の両サイドに引き出される２つのソース電極Ｓと、を有するユニットＦＥＴと、前記ユニットＦＥＴが、前記ソース電極間を結ぶ略直線方向に複数個並列配置され、隣り合うユニットＦＥＴ間に存在する２つのソース電極の両方を共通して高周波グランド面と接続する第１の接地インダクタンス値を有する第１のビアホール１８Ｋと、隣り合うユニットＦＥＴが存在しない側のソース電極上に配置され、接地インダクタンスを等しくするために前記高周波グランド面に接続する第２の接地インダクタンス値を有する第２のビアホール１８Ｄと、を有する。 （もっと読む）

【課題】マスク倒れを防止でき、しかもＡｌＣｕ配線のサイドエッチングを防止することができる半導体装置およびその製造方法を提供すること。
【解決手段】ＳｉＣからなる第２層間膜１７上に、下側ＴｉＮ／Ｔｉ膜２９、ＡｌＣｕ膜３０および上側ＴｉＮ／Ｔｉ膜３１を順に積層することによってＡｌＣｕ配線層３４を形成する。次に、ＡｌＣｕ配線層３４上に、ＳｉＯ_２からなるハードマスク３７を形成する。そして、このハードマスク３７を利用してＡｌＣｕ配線層３４をドライエッチングすることにより、第１ＡｌＣｕ配線２０を形成する。第１ＡｌＣｕ配線２０の形成後、第２層間膜１７をエッチングすることにより低段部２８を形成する。このとき、第２層間膜１７（ＳｉＣ）からＣを解離させ、その解離したＣを含む反応生成物を側壁保護膜３２に定着させることによって、側壁保護膜３２を厚くする。 （もっと読む）

【課題】 良好な絶縁特性を有する絶縁膜の形成に使用される高精細印刷インキ組成物および該印刷インキ組成物から形成された絶縁膜を提供すること。
【解決手段】 少なくとも不揮発性成分と溶剤を含有する絶縁膜形成用印刷インキ組成物であって、反転オフセット印刷、剥離オフセット印刷、マイクロコンタクト印刷のいずれかに用いられ、ポリシロキサンが不揮発性成分の７５重量％以上であることを特徴とする絶縁膜形成用印刷インキ組成物。 （もっと読む）

【課題】基板に含まれる珪素系材料に対してダメージを与えることなく、常温で高速に長時間安定してタングステン系金属を除去することができるエッチング用組成物を提供する。
【解決手段】本発明の金属エッチング用組成物は、過硫酸塩の添加量が８〜３０質量％、塩基性化合物の添加量が１〜１５質量％、となるように配合された、フッ素含有化合物を含まない２５℃でのｐＨが８以上の水溶液であることを特徴とする。過酸化水素をさらに添加することによりタングステン系金属とチタン系金属の積層膜あるいは合金膜の除去に適用することができる。他方、過酸化水素を無添加とすることにより、チタン系金属に優先してタングステン系金属を選択的に除去することができる。 （もっと読む）

【課題】マスク倒れを防止でき、しかもＡｌＣｕ配線のサイドエッチングを防止することができる半導体装置およびその製造方法を提供すること。
【解決手段】第２層間膜１７上に、下側ＴｉＮ／Ｔｉ膜２９、ＡｌＣｕ膜３０および上側ＴｉＮ／Ｔｉ膜３１を順に積層することによってＡｌＣｕ配線層３４を形成する。次に、ＡｌＣｕ配線層３４上に、ＳｉＯ_２からなるハードマスク３７を形成する。そして、このハードマスク３７を利用してＡｌＣｕ配線層３４をドライエッチングすることにより、第１ＡｌＣｕ配線２０を形成する。第１ＡｌＣｕ配線２０の形成後、この配線２０を窒素プラズマに曝露する。これにより、既存の側壁保護膜３２にＡｌＮが合わさって側壁保護膜３２を分厚くすることができる。 （もっと読む）