【課題】酸化ケイ素又は窒化ケイ素をＣＶＤやＡＬＤなどのプロセスにより、低温で堆積できる前駆体を提供する。
【解決手段】誘電体膜を形成するための前駆体及び方法である。１つの態様では、次の式Ｉを有するケイ素前駆体が与えられる。
（もっと読む）

【課題】良好な電気特性を有する半導体装置を提供することである。
【解決手段】チャネル領域を形成する酸化物半導体層と接するゲート絶縁層に、水素濃度が６×１０^２０ａｔｏｍｓ／ｃｍ^３未満であり、且つフッ素濃度が１×１０^２０ａｔｏｍｓ／ｃｍ^３以上であるゲート絶縁層を用いることで、ゲート絶縁層から放出される水素量が低減され、酸化物半導体層に水素が拡散することを防ぐことができる。さらに、フッ素により酸化物半導体層内に存在する水素を脱離させ、酸化物半導体層内の水素濃度を低減させることができるため、良好な電気特性を有する半導体装置を提供することできる。 （もっと読む）

【課題】High-kゲート絶縁膜を用いたＭＯＳＦＥＴにおいて、信頼性劣化、チャネル移動度低下及びＥＯＴの増加を抑制する方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板１０１上に、シリコン酸化物を含む第１絶縁層１０４を形成する工程（ａ）と、第１絶縁層１０４上に第１金属層１０５を形成する工程（ｂ）と、第１金属層１０５上にゲート電極１０８を形成する工程（ｃ）とを備える。第１絶縁層１０４及び第１金属層１０５からゲート絶縁膜を形成する。 （もっと読む）

【課題】３層以上の膜を成膜するに際して、第１の膜の成分が第３の膜に含まれることを防ぐ成膜方法を提供する。
【解決手段】上部電極１０４と下部電極１０２が設けられた成膜装置１００により３層以上の膜を成膜する多層膜の成膜に際して、下部電極１０２上に基板１１０を配して第１の膜１１２を成膜し、前記第１の膜１１２の形成時よりも上部電極１０４と前記基板１１０の間の距離を長くし、前記第１の膜１１２上に第２の膜１１４を成膜し、前記第２の膜１１４の形成時よりも前記上部電極１０４と前記基板１１０の間の前記距離を短くし、前記第２の膜１１４上に第３の膜１１６を成膜する。 （もっと読む）

【課題】本発明はゲート構造物として高誘電率を有する物質として、高誘電率を有する物質からなるゲート絶縁膜を含む半導体装置及びその製造方法に関する。
【解決手段】半導体装置及びその製造方法において、基板上に形成され、ハフニウムシリコン酸化物含有固体物質を含むゲート絶縁膜パターンと前記ゲート絶縁膜パターン上に形成される第１ゲート導電膜パターンを含むゲート構造物及び前記ゲート構造物と隣接する基板の表面部位に配置されており、ｎ型不純物がドーピングされたソース／ドレイン領域を含むことを特徴とする。 （もっと読む）

【課題】エネルギーコストを抑制できるシリコンオキシナイトライド膜の製造方法とそれにより製造されたシリコンオキシナイトライド膜付き基板の提供。
【解決手段】基板表面にポリシラザン化合物を含む被膜形成用組成物を塗布して塗膜を形成させ、前記塗膜に含まれる過剰の溶媒を除去し、溶媒除去後の塗膜を１５０℃未満の温度条件下で紫外線を照射することを含むシリコンオキシナイトライド膜の形成方法。 （もっと読む）

【課題】サイドウォールスペーサを利用してリソグラフィー解像限界未満のパターンと任意の寸法のパターンとが混在するパターンを形成する。
【解決手段】アモルファスカーボン膜３及びシリコン酸窒化膜４からなる被エッチング部材上に塗布膜５をスピン塗布法により成膜し、塗布膜５をパターニングすることによってサイドウォールコアを形成し、サイドウォールコアの少なくとも側面を覆うシリコン酸化膜７を成膜し、シリコン酸化膜７上に有機反射防止膜８をスピン塗布法により成膜する。次いで、有機反射防止膜８をエッチングすることによって、シリコン酸化膜７の凹部７ａを覆う埋込マスクを形成し、シリコン酸化膜７をエッチングすることにより、サイドウォールコアまたは埋込マスクと重ならない被エッチング部材を露出させ、被エッチング部材をエッチングすることでフォトリソグラフィー解像限界未満のパターンを得る。 （もっと読む）

【課題】基板の表面粗度によらず膜表面が平坦であり、信頼性が高く、製造コストを低減させた薄膜トランジスタ及びその製造方法を提供する。
【解決手段】絶縁基板１０上に、ゲート電極１１、ゲート絶縁層１２、半導体活性層１３、ソース電極１４、及びドレイン電極１５を順次形成するボトムゲート型薄膜トランジスタ１の製造方法である。ゲート絶縁層１２は、絶縁基板１０上に下部層１２ａと該下部層１２ａ上に積層された少なくとも一層以上の上部層１２ｂとがこの順で形成されてなり、下部層１２ａは真空紫外光ＣＶＤ法により形成される。 （もっと読む）

【課題】 同一の処理容器内でプラズマ窒化処理の処理条件を変化させた場合でもパーティクルの発生を防止できるプラズマ窒化処理方法を提供する。
【解決手段】 第１のプラズマ窒化処理が終了し、処理容器１から１枚のウエハＷを搬出した後に、処理容器１内から酸素を排出させるプラズマシーズニングを行う。プラズマシーズニングでは、ウエハＷを配置せず又はダミー基板を配置し、処理容器１内に窒素ガス／希ガスの流量比０．２以上１以下で希ガスと窒素ガスの処理ガスを導入し、第２の条件で第２の窒素プラズマを生成させ、処理容器１内の酸素を除去する。 （もっと読む）

【課題】原子層堆積方法および原子層堆積装置は、従来のような防湿性を維持しつつ、内部応力の小さな薄膜を形成する。
【解決手段】基板に薄膜を形成するとき、基板が配置された、減圧した成膜空間内に、原料ガスを一定期間供給する。この後、原料ガスの前記成膜空間への供給後、原料ガスの成分を吸着した基板に向けて、前記成膜空間内に反応ガスを供給し、プラズマ生成素子を用いて反応ガスを活性化させることにより、基板に吸着された原料ガスの成分と反応ガスの成分を反応させて、基板に所定の薄膜を形成させる。上記原料ガスの供給と反応ガスの供給を繰り返し行うことにより、所定の厚さの薄膜を基板に形成する。このとき、上記原料ガスの供給と反応ガスの供給の繰り返し回数が増えるに従って、段階的にあるいは連続的にプラズマ生成素子への供給電力を増加させる。 （もっと読む）

【課題】半導体装置の広幅の配線におけるディッシングの抑制と、抵抗の抑制と、を両立させる。
【解決手段】半導体装置１００は、半導体基板１と、半導体基板１上に形成された配線層絶縁膜９と、を有している。配線層絶縁膜９には、第１配線用配線溝１１と、第１配線用配線溝１１よりも広幅の第２配線用配線溝１２と、が形成されている。第１配線用配線溝１１内には第１配線２１が、第２配線用配線溝１２内には第２配線２２が、それぞれ形成されている。第２配線用配線溝１２の底面の少なくとも一部分は、絶縁膜（例えば、絶縁膜４及びエッチングストッパー膜５）によって、第２配線用配線溝１２の上端に達しない高さで第１配線用配線溝１１の底面よりもかさ上げされた、かさ上げ部１５となっている。 （もっと読む）

【課題】シリコン含有膜の露出面に形成する酸化膜中や、既に基板上に成膜済みの誘電膜中等に水素が混入することを抑制させ、半導体装置の性能を向上させる。
【解決手段】 水素ガスより分子サイズの大きい還元性ガスを処理室内に供給し、処理室内に供給された還元性ガスをプラズマ放電して生成した還元性ガスプラズマを基板の表面に供給する還元工程と、酸化性ガスを処理室内に供給し、処理室内に供給された酸化性ガスをプラズマ放電して生成した酸化性ガスプラズマを基板の表面に供給する酸化工程と、を有する。 （もっと読む）

【課題】耐圧の異なるトランジスタが同一半導体基板上に混載されている場合においても、それらのトランジスタの性能が向上するようにストレスライナ膜を構成することが可能な半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１上に混載された低耐圧トランジスタおよび高耐圧トランジスタ上に形成するストレスライナ膜１１、１２は、互いに膜質を異ならせることができる。ここで、ストレスライナ膜１１は、低耐圧トランジスタの性能が効果的に改善され、高耐圧トランジスタの性能があまり改善されないように膜質を設定することができる。また、ストレスライナ膜１１は、高耐圧トランジスタの性能が効果的に改善され、低耐圧トランジスタの性能があまり改善されないように膜質を設定することができる。 （もっと読む）

【課題】透明導電膜を配線電極とした場合における段差部での絶縁不良や断線を解決し、酸化物半導体膜が持つ高い移動度を生かした高速応答ディスプレイや周辺回路等を実現することができる、薄膜トランジスタ基板を提供する。
【解決手段】基材１と、基材１上に設けられた透明導電膜からなるゲート電極２と、ゲート電極２を覆って平坦化するように設けられたゲート絶縁膜３と、ゲート電極２の上方であって前記ゲート絶縁膜３上に設けられた酸化物半導体膜４と、酸化物半導体膜４上に該酸化物半導体膜４の中央部を開けて離間して設けられたソース電極５ｓ及びドレイン電極５ｄとを有し、前記ゲート絶縁膜３が、塗布型材料からなる絶縁性の平坦化膜３ａを有するように構成した。ゲート絶縁膜３は、平坦化膜３ａからなるように構成してもよいし、平坦化膜３ａと平坦化膜３ａ上に設けられた絶縁膜３ｂとからなるように構成してもよい。 （もっと読む）

【課題】ＳｉＣを用いた、低オン抵抗、かつ信頼性にも優れた半導体装置および半導体装置の製造方法を提供する。
【解決手段】炭化珪素層と、炭化珪素層上に形成され、珪素、酸素、窒素を主成分とし、窒素の最低濃度が１×１０^２０ａｔｏｍｓ／ｃｍ^３以上のゲート絶縁膜と、ゲート絶縁膜上に形成されるゲート電極を有することを特徴とする半導体装置。炭化珪素層の（０００−１）面または（１１−２０）面上に酸化物膜または酸窒化物膜を形成する工程と、酸化物膜または酸窒化物膜の形成後に、アンモニアガスを含む雰囲気中で熱処理しゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程を有することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】高速処理が可能で、かつ電荷保持特性の高いチャージトラップ型フラッシュメモリを得ることができる半導体装置の製造方法を提供する。
【解決手段】基板１００の表面を酸化してシリコン酸化膜１４０を形成するシリコン酸化膜形成工程と、プラズマ状態の窒素含有ガスをシリコン酸化膜１４０に供給してシリコン酸化膜１４０の表面近傍に窒素ピーク濃度が２０原子％以上６０原子％以下の窒化層１４１を形成する窒化層形成工程と、窒化層１４１が形成されたシリコン酸化膜１４０上に電荷保持膜１５０を形成する電荷保持膜形成工程と、電荷保持膜１５０上に、絶縁膜１６０と電極膜１７０を形成する電極膜形成工程とを有する。 （もっと読む）

【課題】スパッタ法により、酸化物半導体膜上に薄膜を成膜する際に、酸化物半導体膜のプラズマダメージを膜面内均一性良く抑制して成膜する。
【解決手段】基板Ｂ上に成膜された、Ｉｎと、Ｇａ，Ｚｎ，Ｍｇ，Ａｌ，Ｓｎ，Ｓｂ，ＣｄおよびＧｅからなる群より選ばれる少なくとも１種の元素とを含む酸化物半導体膜１上に、基板ＢとターゲットＴとを対向させて、プラズマを用いるスパッタ法によりターゲットＴの構成元素を含む薄膜２を形成する成膜方法において、薄膜２の成膜時のプラズマ中のプラズマ電位Ｖｓ（Ｖ）と、基板Ｂの基板電位Ｖｓｕｂ（Ｖ）との電位差を０Ｖ超２０Ｖ以下とする。 （もっと読む）

【目的】より簡易な手法で、所定の層表面に反射防止構造を形成する半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、高周波電力を印加したプラズマ雰囲気中で、基板上にシリコン（Ｓｉ）含有絶縁膜を形成する工程（Ｓ１０２）と、前記Ｓｉ含有絶縁膜を形成する際に用いたガスを継続して流し続けながら前記高周波電力の出力を弱めることで、前記Ｓｉ含有絶縁膜上にＳｉを主成分とする複数の粒子を堆積させる工程（Ｓ１０４）と、前記複数の粒子をマスクとして、前記Ｓｉ含有絶縁膜をエッチングする工程（Ｓ１０６）と、を備えたことを特徴とする。 （もっと読む）