半導体装置および半導体装置の製造方法
【課題】SiCを用いた、低オン抵抗、かつ信頼性にも優れた半導体装置および半導体装置の製造方法を提供する。
【解決手段】炭化珪素層と、炭化珪素層上に形成され、珪素、酸素、窒素を主成分とし、窒素の最低濃度が1×1020atoms/cm3以上のゲート絶縁膜と、ゲート絶縁膜上に形成されるゲート電極を有することを特徴とする半導体装置。炭化珪素層の(000−1)面または(11−20)面上に酸化物膜または酸窒化物膜を形成する工程と、酸化物膜または酸窒化物膜の形成後に、アンモニアガスを含む雰囲気中で熱処理しゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程を有することを特徴とする半導体装置の製造方法。
【解決手段】炭化珪素層と、炭化珪素層上に形成され、珪素、酸素、窒素を主成分とし、窒素の最低濃度が1×1020atoms/cm3以上のゲート絶縁膜と、ゲート絶縁膜上に形成されるゲート電極を有することを特徴とする半導体装置。炭化珪素層の(000−1)面または(11−20)面上に酸化物膜または酸窒化物膜を形成する工程と、酸化物膜または酸窒化物膜の形成後に、アンモニアガスを含む雰囲気中で熱処理しゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、炭化珪素(SiC)を用いた半導体装置に関する。
【背景技術】
【0002】
次世代のパワー半導体デバイス材料として炭化珪素(以下、SiCとも記述する)が期待されている。SiCはSiと比較して、バンドギャップが3倍、破壊電界強度が約10倍、及び熱伝導率が約3倍と優れた物性を有する。この特性を活用すれば超低損失かつ高温動作可能なパワー半導体デバイスを実現することができる。
【0003】
このような、SiCの特性を利用した高耐圧半導体デバイスとして例えば、縦型のMISFETやIGBTがあげられる。MISFETやIGBTでは、デバイスの高性能化のために、チャネルの移動度を上げ低オン抵抗を実現することが要求される。
【0004】
もっとも、SiC上に形成されるゲート絶縁膜とSiCとの界面、特に熱酸化膜との界面には界面準位が形成されやすい。このため、チャネルの移動度が低下するという問題がある。
【0005】
特許文献1には、SiCとゲート絶縁膜の界面近傍に窒素濃度のピークを有する半導体装置が記載されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2006−210818号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
デバイスの高性能化のためには、さらなるチャネルの移動度の向上が必要とされる。それとともに、ゲート絶縁膜の信頼性の向上も要求される。
【0008】
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、SiCを用いた、低オン抵抗、かつ信頼性にも優れた半導体装置および半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【0009】
本発明の第1の態様の半導体装置は、炭化珪素層と、前記炭化珪素層上に形成され、珪素、酸素、窒素を主成分とし、窒素の最低濃度が1×1020atoms/cm3以上のゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極を有することを特徴とする。
【0010】
上記態様の半導体装置において、前記ゲート絶縁膜が、前記炭化珪素層の(000−1)面または(0001)面上に形成されることが望ましい。
【0011】
上記態様の半導体装置において、前記ゲート絶縁膜が前記炭化珪素層に形成される溝側面の(11−20)面上に形成されることが望ましい。
【0012】
上記態様の半導体装置において、前記ゲート絶縁膜がMISFETまたはIGBTのゲート絶縁膜であることが望ましい。
【0013】
上記態様の半導体装置において、前記ゲート絶縁膜の膜厚が30nm以上100nm以下であることが望ましい。
【0014】
本発明の第2の態様の半導体装置の製造方法は、炭化珪素層の(000−1)面または(11−20)面上に酸化物膜または酸窒化物膜を形成する工程と、前記酸化物膜または前記酸窒化物膜の形成後に、アンモニアガスを含む雰囲気中で熱処理しゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程を有することを特徴とする。
【0015】
上記第2の態様の半導体装置の製造方法において、前記酸化物膜の形成は、ドライ酸化と前記ドライ酸化後のウェット酸化によることが望ましい。
【0016】
上記第2の態様の半導体装置の製造方法において、前記酸窒化物膜の形成は、ドライ酸化と前記ドライ酸化後の窒素酸化物ガスによる酸窒化によることが望ましい。
【0017】
本発明の第3の態様の半導体装置の製造方法は、炭化珪素層の(0001)面上に、ドライ酸化と前記ドライ酸化後の窒素酸化物ガスによる酸窒化により酸窒化物膜を形成する工程と、前記酸窒化物膜の形成後に、アンモニアガスを含む雰囲気中で熱処理しゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程を有することを特徴とする。
【0018】
上記第2または第3の態様の半導体装置の製造方法において、前記熱処理が800℃以上1350℃以下の温度で行われることが望ましい。
【発明の効果】
【0019】
本発明によれば、SiCを用いた、低オン抵抗、かつ信頼性にも優れた半導体装置および半導体装置の製造方法を提供することが可能となる。
【図面の簡単な説明】
【0020】
【図1】第1の実施の形態の半導体装置であるMISFETの構成を示す断面図である。
【図2】第1の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図3】第1の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図4】第1の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図5】第1の実施の形態の半導体装置のゲート絶縁膜の窒素濃度のSIMS分析結果である。
【図6】N2Oガス雰囲気でPOAを行った場合のゲート絶縁膜の窒素濃度のSIMS分析結果である。
【図7】第1の実施の形態の界面準位低減効果を示す図である。
【図8】第1の実施の形態の界面準位低減効果を示す図である。
【図9】第1の実施の形態の界面準位低減効果を示す図である。
【図10】第1の実施の形態のMISFET特性を示す図である。
【図11】第1の実施の形態におけるゲート絶縁膜の実効比誘電率を示す図である。
【図12】第1の実施の形態のゲート絶縁膜のTDDB特性を示す図である。
【図13】第2の実施の形態の半導体装置のゲート絶縁膜の窒素濃度のSIMS分析結果である。
【図14】第2の実施の形態の半導体装置のゲート絶縁膜の窒素濃度のSIMS分析結果である。
【図15】POAを行わない場合のゲート絶縁膜の窒素濃度のSIMS分析結果である。
【図16】第2の実施の形態のMISFET特性を示す図である。
【図17】第2の実施の形態のゲート絶縁膜のTDDB特性を示す図である。
【図18】第3の実施の形態の半導体装置であるMISFETの構成を示す断面図である。
【図19】第4の実施の形態の半導体装置であるIGBTの構成を示す断面図である。
【発明を実施するための形態】
【0021】
以下、図面を参照しつつ本発明の実施の形態を説明する。本明細書中、同一または類似の構成要素には同一の符号を付すものとする。
【0022】
なお、本明細書中、珪素、酸素、窒素を主成分とするゲート絶縁膜とは、膜中の珪素、酸素、窒素以外の元素量が、珪素、酸素、窒素よりも少量であるゲート絶縁膜を意味する。
【0023】
また、本明細書中、ドライ酸化とは、半導体層等を酸素ガスのみ、または、酸素ガスを不活性ガス等で希釈して熱酸化する処理を意味する。また、ウェット酸化とは、少なくとも酸素ガスと水蒸気を含む雰囲気中で熱酸化する処理を意味する。例えば、パイロジェニック酸化法が具体例としてあげられる。
【0024】
また、本明細書中、(000−1)面、(0001)面、(11−20)面とは結晶学上、これらに等価な面をすべて含む概念である。
【0025】
また、本明細書中、膜中の最低濃度とは、ある膜を膜厚方向に10の領域に等分し、2つの領域の境界部の濃度の中で最も低い濃度と定義される。すなわち、ある膜について特定される9つの境界部の濃度の中で、最も低い濃度と定義される。また、ある膜の平均濃度とは、上記9つの境界部の濃度の平均値で適宜される。
【0026】
(第1の実施の形態)
本実施の形態の半導体装置は、炭化珪素層と、炭化珪素層上に形成され、珪素(Si)、酸素(O)、窒素(N)を主成分とし、窒素の最低濃度が1×1020atoms/cm3以上のゲート絶縁膜と、ゲート絶縁膜上に形成されるゲート電極を有する。
【0027】
ここでは、縦型のMISFETを例に説明する。上記構成を有することにより、ゲート絶縁膜とSiC層との界面準位が低減され、キャリアの移動度が向上する。したがって、オン抵抗が低く駆動力の高いMISFETが実現される。また、ゲート絶縁膜の信頼性が向上し、信頼性の高いMISFETが実現される。
【0028】
図1は、本実施の形態の半導体装置であるMISFETの構成を示す断面図である。このMISFET100は、第1と第2の主面を有するSiC基板12を備えている。図1においては、第1の主面とは図の上側の面であり、第2の主面とは図の下側の面である。このSiC基板12は、不純物濃度5×1018〜1×1019cm−3程度の、例えば窒素(N)をn型不純物として含む六方晶の4H−SiC基板(n+基板)である。
【0029】
このSiC基板12は第1の主面として(000−1)面を備えている。この第1の主面上には、n型不純物の不純物濃度5×1015〜2×1016cm−3程度のn型のn−層14が形成されている。n−層14の膜厚は、例えば5〜10μm程度である。
【0030】
n−層14の一部表面には、p型不純物の不純物濃度1×1017〜5×1017cm−3程度のp型のpウェル領域16が形成されている。pウェル領域16の深さは、例えば0.6μm程度である。
【0031】
pウェル領域16の一部表面には、n型不純物の不純物濃度1×1020程度のn型のソース領域18が形成されている。ソース領域18の深さは、pウェル領域16の深さよりも浅く、例えば0.3μm程度である
【0032】
また、pウェル領域16の一部表面であって、n型のソース領域18の側方に、p型不純物の不純物濃度1×1019〜1×1020cm−3程度のp型のpウェルコンタクト領域20が形成されている。pウェルコンタクト領域20の深さは、pウェル領域16の深さよりも浅く、例えば0.3μm程度である。
【0033】
さらに、pウェル領域16、n−層14の表面に連続的に、これらの領域および層を跨ぐように形成されたゲート絶縁膜28を有している。すなわち、SiC層14の(000−1)面上にゲート絶縁膜28が形成されている。
【0034】
このゲート絶縁膜28は、珪素、酸素、窒素を主成分とする膜であり、膜中の窒素の最低濃度が1×1020atoms/cm3以上である。比誘電率を大きくする観点および信頼性を向上させる観点から、膜中の窒素の最低濃度が1×1021atoms/cm3以上であることがより望ましい。
【0035】
ゲート絶縁膜28の膜厚は、30nm以上100nm以下であることが望ましい。30nm未満ではゲート絶縁膜の初期耐圧や信頼性が劣化する恐れがある。また、100nmより大きいとMISFETの駆動力が劣化する恐れがある。
【0036】
そして、ゲート絶縁膜28上には、ゲート電極30が形成されている。ゲート電極30には、例えばポリシリコン等が適用可能である。ゲート電極30上には、例えば、シリコン酸化膜で形成される層間絶縁膜32が形成されている。
【0037】
そして、ソース領域18と、pウェルコンタクト領域20と電気的に接続されるソース・pウェル共通電極24を備えている。ソース・pウェル共通電極24は、例えば、Niのバリアメタル層24aと、バリアメタル層24a上のAlのメタル層24bとで構成される。Niのバリアメタル層24aとAlのメタル層24bとは反応により合金を形成していてもよい。また、SiC基板12の第2の主面上には、ドレイン電極36が形成されている。
【0038】
なお、本実施の形態において、n型不純物は例えば、窒素(N)が好ましいが、リン(P)、またはヒ素(As)等を適用することも可能である。また、p型不純物は例えば、アルミニウム(Al)が好ましいがボロン(B)等を適用することも可能である。
【0039】
次に本実施の形態の半導体装置の製造方法について説明する。図2〜図4は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0040】
まず、n型不純物としてリンまたは窒素を不純物濃度1×1019cm−3程度含み、例えば、厚さ300μmであり、六方晶系の結晶格子を有する低抵抗の4H−SiC基板12を準備する。そして、SiC基板12の一方の主面である(000−1)面上にエピタキシャル成長法により、n型不純物として、例えば窒素を不純物濃度5×1015cm−3程度含み、厚さが10μm程度の高抵抗のSiC層14を成長させる。
【0041】
次に、適切なマスク材を用いてp型不純物であるアルミニウムをSiC層14にイオン注入し、pウェル領域16を形成する。次に、適切なマスク材を用いてn型不純物であるリンをSiC層14にイオン注入し、ソース領域18を形成する。その後、適切なマスク材を用いてp型不純物であるアルミニウムをSiC層14にイオン注入し、pウェルコンタクト領域20を形成する。この後、例えば1600℃程度の熱処理によりイオン注入した不純物を活性化する。
【0042】
次に、図2に示すように、1250℃のドライ酸化により、SiC層14の(000−1)面に酸化物膜28aを形成する。形成する酸化物膜28aの膜厚は例えば、40nmである。
【0043】
次に、図3に示すように、いわゆるPOA(Post Oxidation Annealing)として、例えば、1200℃の温度で、アンモニアガスを含む雰囲気中で熱処理(アンモニアアニールまたはNH3アニール)し、アンモニア熱窒化を行う。この熱処理により、酸化物膜28aを窒化し、ゲート絶縁膜28を形成する。このとき、酸化物膜の窒化効率をあげる観点から100%のアンモニアガス雰囲気でPOAを行うことが望ましい。
【0044】
熱処理の温度は、800℃以上1350℃以下であることが望ましい。800℃未満であると十分な熱窒化の効果が出ない恐れがある。1350℃より高い温度では、過剰な熱窒化による膜質の劣化が懸念される。熱処理の温度は、高い実効比誘電率および高い信頼性を得る観点から1000℃以上1200℃以下であることがより望ましい。
【0045】
また、アンモニア熱窒化の前に酸化物膜28aを窒素酸化物ガス、例えばN2Oガスで酸窒化して、酸窒化物膜とすることがMISFETの特性向上の観点から望ましい。また、アンモニア熱窒化の前に酸化物膜28aをウェット酸化により追加酸化することがMISFETの特性向上の観点から望ましい。
【0046】
次に、図4に示すように、ゲート絶縁膜28上にポリシリコンを堆積し、適切なマスク材を用いてポリシリコンをパターニングしてゲート電極30を形成する。
【0047】
その後、公知の半導体プロセスにより、層間絶縁膜32、ソース・pウェル共通電極24、ドレイン電極36を形成し、図1に示す縦型のMISFETが製造される。
【0048】
本実施の形態の製造方法によれば、珪素、酸素、窒素を主成分とし、窒素の最低濃度が1×1020atoms/cm3以上のゲート絶縁膜が形成される。したがって、オン抵抗が低く駆動力の高いMISFETが実現される。また、ゲート絶縁膜の信頼性が向上し、信頼性の高いMISFETが実現される。
【0049】
図5は、本実施の形態の半導体装置のゲート絶縁膜の窒素濃度のSIMS分析結果である。横軸はゲート絶縁膜表面からの深さ、縦軸は窒素濃度である。1250℃のドライ酸化で形成した酸化物膜に、800℃、1000℃、1200℃の温度で、100%のアンモニアガス雰囲気中でPOAを行った結果を示している。同時にPOAを行っていない場合の結果も示す。
【0050】
POAを行った場合は、すべて膜中の窒素の最低濃度が1×1020atoms/cm3以上となっている。また、膜の深さ方向に比較的均質な窒素濃度分布となっている。特に、1000℃以上の場合は、膜中の窒素の最低濃度が1×1021atoms/cm3以上となっている。
【0051】
膜中の窒素の平均濃度は、1000℃および1200℃いずれの場合も1×1021atoms/cm3以上1×1022atoms/cm3以下の範囲にある。
【0052】
図6はN2Oガス雰囲気でPOAを行った場合のゲート絶縁膜の窒素濃度のSIMS分析結果である。1250℃のドライ酸化で形成した酸化物膜に対し、1250℃でN2O酸窒化をPOAとして行った結果を示している。この場合には、アンモニアガス雰囲気のPOAの場合と異なり、ゲート絶縁膜とSiC層の界面近傍に窒素濃度のピークがある。そして、このピークの部分のみで、窒素の濃度が1×1020atoms/cm3以上となっている。
【0053】
図7、図8、図9は本実施の形態の界面準位低減効果を示す図である。横軸はEc−Eであらわされる界面準位の深さ、縦軸は界面準位密度である。また、図7は、POAが100%アンモニアガス雰囲気の場合(NH3アニール)である。図8は、POAが100%N2Oガス雰囲気の後、100%アンモニアガス雰囲気で行った場合(N2Oアニール+NH3アニール)である。図9は、ドライ酸化後に900℃のウェット酸化を行い、その後、POAを100%アンモニアガス雰囲気で行った場合(ウェット酸化+NH3アニール)である。
【0054】
いずれの場合も、アンモニアガス雰囲気でのPOAで界面準位密度が低下する。特に、高温でPOAを行った場合で界面準位密度の低下が顕著である。
【0055】
図10は、本実施の形態のMISFET特性を示す図である。図10(a)が反転チャネル移動度のNH3アニール温度依存性、図10(b)がドレイン電流のNH3アニール温度依存性である。それぞれ、ドライ酸化後のPOAがNH3アニールの場合、ドライ酸化後のPOAがN2Oアニール+NH3アニールの場合、ドライ酸化後にウェット酸化+NH3アニールを行った場合についてのデータを示している。
【0056】
特に、POAがN2Oアニール+NH3アニールの場合と、ウェット酸化+NH3アニールの場合に反転チャネル移動度の増大と、ドレイン電流の増大が顕著である。このように、ドライ酸化とNH3アニールの間に、N2Oアニールまたはウェット酸化を行うことが、MISFETの特性向上の観点から望ましい。
【0057】
なお、ドライ酸化とNH3アニールの間に、N2Oアニールまたはウェット酸化を行った場合でも、ゲート絶縁膜中の窒素の最低濃度が1×1020atoms/cm3以上となる。すなわち、図5で示したと同様の窒素濃度分布が実現される。
【0058】
図11は、本実施の形態におけるゲート絶縁膜の実効比誘電率を示す図である。ドライ酸化後のPOAがNH3アニールの場合、ドライ酸化後のPOAがN2Oアニール+NH3アニールの場合、ドライ酸化後にウェット酸化+NH3アニールを行った場合についてのデータを示している。
【0059】
いずれの場合も、NH3アニールが高温になるほど、実効比誘電率が高くなる。このように、実効比誘電率が高くなることで、MISFETの駆動能力を向上させることが可能になる。あるいは、MISFETの駆動能力を維持したままでゲート絶縁膜を厚膜化し、ゲート絶縁膜の信頼性を向上させることも可能となる。
【0060】
図11からも明らかなように、特に、ドライ酸化後にウェット酸化+NH3アニールを行った場合の実効比誘電率の上昇が著しい。したがって、実効比誘電率を向上させる観点から、ドライ酸化後にウェット酸化+NH3アニールを行うことが望ましい。
【0061】
図12は、本実施の形態のゲート絶縁膜のTDDB特性を示す図である。図12(a)はドライ酸化後のPOAが1200℃、100%NH3アニールの場合、図12(b)はドライ酸化後に900℃ウェット酸化+1200℃、100%NH3アニールを行った場合である。比較のためNH3アニールを行わない場合も示している。
【0062】
いずれも、室温における定電流TDDB(Time Dependent Dielectric Breakdown)測定の結果である。ストレス電流密度を7mA/cm2として評価している。ゲート電極にはAlを用いている。いずれの場合も、ワイブル分布曲線が、NH3アニールを行わない場合に比べ、高Qbd側に分布している。したがって、NH3アニールによりゲート絶縁膜の信頼性が向上することがわかる。
【0063】
以上のように、酸素原子を含まないアンモニアガスによるPOAにより、窒素が高濃度にかつ均一に分布するゲート絶縁膜が実現される。このため、低オン抵抗、かつ信頼性にも優れたMISFETが実現される。
【0064】
また、100%のアンモニアガスを用いる場合、例えば、酸素ガスとアンモニアガスを混合するようなアニールに比べ、爆発の危険が少なく安全性、工業生産性に優れるという利点もある。
【0065】
また、NH3アニールの際に、アンモニアガスのパージを行う温度を適切にコントロールすれば、アンモニアガス中の水素により、ゲート絶縁膜とSiC層の界面およびゲート絶縁膜中に存在する未結合種の水素終端の程度を制御することが可能となる。すなわち、低温でパージを行えば終端量が多くなり、高温でパージすれば終端量が少なくなる。したがって、フラットバンドシフト量を可変にし、MISFETのVthの制御が可能となるという利点がある。
【0066】
(第2の実施の形態)
本実施の形態の半導体装置は、第1の実施の形態ではSiC層の(000−1)面上にゲート絶縁膜が形成されているのに対し、SiC層の(0001)面上にゲート絶縁膜が形成されている点で異なっている。この点以外は、第1の実施の形態と同様である。したがって、第1の実施の形態と重複する内容については記載を省略する。
【0067】
SiC基板の(0001)面上にSiC層をエピタキシャル成長させること以外は、第1の実施の形態と同様の方法で、本実施の形態の半導体装置を製造することが可能である。
【0068】
図13、図14は、本実施の形態の半導体装置のゲート絶縁膜の窒素濃度のSIMS分析結果である。図13は、1350℃ドライ酸化後のPOAが900℃、100%NH3アニールの場合、図14は、1350℃ドライ酸化後のPOAが1200℃、100%NH3アニールの場合である。図15は、POAを行わない場合のゲート絶縁膜の窒素濃度のSIMS分析結果である。
【0069】
POAが900℃、1200℃いずれの場合にも、膜中の窒素の最低濃度が1×1020atoms/cm3以上となっている。また、膜の深さ方向に比較的均質な窒素濃度分布となっている。特に、1200℃以上の場合は、膜中の窒素の最低濃度が1×1021atoms/cm3以上となっている。また、膜中の窒素の平均濃度は、いずれの場合も1×1021atoms/cm3以上1×1022atoms/cm3以下の範囲にある。
【0070】
図16は、本実施の形態のMISFET特性を示す図である。図13、図14のゲート絶縁膜を用いている。図16より明らかなように、NH3アニールにより反転チャネル移動度が向上する。
【0071】
図17は、本実施の形態のゲート絶縁膜のTDDB特性を示す図である。ドライ酸化後のPOAが1200℃、100%NH3アニールの場合と、ドライ酸化後のPOAが1350℃、100%N2Oガス雰囲気の後、1200℃、100%NH3アニールをする場合を比較している。
【0072】
膜厚はいずれも約40nmである。室温における定電流TDDB(Time Dependent Dielectric Breakdown)測定の結果である。ストレス電流密度を7mA/cm2として評価している。ゲート電極にはAlを用いている。
【0073】
いずれの場合も、高いQbd値が得られるが、特に、POAがN2Oアニール+NH3アニールの場合でゲート絶縁膜の信頼性の向上が顕著である。したがって、SiC層の(0001)面上に、ゲート絶縁膜を形成する場合には、ドライ酸化と、ドライ酸化後のN2O酸窒化により酸窒化物膜を形成し、その後、アンモニアガスを含む雰囲気中で熱処理することが望ましい。なお、図17では図示しないが、POAを行わない場合のQbdは、POAが1200℃、100%NH3アニールの場合と比べ、2桁程度低くなる。
【0074】
(第3の実施の形態)
本実施の形態の半導体装置は、ゲート絶縁膜とゲート電極がSiC層に形成された溝(トレンチ)側面の(11−20)面上に設けられる縦型MISFETである点で、第1の実施の形態と異なっている。そして、この点以外は、第1の実施の形態と同様である。したがって、第1の実施の形態と重複する内容については記載を省略する。
【0075】
図18は、本実施の形態の半導体装置であるMISFETの構成を示す断面図である。図に示すように、MISFET200のゲート絶縁膜28が、SiC層14に設けられたトレンチの側面上に設けられている。このトレンチ側面は(11−20)面である。そして、ゲート絶縁膜28上に、トレンチに埋め込まれる形でゲート電極30が形成されている。
【0076】
MISFET200においても、珪素、酸素、窒素を主成分とするゲート絶縁膜中の窒素の最低濃度を1×1020atoms/cm3以上であることで、ゲート絶縁膜とSiC層との界面準位が低減され、キャリアの移動度が向上する。したがって、オン抵抗が低く駆動力の高いMISFETが実現される。また、ゲート絶縁膜の信頼性が向上し、信頼性の高いMISFETが実現される。また、チャネル領域をトレンチ側面に設けることで、MISFETの微細化を図ることが可能となる。
【0077】
窒素の最低濃度を1×1020atoms/cm3以上とするゲート絶縁膜28は、第1または第2の実施の形態で記載した製造方法で形成可能である。
【0078】
(第4の実施の形態)
本実施の形態の半導体装置は、第1または第2の実施の形態において、SiC基板がn型であるのに対し、p型でありIGBT(Insulated Gate Bipolar Transistor)を構成する。SiC基板の不純物タイプが異なる点以外は第1または第2の実施の形態と同様であるので、重複する記載を省略する。
【0079】
図19は、本実施の形態の半導体装置であるIGBTの構成を示す断面図である。このIGBT300は、第1と第2の主面を有するSiC基板52を備えている。図19においては、第1の主面とは図の上側の面であり、第2の主面とは図の下側の面である。このSiC基板52は、不純物濃度5×1018〜1×1019cm−3程度の、例えばAlをp型不純物として含む六方晶の4H−SiC基板(p+基板)である。
【0080】
また、本実施の形態の半導体装置の製造方法は、準備するSiC基板が、例えばAlをp型不純物として含む六方晶の4H−SiC基板(p+基板)であること以外は第1または第2の実施の形態と同様である。したがって、本実施の形態の半導体装置によれば、オン抵抗が低く駆動力の高いIGBTが実現される。また、ゲート絶縁膜の信頼性が向上し、信頼性の高いIGBTが実現される。低オン抵抗、かつ信頼性にも優れたIGBTを製造することが可能となる。
【0081】
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置、半導体装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置、半導体装置の製造方法等に関わる要素を適宜選択して用いることができる。
【0082】
例えば、実施の形態では100%のアンモニアガス雰囲気中でのアニールを例に説明したが、アンモニアガスを例えばN2ガス等で希釈してアニールを行っても構わない。
【0083】
また、実施の形態においては、窒素酸化物ガスとして、N2Oガスを用いる場合を例に説明したが、NOガス、NO2ガス等を用いることも可能である。
【0084】
また、アンモニアアニール前の酸化物膜は、ドライ酸化や、パイロジニック法によるウェット酸化による形成に限られず、例えば、H2Oのバブリングによるウェット酸化法、CVD法、スパッタ法、ALD法等による形成であっても構わない。また、アンモニアアニール前の酸窒化物膜も、ドライ酸化と窒素酸化物ガスによる酸窒化による形成に限られず、CVD法、スパッタ法、ALD法等による形成であっても構わない。
【0085】
また、実施の形態においては、電子をキャリアとするn型MOSFET、n型IGBTについて説明したが、本発明は、正孔をキャリアとするp型MOSFET、p型IGBTにも適用可能である。
【0086】
また、ゲート電極としてポリシリコンを材料とする場合を例に説明したが、その他の半導体、金属、金属シリサイドまたはこれらから選ばれる材料の積層構造を適用することが可能である。
【0087】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置、半導体装置の製造方法が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
【符号の説明】
【0088】
12 炭化珪素基板
14 n−層
16 pウェル領域
18 ソース領域
20 pウェルコンタクト領域
24 ソース・pウェル共通電極
28 ゲート絶縁膜
28a 酸化物膜
30 ゲート電極
32 層間絶縁膜
36 ドレイン電極
100 MISFET
200 MISFET
300 IGBT
【技術分野】
【0001】
本発明は、炭化珪素(SiC)を用いた半導体装置に関する。
【背景技術】
【0002】
次世代のパワー半導体デバイス材料として炭化珪素(以下、SiCとも記述する)が期待されている。SiCはSiと比較して、バンドギャップが3倍、破壊電界強度が約10倍、及び熱伝導率が約3倍と優れた物性を有する。この特性を活用すれば超低損失かつ高温動作可能なパワー半導体デバイスを実現することができる。
【0003】
このような、SiCの特性を利用した高耐圧半導体デバイスとして例えば、縦型のMISFETやIGBTがあげられる。MISFETやIGBTでは、デバイスの高性能化のために、チャネルの移動度を上げ低オン抵抗を実現することが要求される。
【0004】
もっとも、SiC上に形成されるゲート絶縁膜とSiCとの界面、特に熱酸化膜との界面には界面準位が形成されやすい。このため、チャネルの移動度が低下するという問題がある。
【0005】
特許文献1には、SiCとゲート絶縁膜の界面近傍に窒素濃度のピークを有する半導体装置が記載されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2006−210818号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
デバイスの高性能化のためには、さらなるチャネルの移動度の向上が必要とされる。それとともに、ゲート絶縁膜の信頼性の向上も要求される。
【0008】
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、SiCを用いた、低オン抵抗、かつ信頼性にも優れた半導体装置および半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【0009】
本発明の第1の態様の半導体装置は、炭化珪素層と、前記炭化珪素層上に形成され、珪素、酸素、窒素を主成分とし、窒素の最低濃度が1×1020atoms/cm3以上のゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極を有することを特徴とする。
【0010】
上記態様の半導体装置において、前記ゲート絶縁膜が、前記炭化珪素層の(000−1)面または(0001)面上に形成されることが望ましい。
【0011】
上記態様の半導体装置において、前記ゲート絶縁膜が前記炭化珪素層に形成される溝側面の(11−20)面上に形成されることが望ましい。
【0012】
上記態様の半導体装置において、前記ゲート絶縁膜がMISFETまたはIGBTのゲート絶縁膜であることが望ましい。
【0013】
上記態様の半導体装置において、前記ゲート絶縁膜の膜厚が30nm以上100nm以下であることが望ましい。
【0014】
本発明の第2の態様の半導体装置の製造方法は、炭化珪素層の(000−1)面または(11−20)面上に酸化物膜または酸窒化物膜を形成する工程と、前記酸化物膜または前記酸窒化物膜の形成後に、アンモニアガスを含む雰囲気中で熱処理しゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程を有することを特徴とする。
【0015】
上記第2の態様の半導体装置の製造方法において、前記酸化物膜の形成は、ドライ酸化と前記ドライ酸化後のウェット酸化によることが望ましい。
【0016】
上記第2の態様の半導体装置の製造方法において、前記酸窒化物膜の形成は、ドライ酸化と前記ドライ酸化後の窒素酸化物ガスによる酸窒化によることが望ましい。
【0017】
本発明の第3の態様の半導体装置の製造方法は、炭化珪素層の(0001)面上に、ドライ酸化と前記ドライ酸化後の窒素酸化物ガスによる酸窒化により酸窒化物膜を形成する工程と、前記酸窒化物膜の形成後に、アンモニアガスを含む雰囲気中で熱処理しゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程を有することを特徴とする。
【0018】
上記第2または第3の態様の半導体装置の製造方法において、前記熱処理が800℃以上1350℃以下の温度で行われることが望ましい。
【発明の効果】
【0019】
本発明によれば、SiCを用いた、低オン抵抗、かつ信頼性にも優れた半導体装置および半導体装置の製造方法を提供することが可能となる。
【図面の簡単な説明】
【0020】
【図1】第1の実施の形態の半導体装置であるMISFETの構成を示す断面図である。
【図2】第1の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図3】第1の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図4】第1の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図5】第1の実施の形態の半導体装置のゲート絶縁膜の窒素濃度のSIMS分析結果である。
【図6】N2Oガス雰囲気でPOAを行った場合のゲート絶縁膜の窒素濃度のSIMS分析結果である。
【図7】第1の実施の形態の界面準位低減効果を示す図である。
【図8】第1の実施の形態の界面準位低減効果を示す図である。
【図9】第1の実施の形態の界面準位低減効果を示す図である。
【図10】第1の実施の形態のMISFET特性を示す図である。
【図11】第1の実施の形態におけるゲート絶縁膜の実効比誘電率を示す図である。
【図12】第1の実施の形態のゲート絶縁膜のTDDB特性を示す図である。
【図13】第2の実施の形態の半導体装置のゲート絶縁膜の窒素濃度のSIMS分析結果である。
【図14】第2の実施の形態の半導体装置のゲート絶縁膜の窒素濃度のSIMS分析結果である。
【図15】POAを行わない場合のゲート絶縁膜の窒素濃度のSIMS分析結果である。
【図16】第2の実施の形態のMISFET特性を示す図である。
【図17】第2の実施の形態のゲート絶縁膜のTDDB特性を示す図である。
【図18】第3の実施の形態の半導体装置であるMISFETの構成を示す断面図である。
【図19】第4の実施の形態の半導体装置であるIGBTの構成を示す断面図である。
【発明を実施するための形態】
【0021】
以下、図面を参照しつつ本発明の実施の形態を説明する。本明細書中、同一または類似の構成要素には同一の符号を付すものとする。
【0022】
なお、本明細書中、珪素、酸素、窒素を主成分とするゲート絶縁膜とは、膜中の珪素、酸素、窒素以外の元素量が、珪素、酸素、窒素よりも少量であるゲート絶縁膜を意味する。
【0023】
また、本明細書中、ドライ酸化とは、半導体層等を酸素ガスのみ、または、酸素ガスを不活性ガス等で希釈して熱酸化する処理を意味する。また、ウェット酸化とは、少なくとも酸素ガスと水蒸気を含む雰囲気中で熱酸化する処理を意味する。例えば、パイロジェニック酸化法が具体例としてあげられる。
【0024】
また、本明細書中、(000−1)面、(0001)面、(11−20)面とは結晶学上、これらに等価な面をすべて含む概念である。
【0025】
また、本明細書中、膜中の最低濃度とは、ある膜を膜厚方向に10の領域に等分し、2つの領域の境界部の濃度の中で最も低い濃度と定義される。すなわち、ある膜について特定される9つの境界部の濃度の中で、最も低い濃度と定義される。また、ある膜の平均濃度とは、上記9つの境界部の濃度の平均値で適宜される。
【0026】
(第1の実施の形態)
本実施の形態の半導体装置は、炭化珪素層と、炭化珪素層上に形成され、珪素(Si)、酸素(O)、窒素(N)を主成分とし、窒素の最低濃度が1×1020atoms/cm3以上のゲート絶縁膜と、ゲート絶縁膜上に形成されるゲート電極を有する。
【0027】
ここでは、縦型のMISFETを例に説明する。上記構成を有することにより、ゲート絶縁膜とSiC層との界面準位が低減され、キャリアの移動度が向上する。したがって、オン抵抗が低く駆動力の高いMISFETが実現される。また、ゲート絶縁膜の信頼性が向上し、信頼性の高いMISFETが実現される。
【0028】
図1は、本実施の形態の半導体装置であるMISFETの構成を示す断面図である。このMISFET100は、第1と第2の主面を有するSiC基板12を備えている。図1においては、第1の主面とは図の上側の面であり、第2の主面とは図の下側の面である。このSiC基板12は、不純物濃度5×1018〜1×1019cm−3程度の、例えば窒素(N)をn型不純物として含む六方晶の4H−SiC基板(n+基板)である。
【0029】
このSiC基板12は第1の主面として(000−1)面を備えている。この第1の主面上には、n型不純物の不純物濃度5×1015〜2×1016cm−3程度のn型のn−層14が形成されている。n−層14の膜厚は、例えば5〜10μm程度である。
【0030】
n−層14の一部表面には、p型不純物の不純物濃度1×1017〜5×1017cm−3程度のp型のpウェル領域16が形成されている。pウェル領域16の深さは、例えば0.6μm程度である。
【0031】
pウェル領域16の一部表面には、n型不純物の不純物濃度1×1020程度のn型のソース領域18が形成されている。ソース領域18の深さは、pウェル領域16の深さよりも浅く、例えば0.3μm程度である
【0032】
また、pウェル領域16の一部表面であって、n型のソース領域18の側方に、p型不純物の不純物濃度1×1019〜1×1020cm−3程度のp型のpウェルコンタクト領域20が形成されている。pウェルコンタクト領域20の深さは、pウェル領域16の深さよりも浅く、例えば0.3μm程度である。
【0033】
さらに、pウェル領域16、n−層14の表面に連続的に、これらの領域および層を跨ぐように形成されたゲート絶縁膜28を有している。すなわち、SiC層14の(000−1)面上にゲート絶縁膜28が形成されている。
【0034】
このゲート絶縁膜28は、珪素、酸素、窒素を主成分とする膜であり、膜中の窒素の最低濃度が1×1020atoms/cm3以上である。比誘電率を大きくする観点および信頼性を向上させる観点から、膜中の窒素の最低濃度が1×1021atoms/cm3以上であることがより望ましい。
【0035】
ゲート絶縁膜28の膜厚は、30nm以上100nm以下であることが望ましい。30nm未満ではゲート絶縁膜の初期耐圧や信頼性が劣化する恐れがある。また、100nmより大きいとMISFETの駆動力が劣化する恐れがある。
【0036】
そして、ゲート絶縁膜28上には、ゲート電極30が形成されている。ゲート電極30には、例えばポリシリコン等が適用可能である。ゲート電極30上には、例えば、シリコン酸化膜で形成される層間絶縁膜32が形成されている。
【0037】
そして、ソース領域18と、pウェルコンタクト領域20と電気的に接続されるソース・pウェル共通電極24を備えている。ソース・pウェル共通電極24は、例えば、Niのバリアメタル層24aと、バリアメタル層24a上のAlのメタル層24bとで構成される。Niのバリアメタル層24aとAlのメタル層24bとは反応により合金を形成していてもよい。また、SiC基板12の第2の主面上には、ドレイン電極36が形成されている。
【0038】
なお、本実施の形態において、n型不純物は例えば、窒素(N)が好ましいが、リン(P)、またはヒ素(As)等を適用することも可能である。また、p型不純物は例えば、アルミニウム(Al)が好ましいがボロン(B)等を適用することも可能である。
【0039】
次に本実施の形態の半導体装置の製造方法について説明する。図2〜図4は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0040】
まず、n型不純物としてリンまたは窒素を不純物濃度1×1019cm−3程度含み、例えば、厚さ300μmであり、六方晶系の結晶格子を有する低抵抗の4H−SiC基板12を準備する。そして、SiC基板12の一方の主面である(000−1)面上にエピタキシャル成長法により、n型不純物として、例えば窒素を不純物濃度5×1015cm−3程度含み、厚さが10μm程度の高抵抗のSiC層14を成長させる。
【0041】
次に、適切なマスク材を用いてp型不純物であるアルミニウムをSiC層14にイオン注入し、pウェル領域16を形成する。次に、適切なマスク材を用いてn型不純物であるリンをSiC層14にイオン注入し、ソース領域18を形成する。その後、適切なマスク材を用いてp型不純物であるアルミニウムをSiC層14にイオン注入し、pウェルコンタクト領域20を形成する。この後、例えば1600℃程度の熱処理によりイオン注入した不純物を活性化する。
【0042】
次に、図2に示すように、1250℃のドライ酸化により、SiC層14の(000−1)面に酸化物膜28aを形成する。形成する酸化物膜28aの膜厚は例えば、40nmである。
【0043】
次に、図3に示すように、いわゆるPOA(Post Oxidation Annealing)として、例えば、1200℃の温度で、アンモニアガスを含む雰囲気中で熱処理(アンモニアアニールまたはNH3アニール)し、アンモニア熱窒化を行う。この熱処理により、酸化物膜28aを窒化し、ゲート絶縁膜28を形成する。このとき、酸化物膜の窒化効率をあげる観点から100%のアンモニアガス雰囲気でPOAを行うことが望ましい。
【0044】
熱処理の温度は、800℃以上1350℃以下であることが望ましい。800℃未満であると十分な熱窒化の効果が出ない恐れがある。1350℃より高い温度では、過剰な熱窒化による膜質の劣化が懸念される。熱処理の温度は、高い実効比誘電率および高い信頼性を得る観点から1000℃以上1200℃以下であることがより望ましい。
【0045】
また、アンモニア熱窒化の前に酸化物膜28aを窒素酸化物ガス、例えばN2Oガスで酸窒化して、酸窒化物膜とすることがMISFETの特性向上の観点から望ましい。また、アンモニア熱窒化の前に酸化物膜28aをウェット酸化により追加酸化することがMISFETの特性向上の観点から望ましい。
【0046】
次に、図4に示すように、ゲート絶縁膜28上にポリシリコンを堆積し、適切なマスク材を用いてポリシリコンをパターニングしてゲート電極30を形成する。
【0047】
その後、公知の半導体プロセスにより、層間絶縁膜32、ソース・pウェル共通電極24、ドレイン電極36を形成し、図1に示す縦型のMISFETが製造される。
【0048】
本実施の形態の製造方法によれば、珪素、酸素、窒素を主成分とし、窒素の最低濃度が1×1020atoms/cm3以上のゲート絶縁膜が形成される。したがって、オン抵抗が低く駆動力の高いMISFETが実現される。また、ゲート絶縁膜の信頼性が向上し、信頼性の高いMISFETが実現される。
【0049】
図5は、本実施の形態の半導体装置のゲート絶縁膜の窒素濃度のSIMS分析結果である。横軸はゲート絶縁膜表面からの深さ、縦軸は窒素濃度である。1250℃のドライ酸化で形成した酸化物膜に、800℃、1000℃、1200℃の温度で、100%のアンモニアガス雰囲気中でPOAを行った結果を示している。同時にPOAを行っていない場合の結果も示す。
【0050】
POAを行った場合は、すべて膜中の窒素の最低濃度が1×1020atoms/cm3以上となっている。また、膜の深さ方向に比較的均質な窒素濃度分布となっている。特に、1000℃以上の場合は、膜中の窒素の最低濃度が1×1021atoms/cm3以上となっている。
【0051】
膜中の窒素の平均濃度は、1000℃および1200℃いずれの場合も1×1021atoms/cm3以上1×1022atoms/cm3以下の範囲にある。
【0052】
図6はN2Oガス雰囲気でPOAを行った場合のゲート絶縁膜の窒素濃度のSIMS分析結果である。1250℃のドライ酸化で形成した酸化物膜に対し、1250℃でN2O酸窒化をPOAとして行った結果を示している。この場合には、アンモニアガス雰囲気のPOAの場合と異なり、ゲート絶縁膜とSiC層の界面近傍に窒素濃度のピークがある。そして、このピークの部分のみで、窒素の濃度が1×1020atoms/cm3以上となっている。
【0053】
図7、図8、図9は本実施の形態の界面準位低減効果を示す図である。横軸はEc−Eであらわされる界面準位の深さ、縦軸は界面準位密度である。また、図7は、POAが100%アンモニアガス雰囲気の場合(NH3アニール)である。図8は、POAが100%N2Oガス雰囲気の後、100%アンモニアガス雰囲気で行った場合(N2Oアニール+NH3アニール)である。図9は、ドライ酸化後に900℃のウェット酸化を行い、その後、POAを100%アンモニアガス雰囲気で行った場合(ウェット酸化+NH3アニール)である。
【0054】
いずれの場合も、アンモニアガス雰囲気でのPOAで界面準位密度が低下する。特に、高温でPOAを行った場合で界面準位密度の低下が顕著である。
【0055】
図10は、本実施の形態のMISFET特性を示す図である。図10(a)が反転チャネル移動度のNH3アニール温度依存性、図10(b)がドレイン電流のNH3アニール温度依存性である。それぞれ、ドライ酸化後のPOAがNH3アニールの場合、ドライ酸化後のPOAがN2Oアニール+NH3アニールの場合、ドライ酸化後にウェット酸化+NH3アニールを行った場合についてのデータを示している。
【0056】
特に、POAがN2Oアニール+NH3アニールの場合と、ウェット酸化+NH3アニールの場合に反転チャネル移動度の増大と、ドレイン電流の増大が顕著である。このように、ドライ酸化とNH3アニールの間に、N2Oアニールまたはウェット酸化を行うことが、MISFETの特性向上の観点から望ましい。
【0057】
なお、ドライ酸化とNH3アニールの間に、N2Oアニールまたはウェット酸化を行った場合でも、ゲート絶縁膜中の窒素の最低濃度が1×1020atoms/cm3以上となる。すなわち、図5で示したと同様の窒素濃度分布が実現される。
【0058】
図11は、本実施の形態におけるゲート絶縁膜の実効比誘電率を示す図である。ドライ酸化後のPOAがNH3アニールの場合、ドライ酸化後のPOAがN2Oアニール+NH3アニールの場合、ドライ酸化後にウェット酸化+NH3アニールを行った場合についてのデータを示している。
【0059】
いずれの場合も、NH3アニールが高温になるほど、実効比誘電率が高くなる。このように、実効比誘電率が高くなることで、MISFETの駆動能力を向上させることが可能になる。あるいは、MISFETの駆動能力を維持したままでゲート絶縁膜を厚膜化し、ゲート絶縁膜の信頼性を向上させることも可能となる。
【0060】
図11からも明らかなように、特に、ドライ酸化後にウェット酸化+NH3アニールを行った場合の実効比誘電率の上昇が著しい。したがって、実効比誘電率を向上させる観点から、ドライ酸化後にウェット酸化+NH3アニールを行うことが望ましい。
【0061】
図12は、本実施の形態のゲート絶縁膜のTDDB特性を示す図である。図12(a)はドライ酸化後のPOAが1200℃、100%NH3アニールの場合、図12(b)はドライ酸化後に900℃ウェット酸化+1200℃、100%NH3アニールを行った場合である。比較のためNH3アニールを行わない場合も示している。
【0062】
いずれも、室温における定電流TDDB(Time Dependent Dielectric Breakdown)測定の結果である。ストレス電流密度を7mA/cm2として評価している。ゲート電極にはAlを用いている。いずれの場合も、ワイブル分布曲線が、NH3アニールを行わない場合に比べ、高Qbd側に分布している。したがって、NH3アニールによりゲート絶縁膜の信頼性が向上することがわかる。
【0063】
以上のように、酸素原子を含まないアンモニアガスによるPOAにより、窒素が高濃度にかつ均一に分布するゲート絶縁膜が実現される。このため、低オン抵抗、かつ信頼性にも優れたMISFETが実現される。
【0064】
また、100%のアンモニアガスを用いる場合、例えば、酸素ガスとアンモニアガスを混合するようなアニールに比べ、爆発の危険が少なく安全性、工業生産性に優れるという利点もある。
【0065】
また、NH3アニールの際に、アンモニアガスのパージを行う温度を適切にコントロールすれば、アンモニアガス中の水素により、ゲート絶縁膜とSiC層の界面およびゲート絶縁膜中に存在する未結合種の水素終端の程度を制御することが可能となる。すなわち、低温でパージを行えば終端量が多くなり、高温でパージすれば終端量が少なくなる。したがって、フラットバンドシフト量を可変にし、MISFETのVthの制御が可能となるという利点がある。
【0066】
(第2の実施の形態)
本実施の形態の半導体装置は、第1の実施の形態ではSiC層の(000−1)面上にゲート絶縁膜が形成されているのに対し、SiC層の(0001)面上にゲート絶縁膜が形成されている点で異なっている。この点以外は、第1の実施の形態と同様である。したがって、第1の実施の形態と重複する内容については記載を省略する。
【0067】
SiC基板の(0001)面上にSiC層をエピタキシャル成長させること以外は、第1の実施の形態と同様の方法で、本実施の形態の半導体装置を製造することが可能である。
【0068】
図13、図14は、本実施の形態の半導体装置のゲート絶縁膜の窒素濃度のSIMS分析結果である。図13は、1350℃ドライ酸化後のPOAが900℃、100%NH3アニールの場合、図14は、1350℃ドライ酸化後のPOAが1200℃、100%NH3アニールの場合である。図15は、POAを行わない場合のゲート絶縁膜の窒素濃度のSIMS分析結果である。
【0069】
POAが900℃、1200℃いずれの場合にも、膜中の窒素の最低濃度が1×1020atoms/cm3以上となっている。また、膜の深さ方向に比較的均質な窒素濃度分布となっている。特に、1200℃以上の場合は、膜中の窒素の最低濃度が1×1021atoms/cm3以上となっている。また、膜中の窒素の平均濃度は、いずれの場合も1×1021atoms/cm3以上1×1022atoms/cm3以下の範囲にある。
【0070】
図16は、本実施の形態のMISFET特性を示す図である。図13、図14のゲート絶縁膜を用いている。図16より明らかなように、NH3アニールにより反転チャネル移動度が向上する。
【0071】
図17は、本実施の形態のゲート絶縁膜のTDDB特性を示す図である。ドライ酸化後のPOAが1200℃、100%NH3アニールの場合と、ドライ酸化後のPOAが1350℃、100%N2Oガス雰囲気の後、1200℃、100%NH3アニールをする場合を比較している。
【0072】
膜厚はいずれも約40nmである。室温における定電流TDDB(Time Dependent Dielectric Breakdown)測定の結果である。ストレス電流密度を7mA/cm2として評価している。ゲート電極にはAlを用いている。
【0073】
いずれの場合も、高いQbd値が得られるが、特に、POAがN2Oアニール+NH3アニールの場合でゲート絶縁膜の信頼性の向上が顕著である。したがって、SiC層の(0001)面上に、ゲート絶縁膜を形成する場合には、ドライ酸化と、ドライ酸化後のN2O酸窒化により酸窒化物膜を形成し、その後、アンモニアガスを含む雰囲気中で熱処理することが望ましい。なお、図17では図示しないが、POAを行わない場合のQbdは、POAが1200℃、100%NH3アニールの場合と比べ、2桁程度低くなる。
【0074】
(第3の実施の形態)
本実施の形態の半導体装置は、ゲート絶縁膜とゲート電極がSiC層に形成された溝(トレンチ)側面の(11−20)面上に設けられる縦型MISFETである点で、第1の実施の形態と異なっている。そして、この点以外は、第1の実施の形態と同様である。したがって、第1の実施の形態と重複する内容については記載を省略する。
【0075】
図18は、本実施の形態の半導体装置であるMISFETの構成を示す断面図である。図に示すように、MISFET200のゲート絶縁膜28が、SiC層14に設けられたトレンチの側面上に設けられている。このトレンチ側面は(11−20)面である。そして、ゲート絶縁膜28上に、トレンチに埋め込まれる形でゲート電極30が形成されている。
【0076】
MISFET200においても、珪素、酸素、窒素を主成分とするゲート絶縁膜中の窒素の最低濃度を1×1020atoms/cm3以上であることで、ゲート絶縁膜とSiC層との界面準位が低減され、キャリアの移動度が向上する。したがって、オン抵抗が低く駆動力の高いMISFETが実現される。また、ゲート絶縁膜の信頼性が向上し、信頼性の高いMISFETが実現される。また、チャネル領域をトレンチ側面に設けることで、MISFETの微細化を図ることが可能となる。
【0077】
窒素の最低濃度を1×1020atoms/cm3以上とするゲート絶縁膜28は、第1または第2の実施の形態で記載した製造方法で形成可能である。
【0078】
(第4の実施の形態)
本実施の形態の半導体装置は、第1または第2の実施の形態において、SiC基板がn型であるのに対し、p型でありIGBT(Insulated Gate Bipolar Transistor)を構成する。SiC基板の不純物タイプが異なる点以外は第1または第2の実施の形態と同様であるので、重複する記載を省略する。
【0079】
図19は、本実施の形態の半導体装置であるIGBTの構成を示す断面図である。このIGBT300は、第1と第2の主面を有するSiC基板52を備えている。図19においては、第1の主面とは図の上側の面であり、第2の主面とは図の下側の面である。このSiC基板52は、不純物濃度5×1018〜1×1019cm−3程度の、例えばAlをp型不純物として含む六方晶の4H−SiC基板(p+基板)である。
【0080】
また、本実施の形態の半導体装置の製造方法は、準備するSiC基板が、例えばAlをp型不純物として含む六方晶の4H−SiC基板(p+基板)であること以外は第1または第2の実施の形態と同様である。したがって、本実施の形態の半導体装置によれば、オン抵抗が低く駆動力の高いIGBTが実現される。また、ゲート絶縁膜の信頼性が向上し、信頼性の高いIGBTが実現される。低オン抵抗、かつ信頼性にも優れたIGBTを製造することが可能となる。
【0081】
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置、半導体装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置、半導体装置の製造方法等に関わる要素を適宜選択して用いることができる。
【0082】
例えば、実施の形態では100%のアンモニアガス雰囲気中でのアニールを例に説明したが、アンモニアガスを例えばN2ガス等で希釈してアニールを行っても構わない。
【0083】
また、実施の形態においては、窒素酸化物ガスとして、N2Oガスを用いる場合を例に説明したが、NOガス、NO2ガス等を用いることも可能である。
【0084】
また、アンモニアアニール前の酸化物膜は、ドライ酸化や、パイロジニック法によるウェット酸化による形成に限られず、例えば、H2Oのバブリングによるウェット酸化法、CVD法、スパッタ法、ALD法等による形成であっても構わない。また、アンモニアアニール前の酸窒化物膜も、ドライ酸化と窒素酸化物ガスによる酸窒化による形成に限られず、CVD法、スパッタ法、ALD法等による形成であっても構わない。
【0085】
また、実施の形態においては、電子をキャリアとするn型MOSFET、n型IGBTについて説明したが、本発明は、正孔をキャリアとするp型MOSFET、p型IGBTにも適用可能である。
【0086】
また、ゲート電極としてポリシリコンを材料とする場合を例に説明したが、その他の半導体、金属、金属シリサイドまたはこれらから選ばれる材料の積層構造を適用することが可能である。
【0087】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置、半導体装置の製造方法が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
【符号の説明】
【0088】
12 炭化珪素基板
14 n−層
16 pウェル領域
18 ソース領域
20 pウェルコンタクト領域
24 ソース・pウェル共通電極
28 ゲート絶縁膜
28a 酸化物膜
30 ゲート電極
32 層間絶縁膜
36 ドレイン電極
100 MISFET
200 MISFET
300 IGBT
【特許請求の範囲】
【請求項1】
炭化珪素層と、
前記炭化珪素層上に形成され、珪素、酸素、窒素を主成分とし、窒素の最低濃度が1×1020atoms/cm3以上のゲート絶縁膜と、
前記ゲート絶縁膜上に形成されるゲート電極を有することを特徴とする半導体装置。
【請求項2】
前記ゲート絶縁膜が、前記炭化珪素層の(000−1)面または(0001)面上に形成されることを特徴とする請求項1記載の半導体装置。
【請求項3】
前記ゲート絶縁膜が前記炭化珪素層に形成される溝側面の(11−20)面上に形成されることを特徴とする請求項1記載の半導体装置。
【請求項4】
前記ゲート絶縁膜がMISFETまたはIGBTのゲート絶縁膜であることを特徴とする請求項1ないし請求項3いずれか一項記載の半導体装置。
【請求項5】
前記ゲート絶縁膜の膜厚が30nm以上100nm以下であることを特徴とする請求項1ないし請求項4いずれか一項記載の半導体装置。
【請求項6】
炭化珪素層の(000−1)面または(11−20)面上に酸化物膜または酸窒化物膜を形成する工程と、
前記酸化物膜または前記酸窒化物膜の形成後に、アンモニアガスを含む雰囲気中で熱処理しゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項7】
前記酸化物膜の形成は、ドライ酸化と前記ドライ酸化後のウェット酸化によることを特徴とする請求項6記載の半導体装置の製造方法。
【請求項8】
前記酸窒化物膜の形成は、ドライ酸化と前記ドライ酸化後の窒素酸化物ガスによる酸窒化によることを特徴とする請求項6記載の半導体装置の製造方法。
【請求項9】
炭化珪素層の(0001)面上に、ドライ酸化と前記ドライ酸化後の窒素酸化物ガスによる酸窒化により酸窒化物膜を形成する工程と、
前記酸窒化物膜の形成後に、アンモニアガスを含む雰囲気中で熱処理しゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項10】
前記熱処理が800℃以上1350℃以下の温度で行われることを特徴とする請求項6ないし請求項9いずれか一項記載の半導体装置の製造方法。
【請求項1】
炭化珪素層と、
前記炭化珪素層上に形成され、珪素、酸素、窒素を主成分とし、窒素の最低濃度が1×1020atoms/cm3以上のゲート絶縁膜と、
前記ゲート絶縁膜上に形成されるゲート電極を有することを特徴とする半導体装置。
【請求項2】
前記ゲート絶縁膜が、前記炭化珪素層の(000−1)面または(0001)面上に形成されることを特徴とする請求項1記載の半導体装置。
【請求項3】
前記ゲート絶縁膜が前記炭化珪素層に形成される溝側面の(11−20)面上に形成されることを特徴とする請求項1記載の半導体装置。
【請求項4】
前記ゲート絶縁膜がMISFETまたはIGBTのゲート絶縁膜であることを特徴とする請求項1ないし請求項3いずれか一項記載の半導体装置。
【請求項5】
前記ゲート絶縁膜の膜厚が30nm以上100nm以下であることを特徴とする請求項1ないし請求項4いずれか一項記載の半導体装置。
【請求項6】
炭化珪素層の(000−1)面または(11−20)面上に酸化物膜または酸窒化物膜を形成する工程と、
前記酸化物膜または前記酸窒化物膜の形成後に、アンモニアガスを含む雰囲気中で熱処理しゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項7】
前記酸化物膜の形成は、ドライ酸化と前記ドライ酸化後のウェット酸化によることを特徴とする請求項6記載の半導体装置の製造方法。
【請求項8】
前記酸窒化物膜の形成は、ドライ酸化と前記ドライ酸化後の窒素酸化物ガスによる酸窒化によることを特徴とする請求項6記載の半導体装置の製造方法。
【請求項9】
炭化珪素層の(0001)面上に、ドライ酸化と前記ドライ酸化後の窒素酸化物ガスによる酸窒化により酸窒化物膜を形成する工程と、
前記酸窒化物膜の形成後に、アンモニアガスを含む雰囲気中で熱処理しゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項10】
前記熱処理が800℃以上1350℃以下の温度で行われることを特徴とする請求項6ないし請求項9いずれか一項記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図6】
【図13】
【図14】
【図15】
【図18】
【図19】
【図5】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図16】
【図17】
【図2】
【図3】
【図4】
【図6】
【図13】
【図14】
【図15】
【図18】
【図19】
【図5】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図16】
【図17】
【公開番号】特開2011−165941(P2011−165941A)
【公開日】平成23年8月25日(2011.8.25)
【国際特許分類】
【出願番号】特願2010−27628(P2010−27628)
【出願日】平成22年2月10日(2010.2.10)
【新規性喪失の例外の表示】特許法第30条第1項適用申請有り 掲載年月日 平成21年9月1日 掲載アドレス http://www.lap.physik.uni−erlangen.de/icscrm2009/myicscrm.php?page=prg_session&action=downloada&ID=131
【出願人】(000003078)株式会社東芝 (54,554)
【出願人】(301021533)独立行政法人産業技術総合研究所 (6,529)
【Fターム(参考)】
【公開日】平成23年8月25日(2011.8.25)
【国際特許分類】
【出願日】平成22年2月10日(2010.2.10)
【新規性喪失の例外の表示】特許法第30条第1項適用申請有り 掲載年月日 平成21年9月1日 掲載アドレス http://www.lap.physik.uni−erlangen.de/icscrm2009/myicscrm.php?page=prg_session&action=downloada&ID=131
【出願人】(000003078)株式会社東芝 (54,554)
【出願人】(301021533)独立行政法人産業技術総合研究所 (6,529)
【Fターム(参考)】
[ Back to top ]