【課題】基板との密着性が高いゲート絶縁層を設けることにより信頼性の高い電界効果トランジスタを提供することを目的とする。
【解決手段】絶縁基板上に少なくともゲート電極、ゲート絶縁層、酸化物を含む半導体層、ソース電極およびドレイン電極が設けられ、前記ゲート絶縁層は前記絶縁基板と接触する下部ゲート絶縁層と、該下部ゲート絶縁層の上に形成された一層以上の上部ゲート絶縁層を積層してなる薄膜トランジスタの製造方法であって、前記下部ゲート絶縁層がイオンビームスパッタ法により成膜されることを特徴とする薄膜トランジスタの製造方法としたものである。 （もっと読む）

【課題】高誘電率を有する誘電体膜の製造方法を提供する。
【解決手段】薄いシリコン酸化膜を形成したＳｉ基板上に、ＨｆＮ／Ｈｆ積層膜を形成し、アニール処理によりＨｆ、Ｓｉ、Ｏ、Ｎの混合物からなる金属酸窒化物とする誘電体膜の製造する。（１）ＥＯＴの低減が可能であり、（２）リーク電流がＪｇ＝１．０Ｅ−１Ａ／ｃｍ^２以下に低減され、（３）固定電荷の発生によるヒステリシスが抑制され、（４）７００℃以上の熱処理を行ってもＥＯＴの増加が無く耐熱性に優れる。 （もっと読む）

【課題】オフ電流が低く、オン電流及び電界効果移動度が高い薄膜トランジスタを提供する。
【解決手段】逆スタガ型の薄膜トランジスタにおいて、ゲート絶縁層として窒化シリコン層と当該窒化シリコン層が酸化された酸化シリコン層を積層して形成し、該ゲート絶縁層の酸化シリコン層との界面直上から結晶成長した微結晶半導体層を形成する。ゲート絶縁層の直上から結晶成長するため、結晶性の高いオン電流及び電界効果移動度が高い薄膜トランジスタとすることができる。また、バッファ層を設けてオフ電流を低減させる。 （もっと読む）

【課題】高い比誘電率が確保されており且つ熱的に安定なゲート絶縁膜を用いた半導体装置を実現できるようにする。
【解決手段】基板２０上に、水素を含むＨｆＯ_２ 膜２２Ａを形成した後、ＨｆＯ_２ 膜２２Ａに対して熱処理を行なうことにより、基板２０側からシリコンをＨｆＯ_２ 膜２２Ａ中に拡散させてシリコン含有ＨｆＯ_２ 膜２２を形成する。その後、シリコン含有ＨｆＯ_２ 膜２２の上にゲート電極となるポリシリコン膜を形成する。 （もっと読む）

【課題】比較的低い温度のもとで、良質で、かつ、薄いシリコン酸化膜等を均一に形成することができる半導体装置の製造方法を提供する。
【解決手段】ステップ１では、半導体基板がモノシラン（ＳｉＨ₄）に暴露される。次に、ステップ２では、残存するモノシラン（ＳｉＨ₄）が排気される。そして、ステップ３では、半導体基板が亜酸化窒素プラズマに晒される。ステップ１〜３を１サイクルとして、必要とされる膜厚が得られるまでこのサイクルを繰り返すことで、所望のシリコン酸化膜が形成される。 （もっと読む）

【課題】同一基板上に複数のゲート絶縁膜を有する半導体装置において、例えばコア部におけるＨＰトランジスタの高速性の確保と、例えばＩ／Ｏトランジスタ及びＬＰトランジスタのゲート耐圧の向上やゲートリーク電流の低減とを両立する。
【解決手段】半導体装置は、半導体基板１１上に形成された複数のゲート絶縁膜を備えており、複数のゲート絶縁膜のうち、ＨＰトランジスタ形成領域１Ｃにおける膜厚が最も薄いゲート絶縁膜は、シリコン酸化膜２０よりなり、Ｉ／Ｏトランジスタ形成領域１Ａ及びＬＰトランジスタ形成領域１Ｂにおける残りのゲート絶縁膜は、シリコン酸窒化膜１６、１７よりなる。 （もっと読む）

【課題】
ＣＭＯＳトランジスタの一方のキャップ誘電体膜に対するアニール条件を、ＣＭＯＳトランジスタの他方のキャップ誘電体膜に対するアニール条件とは独立に設定する。
【解決手段】
シリコン基板に、ｎ型ウェルおよびｐ型ウェルを形成し、シリコン基板上方にＨｆＯ等の第１の高誘電率絶縁膜、ＡｌＯ等の第１のキャップ誘電体膜を積層し、ｐ型ウェル上方から、少なくとも第１のキャップ誘電体膜を除去し、第１の温度で第１のアニールを行なって、第１のキャップ誘電体膜の構成元素Ａｌ等をｎ型ウェル上方の第１の高誘電率絶縁膜中へ拡散させ、ｐ型ウェルおよびｎ型ウェル上方にＨｆＯ等の第２の高誘電率絶縁膜、ＬａＯ等の第２のキャップ誘電体膜を積層し、ｎ型ウェル上方の第２のキャップ誘電体膜を除去し、第１の温度より低い第２の温度で、第２のアニールを行なって、第２のキャップ誘電体膜の構成元素Ｌａ等をｐ型ウェル上方の第２の高誘電率絶縁膜中へ拡散させる。 （もっと読む）

【課題】ＰチャネルＭＯＳＦＥＴの閾値電圧の上昇を防ぎつつ、ＮチャネルＭＯＳＦＥＴの閾値電圧の制御を確実に行う。
【解決手段】半導体装置１は、半導体基板１０にゲート絶縁膜を形成し、ＮチャネルＭＯＳＦＥＴ形成領域に形成されたゲート絶縁膜に開口部を有し、かつゲート絶縁膜を覆うマスクを形成し、ＮチャネルＭＯＳＦＥＴ形成領域に位置するゲート絶縁膜上、およびＰチャネルＭＯＳＦＥＴ形成領域に形成されたマスク上に第１の金属層を形成し、ＮチャネルＭＯＳＦＥＴ形成領域に形成されたゲート絶縁膜中に第１の金属層を形成する金属を熱処理により拡散させること、により製造される。 （もっと読む）

【課題】配線表面の酸化膜を除去する際の低誘電率絶縁膜の変質を抑える半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板１０上のＳｉＯＣ膜１１表面に配線１２を形成する工程と、配線１２が表面に形成されたＳｉＯＣ膜１１を希ガス、又は希ガスとＮ_２ガスの混合ガスを含むプラズマに曝してＳｉＯＣ膜１１表面に緻密層１４を形成する工程と、緻密層１４が形成された後に、配線１２の表面に形成された酸化膜１３を除去する工程と、酸化膜１３が除去された配線１２、及び緻密層１４上に絶縁膜としての拡散防止膜１５を形成する工程と、を含み、酸化膜１３を除去する工程から拡散防止膜１５を形成する工程までが、大気に暴露されることなく行われる。 （もっと読む）

【課題】 膜中の炭素、水素、窒素、塩素等の不純物濃度が極めて低い絶縁膜を低温で形成する。
【解決手段】 基板を収容した処理容器内に所定元素を含む原料ガスを供給することで、基板上に所定元素含有層を形成する工程と、処理容器内に窒素を含むガスを活性化して供給することで、所定元素含有層を窒化層に変化させる工程と、処理容器内に原料ガスを供給することで、窒化層上に所定元素含有層を形成する工程と、処理容器内に酸素を含むガスを活性化して供給することで、窒化層上に形成された所定元素含有層および窒化層を、酸化層また酸窒化層に変化させる工程と、を１サイクルとして、このサイクルを複数回繰り返すことで、基板上に所定膜厚の酸化膜または酸窒化膜を形成する工程を有する。 （もっと読む）

【課題】ＭＯＳトランジスタを作成する。
【解決手段】ＭＯＳトランジスタであって、ゲート電極と、ゲート電極下地の頂部表面を有するチャンネル領域と、ゲート電極とチャンネル領域の頂部表面の間に挿入された誘電体スタックとを含み、前記誘電体スタックが、少なくとも高―ｋ材料を含む高―ｋ誘電体層と、少なくともケイ素および窒素を含む誘電体層と、前記高―ｋ誘電体層と前記誘電体層の間に配設された中間層とを含み、該中間層が、少なくとも前記高―ｋ材料、ケイ素および窒素を含み、前記ゲート電極がポリシリコンまたはポリシリコンゲルマニウムから作製される。 （もっと読む）

【課題】被処理体の加熱をともなうプラズマ処理を行う際に、処理前のプリヒートを短時間で行うことができるプラズマ処理方法を提供すること。
【解決手段】チャンバー内にウエハを配置し、ウエハを加熱しながらウエハにプラズマ処理を施すにあたり、処理に先立ってウエハにプラズマを照射しつつウエハにプリヒート（予備加熱）を施し、プリヒート後にチャンバー内に処理ガスを供給してウエハに対してプラズマ処理を行う。 （もっと読む）

【課題】ゲート電極が微細化されても電流コラプスを抑制することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】表面保護膜１０を形成する際に、化合物半導体積層構造上に第１の絶縁膜１０ａを形成し、第１の絶縁膜１０ａの表面に、酸素原子又は窒素原子の少なくとも一方を第１の絶縁膜１０ａよりも多く含む第２の絶縁膜１０ｂを形成し、第２の絶縁膜１０ｂの上方に、第１の絶縁膜１０ａよりもＳｉ−Ｈ結合を少なく含み、第１の絶縁膜１０ａよりも高い絶縁性を示す第３の絶縁膜１０ｃを形成する。 （もっと読む）

【課題】high-kゲート誘電体のパターニングが不要な半導体装置の製造方法を提供する。
【解決手段】第１の領域が第１の厚さに、第２の領域が第１の膜さよりも薄い第２の厚さになるようにゲート誘電体層２０４を半導体基板２０２上に形成し、ゲート誘電体層２０４上にhigh-kの原子の層２１２を形成し、熱処理を行って、第１の領域に第１の厚さ及び第１の組成のうち少なくとも一方を有するhigh-kゲート誘電体層２１６を形成し、第２の領域に第１の厚さよりも薄い第２の厚さ及び第２の組成のうち少なくとも一方を有するhigh-kゲート誘電体層２１８を形成する。 （もっと読む）

【課題】ケイ素を含む誘電体膜を形成する方法を提供すること。
【解決手段】ここに記載されるのは、低いウェットエッチ耐性、６．０以下の誘電率、及び／又は高温急速熱アニールプロセス耐性、といった特性のうちの少なくとも１つを示す、酸化ケイ素、酸炭化ケイ素、炭化ケイ素及びこれらの組み合わせなどの、とは言えこれらに限定はされない、ケイ素を含む誘電体膜を形成する方法である。同様にここに開示されるのは、例えば半導体ウェーハなどの処理すべき対象物上に誘電体膜又は被覆を形成するための方法である。 （もっと読む）

低減された均等酸化物厚さ（ＥＯＴ）を持つｈｉｇｈ−ｋゲートスタックを形成する方法を提供し、該方法は：シリコン含有基板を準備し；前記シリコン含有基板上に境界層を形成し、前記境界層が第一の等価酸化物厚さを有し；前記境界層上に第一のｈｉｇｈ−ｋ膜を堆積し；前記第一のｈｉｇｈ−ｋ膜及び前記境界層を、前記第一の等価酸化物厚さと等しいかそれより小さい第二の等価酸化物厚さを持つ変性境界層を形成する温度で熱処理し；及び前記変性境界層上に第二のｈｉｇｈ−ｋ膜を堆積する方法である。ひとつの実施態様によると、前記第一のｈｉｇｈ−ｋ膜がランタン酸化物を含み、前記第二のｈｉｇｈ−ｋ膜がハフニウムシリケートを含む。
（もっと読む）

【課題】 加熱処理により、ランタンやアルミニウムがｈｉｇｈ−ｋ材料とシリコン基板との間の酸化シリコン膜まで拡散する。ランタンやアルミニウムの拡散が、チャネル移動度の低下や素子の信頼性の低下の原因になる。
【解決手段】 半導体基板の一部の領域上に、ＳｉとＯとを含む絶縁層が形成されている。絶縁層の上に、ハフニウムシリケートを含む下側高誘電率膜が形成されている。下側高誘電率膜の上に、ハフニウム酸化物、またはＨｆとＳｉとの合計の原子数に対するＨｆの原子数の比が、下側高誘電率膜のそれよりも大きいハフニウムシリケートを含む上側高誘電率膜が形成されている。上側高誘電率膜の上にゲート電極が形成されている。ゲート電極の両側にソース及びドレインが配置されている。 （もっと読む）

【課題】予め定めた形状にパターニングされた導電層の上下に配置されている絶縁層のそれぞれにコンタクトホールを形成し、これらコンタクトホールを介して互いに異なる層として形成された２つの導電層を互いに電気的に接続する場合であっても、導電不良が生じ難い多層膜の形成方法及び表示パネルの製造方法を提供する。
【解決手段】基板２上に成膜された第１導電層４０上に第１絶縁層２０を成膜し、前記第１絶縁層２０上に第２導電層４１を成膜し、前記成膜した第２導電層４１をパターニングし、パターニングされた前記第２導電層４１を覆うように前記基板２上に第２絶縁層２５を成膜し、前記第２絶縁層２５上に該第２絶縁層２５よりもエッチング速度が速い第３絶縁層２６を成膜し、前記第１絶縁層２０、前記第２絶縁層２５及び前記第３絶縁層２６に対して前記第１導電層４０の少なくとも一部を露出させるコンタクトホールを一括形成する。 （もっと読む）

【課題】ゲート絶縁膜内に金属原子を拡散させるための膜の除去を容易にする。
【解決手段】半導体装置の製造方法は、半導体基板上に下地膜を形成する工程と、下地膜上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上に金属膜を形成する工程と、窒素ガス及び不活性ガスの少なくとも一方の雰囲気中で半導体基板、下地膜、ゲート絶縁膜及び金属膜を熱処理する工程と、ゲート絶縁膜上に残存する金属膜を除去する工程と、ゲート絶縁膜上に、ゲート電極膜を形成する工程とを備える。 （もっと読む）

【課題】シリコン基板の表面温度を低下させつつ、リーク電流が少ないゲート絶縁膜を形成する。
【解決手段】 上記課題を解決するために、酸素原子及び窒素原子を含むガスを処理室内に供給し、酸素原子及び窒素原子を含むガスをプラズマによって活性化し、シリコン基板を前記プラズマにより処理を行い窒素が含有された二酸化シリコン膜を形成する半導体装置の製造方法を提供する。 （もっと読む）