Fターム[5F140AC00]の内容
絶縁ゲート型電界効果トランジスタ (137,078) | 動作、用途、素子構造 (4,642)
Fターム[5F140AC00]の下位に属するFターム
Pchトランジスタ (555)
空乏層制御型(ディプレッション型) (42)
SIT (3)
電磁波(光) (5)
常温以外での動作 (6)
電圧印加 (40)
量子効果素子 (56)
その他の特殊動作(パンチスルーTr、磁気) (47)
デュアルゲートMOS、四極MOS (8)
BOMOS(埋込み酸化膜MOS) (24)
単一電子素子 (10)
横型DMOS、DSA(二重拡散Tr) (541)
横型IGBT (117)
縦型トランジスタ(縦型DMOSなど) (291)
表面に連続した凹凸を形成するもの (27)
歪みを利用したもの (848)
素子配置 (40)
用途 (713)
薄膜トランジスタ、TFT、SOI、SOS (1,150)
イオン感応電界効果Tr、イオンセンサ (24)
CCD (7)
MOSダイオード、MOSキャパシタ (58)
MOSサイリスタ (7)
Fターム[5F140AC00]に分類される特許
21 - 23 / 23
パワー半導体デバイス
【課題】 パワー半導体デバイスを、通常OFF(エンハンスメントモード)デバイスとしたり、かなり低い閾値電圧を有する通常ON(空乏モード)デバイスとする。
【解決手段】 III属窒化物のパワー半導体デバイスに、段形状のヘテロ接合部を設ける。
(もっと読む)
適応型負性微分抵抗デバイス
【課題】 単一のシリコンウェーハ中に形成した互いに異なる回路に多様な負性微分抵抗(NDR)特性を付与できるように製造工程中または出荷後のフィールドでの通常動作中に最大電流対最小電流比(PVR)値などの特性値を調整できるようにしたNDRデバイスを提供する。
【解決手段】 互いに異なるNDRモードを発現するように動作中に多様にNDR特性を変える過程を含むNDR素子の制御の方法を開示している。NDR素子(シリコン利用のNDR FETなど)に印加するバイアスの条件を変えることによって、最大電流対最小電流比(PVR)値(またはそれ以外の特性)をNDR素子利用回路の所望の動作変化の実現のために動的に変えることができる。例えば、メモリ用または論理回路用では、動作電力の削減のために最小電流値を休止期間中に小さくすることができる。すなわち、適応型NDR素子を慣用の半導体回路の中で有利に活用することができる。
(もっと読む)
半導体素子及びその製造方法
【課題】最適なしきい電圧(Vt)が得られる半導体素子及びその製造方法を提供する。
【解決手段】本発明に係る半導体素子の製造方法は、シリコン基板上に、パッド酸化膜及びパッド窒化膜を順次形成するステップと、前記パッド窒化膜とパッド酸化膜及びシリコン基板をエッチングして素子分離領域にトレンチを形成するステップと、トレンチの側壁に絶縁膜スペーサを形成するステップと、前記絶縁膜スペーサ及びエッチングされたパッド窒化膜をエッチング障壁として横方向エッチングを行い、前記シリコン基板のアクティブ領域に空きの空間を形成するステップと、前記絶縁膜スペーサを除去するステップと、前記空間の表面上に絶縁膜を介して基板のボディ領域の電位を調節するための外部電圧が印加される導電性電極を形成するステップと、前記トレンチ内に酸化膜を埋め込みさせて素子分離膜を形成するステップと、を含む。
(もっと読む)
21 - 23 / 23
[ Back to top ]