【課題】リセット信号の発生をより簡便な設計により達成することが可能なオートクリア回路を提供する。
【解決手段】電源電圧Ｖｃｃを有する電源端子Ｖ１に接続され、電源電圧Ｖｃｃより低い２次電圧Ｖａを出力する電圧供給端子Ｖ２を有する電圧供給手段１０と、電圧供給端子Ｖ２とノードＮＮ及びノードＮＢとの間に接続されたスイッチ手段１１と、ノードＮＮと接地端子との間に接続され、ノードＮＮの電位を分割したノード電位ＶＮＡを出力する電位分割手段１２と、ノードＮＢと接地端子との間に接続され、電位分割手段１２が出力したノード電位ＶＮＡに基づいてノードＮＢを充電又は放電する充放電手段１３と、ノードＮＢの電位を保持して信号を出力端子１５より出力すると共に、信号をスイッチ手段１１に与えて開閉動作を制御するラッチ手段１４とを備える。 （もっと読む）

【課題】ＩＣの過度の温度上昇やＩＣの発火を確実に防止する。
【解決手段】ドライバＩＣ５０が正常に動作し、シフトレジスタ１０６からワンショットタイマ８２に所定時間間隔で出力されるストローブ信号が、ワンショットタイマ８２からリレー８１にＯＮ信号が出力し終える前に、次のストローブ信号を出力し終えているときには、ワンショットタイマ８２からリレー８１にＯＮ信号が出力され続け、駆動用ＶＤＤ２配線５５を介して駆動パルス用電源と駆動回路６２とが接続された状態が保持され続ける。ドライバＩＣ５０に異常が生じ、シフトレジスタ１０６からワンショットタイマ８２に、ストローブ信号が出力されなくなると、ワンショットタイマ８２からリレー８１にＯＮ信号が出力されなくなり、駆動用ＶＤＤ２配線５５による駆動パルス用電源と駆動回路６２との接続が遮断される。 （もっと読む）

【課題】簡単な構成で、半導体素子の劣化や破壊を防止すること。
【解決手段】ＥＣＵ２０からのＰＷＭ信号によって＋Ｂ電源からの電力を負荷に供給する半導体素子としてのＭＯＳＦＥＴ８１がオン／オフされ、電源回路３０からワンチップ上に搭載される、ワンチップの温度上昇を検出する温度検出回路８３、該温度検出回路８３の検出出力を保持するラッチ回路８４及び該ラッチ回路８４の出力に応じてＭＯＳＦＥＴ８１のゲート入力を遮断するゲート遮断回路８５を含む過熱保護手段を駆動させるための駆動電力が供給され、その温度検出回路８３が作動してゲート遮断回路８５がオンし、ＭＯＳＦＥＴ８１のゲート遮断による保護動作が行われるとともに、ＥＣＵ２０からのＰＷＭ信号の供給が無くなると、タイマ手段としてのタイマ回路４０によって所定期間だけ電源回路３０による駆動電力の供給が継続されるようにした。 （もっと読む）

【課題】回路面積の増大を抑制しつつ、高速な応答性を実現する。
【解決手段】レベルシフト回路１００は、入力信号Ｓｉｎをレベルシフトして出力信号Ｓｏｕｔを生成する。第１レベルシフタ１０は、入力信号Ｓｉｎをレベルシフトし、ポジティブエッジに対する応答がネガティブエッジに対する応答よりも高速である。第２レベルシフタ２０は、入力信号Ｓｉｎをレベルシフトし、ネガティブエッジに対する応答がポジティブエッジに対する応答よりも高速である。出力部３０は、第１レベルシフタ１０、第２レベルシフタ２０の出力信号Ｓ１、Ｓ２を受け、第１レベルシフタ１０の出力信号Ｓ１の高速に遷移するエッジと、第２レベルシフタ２０の出力信号Ｓ２の高速に遷移するエッジにもとづいて、出力信号Ｓｏｕｔを生成する。 （もっと読む）

【課題】ゲートコレクタ間容量が大きい場合でも、キャパシタンスを大きくすることなく、ターンオン損失を低減することができる電圧駆動型素子を駆動するための駆動回路を提供することにある。
【解決手段】
本発明では、駆動回路の最終段トランジスタＴｒ１の出力点とＩＧＢＴのゲート端子Ｇとの間を、ゲート抵抗Ｒｇ１を介して接続し、ゲート抵抗Ｒｇ１にコンデンサＣｅｘの一端を接続し、コンデンサＣｅｘの他端を駆動回路の電源Ｖｃｃへ接続している。ＩＧＢＴのゲートエミッタ間容量Ｃｇｅに蓄積された電荷が、ＩＧＢＴのゲートコレクタ間容量Ｃｇｃへ放電された後、コンデンサＣｅｘを介して、電源Ｖｃｃから少なくともゲートエミッタ間容量Ｃｇｅを充電する。 （もっと読む）

【課題】半導体スイッチ素子だけではなく、半導体スイッチ素子に並列に接続される保護回路の異常を検出できる半導体スイッチ素子の制御回路を得る。
【解決手段】ゲート端子に電圧を供給することでオン・オフを制御する半導体スイッチの駆動回路において、駆動回路３の出力ゲート電圧を検出するゲート電圧検出手段５と、半導体スイッチ４の主端子電圧を検出する主電圧検出手段９と、ゲート電圧状態を光絶縁して低圧回路に伝達する第一の信号絶縁手段６と、半導体スイッチの主電圧状態を光絶縁して低圧回路に伝達する第二の信号絶縁手段１０と、第一の信号絶縁手段の信号と半導体スイッチの駆動指令、第二の信号絶縁手段の信号と半導体スイッチの駆動指令とを各々比較し、正常又は異常を判別する判別手段７、１１とを備える。 （もっと読む）

【課題】シュートスルー電流を防止してスイッチングノイズを低減し得るＨブリッジ駆動回路を提供すること。
【解決手段】Ｈブリッジ駆動回路１０は、第１電源ＶＭと、第１電源ＶＭよりも低い第２電源ＰＧＮＤとにより負荷１１０を駆動するための第１〜第４トランジスタＴ１〜Ｔ４を含む。第１及び第３トランジスタＴ１，Ｔ３は第１電源ＶＭに接続されている。第２トランジスタＴ２は第１トランジスタＴ１と第２電源ＰＧＮＤとの間に直列に接続され、第４トランジスタＴ４は第３トランジスタＴ３と第２電源ＰＧＮＤとの間に直列に接続されている。Ｈブリッジ駆動回路１０に設けられた制御回路１４は、第２及び第４トランジスタＴ２，Ｔ４の少なくとも何れか一方を実質的にオン状態に維持するように第１〜第４トランジスタＴ１〜Ｔ４のオンオフの切り替えを制御する。 （もっと読む）

【課題】近年の高集積化、高速化が要求される半導体集積回路においても、入出力回路における複数の出力バッファ回路が同時に動作することにより発生する同時動作スイッチングノイズに起因する内部回路の誤動作を効果的に防止することが可能な半導体集積回路を提供する。
【解決手段】本発明に係る半導体集積回路は、内部回路１と、複数の入出力回路２０とを有し、前記内部回路１と入出力回路２０との電源は別系統により供給され、前記内部回路１のＧＮＤと前記入出力回路２０のＧＮＤとの電位差を検出する差電位検出回路３と、この差電位検出回路３により検出した電位差に基づいて、入出力回路２０を構成する入力バッファ回路２１で変換された信号が受けたノイズを補正する補正回路４とを有する。 （もっと読む）

【課題】負荷回路にレアショート或いはデッドショートが発生した際に、それぞれの状況に応じて回路を遮断し、負荷回路を保護する過電流保護装置を提供する。
【解決手段】電源配線５に生じる逆起電力を検出する逆起電力検出回路６と、負荷回路１０に設けられた半導体スイッチＴ１１の両端に生じる電圧に基づいて、負荷回路１０に流れる負荷電流ＩＤが過電流となったことを検出する電圧検出回路４を備える。更に、第１の過電流検出手段で過電流が検出されたときには、第１の遅延時間でフィルタ出力信号を出力し、第２の過電流検出手段で過電流が検出されたときには、第１の遅延時間よりも短い第２の遅延時間でフィルタ出力信号を出力するフィルタ回路７を備える。このような構成により、レアショート発生時には、第１の遅延時間で負荷回路１０を遮断し、デッドショート発生時には、第２の遅延時間で負荷回路１０を遮断することができる。 （もっと読む）

【課題】クロック信号の異常を精度良く検出することができるクロック異常検知回路を提供する。
【解決手段】クロック信号ＣＫを検出してパルスを生成するパルス生成回路１１と、電流源１８から出力される電流を充電する充電回路１３と、パルス生成回路１１からのパルスによって、充電回路１３に充電された電圧を放電する放電回路１２と、充電回路１３に充電された電圧を検知し、その電圧に応じた信号を出力する第１の電圧レベル検知回路１５と、第１の電圧レベル検知回路１５の出力に応じて制御された制御電圧を出力するピークホールド回路１７と、充電回路１３に充電された電圧を降圧し、降圧電圧を生成する電圧シフト回路１４と、電圧シフト回路１４により降圧された降圧電圧を検知する第２の電圧レベル検知回路１６とを備える。ピークホールド回路１７から出力された制御電圧に応じて電流源１８は充電回路１３に電流を出力する。 （もっと読む）

【課題】 電源電圧に応じて発振周波数が変動する発振部を用いながらも正確な計時が可能なタイマ回路及び該タイマ回路を用いた警報装置を提供する。
【解決手段】 制御部１４は、発振回路１４ａがパルスを単位カウント数だけ出力する毎に単位時間の経過を判定する。また、制御部１４は、電源である一次電池ＢＴの出力電圧を検出する電圧検出部１５の出力に基づいて電圧補正係数を得るとともに、温度検出部１６の出力に基づいて温度補正係数を得、得られた各係数をそれぞれ所定の基準状態での単位カウント数である基準カウント数に乗じることにより、新たな単位カウント数を得る。この単位カウント数の変更は、一次電池ＢＴの出力電圧の変動や温度の変動による発振周波数の変動による単位時間への影響を相殺するものであって、新たな単位カウント数を用いて得られた単位時間は、発振周波数の変動に関わらず略一定となる。 （もっと読む）

【課題】多電源のうちの所望の電源入力に異常が生じた場合にオフすることができる安価なパワースイッチＩＣ制御方法を提供する。
【解決手段】パワーＭＯＳトランジスタへの電源入力のみ用い、その電源入力以外に制御回路用の電源入力を必要としないので、パワースイッチＩＣの電源ピンの数が増加することがなくＩＣを安価に製造することができ、所望の電源入力をオフすることができる。 （もっと読む）

【課題】ＭＯＳトランジスタの温度特性に起因する出力電圧の変動を低減することが可能なソースフォロワ回路を低コストに提供する。
【解決手段】第１実施形態のソースフォロワ回路１０は、各トランジスタＭＮ２，ＭＰ４を組み合わせて両者の温度特性を相補させたカレントミラー回路である出力回路１２の前段に、出力回路１２の温度特性を補正するための温度特性補正回路１１が接続されている。そして、温度特性補正回路１１を構成する各抵抗Ｒ１，Ｒ２の抵抗比を０．５に設定することにより、ソースフォロワ回路１０の出力電圧ＶＯＵＴの温度特性を平坦化させ、温度特性に起因する出力電圧ＶＯＵＴの変動を無くすことができる。また、温度特性補正回路１１は簡単な構成であるため低コストに実現できる。 （もっと読む）

【課題】クロック周波数を高くする方法によらずに、電圧検出精度を向上させる。
【解決手段】被検出電圧、または、被検出電圧と第１または第２の基準電圧との加減算結果を選択して積分する積分回路２０３と、コンパレータ２０７，２０９と、ラッチ回路２０８，２１０と、これらの出力、クロック信号及びキャリア同期信号が入力され、積分回路２０３への入力電圧を選択する電圧検出制御回路２０６とを備え、第１キャリア周期でラッチ回路２０８の出力に応じて被検出電圧または被検出電圧と第１の基準電圧との加減算値を選択して積分し、第２キャリア周期でラッチ回路２１０の出力に応じて第１キャリア周期終了時の積分回路２０３の出力を初期値とし、第２の基準電圧を積分し、第１キャリア周期の積分期間のクロック信号の第１カウント値と、第２キャリア周期の積分期間のクロック信号の第２カウント値とを用いて被検出電圧を測定する。 （もっと読む）

【課題】安全性と高速性を両立できるステートマシンを提供する。
【解決手段】状態保持部２は、動作開始トリガ信号「IO_RD」が入力されていない場合には第１の状態に、動作開始トリガ信号「IO_RD」が入力されている場合には第２の状態に、それぞれ状態を設定する。制御信号出力部３は、設定されている状態が現在まで第１の状態にあり、かつ動作開始トリガ信号「IO_RD」が現在入力されているという条件が成立している場合に限り、出力信号「RD_ENB1」を出力する。状態保持部２は、クロックをトリガとして状態を設定し、制御信号出力部３は、当該クロックをトリガとして上記条件を判定する。 （もっと読む）

【課題】トランジスタは、製造過程における積層された半導体膜やゲート絶縁膜の膜厚の不均一性や膜のパターニング精度等に起因して素子特性がばらつき、ポリシリコントランジスタの場合は加えて、結晶成長方向や結晶粒界における欠陥等により結晶性がばらついてしまう。
【解決手段】各配線に配置された複数の電流源を有する電流源回路から供給される信号電流の値を、リファレンス用定電流源を用いて、所定の信号電流を供給するように設定し、さらに信号電流が出力される配線と電流源との電気的な接続をある期間ごとに切り換える。 （もっと読む）

【課題】大電流の出力およびこの電流レンジでの測定を安定した動作で実現することのできる負荷駆動回路、電流測定レンジを小電流から大電流まで幅広い範囲で実現することのできる負荷駆動回路を提供する。
【解決手段】負荷（Ｒｄｕｔ，Ｃｄｕｔ）に対して制御信号に応じた電圧で電流供給を行うとともにこの供給電流の測定が可能な負荷駆動回路である。制御信号に応じた電圧で電流出力を行う反転アンプ（ＯＰ１，Ｒ１，Ｒ２）と、反転アンプの出力電流を検出するための検出抵抗Ｒ３と、検出抵抗Ｒ３の両端電圧に比例した電流を出力する電圧制御型電流源（減算回路２、レベルシフト回路３，４、ソース側電流源５、シンク側電流源６）とを備え、反転アンプの出力電流ＩＳＣ＿Ｒ１，ＩＳＫ＿Ｒ１と電圧制御型電流源の出力電流ＩＳＣ＿Ｑ５，ＩＳＫ＿Ｑ６とが合算されて負荷に出力される構成とした。 （もっと読む）

【課題】負荷をスイッチング駆動するためのトランジスタのスイッチング損失を低減すると共に、リンギングノイズを低減することができる半導体装置を提供する。
【解決手段】ＤＭＯＳトランジスタにおけるスーパージャンクション構造を構成するコラムの幅が異なるものを半導体チップに備える。これにより、ＤＭＯＳトランジスタのスイッチング速度を向上させることができる。また、抵抗を介してＤＭＯＳトランジスタのゲート端子をグランドに接続する。これにより、ゲート電極７における配線抵抗によって各トランジスタがオン／オフするタイミングをずらすことができ、リンギングノイズを低減することができる。 （もっと読む）

【課題】電源立ち上がり時には即座に入力信号を反映した出力を行ない、電源立ち上がり後の定常状態では従来通りの遅延処理を行うことでノイズのフィルタ機能と信号の遅延機能を実現する半導体回路を提供する。
【解決手段】コンデンサを含み、入力信号に応じて前記コンデンサを充電および放電することで前記入力信号の伝達を遅延させる遅延回路と、前記遅延回路における前記コンデンサを充電する時間より短い時間で前記コンデンサを充電する充電手段と、パワーオンリセット回路と、論理ゲートとを備えている。前期パワーオンリセット回路は、電源の立ち上がり時から一定期間パルス状の信号を出力する。また、前記論理ゲートは前記パワーオンリセット回路の出力と前記入力信号との論理演算を行ない、その出力により前記電源の立ち上がり時から一定期間のみ前記入力信号に応じて前記充電手段を動作させる。 （もっと読む）

【課題】正常な電圧印加をノイズとして検出しないようにしつつ、電源ラインにノイズが供給されたことを検出できるようにする。
【解決手段】マイコン８にて分圧回路１０の電位Ｖ１と平滑化回路９の電位Ｖ２の大小を比較し、分圧回路１０の電位Ｖ１が平滑化回路９の電位Ｖ２よりも大きいときには、モータ１６の駆動を許可し、平滑化回路９の電位Ｖ２が分圧回路１０の電位Ｖ１よりも大きくなると、モータ１６の駆動を禁止する。これにより、万一バッテリ３が外れた場合に、モータ１６の動作による電源電圧の低下を防止できる。また、パルス波とされる発電電圧がＥＣＵ１に印加されたときに、平滑化回路９の電位Ｖ２が瞬間的に増加してしまうのではなく、徐々に増加する。このため、クランキング時のように、電源ライン４にパルス状の電圧が一定期間もしくは一定回数印加される状況になっても、それを排除して電源ノイズを検出できる。 （もっと読む）