【課題】駆動に適した推奨値からずれた電気的特性を持つ負荷を駆動した場合でも誤検出を極力防止する。
【解決手段】しきい値生成回路１１は、抵抗１３、１４にしきい値生成電流ＩTH、ＩTLを流してしきい値電圧ＶTH、ＶTLを生成し、コンパレータ１２はシャント抵抗７の検出電圧Ｖａと比較して過電流検出信号Ｓｃを得る。しきい値補正回路１７は、平均負荷電流、負荷電流の交流変化分、電源電圧ＶＢが大きいほどしきい値電圧ＶTH、ＶTLを増やし、負荷４の温度が低いほどしきい値電圧ＶTH、ＶTLを増やす。 （もっと読む）

【課題】簡易な構成によりスイッチ切替時間のさらなる高速化を図る。
【解決手段】外部から供給される外部制御信号に応じて、高周波スイッチ回路１０１のＦＥＴ１，２のオン、オフ状態を制御する駆動制御信号を出力する論理制御回路１０４と、ＦＥＴ１，２が論理制御回路１０４によりオフ状態からオン状態とされる際にパルス電圧を出力する切替加速回路１０２，１０３とは、それぞれの出力信号が共にＦＥＴ１，２の駆動制御信号として、それぞれへ印加可能に設けられ、論理制御回路１０４は、定常状態においてＦＥＴ１，２をオン状態とする電源電圧とほぼ等しい駆動制御信号を出力するよう構成され、切替加速回路１０２，１０３は、ピークが電源電圧を超えるパルス電圧を出力する一方、そのパルス電圧が論理制御回路１０４の出力信号の電圧レベルを下回った際には、その出力が遮断されるよう構成されたものとなっている。 （もっと読む）

【課題】Ｐ型電界効果トランジスタとＮ型電界効果トランジスタとが同時にオン状態になる期間内で発生する短絡電流に起因する消費電力の増大を抑制するともに、パワー素子を高速スイッチングさせることが可能なゲート駆動回路を提供する。
【解決手段】このゲート駆動回路１１は、ＰｃｈＦＥＴ１２と、ＮｃｈＦＥＴ１３と、駆動信号が入力される入力側とＰｃｈＦＥＴ１２のゲート（Ｇ）およびＮｃｈＦＥＴ１３との間に設けられ、電源電位ＶＣＣに接続されているツェナーダイオード１４およびツェナーダイオード１５とを備え、ツェナーダイオード１４および１５は、ＰｃｈＦＥＴ１２およびＮｃｈＦＥＴ１３のゲート（Ｇ）に印加される電圧を、ＰｃｈＦＥＴ１２およびＮｃｈＦＥＴ１３のゲート（Ｇ）の閾値電圧側にシフトさせるように構成されている。 （もっと読む）

【課題】２線式交流スイッチの低消費電力化を実現する。
【解決手段】
交流電源と負荷とを結ぶ電路に挿入される２線式交流スイッチであって、スイッチ端子Ｓ１、Ｓ２と、スイッチ端子間のオンオフを制御するためのゲート端子Ｇ１、Ｇ２と、基板端子Ｓｕｂとを有し、スイッチ端子間に双方向に電流を流すことができ、スイッチ端子Ｓ１が交流電源１に接続され、スイッチ端子Ｓ２が負荷２に接続される半導体スイッチからなるメインスイッチ３と、メインスイッチの基板端子Ｓｕｂを接地するかフローティングにするかを切り替えるサブスイッチ９と、を備える。 （もっと読む）

【課題】マイコンのリセット端子をトランジスタによってグランドに接続することによりマイコンにリセットをかけるリセット回路において、リセット動作不能な電源電圧の領域を無くす。
【解決手段】リセット回路１０は、マイコン１１のリセット端子１３を電源電圧（以下、ＶＭ）にプルアップする抵抗Ｒ１と、ＶＭが所定値未満のときにトランジスタＴ１をオンしてリセット端子１３を０Ｖにするリセット信号出力回路１５とに加え、オンすることで抵抗Ｒ１の上流側にＶＭを供給するトランジスタＴ２と、抵抗Ｒ１の上流側とグランドとの間に接続された抵抗Ｒ２と、トランジスタＴ１がオン可能なＶＭの最低値（Ｖｂｅ）より高く、上記所定値よりは低い電圧（Ｖｂｅ＋ダイオードＤ１のＶｆ）を動作閾値電圧とし、ＶＭがその動作閾値電圧未満である場合にトランジスタＴ２をオフさせておいて、マイコン１１のリセットを確保する回路Ｔ３，Ｄ１，Ｒ３，Ｒ４とを備える。 （もっと読む）

【課題】より簡単な構成で、出力トランジスタを確実にオフ状態に維持できるトランジスタ駆動回路を提供する。
【解決手段】ＮチャネルＭＯＳＦＥＴ５とコイル２との共通接続点；出力端子ＯＵＴとグランドとの間にフライホイールダイオード３を接続する。ＦＥＴ５のゲートには、ＮＰＮトランジスタ６及びＰＮＰトランジスタ７のプッシュプル回路により制御信号を出力し、トランジスタ７のベースとグランドとの間にＮＰＮトランジスタ１１を接続し、トランジスタ１１のベースとグランドとの間にＮチャネルＭＯＳＦＥＴ１４を接続して、ＦＥＴ１４にＰＷＭ信号を入力する。ダイオード１３は、ＦＥＴ１４がオフ状態になるとトランジスタ１１のベースにベース電流を供給し、ダイオード１５をダイオード１３のアノードとトランジスタ６及び７のベースとの間に接続する。ＮＰＮトランジスタ２２をＦＥＴ５のゲートと出力端子との間に接続し、トランジスタ２２をＰＷＭ信号に応じてＦＥＴ５がオフする際にオンさせる。 （もっと読む）

【課題】ノイズを低減することができるインターフェース回路を提供することを課題とする。
【解決手段】インターフェース回路は、電源電圧端子が第１の電源電圧ノードに接続され、入力信号を増幅する第１のバッファ（１１１）と、第２の電源電圧ノード及び前記第１のバッファの電源電圧端子間に接続されるスイッチ（１２４）と、前記第１のバッファの入力信号がローレベルからハイレベルに立ち上がると、遅延時間経過後に前記スイッチをオフからオンに切り換える第１の制御回路（１２７）とを有する。 （もっと読む）

【課題】体格及びコストの増大が抑制された半導体装置を提供する。
【解決手段】直流電源とグランドとの間に直列接続された２つの単位回路と、単位回路を制御する制御部と、を備え、２つの単位回路の中点に誘導性負荷が接続された半導体装置であって、２つの単位回路それぞれは、第１スイッチ素子と、第１スイッチ素子と逆並列接続された還流ダイオードと、還流ダイオードと第１スイッチ素子それぞれと並列接続されたバイパス部と、を有し、バイパス部は、直列接続された第２スイッチ素子及び抵抗を有し、制御部は、２つの単位回路の第１スイッチ素子をＯＦＦ状態にするデッド期間を挟んで、２つの第１スイッチ素子を交互にＯＮ状態とし、デッド期間において、一方の第１スイッチ素子がＯＦＦ状態からＯＮ状態に移行するまで、一方の第１スイッチ素子と並列接続された第２スイッチ素子をＯＮ状態にする。 （もっと読む）

【課題】並列に駆動される複数の半導体素子の特性差によって生じる、ターンオンやターンオフ時のスイッチングにおける電流の偏りを緩和すること。
【解決手段】電圧変換器１４は、ＩＧＢＴ１３−１乃至１３−３の各々のエミッタセンス電流を電圧信号に変換する。平均値演算器１７や誤差演算器１８等の演算器は、ＬＰＦ１５から出力される、ＩＧＢＴ１３−１乃至１３−３の各々に対応する電圧信号の平均値を求め、それぞれの電圧信号についての平均値に対する誤差を演算する。ＰＷＭ波形生成部１１は、ＩＧＢＴ１３−１乃至１３−３の各々を駆動するための駆動信号（パルス信号）を出力する。差動増幅器１２の各々の駆動信号を、当該ＩＧＢＴ１３−１乃至１３−３の各々に対応する誤差に基づいて調整して、当該ＩＧＢＴ１３−１乃至１３−３の各々に供給する。 （もっと読む）

【課題】電流変動が大きな箇所の半導体スイッチにおいて耐電流と損失を最適化する。
【解決手段】電気的特性及び種類が互いに異なるＦＥＴ１１とＩＧＢＴ１２を並列接続することで半導体スイッチ１ａを形成する。端子５及び６間を接続するとき、ＦＥＴ１１及びＩＧＢＴ１２は同時にオンされる。端子５及び６間の電流が小電流であるときには、ＦＥＴ１１の内部抵抗がＩＧＢＴ１２よりも小さいため、ＦＥＴ１１側に優先的に電流が流れて低損失が実現される。端子５及び６間の電流が増大するにつれて、ＦＥＴ１１では発熱が内部抵抗増大を招くがＩＧＢＴ１２では内部抵抗が殆ど変化しないため、或る電流値以上では、ＩＧＢＴ１２側に優先的に電流が流れる。結果、大電流がＦＥＴ１１側に流れることによるＦＥＴ１１の劣化又は破損が回避される。 （もっと読む）

【課題】パワーＭＯＳＦＥＴを高速駆動する場合であっても、寄生インダクタンスに流れる電流の時間変化に応じて発生する電圧に起因したセルフターンオンの発生を防止できるようにしたパワーＭＯＳＦＥＴの駆動回路、また、その素子値決定方法を提供する。
【解決手段】制御回路が、駆動回路によってスイッチを駆動制御することで、（２）区間においてスイッチＳ２ＨおよびＳ２Ｌをオンすると共にその他をオフとし、（３）区間においてスイッチＳ１ＬおよびＳ３Ｈをオンすると共にその他をオフとする。すると、（２）〜（３）区間にかけて、ハイサイド側のＭＯＳＦＥＴのゲートソース間を所定のインピーダンスに切り替えることができ、リカバリー後半に至ったとしてもハイサイド側のＭＯＳＦＥＴのゲートソース間電圧Ｖｇｓ１を閾値電圧Ｖｔ未満に抑制できる。 （もっと読む）

【課題】オン指令期間とオフ指令期間の両期間における電流を高精度に検出する。
【解決手段】制御装置１３は、ＰＷＭ駆動信号のオン指令期間において、電流検出回路１４による検出電流と電源電圧検出回路１５による検出電源電圧を電圧方程式に適用してオン期間電流経路の抵抗値とインダクタンス値を算出する。これらの値から還流経路１２以外の経路の抵抗値とインダクタンス値を減算してオフ期間電流経路の抵抗値とインダクタンス値を求める。オフ指令期間において、オフ期間電流経路の抵抗値Ｒとインダクタンス値Ｌ、ダイオード７の順電圧Ｖｆおよび前回の計算で求めた前回電流値を電圧方程式に適用し、リニアソレノイド２に流れる負荷電流を順次算出する。 （もっと読む）

【課題】ターンオン時のスイッチング特性が変動せず、電力損失を発生せずにスイッチング素子を安定してターンオンさせることができるゲートドライブ回路。
【解決手段】ドレインとソースとゲートとを有し且つワイドバンドギャップ半導体かなるスイッチグ素子Ｑ１のゲートに制御回路からの制御信号を印加することによりスイッチング素子をオンオフ駆動させるゲートドライブ回路であって、制御回路とスイッチング素子のゲートとの間に接続され、第1のコンデンサＣ１と第1の抵抗Ｒ１とからなる並列回路と、スイッチング素子のゲートとソースとの間に接続され、制御信号のオフ信号に対して遅延させてゲートとソースとの間を短絡する短絡手段Ｓ４とを備える。 （もっと読む）

【課題】ワイドバンドギャップ半導体からなるスイッチング素子の回生動作時の電力損失を抑制し、かつ、安定してターンオン／オフさせることができるゲートドライブ回路。
【解決手段】制御回路とスイッチング素子Ｑ１のゲートとの間に接続され、コンデンサＣ１と抵抗Ｒ１とダイオードＤ１からなる直列回路と、スイッチング素子のゲートとソースとの間にＰＮＰ型トランジスタＱ２が抵抗Ｒ２を介して接続され、トランジスタＱ２のコレクタ・ベース間にダイオードＤ２が接続され、さらにトランジスタＱ２のベースはダイオードＤ１のアノードに接続され、制御回路からのオフ信号が入力されると、トランジスタの接合電圧とダイオードＤ２との順方向電圧との差分電圧を残してゲートとソースとの間を短絡する。 （もっと読む）

【課題】駆動用半導体素子が意図せずに導通することを防止できる半導体素子制御装置を提供する。
【解決手段】駆動用トランジスタＴｒ１１は、一対の直流電源線１３、１４間に直流モータ１２とともに直列に接続される。抵抗素子Ｒ１３は、直流電源線１３と駆動用トランジスタＴｒ１１のゲート端子との間に接続される。コンデンサＣ１１および開路用トランジスタＴｒ１４の直列回路は、駆動用トランジスタＴｒ１１のゲート端子と直流電源線１４との間に接続される。駆動制御回路１５は、通常状態に設定されると、開路用トランジスタＴｒ１４をオンし、制御用トランジスタＴｒ１２、Ｔｒ１３を通じて駆動用トランジスタＴｒ１１の導通状態を制御する。駆動制御回路１５は、制御用トランジスタＴｒ１２、Ｔｒ１３の双方がオフのとき、開路用トランジスタＴｒ１４をオフする。 （もっと読む）

【課題】高速スイッチング素子である電圧駆動型トランジスタ（ＭＯＳＦＥＴ）のターンオン・オフ時の電圧変化（ｄＶ／ｄｔ）と電流変化（ｄｉ／ｄｔ）を緩和して、ノイズとサージ電圧の発生を抑制する電源回路を提供する。
【解決手段】トランス２に流れる電流をスイッチングさせるためのＭＯＳＦＥＴ１のゲート抵抗値を、スイッチング期間内で、ＭＯＳＦＥＴ１のドレイン電圧Ｖｄｓの変化の検出と共に切り替える、ＭＯＳＦＥＴ１のゲート電圧Ｖｇは、ＭＯＳＦＥＴ１のゲート電圧の最大定格Ｖｇｍａｘ以下とする。 （もっと読む）

【課題】ＣＭＯＳインバータのＰ形ＭＯＳトランジスタのボディバイアスを変化させても、入力信号の立ち上がりと立ち下がりの伝搬遅延時間の差を、従来のものより小さく保てるマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路を提供する。
【解決手段】パスゲートＭ１、Ｍ２の出力に初段出力バッファとして低しきい値ＣＭＯＳインバータＩＮＶ１を接続したセレクター回路を基本構成とし、それを用いたマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路であって、パスゲートはそのボディ端子が可変電位をとるボディバイアス電源ＶＢＮに接続し、ＩＮＶ１のＰ形ＭＯＳトランジスタＭ３のしきい値電圧を可変にできるようにそのボディ端子は可変電位をとるボディバイアス電源ＶＢＰに接続し、そのＮ形ＭＯＳトランジスタＭ４はそのしきい値電圧を固定するためにそのボディ端子が固定電位をとる電源ＶＳＳに接続する。 （もっと読む）

【課題】より簡単な構成で波形歪みのエネルギーを消費させ、リンギングを確実に抑制できるリンギング抑制回路を提供する。
【解決手段】一対の信号線３Ｐ，３Ｎ間に、ＮチャネルＭＯＳＦＥＴ７を接続し、制御回路１４は、伝送線路３を介して伝送される差動信号のレベルがハイからローに変化したことを検出すると、ＮチャネルＭＯＳＦＥＴ７を一定期間オンさせる。すなわち、差動信号のレベルが遷移する期間にＮチャネルＭＯＳＦＥＴ７が導通することで信号線３Ｐ，３Ｎ間のインピーダンスを大きく低下させ、差動信号波形の歪みエネルギーを吸収させてリンギングの発生を確実に抑制する。 （もっと読む）

【課題】大電流を制御可能なスイッチング回路において、部品点数を少なくしたコンパクトな構成にて、スイッチング損失を低減するとともにサージ電圧を抑制することができるスイッチング回路を提供する。
【解決手段】高電圧ラインＬ１と低電圧ラインＬ２との間においてＭＯＳＦＥＴ３０，３１，３２，３３が並列接続され、ゲート抵抗５０，５１，５２，５３の第１の端子がＭＯＳＦＥＴ３０〜３３のゲート電極に接続されている。ＭＯＳＦＥＴ３０，３１，３２，３３毎に設けられたゲート抵抗５０，５１，５２，５３の第２の端子がゲート電圧印加ラインＬ３を介してパルス発生回路６０と接続されている。パルス発生回路６０により、ゲート抵抗５０〜５３を介してＭＯＳＦＥＴ３０〜３３のゲート電極にパルス状のゲート電圧が印加される。ゲート電圧印加ラインＬ３と高電圧ラインＬ１との間の１箇所にコンデンサ７０が接続されている。 （もっと読む）

【課題】信号処理回路に対する電源電圧の供給及び遮断を選択することができるスイッチとして機能する回路（電源供給制御回路）として好ましい回路を提供する。
【解決手段】信号処理回路に対する電源電位の供給を担う第１の配線と、電源電位を供給する第２の配線との電気的な接続を制御するトランジスタ、及び、信号処理回路に対する電源電位の供給を担う第１の配線を接地させるか否かを制御するトランジスタとを設け、当該２つのトランジスタの少なくとも一方として、チャネルが酸化物半導体層に形成されるトランジスタを適用する。これにより、２つのトランジスタの少なくとも一のカットオフ電流に起因する消費電力を低減することが可能となる。 （もっと読む）