【課題】十分に高い周波数帯域において、広帯域にわたって柔軟に発振周波数を調整すること。
【解決手段】信号線１３１は、電源から直流電圧Ｖｄｃが印加されると、電源に接続された始端を節とし、終端を腹とする４分の３波長の定在波を発生させる。ストリップ１３２−１〜１３２−ｎは、それぞれスイッチ１３３−１〜１３３−ｎを介してグランド層に接続されている。スイッチ１３３−１〜１３３−ｎは、切替制御部１４０による制御に従って、それぞれストリップ１３２−１〜１３２−ｎとグランド層との接続及び非接続を切り替える。スイッチ１３３−１〜１３３−ｎの接続及び非接続を切り替えることにより、擬似的に信号線１３１とグランド層の間の距離が調節され、伝送線路部１３０における実効誘電率が変化して、定在波の周波数を調整することができる。 （もっと読む）

【課題】半導体集積回路をパッケージに実装した後に、インダクタンスを増加および減少させる調整が可能な半導体集積回路を提供する。
【解決手段】ＬＳＩの内部回路１０６が形成された同一の半導体基板に磁気検出素子１００が形成されており、ボンディングパッド１１４とＬＳＩの内部回路１０６の間に接続された第１インダクタ１０１のインダクタンスを磁気検出素子１００と磁気検出回路１０５の出力電圧でモニタし、第１インダクタ１０１の片方の端子と第２インダクタ１０２の一端と第３インダクタ１０３の一端が第１接続部１０７を介して接続される第１スイッチ１０８、第２インダクタ１０２の片方の端子が第２接続部１０９を介して接続される第２スイッチ１１０、および、第３インダクタ１０３の片方の端子が第３接続部１１１を介して接続される第３スイッチ１１２を接続または切断状態に切り替えることにより、第一のインダクタ１０１をトリミングする。 （もっと読む）

発振器は、共振器と、第１および第２のｐ型トランジスタと、第１および第２のｎ型トランジスタとを含む。共振器は、第１の端子と第２の端子とを持つ。第１のｐ型トランジスタは、第１の端子にスイッチ可能に接続されており、第２のｐ型トランジスタは、第２の端子にスイッチ可能に接続されている。第１のｎ型トランジスタの第１のドレインと第２のｎ型トランジスタの第２のドレインとは、それぞれ、第１の端子および第２の端子に電気的に接続される。発振器はＮＭＯＳのみモードおよびＣＭＯＳモードで作動可能である。 （もっと読む）

【課題】 電源雑音を除去し、低周波雑音の特性を良好にできる低雑音電圧制御発振回路を提供する。
【解決手段】 駆動用トランジスタＱ1 のベースとＧＮＤの間にコンデンサＣ11を設けることで、そのベースに入力される低周波ノイズを除去でき、駆動用トランジスタＱ1 をｈＦＥの低いトランジスタとすることで、電源から入力される低周波ノイズを除去することができ、発振用トランジスタＱ2 のエミッタ側に、コイルＬ3 を設けることで、周波数特性を広域化して位相雑音の周波数特性を良好にでき、発振用トランジスタＱ2 のエミッタ側に、コンデンサＣ7 とコイルＬ3 で構成される共振回路における共振周波数をＶＣＯの発振周波数帯域の中心辺りに設定することで、ノイズの影響を受けにくい発振周波数にすることができる低雑音電圧制御発振回路である。 （もっと読む）

【課題】安定した動作を行うことができる半導体回路を提供することを課題とする。
【解決手段】ソースが第１の電位ノードに接続される第１のｐチャネルトランジスタ（２０１）と、ソースが第２の電位ノードに接続される第１のｎチャネルトランジスタ（２０２）と、ゲートが第１のｎチャネルトランジスタのドレインに接続され、ドレインが第１のｎチャネルトランジスタのゲートに接続される第２のｐチャネルトランジスタ（２０３）と、ゲートが第１のｐチャネルトランジスタのドレインに接続され、ドレインが第１のｐチャネルトランジスタのゲートに接続される第２のｎチャネルトランジスタ（２０４）と、第１のｐチャネルトランジスタ及び第１のｎチャネルトランジスタのドレイン間に接続される第１の抵抗（３０１，３０２）と、第２のｐチャネルトランジスタ及び第２のｎチャネルトランジスタのドレイン間に接続される第２の抵抗（３０３，３０４）とを有する。 （もっと読む）

キャパシタンススイッチング素子（２００）が、トランジスタ（２０５、２１０）によって直列に接続された、第１のキャパシタ（２４０）と第２のキャパシタ（２４５）とを含む。トランジスタのゲートは、一組の抵抗器（２２０、２３０）を介して第１の信号（ｂ０／）によってバイアスをかけられ、ソースおよびドレインは、第２の組の抵抗器（２１５、２２５、２３５）を介して第２の信号（ｂ０）によってバイアスをかけられる。信号はレベルシフトされており、相補的であってよい。素子をオンにするためには、第１の信号（ｂ０／）をＶＤＤに設定することができ、第２の信号（ｂ０）をゼロに設定することができる。素子をオフにするためには、第１の信号（ｂ０／）をＶＤＤ／２の倍数に設定することができ、第２の信号（ｂ０）をＶＤＤ／２の倍数プラス１（the multiple plus one）に設定することができる。素子が発振器同調回路で使用されるとき、トランジスタの圧力ストレスが低減され、トランジスタを薄酸化物で製作することができる。発振器は、セルラアクセス端末のトランシーバにおいて使用されてもよい。
（もっと読む）

【課題】電源電圧に重畳されたノイズにより発生する発振器の位相雑音を低減することができ、しかも簡単な回路構成で実現でき、発振器の小型化を図ることのできる電圧制御発振器を提供すること。
【解決手段】この電圧制御発振器１は、直流電源端子１６にコレクタが接続された発振用トランジスタ１１と、発振用トランジスタ１１のエミッタ・接地間に接続された第１の抵抗２１と、発振用トランジスタ１１のベース・接地間に接続された共振回路２７と、発振用トランジスタ１１のエミッタと第１の抵抗２１との接続点と直流電源端子１６とを接続する結合ラインＬ１上に設けられた第１のキャパシタ２２とを具備することを特徴とする。 （もっと読む）

【課題】変調感度が高すぎず、かつ、制御周波数範囲の広い電圧制御発振器を提供する。
【解決手段】構造、容量変化特性が異なる複数種類の可変容量素子が並列に接続され、制御電圧により、複数種類の可変容量素子の容量値を同時に制御するようにした共振部と、共振部による発振を維持するための増幅部とを備える。可変容量素子として、バラクタダイオードとＭＯＳバラクタを用いることができる。 （もっと読む）

広帯域周波数発生器は、フリップチップパッケージ内の同一のダイに配置された異なる周波数帯域のための２つ以上の発振器を有する。２つの発振器の誘導子間の結合は、一方の誘導子がダイに配置され、他方の誘導子がパッケージに配置され、これら誘導子がハンダバンプの直径によって離されることで、減少させられる。弱結合されたこれら誘導子では、一方の発振器の帯域を増加させるために他方の発振器のＬＣタンク回路の操作をしたり、その逆を行ったりできる。一方の発振器の振動の好ましくないモードを防ぐことは、他方の発振器の粗同調バンクの全容量といった大容量を他方の発振器のＬＣタンク回路に与えることによって達成され得る。好ましくないモードを防ぐことは、他方の発振器のＬＣタンクのＱファクタを減少させ、タンク回路内の損失を増加させることによっても達成され得る。 （もっと読む）

【課題】 発振周波数を補正するためのメモリなどが不要な温特補正機能付き発振回路およびその製造方法を実現する。
【解決手段】 温特補正機能付き発振回路１０は、第１の発振回路２１と、第２の発振回路２２と、第１の発振回路２１が発生する発振周波数を理想の発振周波数に近い発振周波数に補正するための補正回路５０とを備える。補正回路５０は、第１の発振回路２１の発振周波数ｆ１と、第２の発振回路２２の発振周波数ｆ２との差分（ｆ１−ｆ２）を検出し、その検出した差分に補正係数αを乗じ（α・（ｆ１−ｆ２））、その補正された差分を第１の発振回路２１の発振周波数に加算し（ｆ１＋α・（ｆ１−ｆ２））、それを出力する動作を行う。 （もっと読む）

【課題】周波数が、中心周波数近辺の同調範囲内の周波数で制御される発振信号を形成するＬＣ電圧制御発振器の提供。
【解決手段】位相補間電圧制御発振器は、複数のｎ個の位相シフトセルＡ及びｎ−１レベルの加算セルＳを内含する。位相シフトセルＡは、共通の入力信号を受理し、各々は、その他の位相シフトセルＡとは異なる量だけ入力信号を位相シフトさせる。第１レベルの加算セルＳは、少なくとも２つの位相シフトセルＡの出力を受信し加算し、残りの加算セルレベルの各々は、加算セルＳの先行レベルの出力を受理する。最後のレベルは、位相シフトセルＡの共通の入力信号としてフィードバックされる出力信号を生成する単一の加算セルＳを含む。 （もっと読む）

【解決手段】（例えばＦＭ受信機中の）ＶＣＯは、ＬＣ共振タンクを含む。ＬＣ共振タンクは、粗同調キャパシタバンクおよび微同調キャパシタバンクを含む。粗同調キャパシタバンクは複数のデジタル制御粗同調キャパシタエレメントを含み、アクティブな際に各々は第１キャパシタンス値を供給する。微同調キャパシタバンクは複数のデジタル制御微同調キャパシタエレメントを含み、アクティブな際に各々は第２キャパシタンス値を供給する。キャパシタミスマッチの現実的な問題に対処するため、ＶＣＯチューニング範囲の全体にわたるキャパシタンスオーバーラップが、微キャパシタバンクのデジタル制御微同調キャパシタエレメントの全てがアクティブな場合に、微キャパシタバンクのキャパシタンス値が第１キャパシタンス値より大きくなるように第１及び第２キャパシタンス値を選択することによって生成される。 （もっと読む）

【課題】高周波動作において、互いに容量が異なる複数のコンデンサの組み合わせを切り替えて電圧制御発振器の発振周波数帯域を切り替える際に、全ての発振周波数帯域同士を重なり合わせることが可能なＰＬＬ回路を提供することを目的とする。
【解決手段】互いに容量が異なる複数のコンデンサ５１−１〜５１−ｎの組み合わせを切り替えることにより発振周波数帯域を切り替える電圧制御発振器２を備えるＰＬＬ回路１において、電圧制御発振器２が高周波動作しているとき、容量が比較的大きなコンデンサ５２−４又はコンデンサ５２−５が選択されなくなる場合、補正用のコンデンサ５−１又はコンデンサ５−２を選択して電圧制御発振器２の全体の容量を大きくする。 （もっと読む）

【課題】高価な誘電体共振器やバラクタダイオードを使用することなく、廉価に制作することができ、また回路面積が小さく小型化が可能となるようにする。
【解決手段】誘電体基板１上に形成されたマイクロストリップ線路２において、増幅素子３の入力端のゲートが入力端側線路２ａに接続され、出力端のドレインが出力端側線路２ｂに接続され、ソースが接地電極５に接続される。そして、上記誘電体基板１の裏面の接地面７の中に、空地領域７Ｅを介して線状の金属パターン８を形成し、この金属パターン８をマイクロストリップ線路２の伝送線路方向に配置することで、この金属パターン８の一方端を入力端側線路２ａ、他方端を出力側線路２ｂに容量性結合する。この金属パターン８の結合は、一端のみでもよい。これによれば、増幅素子３からの出力が、容量Ｃ_１、インダクタンスＬ、容量Ｃ_２を通って入力端へ帰還し、発振が行われる。 （もっと読む）

【課題】チャージポンプを用いずに、出力周波数の精度を高くすることのできる自動調整発振器を提供する。
【解決手段】発振器１０は、発振回路１１、第１電圧供給回路１３、第２電圧供給回路１４及び調整値生成回路１６を備えている。第１電圧供給回路１３は、基準時間で第１電圧Ｖ１が基準電圧Ｖrefに到達するような時定数となる抵抗値の抵抗器Ｒ１とキャパシタン
スのキャパシタＣ１とを備える。第２電圧供給回路１４は、発振回路１１の周波数に応じたパルス信号Ｓ１，Ｓ２によってスイッチングを行なう第１及び第２スイッチング手段ＳＷ１，ＳＷ２によって第２電圧Ｖ２を上昇させる。調整値生成回路１６は、第２電圧Ｖ２が第１電圧Ｖ１よりも先に基準電圧Ｖrefになった場合には、周波数を低くする調整値を
発振回路１１に供給し、第２電圧Ｖ２が第１電圧Ｖ１よりも遅れて基準電圧Ｖrefになっ
た場合には、周波数を高くする調整値を発振回路１１に供給する。 （もっと読む）

【課題】電圧制御発振器のための補償回路を提供する。
【解決手段】電圧制御発振器（ＶＣＯ）の電圧を制御するために使用され得る回路は、第１の比較器、第２の比較器、アキュムレータ、及び出力装置を備え得る。第１の比較器は、制御電圧が高電位側しきい値電圧より高い場合に第１のパルス信号を出力する。第２の比較器は、制御電圧が低電位側しきい値電圧より低い場合に第２のパルス信号を出力する。アキュムレータは、もし第１のパルス信号が受信されるならばスイッチ制御信号の値を増加させ、もし第２のパルス信号が受信されるならばスイッチ制御信号の値を減少させる。出力装置は、スイッチ制御信号の値に応じてＶＣＯの制御電圧を補償する補償電圧を生成する。 （もっと読む）

【課題】粗調整用と微調整用のコンデンサを切り替えて発振回路の発振周波数を調整する際に、粗調整区間に生じるサイクルスリップに起因して発振周波数可変範囲が狭くなるのを回避可能なデジタルＰＬＬ回路及び半導体集積回路を提供することである。
【解決手段】インダクタンス素子に並列接続される容量素子の数を変えて発振周波数が制御される発振回路４と、基準クロック及びその遅延クロックと発振回路出力とをデジタル位相比較し、その比較結果に基づいて容量素子の並列接続数を制御し、発振回路出力の位相を基準クロック位相に近づける制御をする位相比較部６とを具備し、容量素子は、インダクタンス素子に並列接続可能な所定容量の粗調整用コンデンサ４３と、これに並列接続可能で粗調整用コンデンサの１／ｎ容量を有し、粗調整時に所定数の微調整用コンデンサが１つの粗調整用として制御される複数の微調整用コンデンサ４４を備える。 （もっと読む）

【課題】高価な誘電体共振器やバラクタダイオードを使用することなく、廉価に制作することができ、また回路面積が小さく小型化が可能となるようにする。
【解決手段】誘電体基板１上に形成されたマイクロストリップ線路２において、増幅素子３の入力端のゲートが入力端側線路２ａに接続され、出力端のドレインが出力端側線路２ｂに接続され、ソースが接地電極５を介して基板裏面の接地面７に接続される。そして、上記増幅素子３の上面に、例えば棒状の金属体１０を絶縁性接着剤９によって接着し、この金属体１０をマイクロストリップ線路２の伝送線路方向に配置することで、この金属体１０の一方端を入力端側線路２ａ、他方端を出力端側線路２ｂに容量性結合する。この金属体の結合は、一端のみでもよい。これによれば、増幅素子３からの出力が、容量Ｃ_１２、インダクタンスＬ、容量Ｃ_１１を通って入力端へ帰還し、発振が行われる。 （もっと読む）

【課題】不要輻射電磁波による基板上の回路が異常動作を防ぐために配置したシールド板を簡単に取り付け、また確実に接地することができるようにした発振器を提供する。
【解決手段】磁極５の中心軸部５ｂに雄ねじ部５ａを形成し、磁束発生手段の下部側に基板２への不要輻射磁束を遮蔽するようにシールド板８を配置すると共に、このシールド板８を導電性があり、かつ磁気を透し難い材質で構成し、磁極５の雄ねじ部５ａを利用してシールド板８をねじ連結することによって、シールド板８を磁極５へ機械的に支持すると共に、両者間を電気的に接続し、配線接続を行うことなく磁極５とシールド板８の接地作業を容易にした。 （もっと読む）

【課題】マイクロ波発振素子及びマイクロ波発振装置に関し、複雑な成膜工程や微細加工の必要がない簡単な素子構造によりマイクロ波発振を可能にする。
【解決手段】強磁性体層１１とスピン軌道相互作用を有する金属層１２との積層構造からなり、金属層両端の端子１３_１、１３_２との間に電源１４から電圧を印加して、金属層１２に電流を流す事で、スピンホール効果により金属層１２から強磁性体層１１へ純スピン流が注入され、マイクロ波発振を励起する。 （もっと読む）