【課題】十分に高い周波数帯域において、広帯域にわたって柔軟に発振周波数を調整すること。
【解決手段】信号線１３１は、電源から直流電圧Ｖｄｃが印加されると、電源に接続された始端を節とし、終端を腹とする４分の３波長の定在波を発生させる。ストリップ１３２−１〜１３２−ｎは、それぞれスイッチ１３３−１〜１３３−ｎを介してグランド層に接続されている。スイッチ１３３−１〜１３３−ｎは、切替制御部１４０による制御に従って、それぞれストリップ１３２−１〜１３２−ｎとグランド層との接続及び非接続を切り替える。スイッチ１３３−１〜１３３−ｎの接続及び非接続を切り替えることにより、擬似的に信号線１３１とグランド層の間の距離が調節され、伝送線路部１３０における実効誘電率が変化して、定在波の周波数を調整することができる。 （もっと読む）

【課題】残留位相雑音特性を劣化させずに発振周波数の広帯域化を実現する電圧制御発振器を提供することを目的とする。
【解決手段】制御電圧印加端子Ｖｃ１からの制御電圧に応じて所望の周波数で発振する能動回路を備えた電圧制御発振器であって、前記能動回路は、トランスＴＳの一次側コイルＬ５に印加される前記制御電圧によってインダクタンス値が変化する二次側コイルＬ３を発振維持用のチョークコイルとして用いる。コイルＬ３のインダクタンス値が変化することで、コイルＬ３とコンデンサＣ５との共振周波数を変化させられる。その結果、制御電圧により、共振回路のバリキャップダイオードＤ１によるリアクタンス特性の変化だけでなく、能動回路のリアクタンス特性を変化させられる。 （もっと読む）

電圧制御発振器（ＶＣＯ）バッファのための回路が説明される。回路は、ＶＣＯコアと接続されるＶＣＯバッファの入力と接続された第１のキャパシタを含む。回路は、また、ＶＣＯバッファの入力と、ｐ型金属酸化膜半導体電界効果（ＰＭＯＳ）トランジスタのゲートとに接続された第２のキャパシタを含む。回路は、さらに、第１のキャパシタと、ＰＭＯＳトランジスタのゲートとに接続された第１のスイッチを含む。回路は、また、ＶＣＯバッファの入力と接続された第３のキャパシタを含む。回路は、さらに、ＶＣＯバッファの入力と、ｎ型金属酸化膜半導体電界効果（ＮＭＯＳ）トランジスタのゲートとに接続された第４のキャパシタを含む。回路は、また、第３のキャパシタとＮＭＯＳトランジスタのゲートとに接続された第２のスイッチを含む。 （もっと読む）

【課題】半導体集積回路をパッケージに実装した後に、インダクタンスを増加および減少させる調整が可能な半導体集積回路を提供する。
【解決手段】ＬＳＩの内部回路１０６が形成された同一の半導体基板に磁気検出素子１００が形成されており、ボンディングパッド１１４とＬＳＩの内部回路１０６の間に接続された第１インダクタ１０１のインダクタンスを磁気検出素子１００と磁気検出回路１０５の出力電圧でモニタし、第１インダクタ１０１の片方の端子と第２インダクタ１０２の一端と第３インダクタ１０３の一端が第１接続部１０７を介して接続される第１スイッチ１０８、第２インダクタ１０２の片方の端子が第２接続部１０９を介して接続される第２スイッチ１１０、および、第３インダクタ１０３の片方の端子が第３接続部１１１を介して接続される第３スイッチ１１２を接続または切断状態に切り替えることにより、第一のインダクタ１０１をトリミングする。 （もっと読む）

【課題】ＭＯＳトランジスタの高周波領域におけるトランスコンダクタンスの劣化を招くことなく、低消費電力化を図ることが可能な増幅器などの提供。
【解決手段】この発明は、ＭＯＳトランジスタＱ１などを含む増幅器である。ＭＯＳトランジスタＱ１のゲートには第１の入力信号が入力され、ＭＯＳトランジスタＱ１のバルクには第２の入力信号が入力され、ＭＯＳトランジスタＱ１のソースから出力信号が出力される。そして、第１の入力信号と第２の入力信号とは同相の信号である。 （もっと読む）

発振器は、共振器と、第１および第２のｐ型トランジスタと、第１および第２のｎ型トランジスタとを含む。共振器は、第１の端子と第２の端子とを持つ。第１のｐ型トランジスタは、第１の端子にスイッチ可能に接続されており、第２のｐ型トランジスタは、第２の端子にスイッチ可能に接続されている。第１のｎ型トランジスタの第１のドレインと第２のｎ型トランジスタの第２のドレインとは、それぞれ、第１の端子および第２の端子に電気的に接続される。発振器はＮＭＯＳのみモードおよびＣＭＯＳモードで作動可能である。 （もっと読む）

【課題】 電源雑音を除去し、低周波雑音の特性を良好にできる低雑音電圧制御発振回路を提供する。
【解決手段】 駆動用トランジスタＱ1 のベースとＧＮＤの間にコンデンサＣ11を設けることで、そのベースに入力される低周波ノイズを除去でき、駆動用トランジスタＱ1 をｈＦＥの低いトランジスタとすることで、電源から入力される低周波ノイズを除去することができ、発振用トランジスタＱ2 のエミッタ側に、コイルＬ3 を設けることで、周波数特性を広域化して位相雑音の周波数特性を良好にでき、発振用トランジスタＱ2 のエミッタ側に、コンデンサＣ7 とコイルＬ3 で構成される共振回路における共振周波数をＶＣＯの発振周波数帯域の中心辺りに設定することで、ノイズの影響を受けにくい発振周波数にすることができる低雑音電圧制御発振回路である。 （もっと読む）

キャパシタンススイッチング素子（２００）が、トランジスタ（２０５、２１０）によって直列に接続された、第１のキャパシタ（２４０）と第２のキャパシタ（２４５）とを含む。トランジスタのゲートは、一組の抵抗器（２２０、２３０）を介して第１の信号（ｂ０／）によってバイアスをかけられ、ソースおよびドレインは、第２の組の抵抗器（２１５、２２５、２３５）を介して第２の信号（ｂ０）によってバイアスをかけられる。信号はレベルシフトされており、相補的であってよい。素子をオンにするためには、第１の信号（ｂ０／）をＶＤＤに設定することができ、第２の信号（ｂ０）をゼロに設定することができる。素子をオフにするためには、第１の信号（ｂ０／）をＶＤＤ／２の倍数に設定することができ、第２の信号（ｂ０）をＶＤＤ／２の倍数プラス１（the multiple plus one）に設定することができる。素子が発振器同調回路で使用されるとき、トランジスタの圧力ストレスが低減され、トランジスタを薄酸化物で製作することができる。発振器は、セルラアクセス端末のトランシーバにおいて使用されてもよい。
（もっと読む）

【課題】安定した動作を行うことができる半導体回路を提供することを課題とする。
【解決手段】ソースが第１の電位ノードに接続される第１のｐチャネルトランジスタ（２０１）と、ソースが第２の電位ノードに接続される第１のｎチャネルトランジスタ（２０２）と、ゲートが第１のｎチャネルトランジスタのドレインに接続され、ドレインが第１のｎチャネルトランジスタのゲートに接続される第２のｐチャネルトランジスタ（２０３）と、ゲートが第１のｐチャネルトランジスタのドレインに接続され、ドレインが第１のｐチャネルトランジスタのゲートに接続される第２のｎチャネルトランジスタ（２０４）と、第１のｐチャネルトランジスタ及び第１のｎチャネルトランジスタのドレイン間に接続される第１の抵抗（３０１，３０２）と、第２のｐチャネルトランジスタ及び第２のｎチャネルトランジスタのドレイン間に接続される第２の抵抗（３０３，３０４）とを有する。 （もっと読む）

【課題】電源電圧に重畳されたノイズにより発生する発振器の位相雑音を低減することができ、しかも簡単な回路構成で実現でき、発振器の小型化を図ることのできる電圧制御発振器を提供すること。
【解決手段】この電圧制御発振器１は、直流電源端子１６にコレクタが接続された発振用トランジスタ１１と、発振用トランジスタ１１のエミッタ・接地間に接続された第１の抵抗２１と、発振用トランジスタ１１のベース・接地間に接続された共振回路２７と、発振用トランジスタ１１のエミッタと第１の抵抗２１との接続点と直流電源端子１６とを接続する結合ラインＬ１上に設けられた第１のキャパシタ２２とを具備することを特徴とする。 （もっと読む）

【課題】変調感度が高すぎず、かつ、制御周波数範囲の広い電圧制御発振器を提供する。
【解決手段】構造、容量変化特性が異なる複数種類の可変容量素子が並列に接続され、制御電圧により、複数種類の可変容量素子の容量値を同時に制御するようにした共振部と、共振部による発振を維持するための増幅部とを備える。可変容量素子として、バラクタダイオードとＭＯＳバラクタを用いることができる。 （もっと読む）

【課題】コンデンサへの充放電及び差動対を使用した発振回路において、回路規模や消費電力の増大を抑制しつつ安定した発振を可能とする。
【解決手段】トランジスタＭ１０は、トランジスタＭ１，Ｍ２からなる差動対に定電流ｉ１を供給する。Ｍ１には直列に抵抗Ｒ１が接続され、Ｍ１とＲ１との接続点の電位ＶＢがＭ２のゲートに印加される。一方、Ｍ１のゲートには、定電流ｉ２を生じるトランジスタＭ４と抵抗Ｒ２及びコンデンサＣ１の並列接続体との接続点の電位ＶＡが印加される。Ｍ４は、Ｍ２のオフ期間に定電流ｉ２を供給し、オン期間に定電流の供給を停止する。抵抗Ｒ２，Ｒ１それぞれの抵抗値をｒ２，ｒ１として、（ｒ１・ｉ１）＝（ｒ２・ｉ２）を満たすように設定する。 （もっと読む）

【課題】周波数が、中心周波数近辺の同調範囲内の周波数で制御される発振信号を形成するＬＣ電圧制御発振器の提供。
【解決手段】位相補間電圧制御発振器は、複数のｎ個の位相シフトセルＡ及びｎ−１レベルの加算セルＳを内含する。位相シフトセルＡは、共通の入力信号を受理し、各々は、その他の位相シフトセルＡとは異なる量だけ入力信号を位相シフトさせる。第１レベルの加算セルＳは、少なくとも２つの位相シフトセルＡの出力を受信し加算し、残りの加算セルレベルの各々は、加算セルＳの先行レベルの出力を受理する。最後のレベルは、位相シフトセルＡの共通の入力信号としてフィードバックされる出力信号を生成する単一の加算セルＳを含む。 （もっと読む）

【課題】小型でＩＣ化が可能な位相同期発振器を実現すること。
【解決手段】 位相同期した複数の発振信号を得る位相同期発振器アレイにおいて、位相が１８０度異なる２つの信号を入力する第１入力端子と第２入力端子とを有したｎ個の第１差動増幅器から第ｎ差動増幅器と、１≦ｋ＜ｎの全ての自然数ｋに対して、第ｋ差動増幅器の第２入力端子と第ｋ＋１差動増幅器の第１入力端子との間の全て、及び、第ｎ差動増幅器の第２入力端子と第１差動増幅器の第１入力端子との間を、それぞれ、逆相で結合するｎ個のフィルタＦと、を設けたことを特徴とする位相同期発振器アレイ。フィルタＦは、一方の差動増幅器１の第２入力端子Ｂ１２と接地間に配設された第２インダクタＬ１２と、他方の差動増幅器２の第１入力端子Ｂ２１と接地間に配設された第１インダクタとＬ２１、一方の差動増幅器１の第２入力端子と他方の差動増幅器２の第１入力端子との間を接続する第３容量Ｃ１５と第３インダクタＬ２３との直列接続回路とを有する。 （もっと読む）

【課題】ウイーンブリッジ発振回路の自動利得制御回路を、低コストで実現する。
【解決手段】ウイーンブリッジ発振回路を構成するオペアンプの出力を、抵抗３により電流に変換してＮＰＮ型バイポーラトランジスタ１のベースに入力し、ＮＰＮ型バイポーラトランジスタ１のコレクタとエミッタ間の抵抗値を増減することにより、抵抗２と抵抗４とＮＰＮ型バイポーラトランジスタ１による合成抵抗を増減し、オペアンプの利得を増減する。 （もっと読む）

【課題】高周波動作において、互いに容量が異なる複数のコンデンサの組み合わせを切り替えて電圧制御発振器の発振周波数帯域を切り替える際に、全ての発振周波数帯域同士を重なり合わせることが可能なＰＬＬ回路を提供することを目的とする。
【解決手段】互いに容量が異なる複数のコンデンサ５１−１〜５１−ｎの組み合わせを切り替えることにより発振周波数帯域を切り替える電圧制御発振器２を備えるＰＬＬ回路１において、電圧制御発振器２が高周波動作しているとき、容量が比較的大きなコンデンサ５２−４又はコンデンサ５２−５が選択されなくなる場合、補正用のコンデンサ５−１又はコンデンサ５−２を選択して電圧制御発振器２の全体の容量を大きくする。 （もっと読む）

【課題】高周波発振であっても安定した発振を行なえる。
【解決手段】発振回路１は、圧電振動子を所定の周波数で励振させる発振回路部を備え、発振回路部の等価回路ＥＣは、負性抵抗Ｒ_Lと容量性リアクタンスＣ_Lが直接接続された直列モデルで構成されている。発振回路部の一方の端子ＥＣＡにコイルＬ_Sの一方の端子が直列接続され、発振回路部の他方の端子ＥＣＢとコイルＬ_Sの他方の端子との間に抵抗Ｒ_Pが並列接続されている。コイルＬ_Sの他方の端子と抵抗Ｒ_Pの一方の端子との接続点が、圧電振動子との接続を行う一方の圧電振動子接続用端子Ａとされ、抵抗Ｒ_Pの他方の端子と発振回路部の他方の端子ＥＣＢとの接続点が、圧電振動子との接続を行う他方の圧電振動子接続用端子Ｂとされている。また、抵抗Ｒ_Pの絶対値は、負性抵抗Ｒ_Lの絶対値よりも大きい。 （もっと読む）

【課題】チャージポンプを用いずに、出力周波数の精度を高くすることのできる自動調整発振器を提供する。
【解決手段】発振器１０は、発振回路１１、第１電圧供給回路１３、第２電圧供給回路１４及び調整値生成回路１６を備えている。第１電圧供給回路１３は、基準時間で第１電圧Ｖ１が基準電圧Ｖrefに到達するような時定数となる抵抗値の抵抗器Ｒ１とキャパシタン
スのキャパシタＣ１とを備える。第２電圧供給回路１４は、発振回路１１の周波数に応じたパルス信号Ｓ１，Ｓ２によってスイッチングを行なう第１及び第２スイッチング手段ＳＷ１，ＳＷ２によって第２電圧Ｖ２を上昇させる。調整値生成回路１６は、第２電圧Ｖ２が第１電圧Ｖ１よりも先に基準電圧Ｖrefになった場合には、周波数を低くする調整値を
発振回路１１に供給し、第２電圧Ｖ２が第１電圧Ｖ１よりも遅れて基準電圧Ｖrefになっ
た場合には、周波数を高くする調整値を発振回路１１に供給する。 （もっと読む）

【解決手段】（例えばＦＭ受信機中の）ＶＣＯは、ＬＣ共振タンクを含む。ＬＣ共振タンクは、粗同調キャパシタバンクおよび微同調キャパシタバンクを含む。粗同調キャパシタバンクは複数のデジタル制御粗同調キャパシタエレメントを含み、アクティブな際に各々は第１キャパシタンス値を供給する。微同調キャパシタバンクは複数のデジタル制御微同調キャパシタエレメントを含み、アクティブな際に各々は第２キャパシタンス値を供給する。キャパシタミスマッチの現実的な問題に対処するため、ＶＣＯチューニング範囲の全体にわたるキャパシタンスオーバーラップが、微キャパシタバンクのデジタル制御微同調キャパシタエレメントの全てがアクティブな場合に、微キャパシタバンクのキャパシタンス値が第１キャパシタンス値より大きくなるように第１及び第２キャパシタンス値を選択することによって生成される。 （もっと読む）

【課題】電圧制御発振器のための補償回路を提供する。
【解決手段】電圧制御発振器（ＶＣＯ）の電圧を制御するために使用され得る回路は、第１の比較器、第２の比較器、アキュムレータ、及び出力装置を備え得る。第１の比較器は、制御電圧が高電位側しきい値電圧より高い場合に第１のパルス信号を出力する。第２の比較器は、制御電圧が低電位側しきい値電圧より低い場合に第２のパルス信号を出力する。アキュムレータは、もし第１のパルス信号が受信されるならばスイッチ制御信号の値を増加させ、もし第２のパルス信号が受信されるならばスイッチ制御信号の値を減少させる。出力装置は、スイッチ制御信号の値に応じてＶＣＯの制御電圧を補償する補償電圧を生成する。 （もっと読む）