ΔΣ変調型ＤＡ変換器及びΔΣ変調器
【課題】ΔΣ変調型ＤＡ変換器において、コストアップをできるだけ抑えながら、音質改善を達成する技術を提案する。
【解決手段】音声処理装置１０は、デジタル信号をΔΣ変調器２０で変調し、Ｄ級増幅部６０で増幅し、スピーカなどの負荷１２に出力する。その際に、Ｄ級増幅部６０の出力を、間接的にΔΣ変調器２０へフィードバックする。このフィードバックの際に必要となるＡＤ変換器として比較的低速なＡＤ変換器を用いつつ歪み成分を除去するために、歪みが発生しているＤ級増幅部６０を模擬するＤ級増幅部エミュレータ３０をΔΣ変調器２０内に設ける。さらに、Ｄ級増幅部エミュレータ３０は、学習することによって、各種パラメータを適切になるように更新し、歪み補償をより効果的に実現する。
【解決手段】音声処理装置１０は、デジタル信号をΔΣ変調器２０で変調し、Ｄ級増幅部６０で増幅し、スピーカなどの負荷１２に出力する。その際に、Ｄ級増幅部６０の出力を、間接的にΔΣ変調器２０へフィードバックする。このフィードバックの際に必要となるＡＤ変換器として比較的低速なＡＤ変換器を用いつつ歪み成分を除去するために、歪みが発生しているＤ級増幅部６０を模擬するＤ級増幅部エミュレータ３０をΔΣ変調器２０内に設ける。さらに、Ｄ級増幅部エミュレータ３０は、学習することによって、各種パラメータを適切になるように更新し、歪み補償をより効果的に実現する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ΔΣ変調型ＤＡ変換器及びΔΣ変調器に係り、Ｄ級増幅部を備え出力に接続された負荷に電力を供給することが可能なΔΣ変調型ＤＡ変換器及び入力信号に対してΔΣ変調を施しＤ級増幅部に出力するΔΣ変調器に関する。
【背景技術】
【０００２】
液晶テレビを始めとする薄型テレビは、激しい競争に晒されており、製造各社は性能向上をさせつつ一層のコストダウンをすることが求められている。そのような中、オーディオアンプも例外ではない。テレビ放送波にあってはデジタル放送の開始に伴い、ＴＶ回路のほとんどがデジタル化されるようになっており、オーディオアンプもデジタル信号を入力とするデバイスが求められている。最終的にはデジタル回路を１チップ化し、省スペース、低コスト化が行われている。
【０００３】
ところで、オーディオなどに応用されるΔΣ変調型ＤＡ変換器では、デジタル回路で構成される変調部と、電力を供給するＤ級増幅部に分けて構成される。Ｄ級増幅部は電力スイッチング部のデットタイムやオン抵抗、電源インピーダンスによる電圧降下、他負荷の影響による電源変動によるなどによって、理想的なＤ級増幅とならないために歪が発生してしまい、音質劣化を招くという課題がある。
【０００４】
図１に、現在実現されているΔΣ変調型ＤＡ変換器について５種類例示する。図１（ａ）は、初期のΔΣ変調型ＤＡ変換器の構成例であり、デジタル信号をＤＡ変換器においてアナログ信号に変換し、アナログのΔΣ変調器により変調し、Ｄ級増幅部で増幅している。また、Ｄ級増幅部の出力は、ΔΣ変調器にフィードバックされている。この構成のΔΣ変調型ＤＡ変換器の場合、特性面では優れているが、消費電力の改善のための新たなアルゴリズムの検討が困難であったり、また、コストが比較的高くなってしまうという課題がある。
【０００５】
図１（ｂ）のΔΣ変調型ＤＡ変換器では、ΔΣ変調器の前段のＤＡ変換器が省かれ、デジタル信号をそのまま変調するΔΣ変調器とＤ級増幅部とから構成されている。このΔΣ変調型ＤＡ変換器では、アルゴリズムの検証の容易性が大幅に改善されたが、Ｄ級増幅部で発生する歪みがそのまま出力されてしまうという課題があった。
【０００６】
図１（ｃ）のΔΣ変調型ＤＡ変換器では、図１（ｂ）のΔΣ変調型ＤＡ変換器の課題を解決するために、ΔΣ変調器の前段に歪補償回路を設けることで、歪特性の改善がなされている。ただし、このΔΣ変調型ＤＡ変換器を採用した場合であっても、例えば、電源リプルなどを十分に補償できないという課題がある。近年、製品のコストダウンが進む結果、電源の耐電源リプルの弱点が顕在化してしまうことがあった。
【０００７】
図１（ｄ）のΔΣ変調型ＤＡ変換器では、図１（ｃ）のΔΣ変調型ＤＡ変換器の課題を解決するために、Ｄ級増幅部に供給する電力のリプル除去回路を設けている。
【０００８】
また、歪補償によって特性を改善する技術は、様々提案されている。例えば、歪補償された送信信号がＤＡ変換器のダイナミックレンジを超えないように、事前に歪み補償係数の大きさを、その位相を維持したまま補正する技術がある（例えば、特許文献１参照）。
【特許文献１】特開２００１−２５１１４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、特許文献１に記載の技術では、原理的に、入力信号ｘ（ｔ）との因果性に関する歪特性しか補正されなかった。したがって、比較的大きな電力を制御するＤＡ変換器のように、ＤＡ変換器のスイッチングパターンや電源変動などが無視できないアプリケーションでは、これらで発生する歪要因が補正できないため、フィードバックによる性能向上に限界があった。また、図１（ｄ）に示した技術では、耐電源リプルを高めることで、ΔΣ変調型ＤＡ変換器の特性を改善することができるが、結局はコストが高くなってしまい、電源のコストダウンとΔΣ変調型ＤＡ変換器のコストアップとが相殺されてしまうという課題があった。また、図１（ｅ）に、図１（ｂ）のＤ級増幅部の出力をΔΣ変調器にフィードバックするΔΣ変調型ＤＡ変換器について示している。この構成が理想的であるが、フィードバックの際に高速かつ高精度のＡＤ変換器が必要であった。上述のように激しいコスト競争に晒されている現状にあっては、高速かつ高精度のＡＤ変換器の採用は現実的でなく、別の技術が求められていた。
【００１０】
本発明の目的は、上記課題に鑑み、ΔΣ変調型ＤＡ変換器において、コストアップをできるだけ抑えながら、音質改善を達成する技術を提案することにある。
【課題を解決するための手段】
【００１１】
本発明に係る装置は、ΔΣ変調型ＤＡ変換器に関する。この装置は、積分器と前記積分器からの出力にもとづいて前記積分器の出力の分解能より低い分解能に変換する量子化器とを備えたΔΣ変調器とＤ級増幅部とを備え出力に接続された負荷に電力を供給することが可能なΔΣ変調型ＤＡ変換器であって、前記Ｄ級増幅部の出力をエミュレートするためのＤ級増幅部エミュレータと、前記Ｄ級増幅部の出力と前記Ｄ級増幅部エミュレータの出力の信号をもとにフィードバック信号を生成するフィードバック部と、を備える。
また、前記Ｄ級増幅部エミュレータは、前記Ｄ級増幅部の歪特性をエミュレートしてもよい。
また、前記Ｄ級増幅部エミュレータは、前記フィードバック部の出力をもとに、当該Ｄ級増幅部エミュレータの出力と前記Ｄ級増幅部の出力がもっとも近くなるように前記Ｄ級増幅部エミュレータ自身の特性を逐次更新してもよい。
また、前記フィードバック部は、前記Ｄ級増幅部の出力を濾波するアナログフィルタと、前記アナログフィルタで濾波された前記Ｄ級増幅部の出力をＡＤ変換するＡＤ変換器と、前記ΔΣ変調器の出力を、前記Ｄ級増幅部とは異なる経路にて取得して濾波するデジタルフィルタとを備えてもよい。
また、前記Ｄ級増幅部エミュレータは、前記ＡＤ変換器の出力と、前記デジタルフィルタの出力をもとに、当該Ｄ級増幅部エミュレータの出力と前記ＡＤ変換器における変換後の前記Ｄ級増幅部の出力とがもっとも近くなるように前記Ｄ級増幅部エミュレータ自身の特性を逐次更新してもよい。
また、前記ΔΣ変調器は、前記Ｄ級増幅部エミュレータの出力と当該ΔΣ変調型ＤＡ変換器への入力との差分を求める第１の減算器を備え、前記積分器に前記第１の減算器の出力が入力されてもよい。
また、前記Ｄ級増幅部は、前記量子化器の信号にもとづいて前記Ｄ級増幅部の出力に接続された負荷を十分に駆動できるだけの電力を供給してもよい。
また、前記ΔΣ変調型ＤＡ変換器は、外乱成分を擬似的に発生させる模擬外乱発生器を備えてもよい。
また、前記アナログフィルタは、前記Ｄ級増幅部の出力のうち歪成分推定に必要な信号成分のみを濾波してもよい。
また、前記デジタルフィルタは、前記Ｄ級増幅部エミュレータの出力のうち歪成分推定に必要な信号成分のみを濾波してもよい。
また、前記ＡＤ変換器の出力と前記デジタルフィルタの出力の差分を演算する演算手段を備えてもよい。
また、前記Ｄ級増幅部エミュレータは、前記模擬外乱発生器、入力信号、及び前記量子化器の出力と因果性のある歪成分のパラメータを同定し、前記Ｄ級増幅部の歪特性を模擬してもよい。
また、前記歪成分の前記パラメータは、前記ＡＤ変換器の出力と前記デジタルフィルタの出力との差分を求める第２の減算器の出力、前記模擬外乱発生器の出力、前記入力信号、及び前記量子化器の出力にもとづき逐次更新され、前記Ｄ級増幅部と前記Ｄ級増幅部エミュレータの歪成分が一致したときにパラメータの更新が収束してもよい。
また、前記ＡＤ変換器は、前記ΔΣ変調器の駆動速度に比較して、低速で駆動してもよい。
本発明の別の態様は、ΔΣ変調器に関する。この装置は、積分器と、前記積分器からの出力にもとづいて、前記積分器の出力の分解能より低い分解能に変換する量子化器と、出力先のＤ級増幅部の歪特性を模擬し、前記積分器へ帰還出力するＤ級増幅部エミュレータと、外乱成分を擬似的に発生させる模擬外乱発生器とを備え、前記Ｄ級増幅部エミュレータは、前記Ｄ級増幅部の出力がＡＤ変換された後のデジタル信号と前記Ｄ級増幅部エミュレータの帰還出力との差信号、前記量子化器からの信号、及び前記模擬外乱発生器の信号をもとに、前記模擬外乱発生器、入力信号及び前記量子化器の出力と因果性のある歪成分のパラメータを同定し、かつ前記Ｄ級増幅部の出力が前記ＡＤ変換された後のデジタル信号と前記Ｄ級増幅部エミュレータの帰還出力との差信号が小さくなるように、逐次前記パラメータを更新する。
【発明の効果】
【００１２】
本発明によれば、ΔΣ変調型ＤＡ変換器において、コストアップをできるだけ抑えながら、音質改善を達成する技術を提案することができる。
【発明を実施するための最良の形態】
【００１３】
つぎに、本発明を実施するための最良の形態（以下、単に「実施形態」という）を、図面を参照して具体的に説明する。まず、本実施形態の概要を説明する。以下の音声処理装置は、デジタル信号をΔΣ変調器で変調し、Ｄ級増幅部で増幅し、スピーカなどの負荷に出力する。その際に、Ｄ級増幅部の出力を、ΔΣ変調器へフィードバックする。なお、このとき、ΔΣ変調器へフィードバックには、ＡＤ変換器が必要となるが、高速かつ高精度のＡＤ変換器はコストの面で採用が難しいため、比較的低速なＡＤ変換器を用いつつ、歪み成分を除去する。そのため、歪みが発生しているＤ級増幅部を模擬するＤ級増幅部エミュレータをΔΣ変調器内に設け、そのＤ級増幅部エミュレータと比較的低速なＡＤ変換器をもとに生成したフィードバック信号をフィードバック処理に用いる。さらに、Ｄ級増幅部エミュレータは、学習することによって、各種パラメータを適切になるように更新し、歪み補償をより効果的に実現する。
【００１４】
図２は、本実施形態に係る音声処理装置１０の概略構成を示す機能ブロックである。この音声処理装置１０は、例えば、液晶テレビ等の表示装置に搭載される。
【００１５】
図示のように、音声処理装置１０は、ΔΣ変調器２０と、Ｄ級増幅部６０と、フィードバック部７０とを備える。ＰＣＭ（pulse code modulation）信号などのデジタル信号（「原信号Ｓ１」ともいう）が、信号入力部５１から音声処理装置１０に入力され、ΔΣ変調器２０により変調されて、Ｄ級増幅部６０に出力される。Ｄ級増幅部６０で増幅された信号は信号出力部５２を介してスピーカなどの負荷１２に出力される。また、Ｄ級増幅部６０で増幅された信号は、後述のＡＤ変換器７４を備えるフィードバック部７０を介してΔΣ変調器２０にフィードバックされる。以下、各構成について具体的に説明する。
【００１６】
Ｄ級増幅部６０は、前記量子化器２４の信号を、当該音声処理装置１０の信号出力部５２に接続されたスピーカ等の負荷１２を駆動するのに十分な電力を供給する信号に増幅する。
【００１７】
ΔΣ変調器２０は、ΔΣ変調するための一般的な回路構成として、積分器２２と、積分器２２からの出力にもとづいて、積分器２２の出力の分解能より低い分解能に変換する量子化器２４とを備えており、音声信号を２値や３値などの離散的な電圧値に量子化する。なお、積分器２２や量子化器２４については公知の技術であるので説明は省略する。また、積分器２２の積分次数は１次でもよいし２次以上であってもよい。さらに、積分器２２は複数で構成されてもよい。さらにまた、Ｄ級増幅部エミュレータ３０の出力を積分器２２の入力側へフィードバックするために、積分器２２の前段に合成器２８が設けられている。合成器２８は、原信号Ｓ１を非反転入力（＋）、Ｄ級増幅部エミュレータ３０からの出力を反転入力（−）としてその差を演算し、演算の結果得られた信号を積分器２２に出力する。
【００１８】
さらに、ΔΣ変調器２０は、本実施形態に特徴的な構成として、Ｄ級増幅部エミュレータ３０と模擬外乱発生器２６とを備えている。模擬外乱発生器２６は、外乱成分を推定するための外乱を発生させる。この外乱は、例えば、商用電源の電源変動成分と同様の周波数を有する正弦波や余弦波である。他には、インバータの周波数等ができる。以下では、正弦波や余弦波として説明する。
【００１９】
Ｄ級増幅部エミュレータ３０は、図示のように、量子化器２４の出力（Ｓ２）、模擬外乱発生器２６の出力（Ｓ３）、信号入力部５１に入力した原信号Ｓ１（後述のＡＤ変換器入力ｄ３）を入力信号として、それらの信号（Ｓ１〜Ｓ３）と因果性のある歪成分のパラメータを同定し、Ｄ級増幅部６０の振る舞いを模擬する。上記のパラメータは、模擬外乱発生器２６の出力（Ｓ３）、原信号Ｓ１、量子化器２４の出力（Ｓ２）及びフィードバック部７０の合成器７６から出力される誤差信号Ｓ４にもとづき逐次更新される。そして、Ｄ級増幅部６０とＤ級増幅部エミュレータ３０の歪成分が一致したときに、パラメータの更新が収束する。なお、Ｄ級増幅部エミュレータ３０の構成及び数式モデルについては後述する。
【００２０】
フィードバック部７０は、アナログフィルタ７２と、ＡＤ変換器７４と、合成器７６と、デジタルフィルタ７８とを備える。アナログフィルタ７２は、Ｄ級増幅部６０の出力のうち必要な信号成分のみを通過させＡＤ変換器７４に出力する。
【００２１】
ＡＤ変換器７４は、フィルタ７２を通過したアナログ信号をデジタル信号に変換して、合成器７６に出力する。
【００２２】
デジタルフィルタ７８は、Ｄ級増幅部エミュレータ３０から出力された信号のうち必要な信号成分のみを通過させ、合成器７６に出力する。
【００２３】
合成器７６は、ＡＤ変換器７４からの信号を非反転入力（＋）、デジタルフィルタ７８を介したＤ級増幅部エミュレータ３０の出力を反転入力（−）としてその差を演算し、演算結果を誤差信号Ｓ４としてＤ級増幅部エミュレータ３０へ出力する。
【００２４】
つぎに、Ｄ級増幅部エミュレータ３０の処理の数式モデルの概要を説明する。数式モデルの一般式は、下記の（１）式〜（６）式で表される。ここで、Ｄ級増幅部エミュレータ３０は、Ｄ級増幅部６０の出力をｙ１（ｔ）、Ｄ級増幅部エミュレータ３０の出力をｙ２（ｔ）、Ｄ級増幅部６０とＤ級増幅部エミュレータ３０の誤差をｅ（ｔ）としたときに、（４）式で示される誤差ｅ（ｔ）の２乗誤差の時間積分が最小にするように、パラメータａ１〜ａｎを最急降下法により学習し更新する。なお、（５）式で、ａｉ（ｔ）が現在のパラメータであり、ａｉ（ｔ＋１）が更新後のパラメータである。また、パラメータの学習手法として、基本的手法である最急降下法について例示しているが、当然、遺伝的アルゴリズムやその他の学習手法が用いられてもよい。
【数１】
【数２】
【００２５】
つぎに、図３及び下記の式（７）〜（１２）にもとづき、Ｄ級増幅部エミュレータ３０の具体的な構成と数式モデルについて説明する。ここで、Ｄ級増幅部エミュレータ３０の出力が下記の（７）〜（１２）式で示される歪みモデルを有していると想定する。
【数３】
【００２６】
Ｄ級増幅部エミュレータ３０は、模擬外乱発生器２６から模擬外乱の信号である正弦波の第１外乱波ｄ１（（７）式）及び余弦波の第２外乱波ｄ２（（８）式）と、原信号（入力信号）Ｓ１であるＡＤ変換器入力ｄ３の絶対値（（９）式）と、量子化器２４からの出力である量子化器出力ｄ４（（１０）式）と、フィードバック部７０の合成器７６からの誤差信号ｅを入力として取得し、後述の所定の演算処理後、（１１）式で示すエミュレータ出力信号ｙ２（ｔ）を出力する。
【００２７】
より具体的には、図示のように、Ｄ級増幅部エミュレータ３０は、Ｄ級増幅模擬用パラメータ更新制御器４２と、Ｄ級増幅模擬出力演算器４４と、Ｄ級増幅模擬用パラメータ部４６とを備えている。Ｄ級増幅模擬用パラメータ更新制御器４２は、（７）式の第１外乱波ｄ１、（８）式の第２外乱波ｄ２、（９）式のＡＤ変換器入力（入力信号）ｄ３の絶対値、（１０）式の量子化器出力ｄ４及びフィードバック部７０の合成器７６からの誤差信号ｅを取得する。
【００２８】
上記（１１）式において、「ａ１・ｄ１＋ａ２・ｄ２」で示される部分が、上述のように商用電源と同じ周波数を有する正弦波及び余弦波による電源変動成分に相当する。また、「ａ３・｜ｄ３｜」で示される部分が、原信号Ｓ１の信号原の電源インピーダンスによる電圧降下成分に相当する。さらに、「ａ４・ｄ４」で示される部分がゲイン変動分に相当する。
【００２９】
そして、（１１）式の第１〜第４のパラメータａ１〜ａ４は、逐次更新され、学習されて収束されることになる。
【００３０】
そこで、Ｄ級増幅模擬用パラメータ更新制御器４２は、第１外乱波ｄ１、第２外乱波ｄ２、ＡＤ変換器入力ｄ３、量子化器出力ｄ４及びフィードバック部７０の合成器７６からの誤差信号ｅ（ｔ）をもとに、（１２）式で示す第１〜第４のパラメータａ１〜ａ４の更新量Δａ１〜Δａ４を算出して、Ｄ級増幅模擬用パラメータ部４６に出力する。
【数４】
【００３１】
Ｄ級増幅模擬用パラメータ部４６は、Ｄ級増幅模擬用パラメータ更新制御器４２から取得した第１〜第４のパラメータａ１〜ａ４の更新量Δａ１〜Δａ４に、上記の（５）式及び（６）式を適用させて、現在のパラメータａｉ（ｔ）に対して更新後のパラメータａｉ（ｔ＋１）を算出し、信号ｄ１〜ｄ４とともにＤ級増幅模擬出力演算器４４に出力する。
【００３２】
Ｄ級増幅模擬出力演算器４４は、Ｄ級増幅模擬用パラメータ部４６の出力をもとに、上記（１１）式で示す演算を実行して、Ｄ級増幅部６０を模擬した結果をフィードバック部７０及び積分器２２の前段の合成器２８に出力する。
【００３３】
音声処理装置１０では、このようなパラメータの更新が逐次実行され、Ｄ級増幅部６０とＤ級増幅部エミュレータ３０の出力誤差ｅ（ｔ）が０になると収束する。つまり、Ｄ級増幅部エミュレータ３０の学習の結果、Ｄ級増幅部６０とＤ級増幅部エミュレータ３０の各歪成分が一致することになり、ここで示す間接的なフィードバックが、直接的なフィードバックと同様に機能し、Ｄ級増幅部６０に起因する歪成分や電源リプル等の外乱が効果的に補償される。
【００３４】
以上、本実施形態によれば、ＡＤ変換器７４でフィードバックを行っているため、電源リプルなどの外乱や、Ｄ級増幅部６０に特有の歪成分を間接的にフィードバックできる。また、直接フィードバックする場合には、高速なＡＤ変換器が必要であるが、この手法では高速なＡＤ変換器を用いなくても良いため、比較的低コストでフィードバックシステムを構築できる。さらに、積分器２２、量子化器２４を含めて、ΔΣ変調器２０全体をデジタル信号処理で実現することができるため、デジタル放送受像機システムとの親和性が高い。同様の理由から、ＦＰＧＡ（Field Programmable Gate Array）を用いた開発により、様々な手法を検討することができ、開発効率が著しく向上する。さらにまた、ΔΣ変調のアルゴリズムはすべてデジタル回路で構成されているため、ドリフトノイズ等のアナログＩＣ特有の設計制約に縛られずにアルゴリズムの検討が可能となる。さらに、Ｄ級増幅部６０の歪み特性が、例えば経時変化によって変化した場合でも、Ｄ級増幅部エミュレータ３０が学習により再度適切なパラメータに更新するため、そのような歪み特性の変化にも効果的に対応することができる。
【００３５】
以上、本発明を実施形態をもとに説明した。この実施形態は例示であり、それらの各構成要素の組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【図面の簡単な説明】
【００３６】
【図１】従来技術に係る、５種類のΔΣ変調型ＤＡ変換器を示した図である。
【図２】実施形態に係る、音声処理装置の概略構成を示す機能ブロック図である。
【図３】実施形態に係る、Ｄ級増幅部エミュレータの概略構成を示す機能ブロック図である。
【符号の説明】
【００３７】
１０ 音声処理装置（ΔΣ変調型ＤＡ変換器）
２０ ΔΣ変調器
２２ 積分器
２４ 量子化器
２６ 模擬外乱発生器
２８ 合成器
３０ Ｄ級増幅部エミュレータ
４２ Ｄ級増幅模擬用パラメータ更新制御器
４４ Ｄ級増幅模擬出力演算器
４６ Ｄ級増幅模擬用パラメータ部
５１ 信号入力部
５２ 信号出力部
６０ Ｄ級増幅部
７０ フィードバック部
７２ アナログフィルタ
７４ ＡＤ変換器
７６ 合成器
７８ デジタルフィルタ
【技術分野】
【０００１】
本発明は、ΔΣ変調型ＤＡ変換器及びΔΣ変調器に係り、Ｄ級増幅部を備え出力に接続された負荷に電力を供給することが可能なΔΣ変調型ＤＡ変換器及び入力信号に対してΔΣ変調を施しＤ級増幅部に出力するΔΣ変調器に関する。
【背景技術】
【０００２】
液晶テレビを始めとする薄型テレビは、激しい競争に晒されており、製造各社は性能向上をさせつつ一層のコストダウンをすることが求められている。そのような中、オーディオアンプも例外ではない。テレビ放送波にあってはデジタル放送の開始に伴い、ＴＶ回路のほとんどがデジタル化されるようになっており、オーディオアンプもデジタル信号を入力とするデバイスが求められている。最終的にはデジタル回路を１チップ化し、省スペース、低コスト化が行われている。
【０００３】
ところで、オーディオなどに応用されるΔΣ変調型ＤＡ変換器では、デジタル回路で構成される変調部と、電力を供給するＤ級増幅部に分けて構成される。Ｄ級増幅部は電力スイッチング部のデットタイムやオン抵抗、電源インピーダンスによる電圧降下、他負荷の影響による電源変動によるなどによって、理想的なＤ級増幅とならないために歪が発生してしまい、音質劣化を招くという課題がある。
【０００４】
図１に、現在実現されているΔΣ変調型ＤＡ変換器について５種類例示する。図１（ａ）は、初期のΔΣ変調型ＤＡ変換器の構成例であり、デジタル信号をＤＡ変換器においてアナログ信号に変換し、アナログのΔΣ変調器により変調し、Ｄ級増幅部で増幅している。また、Ｄ級増幅部の出力は、ΔΣ変調器にフィードバックされている。この構成のΔΣ変調型ＤＡ変換器の場合、特性面では優れているが、消費電力の改善のための新たなアルゴリズムの検討が困難であったり、また、コストが比較的高くなってしまうという課題がある。
【０００５】
図１（ｂ）のΔΣ変調型ＤＡ変換器では、ΔΣ変調器の前段のＤＡ変換器が省かれ、デジタル信号をそのまま変調するΔΣ変調器とＤ級増幅部とから構成されている。このΔΣ変調型ＤＡ変換器では、アルゴリズムの検証の容易性が大幅に改善されたが、Ｄ級増幅部で発生する歪みがそのまま出力されてしまうという課題があった。
【０００６】
図１（ｃ）のΔΣ変調型ＤＡ変換器では、図１（ｂ）のΔΣ変調型ＤＡ変換器の課題を解決するために、ΔΣ変調器の前段に歪補償回路を設けることで、歪特性の改善がなされている。ただし、このΔΣ変調型ＤＡ変換器を採用した場合であっても、例えば、電源リプルなどを十分に補償できないという課題がある。近年、製品のコストダウンが進む結果、電源の耐電源リプルの弱点が顕在化してしまうことがあった。
【０００７】
図１（ｄ）のΔΣ変調型ＤＡ変換器では、図１（ｃ）のΔΣ変調型ＤＡ変換器の課題を解決するために、Ｄ級増幅部に供給する電力のリプル除去回路を設けている。
【０００８】
また、歪補償によって特性を改善する技術は、様々提案されている。例えば、歪補償された送信信号がＤＡ変換器のダイナミックレンジを超えないように、事前に歪み補償係数の大きさを、その位相を維持したまま補正する技術がある（例えば、特許文献１参照）。
【特許文献１】特開２００１−２５１１４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、特許文献１に記載の技術では、原理的に、入力信号ｘ（ｔ）との因果性に関する歪特性しか補正されなかった。したがって、比較的大きな電力を制御するＤＡ変換器のように、ＤＡ変換器のスイッチングパターンや電源変動などが無視できないアプリケーションでは、これらで発生する歪要因が補正できないため、フィードバックによる性能向上に限界があった。また、図１（ｄ）に示した技術では、耐電源リプルを高めることで、ΔΣ変調型ＤＡ変換器の特性を改善することができるが、結局はコストが高くなってしまい、電源のコストダウンとΔΣ変調型ＤＡ変換器のコストアップとが相殺されてしまうという課題があった。また、図１（ｅ）に、図１（ｂ）のＤ級増幅部の出力をΔΣ変調器にフィードバックするΔΣ変調型ＤＡ変換器について示している。この構成が理想的であるが、フィードバックの際に高速かつ高精度のＡＤ変換器が必要であった。上述のように激しいコスト競争に晒されている現状にあっては、高速かつ高精度のＡＤ変換器の採用は現実的でなく、別の技術が求められていた。
【００１０】
本発明の目的は、上記課題に鑑み、ΔΣ変調型ＤＡ変換器において、コストアップをできるだけ抑えながら、音質改善を達成する技術を提案することにある。
【課題を解決するための手段】
【００１１】
本発明に係る装置は、ΔΣ変調型ＤＡ変換器に関する。この装置は、積分器と前記積分器からの出力にもとづいて前記積分器の出力の分解能より低い分解能に変換する量子化器とを備えたΔΣ変調器とＤ級増幅部とを備え出力に接続された負荷に電力を供給することが可能なΔΣ変調型ＤＡ変換器であって、前記Ｄ級増幅部の出力をエミュレートするためのＤ級増幅部エミュレータと、前記Ｄ級増幅部の出力と前記Ｄ級増幅部エミュレータの出力の信号をもとにフィードバック信号を生成するフィードバック部と、を備える。
また、前記Ｄ級増幅部エミュレータは、前記Ｄ級増幅部の歪特性をエミュレートしてもよい。
また、前記Ｄ級増幅部エミュレータは、前記フィードバック部の出力をもとに、当該Ｄ級増幅部エミュレータの出力と前記Ｄ級増幅部の出力がもっとも近くなるように前記Ｄ級増幅部エミュレータ自身の特性を逐次更新してもよい。
また、前記フィードバック部は、前記Ｄ級増幅部の出力を濾波するアナログフィルタと、前記アナログフィルタで濾波された前記Ｄ級増幅部の出力をＡＤ変換するＡＤ変換器と、前記ΔΣ変調器の出力を、前記Ｄ級増幅部とは異なる経路にて取得して濾波するデジタルフィルタとを備えてもよい。
また、前記Ｄ級増幅部エミュレータは、前記ＡＤ変換器の出力と、前記デジタルフィルタの出力をもとに、当該Ｄ級増幅部エミュレータの出力と前記ＡＤ変換器における変換後の前記Ｄ級増幅部の出力とがもっとも近くなるように前記Ｄ級増幅部エミュレータ自身の特性を逐次更新してもよい。
また、前記ΔΣ変調器は、前記Ｄ級増幅部エミュレータの出力と当該ΔΣ変調型ＤＡ変換器への入力との差分を求める第１の減算器を備え、前記積分器に前記第１の減算器の出力が入力されてもよい。
また、前記Ｄ級増幅部は、前記量子化器の信号にもとづいて前記Ｄ級増幅部の出力に接続された負荷を十分に駆動できるだけの電力を供給してもよい。
また、前記ΔΣ変調型ＤＡ変換器は、外乱成分を擬似的に発生させる模擬外乱発生器を備えてもよい。
また、前記アナログフィルタは、前記Ｄ級増幅部の出力のうち歪成分推定に必要な信号成分のみを濾波してもよい。
また、前記デジタルフィルタは、前記Ｄ級増幅部エミュレータの出力のうち歪成分推定に必要な信号成分のみを濾波してもよい。
また、前記ＡＤ変換器の出力と前記デジタルフィルタの出力の差分を演算する演算手段を備えてもよい。
また、前記Ｄ級増幅部エミュレータは、前記模擬外乱発生器、入力信号、及び前記量子化器の出力と因果性のある歪成分のパラメータを同定し、前記Ｄ級増幅部の歪特性を模擬してもよい。
また、前記歪成分の前記パラメータは、前記ＡＤ変換器の出力と前記デジタルフィルタの出力との差分を求める第２の減算器の出力、前記模擬外乱発生器の出力、前記入力信号、及び前記量子化器の出力にもとづき逐次更新され、前記Ｄ級増幅部と前記Ｄ級増幅部エミュレータの歪成分が一致したときにパラメータの更新が収束してもよい。
また、前記ＡＤ変換器は、前記ΔΣ変調器の駆動速度に比較して、低速で駆動してもよい。
本発明の別の態様は、ΔΣ変調器に関する。この装置は、積分器と、前記積分器からの出力にもとづいて、前記積分器の出力の分解能より低い分解能に変換する量子化器と、出力先のＤ級増幅部の歪特性を模擬し、前記積分器へ帰還出力するＤ級増幅部エミュレータと、外乱成分を擬似的に発生させる模擬外乱発生器とを備え、前記Ｄ級増幅部エミュレータは、前記Ｄ級増幅部の出力がＡＤ変換された後のデジタル信号と前記Ｄ級増幅部エミュレータの帰還出力との差信号、前記量子化器からの信号、及び前記模擬外乱発生器の信号をもとに、前記模擬外乱発生器、入力信号及び前記量子化器の出力と因果性のある歪成分のパラメータを同定し、かつ前記Ｄ級増幅部の出力が前記ＡＤ変換された後のデジタル信号と前記Ｄ級増幅部エミュレータの帰還出力との差信号が小さくなるように、逐次前記パラメータを更新する。
【発明の効果】
【００１２】
本発明によれば、ΔΣ変調型ＤＡ変換器において、コストアップをできるだけ抑えながら、音質改善を達成する技術を提案することができる。
【発明を実施するための最良の形態】
【００１３】
つぎに、本発明を実施するための最良の形態（以下、単に「実施形態」という）を、図面を参照して具体的に説明する。まず、本実施形態の概要を説明する。以下の音声処理装置は、デジタル信号をΔΣ変調器で変調し、Ｄ級増幅部で増幅し、スピーカなどの負荷に出力する。その際に、Ｄ級増幅部の出力を、ΔΣ変調器へフィードバックする。なお、このとき、ΔΣ変調器へフィードバックには、ＡＤ変換器が必要となるが、高速かつ高精度のＡＤ変換器はコストの面で採用が難しいため、比較的低速なＡＤ変換器を用いつつ、歪み成分を除去する。そのため、歪みが発生しているＤ級増幅部を模擬するＤ級増幅部エミュレータをΔΣ変調器内に設け、そのＤ級増幅部エミュレータと比較的低速なＡＤ変換器をもとに生成したフィードバック信号をフィードバック処理に用いる。さらに、Ｄ級増幅部エミュレータは、学習することによって、各種パラメータを適切になるように更新し、歪み補償をより効果的に実現する。
【００１４】
図２は、本実施形態に係る音声処理装置１０の概略構成を示す機能ブロックである。この音声処理装置１０は、例えば、液晶テレビ等の表示装置に搭載される。
【００１５】
図示のように、音声処理装置１０は、ΔΣ変調器２０と、Ｄ級増幅部６０と、フィードバック部７０とを備える。ＰＣＭ（pulse code modulation）信号などのデジタル信号（「原信号Ｓ１」ともいう）が、信号入力部５１から音声処理装置１０に入力され、ΔΣ変調器２０により変調されて、Ｄ級増幅部６０に出力される。Ｄ級増幅部６０で増幅された信号は信号出力部５２を介してスピーカなどの負荷１２に出力される。また、Ｄ級増幅部６０で増幅された信号は、後述のＡＤ変換器７４を備えるフィードバック部７０を介してΔΣ変調器２０にフィードバックされる。以下、各構成について具体的に説明する。
【００１６】
Ｄ級増幅部６０は、前記量子化器２４の信号を、当該音声処理装置１０の信号出力部５２に接続されたスピーカ等の負荷１２を駆動するのに十分な電力を供給する信号に増幅する。
【００１７】
ΔΣ変調器２０は、ΔΣ変調するための一般的な回路構成として、積分器２２と、積分器２２からの出力にもとづいて、積分器２２の出力の分解能より低い分解能に変換する量子化器２４とを備えており、音声信号を２値や３値などの離散的な電圧値に量子化する。なお、積分器２２や量子化器２４については公知の技術であるので説明は省略する。また、積分器２２の積分次数は１次でもよいし２次以上であってもよい。さらに、積分器２２は複数で構成されてもよい。さらにまた、Ｄ級増幅部エミュレータ３０の出力を積分器２２の入力側へフィードバックするために、積分器２２の前段に合成器２８が設けられている。合成器２８は、原信号Ｓ１を非反転入力（＋）、Ｄ級増幅部エミュレータ３０からの出力を反転入力（−）としてその差を演算し、演算の結果得られた信号を積分器２２に出力する。
【００１８】
さらに、ΔΣ変調器２０は、本実施形態に特徴的な構成として、Ｄ級増幅部エミュレータ３０と模擬外乱発生器２６とを備えている。模擬外乱発生器２６は、外乱成分を推定するための外乱を発生させる。この外乱は、例えば、商用電源の電源変動成分と同様の周波数を有する正弦波や余弦波である。他には、インバータの周波数等ができる。以下では、正弦波や余弦波として説明する。
【００１９】
Ｄ級増幅部エミュレータ３０は、図示のように、量子化器２４の出力（Ｓ２）、模擬外乱発生器２６の出力（Ｓ３）、信号入力部５１に入力した原信号Ｓ１（後述のＡＤ変換器入力ｄ３）を入力信号として、それらの信号（Ｓ１〜Ｓ３）と因果性のある歪成分のパラメータを同定し、Ｄ級増幅部６０の振る舞いを模擬する。上記のパラメータは、模擬外乱発生器２６の出力（Ｓ３）、原信号Ｓ１、量子化器２４の出力（Ｓ２）及びフィードバック部７０の合成器７６から出力される誤差信号Ｓ４にもとづき逐次更新される。そして、Ｄ級増幅部６０とＤ級増幅部エミュレータ３０の歪成分が一致したときに、パラメータの更新が収束する。なお、Ｄ級増幅部エミュレータ３０の構成及び数式モデルについては後述する。
【００２０】
フィードバック部７０は、アナログフィルタ７２と、ＡＤ変換器７４と、合成器７６と、デジタルフィルタ７８とを備える。アナログフィルタ７２は、Ｄ級増幅部６０の出力のうち必要な信号成分のみを通過させＡＤ変換器７４に出力する。
【００２１】
ＡＤ変換器７４は、フィルタ７２を通過したアナログ信号をデジタル信号に変換して、合成器７６に出力する。
【００２２】
デジタルフィルタ７８は、Ｄ級増幅部エミュレータ３０から出力された信号のうち必要な信号成分のみを通過させ、合成器７６に出力する。
【００２３】
合成器７６は、ＡＤ変換器７４からの信号を非反転入力（＋）、デジタルフィルタ７８を介したＤ級増幅部エミュレータ３０の出力を反転入力（−）としてその差を演算し、演算結果を誤差信号Ｓ４としてＤ級増幅部エミュレータ３０へ出力する。
【００２４】
つぎに、Ｄ級増幅部エミュレータ３０の処理の数式モデルの概要を説明する。数式モデルの一般式は、下記の（１）式〜（６）式で表される。ここで、Ｄ級増幅部エミュレータ３０は、Ｄ級増幅部６０の出力をｙ１（ｔ）、Ｄ級増幅部エミュレータ３０の出力をｙ２（ｔ）、Ｄ級増幅部６０とＤ級増幅部エミュレータ３０の誤差をｅ（ｔ）としたときに、（４）式で示される誤差ｅ（ｔ）の２乗誤差の時間積分が最小にするように、パラメータａ１〜ａｎを最急降下法により学習し更新する。なお、（５）式で、ａｉ（ｔ）が現在のパラメータであり、ａｉ（ｔ＋１）が更新後のパラメータである。また、パラメータの学習手法として、基本的手法である最急降下法について例示しているが、当然、遺伝的アルゴリズムやその他の学習手法が用いられてもよい。
【数１】
【数２】
【００２５】
つぎに、図３及び下記の式（７）〜（１２）にもとづき、Ｄ級増幅部エミュレータ３０の具体的な構成と数式モデルについて説明する。ここで、Ｄ級増幅部エミュレータ３０の出力が下記の（７）〜（１２）式で示される歪みモデルを有していると想定する。
【数３】
【００２６】
Ｄ級増幅部エミュレータ３０は、模擬外乱発生器２６から模擬外乱の信号である正弦波の第１外乱波ｄ１（（７）式）及び余弦波の第２外乱波ｄ２（（８）式）と、原信号（入力信号）Ｓ１であるＡＤ変換器入力ｄ３の絶対値（（９）式）と、量子化器２４からの出力である量子化器出力ｄ４（（１０）式）と、フィードバック部７０の合成器７６からの誤差信号ｅを入力として取得し、後述の所定の演算処理後、（１１）式で示すエミュレータ出力信号ｙ２（ｔ）を出力する。
【００２７】
より具体的には、図示のように、Ｄ級増幅部エミュレータ３０は、Ｄ級増幅模擬用パラメータ更新制御器４２と、Ｄ級増幅模擬出力演算器４４と、Ｄ級増幅模擬用パラメータ部４６とを備えている。Ｄ級増幅模擬用パラメータ更新制御器４２は、（７）式の第１外乱波ｄ１、（８）式の第２外乱波ｄ２、（９）式のＡＤ変換器入力（入力信号）ｄ３の絶対値、（１０）式の量子化器出力ｄ４及びフィードバック部７０の合成器７６からの誤差信号ｅを取得する。
【００２８】
上記（１１）式において、「ａ１・ｄ１＋ａ２・ｄ２」で示される部分が、上述のように商用電源と同じ周波数を有する正弦波及び余弦波による電源変動成分に相当する。また、「ａ３・｜ｄ３｜」で示される部分が、原信号Ｓ１の信号原の電源インピーダンスによる電圧降下成分に相当する。さらに、「ａ４・ｄ４」で示される部分がゲイン変動分に相当する。
【００２９】
そして、（１１）式の第１〜第４のパラメータａ１〜ａ４は、逐次更新され、学習されて収束されることになる。
【００３０】
そこで、Ｄ級増幅模擬用パラメータ更新制御器４２は、第１外乱波ｄ１、第２外乱波ｄ２、ＡＤ変換器入力ｄ３、量子化器出力ｄ４及びフィードバック部７０の合成器７６からの誤差信号ｅ（ｔ）をもとに、（１２）式で示す第１〜第４のパラメータａ１〜ａ４の更新量Δａ１〜Δａ４を算出して、Ｄ級増幅模擬用パラメータ部４６に出力する。
【数４】
【００３１】
Ｄ級増幅模擬用パラメータ部４６は、Ｄ級増幅模擬用パラメータ更新制御器４２から取得した第１〜第４のパラメータａ１〜ａ４の更新量Δａ１〜Δａ４に、上記の（５）式及び（６）式を適用させて、現在のパラメータａｉ（ｔ）に対して更新後のパラメータａｉ（ｔ＋１）を算出し、信号ｄ１〜ｄ４とともにＤ級増幅模擬出力演算器４４に出力する。
【００３２】
Ｄ級増幅模擬出力演算器４４は、Ｄ級増幅模擬用パラメータ部４６の出力をもとに、上記（１１）式で示す演算を実行して、Ｄ級増幅部６０を模擬した結果をフィードバック部７０及び積分器２２の前段の合成器２８に出力する。
【００３３】
音声処理装置１０では、このようなパラメータの更新が逐次実行され、Ｄ級増幅部６０とＤ級増幅部エミュレータ３０の出力誤差ｅ（ｔ）が０になると収束する。つまり、Ｄ級増幅部エミュレータ３０の学習の結果、Ｄ級増幅部６０とＤ級増幅部エミュレータ３０の各歪成分が一致することになり、ここで示す間接的なフィードバックが、直接的なフィードバックと同様に機能し、Ｄ級増幅部６０に起因する歪成分や電源リプル等の外乱が効果的に補償される。
【００３４】
以上、本実施形態によれば、ＡＤ変換器７４でフィードバックを行っているため、電源リプルなどの外乱や、Ｄ級増幅部６０に特有の歪成分を間接的にフィードバックできる。また、直接フィードバックする場合には、高速なＡＤ変換器が必要であるが、この手法では高速なＡＤ変換器を用いなくても良いため、比較的低コストでフィードバックシステムを構築できる。さらに、積分器２２、量子化器２４を含めて、ΔΣ変調器２０全体をデジタル信号処理で実現することができるため、デジタル放送受像機システムとの親和性が高い。同様の理由から、ＦＰＧＡ（Field Programmable Gate Array）を用いた開発により、様々な手法を検討することができ、開発効率が著しく向上する。さらにまた、ΔΣ変調のアルゴリズムはすべてデジタル回路で構成されているため、ドリフトノイズ等のアナログＩＣ特有の設計制約に縛られずにアルゴリズムの検討が可能となる。さらに、Ｄ級増幅部６０の歪み特性が、例えば経時変化によって変化した場合でも、Ｄ級増幅部エミュレータ３０が学習により再度適切なパラメータに更新するため、そのような歪み特性の変化にも効果的に対応することができる。
【００３５】
以上、本発明を実施形態をもとに説明した。この実施形態は例示であり、それらの各構成要素の組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【図面の簡単な説明】
【００３６】
【図１】従来技術に係る、５種類のΔΣ変調型ＤＡ変換器を示した図である。
【図２】実施形態に係る、音声処理装置の概略構成を示す機能ブロック図である。
【図３】実施形態に係る、Ｄ級増幅部エミュレータの概略構成を示す機能ブロック図である。
【符号の説明】
【００３７】
１０ 音声処理装置（ΔΣ変調型ＤＡ変換器）
２０ ΔΣ変調器
２２ 積分器
２４ 量子化器
２６ 模擬外乱発生器
２８ 合成器
３０ Ｄ級増幅部エミュレータ
４２ Ｄ級増幅模擬用パラメータ更新制御器
４４ Ｄ級増幅模擬出力演算器
４６ Ｄ級増幅模擬用パラメータ部
５１ 信号入力部
５２ 信号出力部
６０ Ｄ級増幅部
７０ フィードバック部
７２ アナログフィルタ
７４ ＡＤ変換器
７６ 合成器
７８ デジタルフィルタ
【特許請求の範囲】
【請求項１】
積分器と前記積分器からの出力にもとづいて前記積分器の出力の分解能より低い分解能に変換する量子化器とを備えたΔΣ変調器とＤ級増幅部とを備え出力に接続された負荷に電力を供給することが可能なΔΣ変調型ＤＡ変換器であって、
前記Ｄ級増幅部の出力をエミュレートするためのＤ級増幅部エミュレータと
前記Ｄ級増幅部の出力と前記Ｄ級増幅部エミュレータの出力の信号をもとにフィードバック信号を生成するフィードバック部と、
を備えたことを特徴とするΔΣ変調型ＤＡ変換器。
【請求項２】
前記Ｄ級増幅部エミュレータは、前記Ｄ級増幅部の歪特性をエミュレートすることを特徴とする請求項１に記載のΔΣ変調型ＤＡ変換器。
【請求項３】
前記Ｄ級増幅部エミュレータは、前記フィードバック部の出力をもとに、当該Ｄ級増幅部エミュレータの出力と前記Ｄ級増幅部の出力がもっとも近くなるように前記Ｄ級増幅部エミュレータ自身の特性を逐次更新することを特徴とする請求項１または２に記載のΔΣ変調型ＤＡ変換器。
【請求項４】
前記フィードバック部は、前記Ｄ級増幅部の出力を濾波するアナログフィルタと、前記アナログフィルタで濾波された前記Ｄ級増幅部の出力をＡＤ変換するＡＤ変換器と、前記ΔΣ変調器の出力を、前記Ｄ級増幅部とは異なる経路にて取得して濾波するデジタルフィルタとを備えることを特徴とする請求項１から３までのいずれかに記載のΔΣ変調型ＤＡ変換器。
【請求項５】
前記Ｄ級増幅部エミュレータは、前記ＡＤ変換器の出力と、前記デジタルフィルタの出力をもとに、当該Ｄ級増幅部エミュレータの出力と前記ＡＤ変換器における変換後の前記Ｄ級増幅部の出力とがもっとも近くなるように前記Ｄ級増幅部エミュレータ自身の特性を逐次更新することを特徴とする請求項４に記載のΔΣ変調型ＤＡ変換器。
【請求項６】
前記ΔΣ変調器は、前記Ｄ級増幅部エミュレータの出力と当該ΔΣ変調型ＤＡ変換器への入力との差分を求める第１の減算器を備え、
前記積分器に前記第１の減算器の出力が入力されていることを特徴とする請求項１から５までのいずれかに記載のΔΣ変調型ＤＡ変換器。
【請求項７】
前記Ｄ級増幅部は、前記量子化器の信号にもとづいて前記Ｄ級増幅部の出力に接続された負荷を十分に駆動できるだけの電力を供給することを特徴とする請求項１から６に記載のΔΣ変調型ＤＡ変換器。
【請求項８】
前記ΔΣ変調型ＤＡ変換器は、外乱成分を擬似的に発生させる模擬外乱発生器を備えることを特徴とする請求項１から７までのいずれかに記載のΔΣ変調型ＤＡ変換器。
【請求項９】
前記アナログフィルタは、前記Ｄ級増幅部の出力のうち歪成分推定に必要な信号成分のみを濾波することを特徴とする請求項５から８までのいずれかに記載のΔΣ変調型ＤＡ変換器。
【請求項１０】
前記デジタルフィルタは、前記Ｄ級増幅部エミュレータの出力のうち歪成分推定に必要な信号成分のみを濾波することを特徴とする請求項５から９までのいずれかに記載のΔΣ変調型ＤＡ変換器。
【請求項１１】
前記ＡＤ変換器の出力と前記デジタルフィルタの出力の差分を演算する演算手段を備えることを特徴とする請求項５から１０までのいずれかに記載のΔΣ変調型ＤＡ変換器。
【請求項１２】
前記Ｄ級増幅部エミュレータは、前記模擬外乱発生器、入力信号、及び前記量子化器の出力と因果性のある歪成分のパラメータを同定し、前記Ｄ級増幅部の歪特性を模擬することを特徴とする請求項８から１１までのいずれかに記載のΔΣ変調型ＤＡ変換器。
【請求項１３】
前記歪成分の前記パラメータは、前記ＡＤ変換器の出力と前記デジタルフィルタの出力との差分を求める第２の減算器の出力、前記模擬外乱発生器の出力、前記入力信号、及び前記量子化器の出力にもとづき逐次更新され、前記Ｄ級増幅部と前記Ｄ級増幅部エミュレータの歪成分が一致したときにパラメータの更新が収束することを特徴とする請求項８から１２までのいずれかに記載のΔΣ変調型ＤＡ変換器。
【請求項１４】
前記ＡＤ変換器は、前記ΔΣ変調器の駆動速度に比較して、低速で駆動することを特徴とする請求項１から１３までのいずれかに記載のΔΣ変調型ＤＡ変換器。
【請求項１５】
積分器と、
前記積分器からの出力にもとづいて、前記積分器の出力の分解能より低い分解能に変換する量子化器と、
出力先のＤ級増幅部の歪特性を模擬し、前記積分器へ帰還出力するＤ級増幅部エミュレータと、
外乱成分を擬似的に発生させる模擬外乱発生器と、
を備え、
前記Ｄ級増幅部エミュレータは、前記Ｄ級増幅部の出力がＡＤ変換された後のデジタル信号と前記Ｄ級増幅部エミュレータの帰還出力との差信号、前記量子化器からの信号、及び前記模擬外乱発生器の信号をもとに、前記模擬外乱発生器、入力信号及び前記量子化器の出力と因果性のある歪成分のパラメータを同定し、かつ前記Ｄ級増幅部の出力が前記ＡＤ変換された後のデジタル信号と前記Ｄ級増幅部エミュレータの帰還出力との差信号が小さくなるように、逐次前記パラメータを更新することを特徴とするΔΣ変調器。
【請求項１】
積分器と前記積分器からの出力にもとづいて前記積分器の出力の分解能より低い分解能に変換する量子化器とを備えたΔΣ変調器とＤ級増幅部とを備え出力に接続された負荷に電力を供給することが可能なΔΣ変調型ＤＡ変換器であって、
前記Ｄ級増幅部の出力をエミュレートするためのＤ級増幅部エミュレータと
前記Ｄ級増幅部の出力と前記Ｄ級増幅部エミュレータの出力の信号をもとにフィードバック信号を生成するフィードバック部と、
を備えたことを特徴とするΔΣ変調型ＤＡ変換器。
【請求項２】
前記Ｄ級増幅部エミュレータは、前記Ｄ級増幅部の歪特性をエミュレートすることを特徴とする請求項１に記載のΔΣ変調型ＤＡ変換器。
【請求項３】
前記Ｄ級増幅部エミュレータは、前記フィードバック部の出力をもとに、当該Ｄ級増幅部エミュレータの出力と前記Ｄ級増幅部の出力がもっとも近くなるように前記Ｄ級増幅部エミュレータ自身の特性を逐次更新することを特徴とする請求項１または２に記載のΔΣ変調型ＤＡ変換器。
【請求項４】
前記フィードバック部は、前記Ｄ級増幅部の出力を濾波するアナログフィルタと、前記アナログフィルタで濾波された前記Ｄ級増幅部の出力をＡＤ変換するＡＤ変換器と、前記ΔΣ変調器の出力を、前記Ｄ級増幅部とは異なる経路にて取得して濾波するデジタルフィルタとを備えることを特徴とする請求項１から３までのいずれかに記載のΔΣ変調型ＤＡ変換器。
【請求項５】
前記Ｄ級増幅部エミュレータは、前記ＡＤ変換器の出力と、前記デジタルフィルタの出力をもとに、当該Ｄ級増幅部エミュレータの出力と前記ＡＤ変換器における変換後の前記Ｄ級増幅部の出力とがもっとも近くなるように前記Ｄ級増幅部エミュレータ自身の特性を逐次更新することを特徴とする請求項４に記載のΔΣ変調型ＤＡ変換器。
【請求項６】
前記ΔΣ変調器は、前記Ｄ級増幅部エミュレータの出力と当該ΔΣ変調型ＤＡ変換器への入力との差分を求める第１の減算器を備え、
前記積分器に前記第１の減算器の出力が入力されていることを特徴とする請求項１から５までのいずれかに記載のΔΣ変調型ＤＡ変換器。
【請求項７】
前記Ｄ級増幅部は、前記量子化器の信号にもとづいて前記Ｄ級増幅部の出力に接続された負荷を十分に駆動できるだけの電力を供給することを特徴とする請求項１から６に記載のΔΣ変調型ＤＡ変換器。
【請求項８】
前記ΔΣ変調型ＤＡ変換器は、外乱成分を擬似的に発生させる模擬外乱発生器を備えることを特徴とする請求項１から７までのいずれかに記載のΔΣ変調型ＤＡ変換器。
【請求項９】
前記アナログフィルタは、前記Ｄ級増幅部の出力のうち歪成分推定に必要な信号成分のみを濾波することを特徴とする請求項５から８までのいずれかに記載のΔΣ変調型ＤＡ変換器。
【請求項１０】
前記デジタルフィルタは、前記Ｄ級増幅部エミュレータの出力のうち歪成分推定に必要な信号成分のみを濾波することを特徴とする請求項５から９までのいずれかに記載のΔΣ変調型ＤＡ変換器。
【請求項１１】
前記ＡＤ変換器の出力と前記デジタルフィルタの出力の差分を演算する演算手段を備えることを特徴とする請求項５から１０までのいずれかに記載のΔΣ変調型ＤＡ変換器。
【請求項１２】
前記Ｄ級増幅部エミュレータは、前記模擬外乱発生器、入力信号、及び前記量子化器の出力と因果性のある歪成分のパラメータを同定し、前記Ｄ級増幅部の歪特性を模擬することを特徴とする請求項８から１１までのいずれかに記載のΔΣ変調型ＤＡ変換器。
【請求項１３】
前記歪成分の前記パラメータは、前記ＡＤ変換器の出力と前記デジタルフィルタの出力との差分を求める第２の減算器の出力、前記模擬外乱発生器の出力、前記入力信号、及び前記量子化器の出力にもとづき逐次更新され、前記Ｄ級増幅部と前記Ｄ級増幅部エミュレータの歪成分が一致したときにパラメータの更新が収束することを特徴とする請求項８から１２までのいずれかに記載のΔΣ変調型ＤＡ変換器。
【請求項１４】
前記ＡＤ変換器は、前記ΔΣ変調器の駆動速度に比較して、低速で駆動することを特徴とする請求項１から１３までのいずれかに記載のΔΣ変調型ＤＡ変換器。
【請求項１５】
積分器と、
前記積分器からの出力にもとづいて、前記積分器の出力の分解能より低い分解能に変換する量子化器と、
出力先のＤ級増幅部の歪特性を模擬し、前記積分器へ帰還出力するＤ級増幅部エミュレータと、
外乱成分を擬似的に発生させる模擬外乱発生器と、
を備え、
前記Ｄ級増幅部エミュレータは、前記Ｄ級増幅部の出力がＡＤ変換された後のデジタル信号と前記Ｄ級増幅部エミュレータの帰還出力との差信号、前記量子化器からの信号、及び前記模擬外乱発生器の信号をもとに、前記模擬外乱発生器、入力信号及び前記量子化器の出力と因果性のある歪成分のパラメータを同定し、かつ前記Ｄ級増幅部の出力が前記ＡＤ変換された後のデジタル信号と前記Ｄ級増幅部エミュレータの帰還出力との差信号が小さくなるように、逐次前記パラメータを更新することを特徴とするΔΣ変調器。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１０−１３００６４（Ｐ２０１０−１３００６４Ａ）
【公開日】平成２２年６月１０日（２０１０．６．１０）
【国際特許分類】
【出願番号】特願２００８−２９９４７２（Ｐ２００８−２９９４７２）
【出願日】平成２０年１１月２５日（２００８．１１．２５）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２２年６月１０日（２０１０．６．１０）
【国際特許分類】
【出願日】平成２０年１１月２５日（２００８．１１．２５）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]