説明

シリコンエピタキシャルウェーハとその製造方法

【課題】エピタキシャルウェーハにおいて、少なくともデバイス特性に悪影響を及ぼさない高品質なエピタキシャル表面品質を得るために、エピタキシャルウェーハ用として最適な低COPの基板を効率よく製造でき、高品質エピタキシャルウェーハを歩留りよく製造できる製造方法の提供。
【解決手段】炭素濃度を0.3×1016〜3.2×1017atoms/cm3 (NEW ASTM)の範囲に添加、制御させることによって、COPの発生が低減、抑制され、特に、その後のエピタキシャル成長によっても消滅し難い0.130μm以上のCOPの発生を頭著に低減、抑制でき、従来の結晶の生産性低下を招く低速引き上げを行うことなく、COP発生を低減抑制できる。

【発明の詳細な説明】
【技術分野】
【0001】
この発明は、高集積半導体デバイスの素材に供され、所定表面に気相成長させたシリコンエピタキシャル膜を有するシリコンエピタキシャルウェーハにおける、その表面に発生する欠陥LPD(Light Point Defect)の低減化を目的とした製造方法の改良に係り、CZ法もしくはMCZ法(以下、総称してCZ法という)により、比較的高速度でシリコン単結晶を引き上げる際に、単結晶中の炭素濃度を所定範囲に故意に高く制御して引き上げられたシリコン単結晶インゴットより切り出されたウェーハを用い、加えてその表面におけるGrownin欠陥(COP、Crystal-Originated-Particle)の密度が0.130μm以上のサイズにおいて0.03個/cm 以下となるようなウェーハを用いてエピタキシャル膜を成膜させるシリコンエピタキシャルウェーハとその製造方法に関する。
【背景技術】
【0002】
従来の半導体デバイス(4M、16Mデバイス相当)では、一般的に0.35μm程度より線幅の広いデザインルールが使われてきた。この線幅サイズの2/3程度以上のCOPサイズのものが、実際のデバイス特性へ影響を及ぼすと言われている。さらに厳しい見方をするデバイスメーカではこの値を1/2と見る場合もある。
【0003】
すなわち、デバイスに影響するCOPサイズはデバイスメーカ、デバイス用途によって若干の違いはあるが、0.233μm以下、厳しい見方をすると0.175μm以下のサイズのCOPについては、ウェーハ表面に多少存在(例えば、0.20μmのサイズで0.3個/cm 程度存在)していても、デバイス特性や最終歩留まりヘ悪影響を及ぼすこともさほどなく問題視されていなかった。
【0004】
ところが、次世代の高集積デバイスではデザインルールの微細化がさらに進み、従来、問題視されていなかった表面の微小かつ低密度なCOPがデバイス特性に悪影響を及ぼすことは必至で、良好なデバイス最終歩留まりを得るにはこれらのCOPの低減化が必要不可欠となってきた。
【0005】
従来、4M、16Mデバイス相当を想定したウェーハでは、このような問題を解決するために、結晶引き上げ時の育成プロセスを改良して対応してきた。代表的な改善事例として、通常の引き上げ速度よりもかなり遅い速度で結晶を引き上げる、例えば、引上げ速度を30%〜60%低下させて引上げを行う方法などが採用されている。
【0006】
このように低速度で引き上げられて作製された結晶から切り出されたウェーハは、1000〜1150℃程度の熱酸化処理を施すとOSF(Oxidation-Induced‐Stackingfault)リングと呼ばれるリング状の酸化誘起積層欠陥が生じることが知られている。
【0007】
このOSFリングの外側領域と内側領域では物性が大きく異なっており、例えば表面検査装置(KLA−Tencor社製、SP1)でウェーハの表面状態を計測すると、リングの内側領域ではCOPが高密度で発生し、そのサイズは比較的小さいのに対し、外側領域ではCOPは低密度で、そのサイズは大きい。
【0008】
また、引き上げ速度をさらに低速化することによりOSFリングはさらに収縮し、最後にはウェーハ中央部で消滅してしまい、その結果、ウェーハ全面におけるCOP密度を減少させることになる。すなわち、従来においては、結晶引き上げ速度の低速化によってCOP発生密度の低減化に対応していたのである。
【0009】
しかしながら、このように引き上げ速度を遅くすると、引き上げ時間が長くなり、有転位化を生じる危険性が高くなり、この有転位化によって結晶引き上げ歩留まりの低下を引き起こすことが問題となっている。また、低速引き上げ結晶は、高速引き上げ時に比べて生産性が著しく低下するという問題があり、その結果、高速引き上げ結晶に比べ高コストな製造方法となってしまう。さらに低速引き上げ結晶はOSFリングの外側領域に発生するCOPサイズはそれほど小さくないという問題もある。
【発明の開示】
【発明が解決しようとする課題】
【0010】
今後の高集積デバイス(256M、1G相当以降)では、デザインルールが0.25μm、さらに近い将来には0.18μmになることが明らかになっており、COP密度のさらなる低減に加え、今迄よりもさらに小さなサイズのCOP、すなわち前述のデザインルールの厳しい見方を取ると、0.09μmレベルのサイズについても検討する必要性がある。
【0011】
ところが、従来から用いてきた手法である結晶引き上げ条件の改善による改良では、一層のCOPの低減化は非常に難しく、また、上述の如く、従来の低速引き上げ法ではコスト面を考慮した場合に問題が大きい。
【0012】
このようなことから、256M以降の高集積デバイスでは、結晶引き上げ方法の改良により作製された結晶より切り出し作製した鏡面仕上げウェーハに代わって、エピタキシャルウェーハがデバイス用基板として用いられる可能性が高い。すなわち、鏡面研磨仕上げウェーハに比べ、エピタキシャルウェーハは、エピ層内にはデバイス特性を劣化させるGrown‐in欠陥がほぼ存在しないため、極めて高品質な表面品質を得ることができるためである。
【0013】
これまでは、鏡面研磨仕上げウェーハに対比し、エピタキシャルウェーハはコスト面での問題からあまり使用されていなかったが、結晶引き上げ条件の改良による方法でCOPの問題が解決しない限り、エピタキシャルウェーハが高集積デバイス用基板の大勢を成すと考えられる。
【0014】
しかし、エピウェーハであってもその下地として用いる基板ウェーハの品質によっては、成長したエピタキシャル表面にデバイス特性に悪影響を及ぼす欠陥が発生してしまい、エピウェーハ本来のメリットである高品質な表面状態が期待できないという恐れがある。
【0015】
すなわち、前述したとおり低速引き上げ結晶から切り出されたウェーハは、COP密度が少ないOSF外側領域が広く存在することから、ウェーハ一枚当たりのCOP発生量は少ない。しかし、OSFリングの外側領域に発生するCOPサイズは比較的大きなサイズであり、このCOPは、エピタキシャル成長処理で水素及び塩化水素雰囲気下におけるエッチング作用を受けても平坦化されずに消滅しないものも存在するため、エピ表面にはこのCOPに起因した欠陥(LPD)が発生してしまうのである。
【0016】
また、低速引き上げ結晶から切り出されたウェーハのOSF外側領域には転位クラスターが発生し易く、ウェーハ表面に転位クラスターが存在する場合には、エピタキシャル成長処理を施しても転位クラスターは消滅せず、そのままエピタキシャル成長表面に出現し、エピ表面品質を著しく低下させるという問題もある。
【0017】
この発明は、前述の結晶引き上げ速度の改良による改善では生産性、コスト、生産歩留まり、COPに代表される表面品質の完全性等の面で問題があったことに鑑み、上述のエピタキシャルウェーハにおいて、少なくともデバイス特性に悪影響を及ぼさない高品質なエピタキシャル表面品質を得るために、エピタキシャルウェーハ用として最適な低COPの基板を効率よく製造でき、高品質エピタキシャルウェーハを歩留りよく製造できる製造方法の提供を目的とする。
【課題を解決するための手段】
【0018】
発明者らは、エピタキシャルウェーハ表面におけるCOP発生量が極めて低く、高品質な次世代高集積デバイスに対応し得るエピタキシャルウェーハを効率よく製造することを目的に、種々検討した結果、低速引上げ法によるウェーハはCOP密度は少ないが、サイズが大きく、これにエピタキシャル成膜してもサイズの大きいものについては溶態化もしくは平坦化されずCOPとして残ってしまうこと、これに対して意図的に炭素濃度を高く制御するとCOP密度は多いが、サイズが小さく、エピタキシャル成膜に際して溶態化もしくは平坦化されてCOPが消滅することを知見した。
【0019】
そこで発明者らは、炭素濃度と引き上げ速度との関係について詳細に検討した結果、CZ法にて結晶を引き上げる際に、8インチ以上のサイズの場合、引き上げ速度が0.7mm/min未満についてはウェーハ面内にOSFリングが発生し、その外側領域では転移クラスターが発生すること、意図的に炭素濃度を高く制御するとCOP低減効果が見られること、COP低減効果は引き上げ速度が0.7mm/min以上で顕著であることを知見した。
【0020】
発明者らは、さらに上記の引き上げ速度、炭素濃度、COPのサイズと密度との関係について鋭意検討した結果、所要範囲に炭素濃度を高く制御し、ウェーハ面内にOSFリングの外側領域が存在しないように比較的高速引き上げにてシリコン単結晶を育成し、ウェーハに切り出した後のウェーハをエピタキシャルウェーハの基板として用いることに加え、ウェーハ状態にて計測、選別し、0.130μm以上におけるCOPが特定の密度以下のものについて、エピタキシャル成長を行うことにより、極めて高品質な次世代高集積デバイスに対応し得るエピタキシャルウェーハが作製できることを知見し、この発明を完成した。
【0021】
炭素を意図的に添加することによってCOPの発生を抑制する因子になり得ることを発明者らは、後述のごとく種々の実験及び調査から明らかにしたが、これを踏まえて、発明者らは、エピタキシャル成長前のウェーハのCOPの発生に炭素濃度の影響を詳細に調査した結果、炭素濃度を0.3×1016〜3.2×1017atoms/cm (NEW ASTM)の範囲に添加、制御させることによって、COPの発生が低減、抑制され、特に、その後のエピタキシャル成長によっても消滅し難い0.130μm以上のCOPの発生を頭著に低減、抑制でき、従来の結晶の生産性低下を招く低速引き上げを行うことなく、COP発生を低減抑制できることを知見した。
【0022】
すなわち、この発明において0.130μm以上のGrown−in欠陥(COP)密度が0.03個/cm 以下のシリコン単結晶ウェーハで、その表面にシリコンエピタキシャル膜を成膜したことを特徴とするシリコンエピタキシャルウェーハを提案する。
【0023】
さらに、この発明において、CZ法にてシリコン単結晶をウェーハ面内にOSFリングの外側領域が存在しない速度、例えば直径8インチ以上の結晶引き上げ速度が0.7mm/min以上で引き上げ、炭素濃度を0.3×1016〜3.2×1017atoms/cm (NEW ASTM)の範囲で添加したシリコン単結晶から、ウェーハに切り出した後、種々の研削や研磨工程を施し、最終的にシリコンウェーハの片面又は両面を鏡面研磨仕上げし、そして研磨表面にエピタキシャル膜を成膜することを特徴とするシリコンエピタキシャルウェーハの製造方法を併せて提案する。
【0024】
本発明のシリコンエピタキシャルウェーハは、炭素濃度が0.3×1016〜3.2×1017atoms/cm(NEW ASTM)の範囲にあり、かつOSFリングの外側領域が存在しない結晶領域から構成され、0.130μm以上のGrown−in欠陥(COP)密度が0.03個/cm 以下のシリコン単結晶ウェーハの表面にシリコンエピタキシャル膜を成膜したことにより上記課題を解決した。
【0025】
本発明のシリコンエピタキシャルウェーハの製造方法は、CZ法にてOSFリングの外側領域が存在しない引上げ速度で引上げられ、
炭素濃度が0.3×1016〜3.2×1017atoms/cm(NEW ASTM)の範囲で添加された0.130μm以上のGrown−in欠陥(COP)密度が0.03個/cm 以下であるシリコン単結晶を引上げた後、この単結晶からウェーハを切り出した後、シリコンウェーハの片面又は両面を鏡面研磨仕上げし、さらに研磨表面にエピタキシャル膜を成膜することにより上記課題を解決した。
【発明の効果】
【0026】
この発明は、CZ法によるシリコン単結晶を引き上げる際に、通常は混入を極力避ける炭素を故意に適量添加することにより、結晶育成工程で引き上げ速度を低下させずとも特定サイズ以上のCOPの発生を顕著に抑制でき、従来の低速育成工程による製造方法の場合に比べ、極めて低COP結晶で且つ転位クラスターの発生がなく、しかも低コストでの製造が可能となった。
【0027】
加えて、上述のシリコン結晶を用い、ウェーハに切り出した後に、ウェーハ状態での計測、選別を行うことによりエピタキシャル成長後の良品、不良品の予測ができ、これは特定サイズ以上のCOP発生密度以下のものにエピタキシャル膜を成膜することによリエピタキシャルウェーハでのCOP起因の欠陥LPDが事前に判定でき、高い確率での良品で一層の高品質なエピタキシャルウェーハの製造が可能となった。
【発明を実施するための最良の形態】
【0028】
この発明は、公知のCZ法にて育成されたもので、結晶引き上げ育成時に公知の制御方法にて炭素を故意に添加してその濃度を0.3×1016〜3.2×1017atoms/cm (NEW ASTM)の範囲に制御することにより、使用する結晶の高速引き上げが可能となり、且つ、ウェーハに切り出した後に、片面あるいは両面を鏡面研磨仕上げを施し、0.130μm以上のCOP密度を計測、選別して、その密度が0.03個/cm以下のものについてエピタキシャル膜を成膜したエピタキシャルウェーハにおいて、高品質なエピタキシャルウェーハを作製できることを特徴としている。
【0029】
この発明において、CZ法にて育成する際の引き上げ速度は、ウェーハ面内にOSFリングの外側領域が存在しないように比較的高速とするが、これは表面に発生したOSFリングの外側領域では転移クラスターが発生し、これはその後のエピタキシャル成長でも消滅しないためであり、例えば、直径8インチ以上の場合は、0.7mm/min未満ではウェーハ面内OSFリングの外側領域が発生するため、好ましくなく、また、0.7mm/min以上では高炭素濃度によるCOP低減効果がより顕著になり、生産性の向上からも望ましい、しかし、速すぎると軸切れの危険性もあるため、2.0mm/min以下が好ましく、特に1.6mm/min以下が好ましい。
【0030】
炭素によって、COPの発生が抑制され、中でも特に0.130μm以上のCOPの発生が抑制される理由については現時点では明確とはなっていないが、一応次のように考えられる。Si原子の共有半径と炭素原子のそれを比較した場合、炭素原子の方が約4割近くも小さい。そのため、炭素あるいはSiCの形成によってSi格子に収縮場が生じ、圧縮場を伴う格子間シリコンは吸収され密度が低減する。この作用により結果として大きなCOPの発生を抑制しているのではないかと考えられる。
【0031】
この発明において、炭素濃度は、0.3×1016atoms/cm(NEW ASTM)未満についてはCOPを抑制する効果は認められず、COPの抑制の観点からすると1.0×1017atoms/cm以上が特に好ましい。また、上限については、固溶上限値である3.2×1017atoms/cmでも品質上は特に問題はないが、あまり高すぎると有転位化の原因となる可能性が高いことを経験上熱知しており、上限については8.0×1016atoms/cm以下が好ましく、5.0×1016atoms/cm以下が特に好ましい。
【0032】
この発明において、エピタキシャル成長行うにあたっては、上述の炭素濃度を有するウェーハを用いることに加え、ウェーハ上に存在する0.130μm以上のサイズを有するCOPが単位面積当たり発生個数が、0.03個以下であることを構成上の特徴とする。
【0033】
このことは、前述のように、特定の炭素濃度を含有したエピタキシャル成長前のウェーハは、検出限界以下のウェーハに比べ、COPの抑制が期待でき、ウェーハにおいて0.130μm以上のCOPもこの効果によって、発生したとしても極めて低い個数でデバイス歩留まり上問題になるレベルではないが、万が一、外乱を含め発生した場合においてはエピタキシャル成長処理を行っても、かかるエピタキシャルウェーハでは、良好な表面品質が得られないことを本発明者らによる種々の実験結果より明らかにしており、その閾値が0.130μm以上のCOPが0.03個/cmを超える場合である。
【0034】
すなわち、小さいサイズのCOPについては、その後のエピタキシャル成長処理を行うことによって、処理中の高温度域における水素及び塩化水素雰囲気下における、エッチング作用により、表面が平坦化され、その結果ほとんどのCOPは消滅する。一方、大きなサイズを有するCOPは、エピタキシャル成長処理を行っても消滅し難いことから、エピタキシャル成長後においても表面にCOP起因の欠陥LPDが残留することが懸念され、その結果、良品エピタキシャルウェーハとしてデバイスメーカヘ出荷できない恐れがあり、エピタキシャル成長前にこの0.130μm以上のCOPの発生密度を計測し、選別することがひいてはエピタキシャル成長後の最終歩留まりに大きく影響してくることを見出した。
【0035】
以上のことより、炭素濃度を所定の範囲に故意に制御し、引き上げた結晶を用い、加えてエピタキシャル成長前に0.130μm以上のCOP密度を計測、選別することによって、結晶の引き上げ速度についても、生産性の面で優位なOSFリングが結晶の最外周部に発生するか、もしくは外側に消滅する高速引き上げにより高品質なエピタキシャルウェーハの作製が可能となる。
【0036】
この発明によるエピタキシャルウェーハの製造方法は、まず、CZ法にてシリコン単結晶をウェーハ面内にOSFリングが存在しないように結晶の最外周部に発生するか、もしくは外側に消滅するような速度で引き上げ、例えば直径8インチ以上の結晶引き上げ速度が0.7mm/min以上で引き上げる。引上げに際して炭素濃度を0.3×1016〜3.2×1017atoms/cmの範囲で添加したシリコン単結晶からウェーハに切り出す。
【0037】
次に、ウェーハに切り出した後、公知の平面研削工程、化学研磨工程を適宜組み合せて実施したり、エッジ部の研削や化学研磨を施したりして、最終的にはシリコンウェーハの片面又は両面を鏡面研磨仕上げを完了する。そして、仕上げ研磨を施した所要表面にエピタキシャル膜を成膜する。
【0038】
前述の如く、従来は、炭素濃度については引き上げ中にシリコン単結晶中に極力混入しないように対処し、また炭素濃度が高い場合、ウェーハ表面及び表面近傍領域の完全性が劣化したり、種々特性の低下が問題視されていたが、実施例に明らかなように、炭素濃度が高いウェーハであってもエピタキシャル成長を施すことによって、何ら悪影響を与えることがないことを確認している。
【実施例】
【0039】
実施例1
CZ法によってシリコン単結晶を育成する際に、B(ボロン)を添加し、基板抵抗値が7〜15Ω・cm、酸素濃度が12.5〜14(×1017atoms/cm)、不純物元素である炭素を検出下限にあたる0.1×1016atoms/cm未満にそれぞれ制御し、結晶引き上げ速度を0.4〜1.2mm/minの範囲で種々変化させて8インチ外径のシリコン単結晶を引き上げ育成した。
【0040】
種々の引き上げ速度で得られた8インチシリコン単結晶より所定位置で切り出したサンプルウェーハを、平面研削後、両面鏡面研磨を施して鏡面ウェーハとなし、表面異物検査装置(KLA−Tencor社製SP−1)にてCOPサイズとCOP密度を測定した。その測定結果を図1の結晶引き上げ速度とCOPサイズ及びCOP密度との関係のグラフに示す。
【0041】
図1から明らかなように、COPサイズとCOP密度は、引き上げ速度との依存関係において逆相関になっており、結晶引き上げ速度0.7mm/minが、ウェーハ面内にOSF−Ringが発生する閾値になる。この0.7mm/minより遅い場合、転移クラスターがOSF−Ringの外側領域に発生し、またこの転移クラスターは、サイズが大きい。
【0042】
実施例2
CZ法によってシリコン単結晶を育成する際に、Bを添加し、基板抵抗値が2〜6Ω・cm、酸素濃度が13〜14(×1017atoms/cm)、結晶引き上げ速度をOSFリングの外側領域がウェーハ面内に発生しない状態となる0.7mm/minに設定し、不純物元素である炭素を検出下限にあたる0.1×1016atoms/cmから12×1016atoms/cmの範囲で種々変化させて制御し、8インチ外径のシリコン単結晶を引き上げ育成した。
【0043】
種々の炭素濃度で得られた8インチシリコン単結晶より所定位置で切り出したサンプルウェーハを、平面研削後、両面鏡面研磨を施して鏡面ウェーハとなし、仕上げ洗浄後、表面異物検査装置(KLA−Tencor社製SP−1)にてCOPサイズを測定した。その測定結果を図2の炭素濃度とCOPサイズとの関係のグラフに示す。
【0044】
図2から明らかなように、COPサイズは炭素濃度に依存し、炭素濃度0.3×10 atoms/cm以上になると、COPサイズは急激に小さくなる傾向にある。なお、この炭素濃度0.1×1016atoms/cmの実際の値は1ケタ低いことが放射化分析より確認された。但し、FT−IRでは0.1×1016atoms/cmが測定下限値である。
【0045】
実施例3
実施例2で得られた種々炭素濃度を変化させた8インチ外径のシリコン単結晶ウェーハに、図5に示すシーケンスのエピタキシャル成長を実施し、シリコンエピタキシャルウェーハとなした。このエピウェーハを仕上げ洗浄後、表面異物検査装置(KLA−Tencor社製SP−1)にて、ウェーハ表面に発生するCOP起因の欠陥(LPD)密度を測定した結果を図3に示す。
【0046】
図3から明らかなように、エピタキシャル成長前のシリコンウェーハ中の炭素濃度が0.3×1016atoms/cm以上では、エピタキシャル成長後の表面に発生するCOP起因の欠陥(LPD)の個数は0.03個/cm以下になることが分かる。
【0047】
実施例4
実施例2で得られた炭素濃度が0.3×1016atoms/cmの8インチ外径のシリコン単結晶ウェーハに、実施例3と同様にエピタキシャル成長を実施し、エピタキシャルウェーハとなした。表面異物検査装置(KLA−Tencor社製SP−1)にてエピタキシャル成長前のウェーハ表面のCOPとエピタキシャル成長後のウェーハ表面の欠陥(LPD)について、各サイズごとの個数変化を測定した結果を図4に示す。
【0048】
図4から明らかなように、エピタキシャル成長後のウェーハ表面には0.130μm以下のCOP起因の欠陥(LPD)が存在しないことから、エピタキシャル成長前にウェーハ表面に存在していた0.130μm以下のCOPは、エピタキシャル成長の過程で収縮消滅したと言える。しかも、エピタキシャル成長後のウェーハ表面に発生する0.130μm以上のCOP起因の欠陥(LPD)も極めて高い確率で低減化されていることが分かる。
【0049】
なお、各実施例では、8インチ、P型(B)についてのみの実施例を説明したが、12インチ及びN型(P)についても同様の効果が得られることを確認した。また、COP密度およびLPD密度の測定は、KLA−Tencor社 SP1を用いての実施例について述べたが、PSL(ポリスチレンラミネート粒子)等を用いての校正を行うことにより、他の装置、例えばAOS社製AWIS等でも同等の測定結果が得られることを確認した。さらに、ウェーハ裏面は鏡面仕上げの例を示したが、片面鏡面仕上げ、裏面が平面研削のみのウェーハであっても同等であることを確認した。
【図面の簡単な説明】
【0050】
【図1】結晶引き上げ速度に依存するCOPサイズと密度との関係を示すグラフである。
【図2】炭素濃度ドープ量とCOPサイズの関係を示すグラフである。
【図3】炭素濃度とCOP起因の欠陥LPDの個数との関係を示すグラフである。
【図4】エピタキシャル成長処理前後でのCOPとCOP起因の欠陥LPD発生分布を示すグラフである。
【図5】エピタキシャル成長処理のプロセスを示すヒートパターン図である。

【特許請求の範囲】
【請求項1】
炭素濃度が0.3×1016〜3.2×1017atoms/cm(NEW ASTM)の範囲にあり、かつOSFリングの外側領域が存在しない結晶領域から構成され、0.130μm以上のGrown−in欠陥(COP)密度が0.03個/cm 以下のシリコン単結晶ウェーハの表面にシリコンエピタキシャル膜を成膜したシリコンエピタキシャルウェーハ。
【請求項2】
CZ法にてOSFリングの外側領域が存在しない引上げ速度で引上げられ、
炭素濃度が0.3×1016〜3.2×1017atoms/cm(NEW ASTM)の範囲で添加された0.130μm以上のGrown−in欠陥(COP)密度が0.03個/cm 以下であるシリコン単結晶を引上げた後、この単結晶からウェーハを切り出した後、シリコンウェーハの片面又は両面を鏡面研磨仕上げし、さらに研磨表面にエピタキシャル膜を成膜するシリコンエピタキシャルウェーハの製造方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate


【公開番号】特開2008−306206(P2008−306206A)
【公開日】平成20年12月18日(2008.12.18)
【国際特許分類】
【出願番号】特願2008−201165(P2008−201165)
【出願日】平成20年8月4日(2008.8.4)
【分割の表示】特願平10−259917の分割
【原出願日】平成10年9月14日(1998.9.14)
【出願人】(302006854)株式会社SUMCO (1,197)
【Fターム(参考)】